JP6102059B2 - 電気光学装置の制御装置、電気光学装置の制御方法、電気光学装置及び電子機器 - Google Patents

電気光学装置の制御装置、電気光学装置の制御方法、電気光学装置及び電子機器 Download PDF

Info

Publication number
JP6102059B2
JP6102059B2 JP2012036179A JP2012036179A JP6102059B2 JP 6102059 B2 JP6102059 B2 JP 6102059B2 JP 2012036179 A JP2012036179 A JP 2012036179A JP 2012036179 A JP2012036179 A JP 2012036179A JP 6102059 B2 JP6102059 B2 JP 6102059B2
Authority
JP
Japan
Prior art keywords
gradation
pixel
storage area
writing operation
frames
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012036179A
Other languages
English (en)
Other versions
JP2013171237A (ja
Inventor
山田 裕介
裕介 山田
幸太 武藤
幸太 武藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2012036179A priority Critical patent/JP6102059B2/ja
Publication of JP2013171237A publication Critical patent/JP2013171237A/ja
Application granted granted Critical
Publication of JP6102059B2 publication Critical patent/JP6102059B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本発明は、電気光学装置の制御装置、電気光学装置の制御方法、電気光学装置及び電子機器に関する。
画像を表示する表示装置として、マイクロカプセルを用いた電気泳動方式の表示装置がある。この表示装置でアクティブマトリクス方式のものは、行方向へ伸びた複数の行電極と、列方向に伸びた複数の列電極との交点の各々にマイクロカプセルを駆動する駆動回路が設けられている。行電極と列電極に電圧を印加すると、駆動回路に設けられた電極と、この電極に対してマイクロカプセルを挟んで対向する電極との間に電位差が生じる。マイクロカプセルを挟んで対向する電極間に電位差が生じると、この電位差により生じた電界に応じてマイクロカプセル内の白粒子と黒粒子が移動する。各マイクロカプセル内の白粒子と黒粒子の分布が変わることにより光学的反射特性が変化し、画像が表示されることとなる。
ところで、電気泳動方式の表示装置においては、アクティブマトリクス方式で表示を変更する際に画像の書き換えが複数フレームに渡って行われるものがある。しかし、画像の書き換えを複数フレームに渡って行う際に全画面で書き換えを始めてしまうと、書き込みが終了するまでの間は新たに書き込みが行えないため、画像の追記や削除を行う際には一旦画像の書き込みが終了してから次の書き込みを開始することとなり、時間がかかって操作性の観点で問題がある。
そこで、このような問題を解決するために、部分領域の単位でパイプライン処理を行うことにより書き込みを行う方式が考案されている(特許文献1参照)。特許文献1に開示されている方式によれば、画面上の互いに重ならない2つの部分領域にタイミングをずらして画像を書き込む場合、先に書き込みを開始した部分領域の書き込みが完了していなくても、後から書き込みを開始する部分領域の書き込みを開始することができ、この方式を採用しない場合と比較して表示速度が向上する。
特開2009−251615号公報
ところで、特許文献1に開示されている方式の場合、部分領域同士が一部で重なってしまうと、結局は後から書き込みを開始する部分領域については、先に書き込みを開始した部分領域の書き込みが終了するまで書き込みを待機しなければならず、表示が完了するまでに時間が掛かることとなる。
書き込みが完了する前に次の書き込みを開始することにより、表示が完了するまでの時間を短くするという方法も考えられるが、先に開始した書き込みの直ぐ後に次の書き込みが開始されると、階調の変化が十分でない状態で次の書き込みが開始されることになる。例えば、カーソルを動かす表示の場合、ある表示位置について着目すると、カーソルを表示した後にその位置での表示を消去するという動作になるが、カーソルの表示を始めた直ぐ後にカーソルを消すと、カーソルを認識できる状態まで階調が変化せず、カーソルの移動の軌跡がユーザに見えにくくなる。
本発明は、上述した事情に鑑みてなされたものであり、その目的の一つは、画素の階調変更の途中で新たに階調変更の動作を開始する場合、階調の変化を認識できるようにすることである。
上記目的を達成するために、本発明に係る電気光学装置の制御装置は、複数の画素を含む表示部を備え、前記画素を予め定められた階調値である第1階調から前記第1階調と異なる予め定められた階調値である第2階調へ段階的に変化させる書き込み動作と、前記第2階調から前記第1階調へ段階的に変化させる書き込み動作が、前記画素へ電圧を複数回印加する動作によって行われる電気光学装置の制御装置であって、前記画素の階調を前記第1階調又は前記第2階調へ変化させる書き込み動作を開始してから経過したフレーム数を画素毎にカウントするカウント部と、前記画素において前記書き込み動作が完了していない場合、当該画素について前記カウント部でカウントされたフレーム数が書き込み動作の完了に要するフレーム数より少ない予め定められたフレーム数になるまでは、当該画素について当該書き込み動作によって得られる階調と異なる階調への書き込み動作の開始を禁止し、当該予め定められたフレーム数がカウントされた後に、当該書き込み動作によって得られる階調と異なる階調への書き込み動作を開始する書き込み部とを備え、前記予め定められたフレーム数は2以上である。
本発明によれば、階調を変化させる書き込み動作を開始してから予め定められたフレーム数がカウントされるまでは、当該書き込み動作によって得られる階調と異なる階調へ変化させる新たな書き込み動作が開始されないため、画素の階調変更の途中で新たに階調変更の動作を開始しても、階調の変化を認識することができる。
前記制御装置においては、前記書き込み部は、完了していない書き込み動作が、前記画素が前記第1階調の状態又は前記第2階調の状態からの書き込み動作である場合、前記カウント部でカウントされたフレーム数が前記予め定められたフレーム数になるまでは、当該画素について当該書き込み動作によって得られる階調と異なる階調への書き込み動作の開始を禁止し、前記予め定められたフレーム数がカウントされた後に、当該書き込み動作によって得られる階調と異なる階調への書き込み動作を開始する構成としてもよい。
この構成によれば、画素が第1階調又は第2階調の状態から画素の階調変更の書き込み動作を開始して予め定められたフレーム数がカウントされるまでは、当該書き込み動作によって得られる階調と異なる階調へ変化させる新たな書き込み動作が開始されないため、画素の階調変更の途中で新たに階調変更の動作を開始しても、階調の変化を認識することができる。
また、前記制御装置においては、前記書き込み部は、完了していない書き込み動作が、前記画素が前記第1階調と前記第2階調との間の階調の状態からの書き込み動作である場合、前記カウント部でカウントされたフレーム数が前記予め定められたフレーム数になるまでは、当該画素について当該書き込み動作によって得られる階調と異なる階調への書き込み動作の開始を禁止し、前記予め定められたフレーム数がカウントされた後に、当該書き込み動作によって得られる階調と異なる階調への書き込み動作を開始する構成としてもよい。
この構成によれば、画素の階調変更の書き込み動作を開始して予め定められたフレーム数がカウントされるまでは、当該書き込み動作によって得られる階調と異なる階調へ変化させる新たな書き込み動作が開始されないため、画素の階調変更の途中で新たに階調変更の書き込み動作を開始しても、階調の変化を認識することができる。
また、前記制御装置においては、前記予め定められたフレーム数は、画素の階調を前記第1階調へ変化させる書き込み動作と、画素の階調を前記第2階調へ変化させる書き込み動作とで異なる構成としてもよい。
この構成によれば、第1階調から第2階調へ階調を変化させる場合と、第2階調から第1階調へ階調を変化させる場合とで書き込み動作における電圧印加回数が異なっていても、各階調に対応したフレーム数がカウントされるまでは、当該書き込み動作によって得られる階調と異なる階調へ変化させる新たな書き込み動作が開始されないため、画素の階調変更の途中で新たに階調変更の動作を開始しても、階調の変化を認識することができる。
また上記目的を達成するために本発明に係る電気光学装置の制御方法は、複数の画素を含む表示部を備え、前記画素を予め定められた階調値である第1階調から前記第1階調と異なる予め定められた階調値である第2階調へ段階的に変化させる書き込み動作と、前記第2階調から前記第1階調へ段階的に変化させる書き込み動作が、前記画素へ電圧を複数回印加する動作によって行われる電気光学装置を制御する制御方法であって、前記画素の階調を前記第1階調又は前記第2階調へ変化させる書き込み動作を開始してから経過したフレーム数を画素毎にカウントするカウントステップと、前記画素において前記書き込み動作が完了していない場合、当該画素について前記カウントステップでカウントされたフレーム数が書き込み動作の完了に要するフレーム数より少ない予め定められたフレーム数になるまでは、当該画素について当該書き込み動作によって得られる階調と異なる階調への書き込み動作の開始を禁止し、当該予め定められたフレーム数がカウントされた後に、当該書き込み動作によって得られる階調と異なる階調への書き込み動作を開始する書き込みステップとを備え、前記予め定められたフレーム数は2以上である。
本発明によれば、階調を変化させる書き込み動作を開始してから予め定められたフレーム数がカウントされるまでは、次の階調へ変化させる書き込み動作が開始されないため、画素の階調変更の途中で新たに階調変更の書き込み動作を開始しても、階調の変化を認識することができる。
また上記目的を達成するために本発明に係る電気光学装置は、複数の画素を含む表示部を備え、前記画素を予め定められた階調値である第1階調から前記第1階調と異なる予め定められた階調値である第2階調へ段階的に変化させる書き込み動作と、前記第2階調から前記第1階調へ段階的に変化させる書き込み動作が、前記画素へ電圧を複数回印加する動作によって行われる電気光学装置であって、前記画素の階調を前記第1階調又は前記第2階調へ変化させる書き込み動作を開始してから経過したフレーム数を画素毎にカウントするカウント部と、前記画素において前記書き込み動作が完了していない場合、当該画素について前記カウント部でカウントされたフレーム数が書き込み動作の完了に要するフレーム数より少ない予め定められたフレーム数になるまでは、当該画素について当該書き込み動作によって得られる階調と異なる階調への書き込み動作の開始を禁止し、当該予め定められたフレーム数がカウントされた後に、当該書き込み動作によって得られる階調と異なる階調への書き込み動作を開始する書き込み部とを備え、前記予め定められたフレーム数は2以上である。
本発明によれば、階調を変化させる書き込み動作を開始してから予め定められたフレーム数がカウントされるまでは、次の階調へ変化させる書き込み動作が開始されないため、画素の階調変更の途中で新たに階調変更の書き込み動作を開始しても、階調の変化を認識することができる。
なお、本発明は、電気光学装置のみならず、当該電気光学装置を有する電子機器としても概念することが可能である。
第1実施形態の表示装置1000と電気光学装置1のハードウェア構成を示した図。 表示領域100の断面を示した図。 画素110の等価回路を示した図。 記憶領域の構成を説明するための図。 コントローラー5で実現する機能の構成を示したブロック図。 画素の階調変化を説明するための図。 第1実施形態のコントローラー5が行う処理の流れを示したフローチャート。 第1実施形態のコントローラー5が行う処理の流れを示したフローチャート。 第1実施形態のコントローラー5が行う処理の流れを示したフローチャート。 第1実施形態のコントローラー5が行う処理の流れを示したフローチャート。 第1実施形態の動作を説明するための図。 第1実施形態の動作を説明するための図。 第2実施形態のRAM4の構成を示した図。 第2カウンター記憶領域Cの構成を説明するための図。 第2実施形態のコントローラー5が行う処理の流れを示したフローチャート。 第2実施形態のコントローラー5が行う処理の流れを示したフローチャート。 第2実施形態の動作を説明するための図。 第2実施形態の動作を説明するための図。 電子ブックリーダー2000の外観図。
[第1実施形態]
(第1実施形態の構成)
図1は、本発明の一実施形態に係る表示装置1000のハードウェア構成を示したブロック図である。表示装置1000は、画像を表示する装置であり、電気泳動方式の電気光学装置1、制御部2、VRAM(Video Random Access Memory)3及び記憶部の一例であるRAM4を備えている。また、電気光学装置1は、表示部10とコントローラー5を備えている。
制御部2は、CPU(Central Processing Unit)、ROM(Read Only Memory)、RAM等を備えたマイクロコンピュータであり、表示装置1000の各部を制御する。また、制御部2は、VRAM3にアクセスし、表示領域100に表示させる画像を示す画像データをVRAM3に書き込む。
コントローラー5は、表示部10の表示領域100に画像を表示させるための各種信号を表示部10の走査線駆動回路130とデータ線駆動回路140に供給するものである。コントローラー5は、電気光学装置1の制御装置に相当する。なお、制御部2とコントローラー5を合わせた部分を電気光学装置1の制御装置と定義することもできる。あるいは、制御部2、コントローラー5、VRAM3およびRAM4の全体を、電気光学装置1の制御装置と定義することもできる。
VRAM3は、制御部2により書き込まれた画像データを記憶するメモリーである。VRAM3は、後述するm行×n列で配列された画素110毎に記憶領域(バッファー)を有している。画像データは、各画素110の階調を表す画素データを含んでおり、一の画素110の階調を表す画素データは、VRAM3において当該画素110に対応した一の記憶領域に記憶される。VRAM3に書き込まれた画素データは、コントローラー5により読み出される。
RAM4は、表示領域100に画像を表示させるために用いられる各種データを記憶する。RAM4には、カウンター記憶領域Bと予定画像記憶領域Eが設けられている。RAM4に設けられている各記憶領域の詳細については後述する。
表示領域100では、複数の走査線112が図において行(X)方向に沿って設けられ、複数のデータ線114が、列(Y)方向に沿って、かつ、各走査線112と互いに電気的に絶縁を保つように設けられている。そして、画素110が各走査線112と各データ線114との交差に対応して、それぞれ設けられている。便宜的に走査線112の行数を「m」とし、データ線114の列数を「n」としたとき、画素110は、縦m行×横n列でマトリクス状に配列して表示領域100を構成することになる。
図2は、表示領域100の断面を示した図である。表示領域100は、図2に示したように大別して第1基板101、電気泳動層102および第2基板103によって構成されている。第1基板101は、絶縁性及び可撓性を有する基板101a上に回路の層が形成された基板である。基板101aは、本実施形態においてはポリカーボネートで形成されている。なお、基板101aとしては、ポリカーボネートに限定されることなく、軽量性、可撓性、弾性及び絶縁性を有する樹脂材料を用いることができる。また、基板101aは、可撓性を持たないガラスで形成されていてもよい。基板101aの表面には、接着層101bが設けられ、接着層101bの表面には回路層101cが積層されている。
回路層101cは、行方向に配列された複数の走査線112と、列方向に配列された複数のデータ線114を有している。また、回路層101cは、走査線112とデータ線114との交差のそれぞれに対応して、画素電極101dを有している。
電気泳動層102は、バインダー102bと、バインダー102bによって固定された複数のマイクロカプセル102aで構成されており、画素電極101d上に形成されている。なお、マイクロカプセル102aと画素電極101dとの間には、接着剤により形成された接着層を設けてもよい。
バインダー102bとしては、マイクロカプセル102aとの親和性が良好で電極との密着性が優れ、且つ絶縁性を有するものであれば特に制限はない。マイクロカプセル102a内には、分散媒と電気泳動粒子が格納されている。マイクロカプセル102aを構成する材料としては、アラビアゴム・ゼラチン系の化合物やウレタン系の化合物等の柔軟性を有するものを用いるのが好ましい。
分散媒としては、水、アルコール系溶媒(メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブなど)、エステル類(酢酸エチル、酢酸ブチルなど)、ケトン類(アセトン、メチルエチルケトン、メチルイソブチルケトンなど)、脂肪族炭化水素(ぺンタン、ヘキサン、オクタンなど)、脂環式炭化水素(シクロへキサン、メチルシクロへキサンなど)、芳香族炭化水素(ベンゼン、トルエン、長鎖アルキル基を有するベンゼン類(キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンなど))、ハロゲン化炭化水素(塩化メチレン、クロロホルム、四塩化炭素、1,2−ジクロロエタンなど)、カルボン酸塩などのいずれかを用いることができ、また、分散媒は、その他の油類であってもよい。また、これらの物質は単独又は混合して分散媒に用いることができ、さらに界面活性剤などを配合して分散媒としてもよい。
電気泳動粒子は、分散媒中で電界によって移動する性質を有する粒子(高分子あるいはコロイド)である。本実施形態においては白の電気泳動粒子と黒の電気泳動粒子がマイクロカプセル102a内に格納されている。黒の電気泳動粒子は、例えば、アニリンブラックやカーボンブラック等の黒色顔料からなる粒子であり、本実施形態では正に帯電されている。白の電気泳動粒子は、例えば、二酸化チタンや酸化アルミニウム等の白色顔料からなる粒子であり、本実施形態では負に帯電されている。
第2基板103は、フィルム103aと、フィルム103aの下面に形成された透明な共通電極層103b(第2電極)で構成されている。フィルム103aは、電気泳動層102の封止及び保護の役割を担うものであり、例えばポリエチレンテレフタレートのフィルムである。フィルム103aは、透明で絶縁性を有している。共通電極層103bは、例えば、酸化インジウム膜(ITO膜)などの透明な導電膜で構成されている。
図3は、画素110の等価回路を示した図である。なお、本実施形態では、各走査線112を区別するために、図1に示した走査線112を上から順に1、2、3、・・・、(m−1)、m行目という呼び方をする場合がある。また同様に、各データ線114を区別するために、図1に示したデータ線114を左から順に1、2、3、・・・、(n−1)、n列目という呼び方をする場合がある。
図3においては、i行目の走査線112とj列目のデータ線114との交差に対応した画素110の等価回路を示している。他のデータ線114と走査線112との交差に対応した画素110も構成は図に示した構成と同じであるため、ここでは、代表してi行目のデータ線114とj列目の走査線112との交差に対応した画素110の等価回路について説明し、他の画素110の等価回路については説明を省略する。
図3に示したように、各画素110は、nチャネル型の薄膜トランジスター(thin film transistor:以下単に「TFT」と略称する)110aと、表示素子110bと、補助容量110cとを有する。画素110において、TFT110aのゲート電極はi行目の走査線112に接続される一方、そのソース電極はj列目のデータ線114に接続され、そのドレイン電極は、表示素子110bの一端である画素電極101dと補助容量110cの一端とにそれぞれ接続されている。補助容量110cは、回路層101cに形成された一対の電極によって誘電体層を挟持した構成である。補助容量110cの他端の電極は、各画素にわたって共通の電圧にされている。画素電極101dは、共通電極層103bと対向し、画素電極101dと共通電極層103bとの間にはマイクロカプセル102aを含む電気泳動層102が挟まれている。このため、表示素子110bは、等価回路でみたときに、画素電極101dと共通電極層103bとで、電気泳動層102を挟持した容量になる。そして、表示素子110bは、両電極間の電圧を保持(記憶)するとともに、この保持した電圧によって生じる電界方向にしたがって表示を行うことになる。なお、本実施形態においては、図示省略した外部回路によって、各画素110の補助容量110cの他端の電極と、共通電極層103bの電圧は、共通の電圧Vcomが印加される。
図1に戻り、走査線駆動回路130は、表示領域100の各走査線112と接続されている。走査線駆動回路130は、コントローラー5による制御にしたがって、走査線112を1、2、・・・、m行目という順番で選択し、選択した走査線112に対してハイ(High)レベルの信号を供給し、選択されていない他の走査線112に対しロー(Low)レベルの信号を供給するものである。
データ線駆動回路140は、表示領域の各データ線114と接続されており、選択された走査線112に接続されている画素110の1行分の表示内容に応じて各列のデータ線114にデータ信号をそれぞれ供給するものである。
走査線駆動回路130が1行目の走査線112を選択してからm行目の走査線112の選択が終了するまでの期間(以下、「フレーム期間」又は単に「フレーム」と称する)において各走査線112は一回づつ選択され、各画素110には1フレームに一回づつデータ信号が供給される。
走査線112がハイレベルとなると、当該走査線112にゲートが接続されたTFT110aがオン状態になり、画素電極101dがデータ線114に接続される。走査線112がハイレベルであるときにデータ線114にデータ信号を供給すると、当該データ信号は、オン状態になったTFT110aを介して画素電極101dに印加される。走査線112がローレベルになると、TFT110aはオフ状態になるが、データ信号によって画素電極101dに印加された電圧は、補助容量110cに蓄積され、画素電極101dの電位及び共通電極層103bの電位との電位差(電圧)に応じて電気泳動粒子が移動する。
例えば、共通電極層103bの電圧Vcomに対して画素電極101dの電圧が+15V(第2電圧)である場合、負に帯電している白の電気泳動粒子が画素電極101d側に移動し、正に帯電している黒の電気泳動粒子が共通電極層103b側に移動して画素110は黒の表示となる。また、共通電極層103bの電圧Vcomに対して画素電極101dの電圧が−15V(第1電圧)である場合、正に帯電している黒の電気泳動粒子が画素電極101d側に移動し、負に帯電している白の電気泳動粒子が共通電極層103b側に移動して画素110は白の表示となる。なお、画素電極101dの電圧は、上述した電圧に限定されるものではなく、共通電極層103bの電圧Vcomに対してプラスの電圧またはマイナスの電圧であれば、上述した+15Vや−15V以外の電圧であってもよい。
本実施形態においては、各画素110の表示状態を第1階調である白(低階調)から第2階調である黒(高階調)又は黒から白へ変化させる際には、1フレームだけ画素110へデータ信号を供給して表示状態を変化させるのではなく、複数フレームに渡って画素110へデータ信号を供給する書き込み動作により表示状態を変化させる。これは、表示状態を白から黒へ変化させるに際し、1フレームだけ電気泳動粒子に電位差を与えても黒の電気泳動粒子が完全には表示側に移動しきらず、表示状態が完全な黒とはならないためである。このことは、表示状態を黒から白へ変化させる場合の白の電気泳動粒子についても同様である。よって、例えば、画素110の表示状態を白から黒へ変化させる場合、画素110に黒を表示させるためのデータ信号が複数フレームに渡って画素110へ供給され、画素110の表示状態を黒から白へ変化させる場合には、画素に白を表示させるためのデータ信号が複数フレームに渡って画素110へ供給される。
また本実施形態においては、1フレーム内である画素110の画素電極101dを共通電極層103bに対して電位が高くなる正極とし、同じフレーム内で他の画素110の画素電極101dを共通電極層103bに対して電位が低くなる負極とすることができる。つまり、1フレーム内で共通電極層103bに対して正極と負極の両方の極を選択できる駆動(以下、両極駆動という)となっている。より詳しくは、1フレーム内において、階調を高階調側(第2階調側)に変更する画素110の画素電極101dは正極とし、階調を低階調側(第1階調側)に変更する画素110の画素電極101dは負極とする。なお、黒の電気泳動粒子が負に帯電し、白の電気泳動粒子が正に帯電している場合には、階調を高階調側(第2階調側)に変更する画素110の画素電極101dは負極とし、階調を低階調側(第1階調側)に変更する画素110の画素電極101dは正極とすればよい。
次にRAM4に設けられる各記憶領域について説明する。図4は、表示領域100の画素110の一部と、これらの画素110に対応する各記憶領域を示した図である。各記憶領域は、m行×n列の画素110の各々に対応した記憶領域を備えている。
図4の(a)は、画素110の配列を示した図である。画素P(i,j)は、i行j列目にある一つの画素110を表している。添字のiは、行列に配置された画素110の行番号を表し、添字のjは、列番号を表している。
図4の(b)は、VRAM3において、図4の(a)に示した画素の各々に対応したバッファーを示した図である。例えば、バッファーA(i,j)は、画素P(i,j)に対応した記憶領域である。バッファーA(i,j)には、画素P(i,j)の階調を示す画素データが格納される。なお、画素を黒にする場合には値が「0」である画素データが書き込まれ、画素を白にする場合には値が「5」である画素データが書き込まれる。
図4の(c)は、カウンター記憶領域Bにおいて、図4の(a)に示した画素の各々に対応した記憶領域を示した図である。例えば、カウンター記憶領域B(i,j)は画素P(i,j)に対応した記憶領域である。カウンター記憶領域B(i,j)には、画素P(i,j)に対して電圧を複数回印加する時の残りの印加回数を示す値が格納される。
図4の(d)は、予定画像記憶領域Eにおいて、図4の(a)に示した画素の各々に対応した記憶領域を示した図である。例えば、予定画像記憶領域E(i,j)は画素P(i,j)に対応した記憶領域である。予定画像記憶領域E(i,j)には、表示領域100に表示させる予定の画像の各画素の画素データが格納される。
次に、コントローラー5の構成について説明する。図5は、コントローラー5において実現する機能を示したブロック図である。コントローラー5においては、カウント部501と、書き込み部502とが実現する。なお、これらの各ブロックは、ハードウェアにより実現されてもよく、コントローラー5にCPUを設け、このCPUでプログラムを実行することにより各ブロックが実現されるようにしてもよい。
カウント部501は、画素の階調を変化させる書き込み動作において、画素の階調を白又は黒へ変化させる書き込み動作を開始してから経過したフレーム数を画素毎にカウントするブロックである。カウント部501は、一フレーム期間が経過する毎にカウンター記憶領域B(i,j)の値をデクリメントする。
書き込み動作の開始時点においては、予め定められた値がカウンター記憶領域B(i,j)に格納され、一フレームが経過する度にカウンター記憶領域B(i,j)の値がデクリメントされるため、カウンター記憶領域B(i,j)の値を参照することで、書き込み動作を開始してから経過したフレーム数を特定できる。つまり、カウント部501は、カウンター記憶領域B(i,j)にアクセスすることにより、書き込み動作を開始してから経過したフレーム数をカウントしているということができる。
書き込み部502は、画素の階調を白又は黒へ変化させる書き込み動作を行うブロックである。書き込み部502は、走査線駆動回路130とデータ線駆動回路140を制御し、画素を白から黒へ変化させる電圧又は画素を黒から白へ変化させる電圧を複数フレームに渡って画素へ印加することにより、画素の階調を白又は黒へ変化させる。なお、書き込み部502は、書き込み動作が完了していない場合、カウント部でカウントされたフレーム数が予め定められたフレーム数になるまでは、画素について当該書き込み動作によって得られる階調と異なる階調への書き込み動作の開始を禁止し、予め定められたフレーム数がカウントされた後、当該書き込み動作によって得られる階調と異なる階調への書き込み動作を開始する。
なお、本実施形態においては、白から黒へ画素の表示状態を変化させる際の電圧印加回数(フレーム数)と、黒から白へ画素の表示状態を変化させる際の電圧印加回数(フレーム数)を同じとしている。
本実施形態においては、画素110の階調は0〜5までの6段階で変化し、画素データについては値が小さいほど高濃度としており、値が0の場合には黒、値が5の場合には白と定義している。本実施形態においては、画素データの値が0の状態(画素が黒の状態)から共通電極層103bの電圧Vcomに対して−15Vの電圧を画素電極101dに5回印加すると、図6に示したように画素の階調が段階的に変化し、画素が白の状態になる。一方、画素データの値が5の状態(画素が白の状態)から共通電極層103bの電圧Vcomに対して+15Vの電圧を画素電極101dに5回印加すると、図6に示したように画素の階調が段階的に変化し、画素が黒の状態になる。
(第1実施形態の第1の動作例)
次に本実施形態の動作について説明する。図7〜図10は、コントローラー5が行う処理の流れを示したフローチャートである。また、図11は、時間の経過と共に変化する各記憶領域の内容を示した図であり、一の画素P(1,1)に対応したバッファーA(1,1)、カウンター記憶領域B(1,1)、及び予定画像記憶領域E(1,1)の内容について示している。なお、各記憶領域の内容はフレーム期間が終了した後の値となっている。また、図11においては、1フレーム期間において画素電極101dに印加した電圧の共通電極層103bに対する極性と、画素P(i,j)の階調も示している。
まず、図11の1フレーム目においては、バッファーA(1,1)の画素データの値が5、カウンター記憶領域B(1,1)の値が0、予定画像記憶領域E(1,1)の画素データの値が5である。ここで、3フレーム目の開始前までは、画素電極101dに印加する電圧は電圧Vcomと同じであり、各記憶領域の値は変化しない。
次に3フレーム目の開始前にVRAM3の内容が書き換えられた場合、コントローラー5は、フレーム期間の開始前に図7の処理を行う。具体的には、コントローラー5は、バッファーや各記憶領域の内容に応じて、カウンター記憶領域Bと予定画像記憶領域Eの内容を書き換える。まずコントローラー5は、変数iと変数jを初期化して1にする(ステップSA1,SA2)。次にコントローラー5は、バッファーA(i,j)の値と予定画像記憶領域E(i,j)の値が同じであるか判断する。ここで、コントローラー5は、バッファーA(i,j)の値と予定画像記憶領域E(i,j)の値が同じである場合(ステップSA3でYES)、処理の流れをステップSA8へ移す。
一方、コントローラー5は、バッファーA(i,j)の値と予定画像記憶領域E(i,j)の値が異なる場合(ステップSA3でNO)、カウンター記憶領域B(i,j)が0であるか判断する。コントローラー5は、カウンター記憶領域B(i,j)が0である場合(ステップSA4でYES)、カウンター記憶領域B(i,j))に電圧の印加回数を示す値(本実施形態では「5」)を書き込む(ステップSA5)。コントローラー5は、ステップSA5が終了すると、予定画像記憶領域E(i,j)の値をバッファーA(i,j)の値で上書きする(ステップSA6)。
また、コントローラー5(カウント部501)は、カウンター記憶領域B(i,j)の値が0ではない場合(ステップSA4でNO)、カウンター記憶領域B(i,j)の値が3以上であるか判断する。すなわち、書き込み動作開始時におけるカウンター記憶領域B(i,j)の値は5であるから、コントローラー5(カウント部501)は、書き込み動作を開始してから経過したフレーム数が2以下(すなわちカウンター記憶領域B(i,j)の値が3以上)であるか、3以上(すなわちカウンター記憶領域B(i,j)の値が3未満)であるかをカウントする、ということができる。コントローラー5(書き込み部502)は、カウンター記憶領域B(i,j)の値が3未満である場合(ステップSA7でNO)、処理の流れをステップSA5へ移す。一方、コントローラー5(書き込み部502)は、カウンター記憶領域B(i,j)の値が3以上である場合には(ステップSA7でYES)、処理の流れをステップSA8へ移す。
コントローラー5は、ステップSA8で変数jの値がnであるか判断する。コントローラー5は、変数jの値がnではない場合、変数jをインクリメントし、処理の流れをステップSA3へ移す。またコントローラー5は、変数jの値がnである場合、ステップSA9で変数iの値がmであるか判断する。コントローラー5は、変数iの値がmではない場合、変数iをインクリメントし、処理の流れをステップSA2へ移す。また、コントローラー5は、変数iの値がmである場合、図7の処理を終了する。
図11に示したように、3フレーム目の開始前に制御部2によってバッファーA(1,1)の画素データが5から0に書き換えられると、この時点では、バッファーA(1,1)の値(0)が、予定画像記憶領域E(1,1)の値(5)と違っているため(ステップSA3でNO)、コントローラー5は、カウンター記憶領域B(1,1)の値が0であるか判断する。ここで、図11に示したように3フレーム目開始前の時点でカウンター記憶領域B(1,1)が0であると(ステップSA4でYES)、コントローラー5は、画素P(1,1)の階調を0(黒)に変化させるのに必要な電圧印加回数をカウンター記憶領域B(1,1)に書き込む(ステップSA5)。またコントローラー5は、予定画像記憶領域E(1,1)の内容をバッファーA(1,1)の内容で上書きして0にする(ステップSA6)。
コントローラー5は、図7の処理が終了した後にフレーム期間になると、走査線駆動回路130とデータ線駆動回路140を駆動する(書き込みステップ)。コントローラー5は、データ線駆動回路140を駆動する際に図8〜10の処理を行う。まずコントローラー5は、変数iと変数jを初期化して1にする(ステップSB1,SB2)。次にコントローラー5は、予定画像記憶領域E(i,j)の値が0であるか判断する。コントローラー5は、予定画像記憶領域E(i,j)の値が0(黒)であると(ステップSB3でYES)、ステップSB4で図9に示した処理を行う。
まず、コントローラー5は、カウンター記憶領域B(i,j)の値が0であるか判断する。コントローラー5(カウント部501)は、カウンター記憶領域B(i,j)の値が0ではない場合(ステップSC1でNO)、カウンター記憶領域B(i,j)の値をデクリメントする(ステップSC2)。またコントローラー5は、j列目のデータ線114を電圧Vcomに対して+15Vにし(ステップSC3)、処理の流れをステップSB6へ移す。また、コントローラー5は、カウンター記憶領域B(i,j)の値が0である場合(ステップSC1でYES)、j列目のデータ線114を電圧Vcomに対して0Vにし(ステップSC4)、処理の流れをステップSB6へ移す。
図8に戻り、コントローラー5は、予定画像記憶領域E(i,j)の値が5(白)である場合(ステップSB3でNO)、ステップSB5で図10の処理を行う。まず、コントローラー5は、カウンター記憶領域B(i,j)の値が0であるか判断する。コントローラー5(カウント部501)は、カウンター記憶領域B(i,j)の値が0ではない場合(ステップSD1でNO)、カウンター記憶領域B(i,j)の値をデクリメントする(ステップSD2)。またコントローラー5は、j列目のデータ線114を電圧Vcomに対して−15Vにし(ステップSD3)、処理の流れをステップSB6へ移す。また、コントローラー5は、カウンター記憶領域B(i,j)の値が0である場合(ステップSD1でYES)、j列目のデータ線114を電圧Vcomに対して0Vにし(ステップSD4)、処理の流れをステップSB6へ移す。
図8に戻り、コントローラー5は、ステップSB6で変数jの値がnであるか判断する。コントローラー5は、変数jの値がnではない場合、変数jをインクリメントし、処理の流れをステップSB3へ移す。またコントローラー5は、変数jの値がnである場合、i行目の走査線を駆動する(ステップSB7)。次にコントローラー5は、ステップSB8で変数iの値がmであるか判断する。コントローラー5は、変数iの値がmではない場合、変数iをインクリメントし、処理の流れをステップSB2へ移す。またコントローラー5は、変数iの値がmである場合、図8の処理を終了する。
図11において、3フレーム目の開始時点においては、コントローラー5は、予定画像記憶領域E(1,1)の値が0であり(ステップSB3でYES)、カウンター記憶領域B(1,1)の値が5であるため(ステップSC1でNO)、カウンター記憶領域B(1,1)の値をデクリメントして4にし(ステップSC2)、1列目のデータ線114を電圧Vcomに対して+15Vにする(ステップSC3)。この後、1行目の走査線112が駆動されると(ステップSB7)、1行1列目の画素の画素電極101dには、電圧Vcomに対して+15Vの電圧が印加され、黒の電気泳動粒子が共通電極層103b側に移動する。
この後、4フレーム目の開始前にVRAM3の内容が書き換えられ、バッファーA(1,1)の画素データの値が5にされた場合、コントローラー5は、ステップSA3においてNOと判断する。次に、コントローラー5(書き込み部502)は、ここでカウンター記憶領域B(1,1)の内容が4であるため、ステップSA4でNO、ステップSA7でYESと判断し、処理の流れをステップSA8へ移す。つまり、ここでは、バッファーA(1,1)と予定画像記憶領域E(1,1)の内容が異なるものの、書き込み動作を開始してから経過したフレーム数が2以下であると判断され、予定画像領域E(1,1)の内容をバッファーA(1,1)の内容で上書きしないこととなる。
この後、フレーム期間になると、コントローラー5は、予定画像記憶領域E(1,1)の内容が0であるため、ステップSB3でYESと判断する。次に、この時点ではカウンター記憶領域B(1,1)の内容が4であるため、コントローラー5は、ステップSC1でNOと判断する。すると、カウンター記憶領域B(1,1)の値がデクリメントされ(ステップSC2)、1行1列目の画素の画素電極101dには、電圧Vcomに対して+15Vの電圧が印加され、黒の電気泳動粒子が共通電極層103b側に移動することになる。
この後、コントローラー5は、5フレーム目においては、4フレーム目と同様の処理を行う。次に5フレーム目が終了した後においては、コントローラー5の動作は以下の通りとなる。
まず、コントローラー5は、6フレーム目の開始前においては、この時点でバッファーA(1,1)の値が5であり、予定画像記憶領域E(1,1)の値が0であるため、ステップSA3でNOと判断する。次にコントローラー5(書き込み部502)は、ここでカウンター記憶領域B(1,1)の内容が2であるため、ステップSA4でNO、ステップSA7でNOと判断し、処理の流れをステップSA5へ移す。コントローラー5は、処理の流れをステップSA5へ移すと、画素P(1,1)の階調を5(白)に変化させるのに必要な電圧印加回数(ここでは5)をカウンター記憶領域B(1,1)に書き込む(ステップSA5)。またコントローラー5は、予定画像記憶領域E(1,1)の内容をバッファーA(1,1)の内容で上書きして5にする(ステップSA6)。すなわち、ステップSA7において、書き込み動作を開始してから経過したフレーム数が3以上であると判断されたため、画素P(1,1)の階調を5(白)に変化させるための書き込み動作が開始される。
この後にフレーム期間となると、コントローラー5は、ステップSB3でNOと判断し、この時点ではカウンター記憶領域B(1,1)の値が5であるため(ステップSD1でNO)、カウンター記憶領域B(1,1)の値をデクリメントして4にし(ステップSD2)、1列目のデータ線114を電圧Vcomに対して−15Vにする(ステップSD3)。この後、1行目の走査線112が駆動されると(ステップSB7)、1行1列目の画素の画素電極101dには、電圧Vcomに対して−15Vの電圧が印加され、白の電気泳動粒子が共通電極層103b側に移動する。
次に、7フレーム目の開始前にVRAM3の内容が書き換えられ、バッファーA(1,1)の画素データの値が0にされた場合、コントローラー5は、ステップSA3においてNOと判断する。次に、コントローラー5(書き込み部502)は、ここでカウンター記憶領域B(1,1)の内容が4であるため、ステップSA4でNO、ステップSA7でYESと判断し、処理の流れをステップSA8へ移す。つまり、ここでは、バッファーA(1,1)と予定画像記憶領域E(1,1)の内容が異なるものの、書き込み動作を開始してから経過したフレーム数が2以下であると判断され、予定画像領域E(1,1)の内容をバッファーA(1,1)の内容で上書きしないこととなる。この後、フレーム期間になると、コントローラー5は、予定画像記憶領域E(1,1)の内容が5であるため、ステップSB3でNOと判断する。次に、この時点ではカウンター記憶領域B(1,1)の内容が4であるため、コントローラー5は、ステップSD1でNOと判断する。すると、カウンター記憶領域B(1,1)の値がデクリメントされ(ステップSD2)、1行1列目の画素の画素電極101dには、電圧Vcomに対して−15Vの電圧が印加され、白の電気泳動粒子が共通電極層103b側に移動することになる。
この後、コントローラー5は、8フレーム目においては、7フレーム目と同様の処理を行う。次に8フレーム目が終了した後においては、コントローラー5の動作は以下の通りとなる。
まず、コントローラー5は、9フレーム目の開始前においては、この時点でバッファーA(1,1)の値が0であり、予定画像記憶領域E(1,1)の値が5であるため、ステップSA3でNOと判断する。次にコントローラー5(書き込み部502)は、ここでカウンター記憶領域B(1,1)の内容が2であるため、ステップSA4でNO、ステップSA7でNOと判断し、処理の流れをステップSA5へ移す。コントローラー5は、処理の流れをステップSA5へ移すと、画素P(1,1)の階調を0(黒)に変化させるのに必要な電圧印加回数(ここでは5)をカウンター記憶領域B(1,1)に書き込む(ステップSA5)。またコントローラー5は、予定画像記憶領域E(1,1)の内容をバッファーA(1,1)の内容で上書きして0にする(ステップSA6)。すなわち、ステップSA7において、書き込み動作を開始してから経過したフレーム数が3以上であると判断されたため、画素P(1,1)の階調を0(黒)に変化させるための書き込み動作が開始される。
この後にフレーム期間となると、コントローラー5は、ステップSB3でYESと判断し、この時点ではカウンター記憶領域B(1,1)の値が5であるため(ステップSC1でNO)、カウンター記憶領域B(1,1)の値をデクリメントして4にし(ステップSC2)、1列目のデータ線114を電圧Vcomに対して+15Vにする(ステップSC3)。この後、1行目の走査線112が駆動されると(ステップSB7)、1行1列目の画素の画素電極101dには、電圧Vcomに対して+15Vの電圧が印加され、黒の電気泳動粒子が共通電極層103b側に移動する。
この後にバッファーA(1,1)の内容が書き換えられなかった場合、コントローラー5は、10フレーム目〜13フレーム目においては、ステップSB4の処理を行う。これにより、1行1列目の画素の画素電極101dには、電圧Vcomに対して+15Vの電圧が印加され、黒の電気泳動粒子が共通電極層103b側に移動する。なお、14フレーム目の開始前においては、カウンター記憶領域B(1,1)の値が0であるため、1行1列目の画素の画素電極101dの電圧と、電圧Vcomとの電位差は0Vにされ、1行1列目の画素においては、白及び黒の電気泳動粒子は移動しないこととなる。
(第1実施形態の第2の動作例)
次に、バッファーA(1,1)の内容が0(黒)→5(白)→0(黒)と変化した場合の動作について、図12を用いて説明する。
図12に示したように、3フレーム目の開始前に制御部2によってバッファーA(1,1)の画素データが0から5に書き換えられると、この時点では、バッファーA(1,1)の値(5)が、予定画像記憶領域E(1,1)の値(0)と違っているため(ステップSA3でNO)、コントローラー5は、カウンター記憶領域B(1,1)の値が0であるか判断する。ここで、図12に示したように3フレーム目開始前の時点でカウンター記憶領域B(1,1)が0であると(ステップSA4でYES)、コントローラー5は、画素P(1,1)の階調を5(白)に変化させるのに必要な電圧印加回数をカウンター記憶領域B(1,1)に書き込む(ステップSA5)。またコントローラー5は、予定画像記憶領域E(1,1)の内容をバッファーA(1,1)の内容で上書きして5にする(ステップSA6)。次に、フレーム期間になると、3フレーム目の開始時点においては、コントローラー5は、予定画像記憶領域E(1,1)の値が5であり(ステップSB3でNO)、カウンター記憶領域B(1,1)の値が5であるため(ステップSD1でNO)、カウンター記憶領域B(1,1)の値をデクリメントして4にし(ステップSD2)、1列目のデータ線114を電圧Vcomに対して−15Vにする(ステップSD3)。この後、1行目の走査線112が駆動されると(ステップSB7)、1行1列目の画素の画素電極101dには、電圧Vcomに対して−15Vの電圧が印加され、白の電気泳動粒子が共通電極層103b側に移動する。
この後、4フレーム目の開始前にVRAM3の内容が書き換えられ、バッファーA(1,1)の画素データの値が0にされた場合、コントローラー5は、ステップSA3においてNOと判断する。次に、コントローラー5(書き込み部502)は、ここでカウンター記憶領域B(1,1)の内容が4であるため、ステップSA4でNO、ステップSA7でYESと判断し、処理の流れをステップSA8へ移す。つまり、ここでは、バッファーA(1,1)と予定画像記憶領域E(1,1)の内容が異なるものの、書き込み動作を開始してから経過したフレーム数が2以下であると判断され、予定画像領域E(1,1)の内容をバッファーA(1,1)の内容で上書きしないこととなる。この後、フレーム期間になると、コントローラー5は、予定画像記憶領域E(1,1)の内容が5であるため、ステップSB3でNOと判断する。次に、この時点ではカウンター記憶領域B(1,1)の内容が4であるため、コントローラー5は、ステップSD1でNOと判断する。すると、カウンター記憶領域B(1,1)の値がデクリメントされ(ステップSD2)、1行1列目の画素の画素電極101dには、電圧Vcomに対して−15Vの電圧が印加され、白の電気泳動粒子が共通電極層103b側に移動することになる。
この後、コントローラー5は、5フレーム目においては、4フレーム目と同様の処理を行う。次に5フレーム目が終了した後においては、コントローラー5の動作は以下の通りとなる。まず、コントローラー5は、6フレーム目の開始前においては、この時点でバッファーA(1,1)の値が0であり、予定画像記憶領域E(1,1)の値が5であるため、ステップSA3でNOと判断する。次にコントローラー5(書き込み部502)は、ここでカウンター記憶領域B(1,1)の内容が2であるため、ステップSA4でNO、ステップSA7でNOと判断し、処理の流れをステップSA5へ移す。コントローラー5は、処理の流れをステップSA5へ移すと、画素P(1,1)の階調を0(黒)に変化させるのに必要な電圧印加回数(ここでは5)をカウンター記憶領域B(1,1)に書き込む(ステップSA5)。またコントローラー5は、予定画像記憶領域E(1,1)の内容をバッファーA(1,1)の内容で上書きして0にする(ステップSA6)。すなわち、ステップSA7において、書き込み動作を開始してから経過したフレーム数が3以上であると判断されたため、画素P(1,1)の階調を0(黒)に変化させるための書き込み動作が開始される。
この後にフレーム期間となると、コントローラー5は、ステップSB3でYESと判断し、この時点ではカウンター記憶領域B(1,1)の値が5であるため(ステップSC1でNO)、カウンター記憶領域B(1,1)の値をデクリメントして4にし(ステップSC2)、1列目のデータ線114を電圧Vcomに対して+15Vにする(ステップSC3)。この後、1行目の走査線112が駆動されると(ステップSB7)、1行1列目の画素の画素電極101dには、電圧Vcomに対して+15Vの電圧が印加され、黒の電気泳動粒子が共通電極層103b側に移動する。
次に、7フレーム目の開始前にVRAM3の内容が書き換えられ、バッファーA(1,1)の画素データの値が5にされた場合、コントローラー5は、ステップSA3においてNOと判断する。次に、コントローラー5(書き込み部502)は、ここでカウンター記憶領域B(1,1)の内容が4であるため、ステップSA4でNO、ステップSA7でYESと判断し、処理の流れをステップSA8へ移す。つまり、ここでは、バッファーA(1,1)と予定画像記憶領域E(1,1)の内容が異なるものの、書き込み動作を開始してから経過したフレーム数が2以下であると判断され、予定画像領域E(1,1)の内容をバッファーA(1,1)の内容で上書きしないこととなる。この後、フレーム期間になると、コントローラー5は、予定画像記憶領域E(1,1)の内容が0であるため、ステップSB3でYESと判断する。次に、この時点ではカウンター記憶領域B(1,1)の内容が4であるため、コントローラー5は、ステップSC1でNOと判断する。すると、カウンター記憶領域B(1,1)の値がデクリメントされ(ステップSC2)、1行1列目の画素の画素電極101dには、電圧Vcomに対して+15Vの電圧が印加され、黒の電気泳動粒子が共通電極層103b側に移動することになる。
この後、コントローラー5は、8フレーム目においては、7フレーム目と同様の処理を行う。次に8フレーム目が終了した後においては、コントローラー5の動作は以下の通りとなる。まず、コントローラー5は、9フレーム目の開始前においては、この時点でバッファーA(1,1)の値が5であり、予定画像記憶領域E(1,1)の値が0であるため、ステップSA3でNOと判断する。次にコントローラー5(書き込み部502)は、ここでカウンター記憶領域B(1,1)の内容が2であるため、ステップSA4でNO、ステップSA7でNOと判断し、処理の流れをステップSA5へ移す。コントローラー5は、処理の流れをステップSA5へ移すと、画素P(1,1)の階調を5(白)に変化させるのに必要な電圧印加回数(ここでは5)をカウンター記憶領域B(1,1)に書き込む(ステップSA5)。またコントローラー5は、予定画像記憶領域E(1,1)の内容をバッファーA(1,1)の内容で上書きして5にする(ステップSA6)。すなわち、ステップSA7において、書き込み動作を開始してから経過したフレーム数が3以上であると判断されたため、画素P(1,1)の階調を5(白)に変化させるための書き込み動作が開始される。
この後にフレーム期間となると、コントローラー5は、ステップSB3でNOと判断し、この時点ではカウンター記憶領域B(1,1)の値が5であるため(ステップSD1でNO)、カウンター記憶領域B(1,1)の値をデクリメントして4にし(ステップSD2)、1列目のデータ線114を電圧Vcomに対して−15Vにする(ステップSD3)。この後、1行目の走査線112が駆動されると(ステップSB7)、1行1列目の画素の画素電極101dには、電圧Vcomに対して−15Vの電圧が印加され、白の電気泳動粒子が共通電極層103b側に移動する。
この後にバッファーA(1,1)の内容が書き換えられなかった場合、コントローラー5は、10フレーム目〜13フレーム目においては、ステップSB5の処理を行う。これにより、1行1列目の画素の画素電極101dには、電圧Vcomに対して−15Vの電圧が印加され、白の電気泳動粒子が共通電極層103b側に移動する。なお、14フレーム目の開始前においては、カウンター記憶領域B(1,1)の値が0であるため、1行1列目の画素の画素電極101dの電圧と、電圧Vcomとの電位差は0Vにされ、1行1列目の画素においては、白及び黒の電気泳動粒子は移動しないこととなる。
[第2実施形態]
次に、本発明の第2実施形態について説明する。本発明の第2実施形態は、図13に示したように第2カウンター記憶領域Cを備えている点が第1実施形態と異なる。また、カウント部501と書き込み部502の構成、及びコントローラー5が行う処理の流れが第1実施形態と異なる。他の構成は、第1実施形態と同じであるため、以下、相違点について説明する。
図14は、第2カウンター記憶領域Cにおいて、図4の(a)に示した画素の各々に対応した記憶領域を示した図である。例えば、第カウンター記憶領域C(i,j)は画素P(i,j)に対応した記憶領域である。第2カウンター記憶領域C(i,j)には、予定画像記憶領域E(i,j)が書き換え可能になるまでのフレーム数を示す値が格納される。
次に、本実施形態に係るカウント部501は、画素の階調を前記第1階調又は前記第2階調へ変化させる書き込み動作を開始してから経過したフレーム数を第2カウンター記憶領域Cを用いてカウントする。
カウント部501は、一フレーム期間が経過する毎に第2カウンター記憶領域C(i,j)の値をデクリメントする。書き込み動作の開始時点においては、予め定められた値が第2カウンター記憶領域C(i,j)に格納され、一フレームが経過する度に第2カウンター記憶領域C(i,j)の値がデクリメントされるため、第2カウンター記憶領域C(i,j)の値を参照することで、書き込み動作を開始してから経過したフレーム数を特定できる。つまり、カウント部501は、第2カウンター記憶領域C(i,j)にアクセスすることにより、書き込み動作を開始してから経過したフレーム数をカウントしているということができる。
また、本実施形態に係る書き込み部502は、書き込み動作が完了していない場合、第2カウンター記憶領域C(i,j)を用いてカウントされたフレーム数が予め定められたフレーム数になるまでは、画素について当該書き込み動作によって得られる階調と異なる階調への書き込み動作の開始を禁止し、予め定められたフレーム数がカウントされた後、当該書き込み動作によって得られる階調と異なる階調への書き込み動作を開始する。
次に本実施形態の処理の流れについて説明する。図15〜図16は、コントローラー5が行う処理の流れを示したフローチャートである。また、図17は、時間の経過と共に変化する各記憶領域の内容を示した図であり、一の画素P(1,1)に対応したバッファーA(1,1)、カウンター記憶領域B(1,1)、第2カウンター記憶領域C(1,1)、及び予定画像記憶領域E(1,1)の内容について示している。なお、各記憶領域の内容はフレーム期間が終了した後の値となっている。なお、図17においては、1フレーム期間において画素電極101dに印加した電圧の共通電極層103bに対する極性と、画素P(1,1)の階調も示している。
第2実施形態においては、図15に示したように図7の処理と比較してVRAMの内容を書き換える処理が異なる。具体的には、ステップSA3でNOと判断した場合、第2カウンター記憶領域C(i,j)の値が0であるか判断する。ここで、第2カウンター記憶領域C(i,j)の値が0でない場合(ステップSA10でNO)、処理の流れをステップSA6に移す。一方、第2カウンター記憶領域C(i,j)の値が0である場合(ステップSA10でYES)、第1実施形態と同じステップSA5とステップSA6の処理を行い、第2カウンター記憶領域C(i,j)に予定画像記憶領域E(i,j)が書き換え可能になるまでのフレーム数を示す値(ここでは3)を格納する(ステップSA11)。
また、第2実施形態においては、図16に示したように図8の処理と比較してフレーム期間における処理が異なる。具体的には、ステップSB4又はステップSB5の処理が終了した後、第2カウンター記憶領域C(i,j)の内容が0であるか判断する。ここで、第2カウンター記憶領域C(i,j)の内容が0である場合(ステップSB9でYES)、ステップSB6に処理の流れを移す。一方、第2カウンター記憶領域C(i,j)の内容が0でない場合(ステップSB9でNO)、第2カウンター記憶領域C(i,j)の内容をデクリメントする(ステップSB10)。
(第2実施形態の第1の動作例)
次に、第2実施形態において、バッファーA(1,1)の内容が5(白)→0(黒)→5(白)と変化した場合の動作について、図17を用いて説明する。図17に示したように、3フレーム目の開始前に制御部2によってバッファーA(1,1)の画素データが5から0に書き換えられると、この時点では、バッファーA(1,1)の値(0)が、予定画像記憶領域E(1,1)の値(5)と違っているため(ステップSA3でNO)、コントローラー5は、第2カウンター記憶領域C(1,1)の値が0であるか判断する。ここで、図17に示したように3フレーム目開始前の時点で第2カウンター記憶領域C(1,1)が0であると(ステップSA10でYES)、コントローラー5は、画素P(1,1)の階調を0(黒)に変化させるのに必要な電圧印加回数をカウンター記憶領域B(1,1)に書き込み(ステップSA5)、予定画像記憶領域E(1,1)の内容をバッファーA(1,1)の内容で上書きして0にする(ステップSA6)。また、コントローラー5は、予定画像記憶領域E(1,1)が書き換え可能になるまでのフレーム数(本実施形態では3)を第2カウンター記憶領域C(1,1)に格納する(ステップSA11)。
次に、フレーム期間になると、3フレーム目の開始時点においては、コントローラー5は、予定画像記憶領域E(1,1)の値が0であるため、ステップSB4の処理(図9の処理)を行う。次に、コントローラー5は、ここで第2カウンター記憶領域C(1,1)の内容が3であるため、ステップSB9でNOと判断し、第2カウンター記憶領域C(1,1)の値をデクリメントする。この後、1行目の走査線112が駆動されると(ステップSB7)、1行1列目の画素の画素電極101dには、電圧Vcomに対して+15Vの電圧が印加され、黒の電気泳動粒子が共通電極層103b側に移動する。
この後、4フレーム目の開始前にVRAM3の内容が書き換えられ、バッファーA(1,1)の画素データの値が5にされた場合、コントローラー5は、ステップSA3においてNOと判断する。次に、コントローラー5は、ここで第2カウンター記憶領域C(1,1)の内容が2であるため、ステップSA10でNOと判断し、処理の流れをステップSA8へ移す。つまり、ここでは、バッファーA(1,1)と予定画像記憶領域E(1,1)の内容が異なるものの、書き込み動作を開始してから経過したフレーム数が3(ステップSA11で第2カウンター記憶領域C(i,j)に格納された値)に達していないため、予定画像領域E(1,1)の内容をバッファーA(1,1)の内容で上書きしないこととなる。この後、フレーム期間になると、コントローラー5は、予定画像記憶領域E(1,1)の内容が0であるため、ステップSB3でYESと判断し、ステップSB4の処理を行う。次に、コントローラー5は、ここで第2カウンター記憶領域C(1,1)の内容が2であるため、ステップSB9でNOと判断し、第2カウンター記憶領域C(1,1)の値をデクリメントする。この後、1行目の走査線112が駆動されると(ステップSB7)、1行1列目の画素の画素電極101dには、電圧Vcomに対して+15Vの電圧が印加され、黒の電気泳動粒子が共通電極層103b側に移動する。
この後、コントローラー5は、5フレーム目においては、4フレーム目と同様の処理を行う。次に5フレーム目が終了した後においては、コントローラー5の動作は以下の通りとなる。まず、コントローラー5は、6フレーム目の開始前においては、この時点でバッファーA(1,1)の値が5であり、予定画像記憶領域E(1,1)の値が0であるため、ステップSA3でNOと判断する。次にコントローラー5は、ここで第2カウンター記憶領域B(1,1)の内容が0であるため、ステップSA10でYESと判断し、画素P(1,1)の階調を5(白)に変化させるのに必要な電圧印加回数(ここでは5)をカウンター記憶領域B(1,1)に書き込み(ステップSA5)、予定画像記憶領域E(1,1)の内容をバッファーA(1,1)の内容で上書きして5にする(ステップSA6)。また、コントローラー5は、予定画像記憶領域E(1,1)が書き換え可能になるまでのフレーム数(本実施形態では3)を第2カウンター記憶領域C(1,1)に格納する(ステップSA11)。すなわち、第2カウンター記憶領域B(1,1)の内容が0であることに基づいて、ステップSA10において、書き込み動作を開始してから経過したフレーム数が3以上であると判断されたため、画素P(1,1)の階調を5(白)に変化させるための書き込み動作が開始される。
この後にフレーム期間となると、コントローラー5は、ステップSB3でNOと判断し、ステップSB5の処理を行う。次に、コントローラー5は、ここで第2カウンター記憶領域C(1,1)の内容が3であるため、ステップSB9でNOと判断し、第2カウンター記憶領域C(1,1)の値をデクリメントする。この後、1行目の走査線112が駆動されると(ステップSB7)、1行1列目の画素の画素電極101dには、電圧Vcomに対して−15Vの電圧が印加され、白の電気泳動粒子が共通電極層103b側に移動する。
次に、7フレーム目の開始前にVRAM3の内容が書き換えられ、バッファーA(1,1)の画素データの値が0にされた場合、コントローラー5は、ステップSA3においてNOと判断する。次に、コントローラー5は、ここで第2カウンター記憶領域C(1,1)の内容が2であるため、ステップSA10でNOと判断し、処理の流れをステップSA8へ移す。つまり、ここでは、バッファーA(1,1)と予定画像記憶領域E(1,1)の内容が異なるものの、書き込み動作を開始してから経過したフレーム数が3(ステップSA11で第2カウンター記憶領域C(i,j)に格納された値)に達していないため、予定画像領域E(1,1)の内容をバッファーA(1,1)の内容で上書きしないこととなる。この後、フレーム期間になると、コントローラー5は、予定画像記憶領域E(1,1)の内容が5であるため、ステップSB3でNOと判断し、ステップSB5の処理を行う。次に、コントローラー5は、ここで第2カウンター記憶領域C(1,1)の内容が2であるため、ステップSB10で第2カウンター記憶領域C(1,1)の値をデクリメントする。この後、1行目の走査線112が駆動されると(ステップSB7)、1行1列目の画素の画素電極101dには、電圧Vcomに対して−15Vの電圧が印加され、白の電気泳動粒子が共通電極層103b側に移動することになる。
この後、コントローラー5は、8フレーム目においては、7フレーム目と同様の処理を行う。次に8フレーム目が終了した後においては、コントローラー5の動作は以下の通りとなる。まず、コントローラー5は、9フレーム目の開始前においては、この時点でバッファーA(1,1)の値が0であり、予定画像記憶領域E(1,1)の値が5であるため、ステップSA3でNOと判断する。次にコントローラー5は、ここで第2カウンター記憶領域C(1,1)の内容が0であるため、ステップSA10でNOと判断し、画素P(1,1)の階調を0(黒)に変化させるのに必要な電圧印加回数(ここでは5)をカウンター記憶領域B(1,1)に書き込み(ステップSA5)、予定画像記憶領域E(1,1)の内容をバッファーA(1,1)の内容で上書きして0にする(ステップSA6)。また、コントローラー5は、予定画像記憶領域E(1,1)が書き換え可能になるまでのフレーム数(本実施形態では3)を第2カウンター記憶領域C(1,1)に格納する(ステップSA11)。すなわち、第2カウンター記憶領域B(1,1)の内容が0であることに基づいて、ステップSA10において、書き込み動作を開始してから経過したフレーム数が3以上であると判断されたため、画素P(1,1)の階調を0(黒)に変化させるための書き込み動作が開始される。
この後にフレーム期間となると、コントローラー5は、ステップSB3でYESと判断し、ステップSB4の処理を行う。次に、コントローラー5は、ここで第2カウンター記憶領域C(1,1)の内容が3であるため、ステップSB9でNOと判断し、第2カウンター記憶領域C(1,1)の値をデクリメントする。この後、1行目の走査線112が駆動されると(ステップSB7)、1行1列目の画素の画素電極101dには、電圧Vcomに対して+15Vの電圧が印加され、黒の電気泳動粒子が共通電極層103b側に移動する。
この後にバッファーA(1,1)の内容が書き換えられなかった場合、コントローラー5は、10フレーム目〜13フレーム目においては、ステップSB4の処理を行う。これにより、1行1列目の画素の画素電極101dには、電圧Vcomに対して+15Vの電圧が印加され、黒の電気泳動粒子が共通電極層103b側に移動する。なお、14フレーム目の開始前においては、カウンター記憶領域B(1,1)の値が0であるため、1行1列目の画素の画素電極101dの電圧と、電圧Vcomとの電位差は0Vにされ、1行1列目の画素においては、白及び黒の電気泳動粒子は移動しないこととなる。
(第2実施形態の第2の動作例)
次に、第2実施形態において、バッファーA(1,1)の内容が0(黒)→5(白)→0(黒)と変化した場合の動作について、図18を用いて説明する。
図18に示したように、3フレーム目の開始前に制御部2によってバッファーA(1,1)の画素データが0から5に書き換えられると、この時点では、バッファーA(1,1)の値(5)が、予定画像記憶領域E(1,1)の値(0)と違っているため(ステップSA3でNO)、コントローラー5は、第2カウンター記憶領域C(1,1)の値が0であるか判断する。ここで、図18に示したように3フレーム目開始前の時点で第2カウンター記憶領域C(1,1)が0であると(ステップSA10でYES)、コントローラー5は、画素P(1,1)の階調を5(白)に変化させるのに必要な電圧印加回数をカウンター記憶領域B(1,1)に書き込み(ステップSA5)、予定画像記憶領域E(1,1)の内容をバッファーA(1,1)の内容で上書きして5にする(ステップSA6)。また、コントローラー5は、予定画像記憶領域E(1,1)が書き換え可能になるまでのフレーム数(本実施形態では3)を第2カウンター記憶領域C(1,1)に格納する(ステップSA11)。
次に、フレーム期間になると、3フレーム目の開始時点においては、コントローラー5は、予定画像記憶領域E(1,1)の値が5であるため、ステップSB5の処理(図10の処理)を行う。次に、コントローラー5は、ここで第2カウンター記憶領域C(1,1)の内容が3であるため、ステップSB9でNOと判断し、第2カウンター記憶領域C(1,1)の値をデクリメントする。この後、1行目の走査線112が駆動されると(ステップSB7)、1行1列目の画素の画素電極101dには、電圧Vcomに対して−15Vの電圧が印加され、白の電気泳動粒子が共通電極層103b側に移動する。
この後、4フレーム目の開始前にVRAM3の内容が書き換えられ、バッファーA(1,1)の画素データの値が0にされた場合、コントローラー5は、ステップSA3においてNOと判断する。次に、コントローラー5は、ここで第2カウンター記憶領域C(1,1)の内容が2であるため、ステップSA10でNOと判断し、処理の流れをステップSA8へ移す。つまり、ここでは、バッファーA(1,1)と予定画像記憶領域E(1,1)の内容が異なるものの、書き込み動作を開始してから経過したフレーム数が3(ステップSA11で第2カウンター記憶領域C(i,j)に格納された値)に達していないため、予定画像領域E(1,1)の内容をバッファーA(1,1)の内容で上書きしないこととなる。この後、フレーム期間になると、コントローラー5は、予定画像記憶領域E(1,1)の内容が5であるため、ステップSB3でNOと判断し、ステップSB5の処理を行う。次に、コントローラー5は、ここで第2カウンター記憶領域C(1,1)の内容が2であるため、ステップSB9でNOと判断し、第2カウンター記憶領域C(1,1)の値をデクリメントする。この後、1行目の走査線112が駆動されると(ステップSB7)、1行1列目の画素の画素電極101dには、電圧Vcomに対して−15Vの電圧が印加され、白の電気泳動粒子が共通電極層103b側に移動する。
この後、コントローラー5は、5フレーム目においては、4フレーム目と同様の処理を行う。次に5フレーム目が終了した後においては、コントローラー5の動作は以下の通りとなる。まず、コントローラー5は、6フレーム目の開始前においては、この時点でバッファーA(1,1)の値が0であり、予定画像記憶領域E(1,1)の値が5であるため、ステップSA3でNOと判断する。次にコントローラー5は、ここで第2カウンター記憶領域B(1,1)の内容が0であるため、ステップSA10でYESと判断し、画素P(1,1)の階調を0(黒)に変化させるのに必要な電圧印加回数(ここでは5)をカウンター記憶領域B(1,1)に書き込み(ステップSA5)、予定画像記憶領域E(1,1)の内容をバッファーA(1,1)の内容で上書きして0にする(ステップSA6)。また、コントローラー5は、予定画像記憶領域E(1,1)が書き換え可能になるまでのフレーム数(本実施形態では3)を第2カウンター記憶領域C(1,1)に格納する(ステップSA11)。すなわち、第2カウンター記憶領域B(1,1)の内容が0であることに基づいて、ステップSA10において、書き込み動作を開始してから経過したフレーム数が3以上であると判断されたため、画素P(1,1)の階調を0(黒)に変化させるための書き込み動作が開始される。
この後にフレーム期間となると、コントローラー5は、ステップSB3でYESと判断し、ステップSB4の処理を行う。次に、コントローラー5は、ここで第2カウンター記憶領域C(1,1)の内容が3であるため、ステップSB9でNOと判断し、第2カウンター記憶領域C(1,1)の値をデクリメントする。この後、1行目の走査線112が駆動されると(ステップSB7)、1行1列目の画素の画素電極101dには、電圧Vcomに対して+15Vの電圧が印加され、黒の電気泳動粒子が共通電極層103b側に移動する。
次に、7フレーム目の開始前にVRAM3の内容が書き換えられ、バッファーA(1,1)の画素データの値が5にされた場合、コントローラー5は、ステップSA3においてNOと判断する。次に、コントローラー5は、ここで第2カウンター記憶領域C(1,1)の内容が2であるため、ステップSA10でNOと判断し、処理の流れをステップSA8へ移す。つまり、ここでは、バッファーA(1,1)と予定画像記憶領域E(1,1)の内容が異なるものの、書き込み動作を開始してから経過したフレーム数が3(ステップSA11で第2カウンター記憶領域C(i,j)に格納された値)に達していないため、予定画像領域E(1,1)の内容をバッファーA(1,1)の内容で上書きしないこととなる。この後、フレーム期間になると、コントローラー5は、予定画像記憶領域E(1,1)の内容が0であるため、ステップSB3でYESと判断し、ステップSB4の処理を行う。次に、コントローラー5は、ここで第2カウンター記憶領域C(1,1)の内容が2であるため、ステップSB10で第2カウンター記憶領域C(1,1)の値をデクリメントする。この後、1行目の走査線112が駆動されると(ステップSB7)、1行1列目の画素の画素電極101dには、電圧Vcomに対して+15Vの電圧が印加され、黒の電気泳動粒子が共通電極層103b側に移動することになる。
この後、コントローラー5は、8フレーム目においては、7フレーム目と同様の処理を行う。次に8フレーム目が終了した後においては、コントローラー5の動作は以下の通りとなる。まず、コントローラー5は、9フレーム目の開始前においては、この時点でバッファーA(1,1)の値が5であり、予定画像記憶領域E(1,1)の値が0であるため、ステップSA3でNOと判断する。次にコントローラー5は、ここで第2カウンター記憶領域C(1,1)の内容が0であるため、ステップSA10でNOと判断し、画素P(1,1)の階調を5(白)に変化させるのに必要な電圧印加回数(ここでは5)をカウンター記憶領域B(1,1)に書き込み(ステップSA5)、予定画像記憶領域E(1,1)の内容をバッファーA(1,1)の内容で上書きして5にする(ステップSA6)。また、コントローラー5は、予定画像記憶領域E(1,1)が書き換え可能になるまでのフレーム数(本実施形態では3)を第2カウンター記憶領域C(1,1)に格納する(ステップSA11)。すなわち、第2カウンター記憶領域B(1,1)の内容が0であることに基づいて、ステップSA10において、書き込み動作を開始してから経過したフレーム数が3以上であると判断されたため、画素P(1,1)の階調を5(白)に変化させるための書き込み動作が開始される。
この後にフレーム期間となると、コントローラー5は、ステップSB3でNOと判断し、ステップSB5の処理を行う。次に、コントローラー5は、ここで第2カウンター記憶領域C(1,1)の内容が3であるため、ステップSB9でNOと判断し、第2カウンター記憶領域C(1,1)の値をデクリメントする。この後、1行目の走査線112が駆動されると(ステップSB7)、1行1列目の画素の画素電極101dには、電圧Vcomに対して−15Vの電圧が印加され、白の電気泳動粒子が共通電極層103b側に移動する。
この後にバッファーA(1,1)の内容が書き換えられなかった場合、コントローラー5は、10フレーム目〜13フレーム目においては、ステップSB5の処理を行う。これにより、1行1列目の画素の画素電極101dには、電圧Vcomに対して−15Vの電圧が印加され、白の電気泳動粒子が共通電極層103b側に移動する。なお、14フレーム目の開始前においては、カウンター記憶領域B(1,1)の値が0であるため、1行1列目の画素の画素電極101dの電圧と、電圧Vcomとの電位差は0Vにされ、1行1列目の画素においては、白及び黒の電気泳動粒子は移動しないこととなる。
以上のように、第1、第2実施形態の各動作例においては、カウント部501でカウントされたフレーム数が予め定められたフレーム数(3フレーム)になるまでは、その画素について書き込み動作が開始されず、予め定められたフレーム数がカウントされた後に、書き込み動作が開始される。これにより、画素の階調変更の途中で新たに階調変更の動作を開始する場合であっても、階調の変化を認識できるような表示とすることができる。
[電子機器]
次に、上述した実施形態に係る表示装置1000を適用した電子機器の例について説明する。図19は、上述した実施形態に係る表示装置1000を用いた電子ブックリーダーの外観を示した図である。電子ブックリーダー2000は、板状のフレーム2001と、ボタン9A〜9Fと、上述した実施形態に係る電気光学装置1、制御部2、VRAM3、及びRAM4を備えている。電子ブックリーダー2000においては表示領域100が露出している。電子ブックリーダー2000においては、電子書籍の内容が表示領域100に表示され、ボタン9A〜9Fを操作することにより電子書籍のページがめくられる。なお、このほかにも、上述した実施形態に係る電気光学装置1が適用可能な電子機器としては、時計や、電子ペーパー、電子手帳、電卓、携帯電話機等などが挙げられる。
[変形例]
以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、他の様々な形態で実施可能である。例えば、上述の実施形態を以下のように変形して本発明を実施してもよい。なお、上述した実施形態及び以下の変形例は、各々を組み合わせてもよい。
本発明においては、電気泳動粒子の素材により、例えば、黒から白への電圧印加回数が5であり、白から黒への電圧印加回数が7というように、黒から白への電圧印加回数と白から黒への電圧印加回数が異なる場合も生じ得る。この場合、ステップSA5においては、カウンター記憶領域B(i,j)に書きこむ値をバッファーA(i,j)の内容に応じて異ならせるようにしてもよい。
また、上述した実施形態においては、予定画像記憶領域E(i,j)の内容を書き換えてから一定のフレーム数の期間は、予定画像記憶領域E(i,j)の値を書き換えない構成となっているが、白から黒へ変更する場合と黒から白へ変更する場合とで、この期間を異ならせるようにしてもよい。
例えば、第1実施形態においては、ステップSA4でNOと判断した後、予定画像記憶領域E(i,j)の値が0の場合、カウンター記憶領域B(i,j)の値が3未満であるとステップSA5へ処理の流れを移し、予定画像記憶領域E(i,j)の値が5の場合、カウンター記憶領域B(i,j)の値が4未満であるとステップSA5へ処理の流れを移すようにしてもよい。
また、例えば、第2実施形態においては、ステップSA11において、予定画像記憶領域E(i,j)の値が0の場合と5の場合とで、第2カウンター記憶領域C(i,j)の値を異ならせるようにしてもよい。
上述した実施形態においては、電気光学装置として電気泳動層102を有するものを例に説明したが、これに限定する趣旨ではない。電気光学装置は、画素の表示状態を第1表示状態から第2表示状態へ変化させるための書き込みが、電圧を複数回印加する書き込み動作によって行われるものであればどのようなものであってもよく、例えば電子粉流体を用いた電気光学装置であってもよい。
1…電気光学装置、2…制御部、3…VRAM、4…RAM、5…コントローラー、9A〜9F…ボタン、10…表示部、100…表示領域、101…第1基板、101a…基板、101b…接着層、101c…回路層、101d…画素電極、102…電気泳動層、102a…マイクロカプセル、102b…バインダー、103…第2基板、103a…フィルム、103b…共通電極層、110…画素、110a…TFT、110b…表示素子、110c…補助容量、112…走査線、114…データ線、501…カウント部、502…書き込み部、2000…電子ブックリーダー、2001…フレーム、A(i,j)…バッファー、B,B(i,j)…カウンター記憶領域、C,C(i,j)…第2カウンター記憶領域、E,E(i,j)…予定画像記憶領域

Claims (7)

  1. 複数の画素を含む表示部を備え、前記画素を予め定められた階調値である第1階調から前記第1階調と異なる予め定められた階調値である第2階調へ段階的に変化させる書き込み動作と、前記第2階調から前記第1階調へ段階的に変化させる書き込み動作が、前記画素へ電圧を複数回印加する動作によって行われる電気光学装置の制御装置であって、
    前記画素の階調を前記第1階調又は前記第2階調へ変化させる書き込み動作を開始してから経過したフレーム数を画素毎にカウントするカウント部と、
    前記画素において前記書き込み動作が完了していない場合、当該画素について前記カウント部でカウントされたフレーム数が書き込み動作の完了に要するフレーム数より少ない予め定められたフレーム数になるまでは、当該画素について当該書き込み動作によって得られる階調と異なる階調への書き込み動作の開始を禁止し、当該予め定められたフレーム数がカウントされた後に、当該書き込み動作によって得られる階調と異なる階調への書き込み動作を開始する書き込み部と
    を備え
    前記予め定められたフレーム数は2以上である電気光学装置の制御装置。
  2. 前記書き込み部は、完了していない書き込み動作が、前記画素が前記第1階調の状態又は前記第2階調の状態からの書き込み動作である場合、前記カウント部でカウントされたフレーム数が前記予め定められたフレーム数になるまでは、当該画素について当該書き込み動作によって得られる階調と異なる階調への書き込み動作の開始を禁止し、前記予め定められたフレーム数がカウントされた後に、当該書き込み動作によって得られる階調と異なる階調への書き込み動作を開始すること
    を特徴とする請求項1に記載の電気光学装置の制御装置。
  3. 前記書き込み部は、完了していない書き込み動作が、前記画素が前記第1階調と前記第2階調との間の階調の状態からの書き込み動作である場合、前記カウント部でカウントされたフレーム数が前記予め定められたフレーム数になるまでは、当該画素について当該書き込み動作によって得られる階調と異なる階調への書き込み動作の開始を禁止し、前記予め定められたフレーム数がカウントされた後に、当該書き込み動作によって得られる階調と異なる階調への書き込み動作を開始すること
    を特徴とする請求項1又は請求項2に記載の電気光学装置の制御装置。
  4. 前記予め定められたフレーム数は、画素の階調を前記第1階調へ変化させる書き込み動作と、画素の階調を前記第2階調へ変化させる書き込み動作とで異なること
    を特徴とする請求項1乃至請求項3のいずれか一項に記載の電気光学装置の制御装置。
  5. 複数の画素を含む表示部を備え、前記画素を予め定められた階調値である第1階調から前記第1階調と異なる予め定められた階調値である第2階調へ段階的に変化させる書き込み動作と、前記第2階調から前記第1階調へ段階的に変化させる書き込み動作が、前記画素へ電圧を複数回印加する動作によって行われる電気光学装置を制御する制御方法であって、
    前記画素の階調を前記第1階調又は前記第2階調へ変化させる書き込み動作を開始してから経過したフレーム数を画素毎にカウントするカウントステップと、
    前記画素において前記書き込み動作が完了していない場合、当該画素について前記カウントステップでカウントされたフレーム数が書き込み動作の完了に要するフレーム数より少ない予め定められたフレーム数になるまでは、当該画素について当該書き込み動作によって得られる階調と異なる階調への書き込み動作の開始を禁止し、当該予め定められたフレーム数がカウントされた後に、当該書き込み動作によって得られる階調と異なる階調への書き込み動作を開始する書き込みステップと
    を備え
    前記予め定められたフレーム数は2以上である電気光学装置の制御方法。
  6. 複数の画素を含む表示部を備え、前記画素を予め定められた階調値である第1階調から前記第1階調と異なる予め定められた階調値である第2階調へ段階的に変化させる書き込み動作と、前記第2階調から前記第1階調へ段階的に変化させる書き込み動作が、前記画素へ電圧を複数回印加する動作によって行われる電気光学装置であって、
    前記画素の階調を前記第1階調又は前記第2階調へ変化させる書き込み動作を開始してから経過したフレーム数を画素毎にカウントするカウント部と、
    前記画素において前記書き込み動作が完了していない場合、当該画素について前記カウント部でカウントされたフレーム数が書き込み動作の完了に要するフレーム数より少ない予め定められたフレーム数になるまでは、当該画素について当該書き込み動作によって得られる階調と異なる階調への書き込み動作の開始を禁止し、当該予め定められたフレーム数がカウントされた後に、当該書き込み動作によって得られる階調と異なる階調への書き込み動作を開始する書き込み部と
    を備え
    前記予め定められたフレーム数は2以上である電気光学装置。
  7. 請求項6に記載の電気光学装置を備えることを特徴とする電子機器。
JP2012036179A 2012-02-22 2012-02-22 電気光学装置の制御装置、電気光学装置の制御方法、電気光学装置及び電子機器 Active JP6102059B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012036179A JP6102059B2 (ja) 2012-02-22 2012-02-22 電気光学装置の制御装置、電気光学装置の制御方法、電気光学装置及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012036179A JP6102059B2 (ja) 2012-02-22 2012-02-22 電気光学装置の制御装置、電気光学装置の制御方法、電気光学装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2013171237A JP2013171237A (ja) 2013-09-02
JP6102059B2 true JP6102059B2 (ja) 2017-03-29

Family

ID=49265174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012036179A Active JP6102059B2 (ja) 2012-02-22 2012-02-22 電気光学装置の制御装置、電気光学装置の制御方法、電気光学装置及び電子機器

Country Status (1)

Country Link
JP (1) JP6102059B2 (ja)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2661325B2 (ja) * 1990-05-14 1997-10-08 松下電器産業株式会社 液晶表示装置
JPH0419787A (ja) * 1990-05-15 1992-01-23 Seiko Epson Corp 液晶表示装置
JP3441609B2 (ja) * 1996-03-29 2003-09-02 株式会社リコー 液晶表示コントローラ
TW200625223A (en) * 2004-04-13 2006-07-16 Koninkl Philips Electronics Nv Electrophoretic display with rapid drawing mode waveform
CN100489941C (zh) * 2004-07-27 2009-05-20 皇家飞利浦电子股份有限公司 电泳显示装置中改进的滚动显示功能
JP2007108355A (ja) * 2005-10-12 2007-04-26 Seiko Epson Corp 表示制御装置、表示装置及び表示装置の制御方法
JP4887930B2 (ja) * 2006-06-23 2012-02-29 セイコーエプソン株式会社 表示装置および時計
JP2008209893A (ja) * 2007-01-29 2008-09-11 Seiko Epson Corp 表示装置の駆動方法、駆動装置、表示装置、および電子機器
JP5181708B2 (ja) * 2008-02-14 2013-04-10 セイコーエプソン株式会社 画像書き換え制御装置、情報表示装置およびプログラム
JP5640451B2 (ja) * 2010-05-13 2014-12-17 セイコーエプソン株式会社 表示装置の制御方法、表示装置、及び表示装置の制御装置
JP2012237951A (ja) * 2011-05-10 2012-12-06 Seiko Epson Corp 電気光学装置の制御装置、電気光学装置の制御方法、電気光学装置及び電子機器

Also Published As

Publication number Publication date
JP2013171237A (ja) 2013-09-02

Similar Documents

Publication Publication Date Title
JP5691593B2 (ja) 表示制御方法、表示装置および電子機器
WO2012153468A1 (ja) 電気光学装置の制御装置、電気光学装置の制御方法、電気光学装置及び電子機器
US20120221943A1 (en) Display control method, display device and electronic apparatus
JP5958003B2 (ja) 表示装置の制御装置、表示装置の制御方法、表示装置及び電子機器
US8860641B2 (en) Control device, electrooptics device, electronic apparatus, and control method
US8659612B2 (en) Control device, display device and method for controlling display device
US20120242642A1 (en) Driving method, control device, display device, and electronic apparatus
JP2012163925A (ja) 表示制御方法、表示装置および電子機器
US9601063B2 (en) Device for controlling display apparatus, method for controlling display apparatus, display apparatus, and electronic equipment
JP5966444B2 (ja) 電気光学装置の制御装置、電気光学装置の制御方法、電気光学装置及び電子機器
JP6102059B2 (ja) 電気光学装置の制御装置、電気光学装置の制御方法、電気光学装置及び電子機器
JP2012194344A (ja) 電気光学装置の駆動方法、電気光学装置の制御装置、電気光学装置および電子機器
JP5909863B2 (ja) 電気光学装置の制御装置、電気光学装置および電子機器
JP2014186221A (ja) 制御装置、電気光学装置、電子機器及び制御方法
JP2013182116A (ja) 電気光学装置の制御装置、電気光学装置の制御方法、電気光学装置及び電子機器
JP2013092619A (ja) 制御装置、電気光学装置、電子機器および制御方法
JP6146055B2 (ja) 制御装置、電気光学装置、電子機器及び制御方法
JP6146425B2 (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
JP6102373B2 (ja) 制御装置、電気光学装置、電子機器及び制御方法
JP2015158530A (ja) 制御装置、表示装置、制御方法およびプログラム
JP2016133622A (ja) 記憶型表示装置、記憶型表示装置の駆動方法、及び電子機器
JP2012194345A (ja) 電気光学装置の制御装置、電気光学装置の制御方法、電気光学装置および電子機器。
JP2012042572A (ja) 制御装置、表示装置及び表示装置の制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170213

R150 Certificate of patent or registration of utility model

Ref document number: 6102059

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250