JP5966444B2 - 電気光学装置の制御装置、電気光学装置の制御方法、電気光学装置及び電子機器 - Google Patents

Description

本発明は、電気光学装置の制御装置、電気光学装置の制御方法、電気光学装置及び電子機器に関する。

画像を表示する表示装置として、マイクロカプセルを用いた電気泳動方式の表示装置がある。この表示装置でアクティブマトリクス方式のものは、行方向へ伸びた複数の行電極と、列方向に伸びた複数の列電極との交点の各々にマイクロカプセルを駆動する駆動回路が設けられている。行電極と列電極に電圧を印加すると、駆動回路に設けられた電極と、この電極に対してマイクロカプセルを挟んで対向する電極との間に電位差が生じる。マイクロカプセルを挟んで対向する電極間に電位差が生じると、この電位差により生じた電界に応じてマイクロカプセル内の白粒子と黒粒子が移動する。各マイクロカプセル内の白粒子と黒粒子の分布が変わることにより光学的反射特性が変化し、画像が表示されることとなる。

ところで、電気泳動方式の表示装置においては、アクティブマトリクス方式で表示を変更する際に画像の書き換えが複数フレームに渡って行われるものがある。しかし、画像の書き換えを複数フレームに渡って行う際に全画面で書き換えを始めてしまうと、書き込みが終了するまでの間は新たに書き込みが行えないため、画像の追記や削除を行う際には一旦画像の書き込みが終了してから次の書き込みを開始することとなり、時間がかかって操作性の観点で問題がある。
そこで、このような問題を解決するために、部分領域の単位でパイプライン処理を行うことにより書き込みを行う方式が考案されている（特許文献１参照）。特許文献１に開示されている方式によれば、画面上の互いに重ならない２つの部分領域にタイミングをずらして画像を書き込む場合、先に書き込みを開始した部分領域の書き込みが完了していなくても、後から書き込みを開始する部分領域の書き込みを開始することができ、この方式を採用しない場合と比較して表示速度が向上する。

特開２００９−２５１６１５号公報

ところで、特許文献１に開示されている方式の場合、部分領域同士が一部で重なってしまうと、結局は後から書き込みを開始する部分領域については、先に書き込みを開始した部分領域の書き込みが終了するまで書き込みを待機しなければならず、表示が完了するまでに時間が掛かることとなる。
このため、書き込みが完了する前に次の書き込みを開始することにより、表示が完了するまでの時間を短くするという方法も考えられる。しかしながら、例えば画素の階調を黒にする書き込み動作の途中で白にする書き込み動作を開始すると、画素を黒にする電圧の印加回数と画素を白にする電圧の印加回数との間に偏りが生じ、画素が早く劣化することとなる。

本発明は、上述した事情に鑑みてなされたものであり、その目的の一つは、画素の階調変更の途中で新たに階調変更の動作を開始した場合に画素の劣化を抑えるようにすることである。

上記目的を達成するために、本発明に係る電気光学装置の制御装置は、複数の画素を含む表示部を備え、前記画素を第１階調から第２階調へ変化させる書き込み動作と、前記第２階調から前記第１階調へ変化させる書き込み動作が、前記画素へ電圧を複数回印加する動作によって行われ、前記第１階調にする第１電圧の極性と前記第２階調にする第２電圧の極性が異なり、前記第１電圧と前記第２電圧の絶対値が同じである電気光学装置の制御装置であって、前記画素において前記第１階調又は前記第２階調の一方の階調への書き込み動作が完了する前に当該書き込み動作を中止して他方の階調への書き込み動作を実行する場合、中止した書き込み動作における電圧の印加回数と同じ印加回数で他方の階調への書き込み動作を実行する書き込み部を備える。
この構成によれば、画素の階調を第１階調又は第２階調の一方の階調への書き込み動作が完了する前に、他方の階調へ変更する場合、中止する一方の階調への書き込み動作における電圧印加回数と同じ印加回数で他方の階調への書き込み動作が実行される。第１階調にする場合と第２階調にする場合とで印加する電圧の極性が異なるが、印加する電圧の回数が同じとなるため、第１階調にする電圧の印加回数と第２階調にする電圧の印加回数との間の偏りが少なく、画素の劣化が抑えられる。

前記制御装置においては、前記書き込み動作が終了している前記画素の階調を前記第１階調又は前記第２階調へ変化させる書き込み動作を開始してから経過したフレーム数を画素毎にカウントするカウント部を備え、前記書き込み部は、前記一方の階調への書き込み動作が完了する前に当該書き込み動作を中止して前記他方の階調への書き込み動作を実行する場合、前記一方の階調への書き込み動作を、前記カウント部でカウントされた回数が予め定められたフレーム数となった後に中止する構成としてもよい。
この構成によれば、予め定められたフレーム数となるまでは、他方の階調への書き込み動作が実行されないため、一方の階調へ変更する書き込み動作の途中で他方の階調へ変更する書き込み動作を開始した場合、書き込み動作中において画素の階調の変化が認識されるため、動きのある画像において、画像の移動の軌跡を認識することができる。

また上記目的を達成するために本発明に係る電気光学装置の制御方法は、複数の画素を含む表示部を備え、前記画素を第１階調から第２階調へ変化させる書き込み動作と、前記第２階調から前記第１階調へ変化させる書き込み動作が、前記画素へ電圧を複数回印加する動作によって行われ、前記第１階調にする第１電圧の極性と前記第２階調にする第２電圧の極性が異なり、前記第１電圧と前記第２電圧の絶対値が同じである電気光学装置を制御する制御方法であって、前記画素において前記第１階調又は前記第２階調の一方の階調への書き込み動作が完了する前に当該書き込み動作を中止して他方の階調への書き込み動作を実行する場合、中止した書き込み動作における電圧の印加回数と同じ印加回数で他方の階調への書き込み動作を実行することを特徴とする。
この構成によれば、画素の階調を第１階調又は第２階調の一方の階調への書き込み動作が完了する前に、他方の階調へ変更する場合、中止する一方の階調への書き込み動作における電圧印加回数と同じ印加回数で他方の階調への書き込み動作が実行される。第１階調にする場合と第２階調にする場合とで印加する電圧の極性が異なるが、印加する電圧の回数が同じとなるため、第１階調にする電圧の印加回数と第２階調にする電圧の印加回数との間の偏りが少なく、画素の劣化が抑えられる。

また上記目的を達成するために本発明に係る電気光学装置は、複数の画素を含む表示部を備え、前記画素を第１階調から第２階調へ変化させる書き込み動作と、前記第２階調から前記第１階調へ変化させる書き込み動作が、前記画素へ電圧を複数回印加する動作によって行われ、前記第１階調にする第１電圧の極性と前記第２階調にする第２電圧の極性が異なり、前記第１電圧と前記第２電圧の絶対値が同じである電気光学装置であって、前記画素において前記第１階調又は前記第２階調の一方の階調への書き込み動作が完了する前に当該書き込み動作を中止して他方の階調への書き込み動作を実行する場合、中止した書き込み動作における電圧の印加回数と同じ印加回数で他方の階調への書き込み動作を実行する書き込み部を備える。
この構成によれば、画素の階調を第１階調又は第２階調の一方の階調への書き込み動作が完了する前に、他方の階調へ変更する場合、中止する一方の階調への書き込み動作における電圧印加回数と同じ印加回数で他方の階調への書き込み動作が実行される。第１階調にする場合と第２階調にする場合とで印加する電圧の極性が異なるが、印加する電圧の回数が同じとなるため、第１階調にする電圧の印加回数と第２階調にする電圧の印加回数との間の偏りが少なく、画素の劣化が抑えられる。

なお、本発明は、電気光学装置のみならず、当該電気光学装置を有する電子機器としても概念することが可能である。

第１実施形態の表示装置１０００と電気光学装置１のハードウェア構成を示した図。 表示領域１００の断面を示した図。 画素１１０の等価回路を示した図。 記憶領域の構成を説明するための図。 コントローラー５で実現する機能の構成を示したブロック図。 コントローラー５が行う処理の流れを示したフローチャート。 コントローラー５が行う処理の流れを示したフローチャート。 コントローラー５が行う処理の流れを示したフローチャート。 第１実施形態の動作を説明するための図。 第２実施形態のＲＡＭ４の構成を示した図。 カウンター記憶領域Ｂと予定画像記憶領域Ｅの構成を説明するための図。 第２実施形態のコントローラー５で実現する機能の構成を示したブロック図。 第２実施形態のコントローラー５が行う処理の流れを示したフローチャート。 第２実施形態のコントローラー５が行う処理の流れを示したフローチャート。 第２実施形態の動作を説明するための図。 電子ブックリーダー２０００の外観図。

［第１実施形態］
（第１実施形態の構成）
図１は、本発明の一実施形態に係る表示装置１０００のハードウェア構成を示したブロック図である。表示装置１０００は、画像を表示する装置であり、電気泳動方式の電気光学装置１、制御部２、ＶＲＡＭ（Video Random Access Memory）３及び記憶部の一例であるＲＡＭ４を備えている。また、電気光学装置１は、表示部１０とコントローラー５を備えている。

制御部２は、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ等を備えたマイクロコンピュータであり、表示装置１０００の各部を制御する。また、制御部２は、ＶＲＡＭ３にアクセスし、表示領域１００に表示させる画像を示す画像データをＶＲＡＭ３に書き込む。
コントローラー５は、表示部１０の表示領域１００に画像を表示させるための各種信号を表示部１０の走査線駆動回路１３０とデータ線駆動回路１４０に供給するものである。コントローラー５は、電気光学装置１の制御装置に相当する。なお、制御部２とコントローラー５を合わせた部分を電気光学装置１の制御装置と定義することもできる。あるいは、制御部２、コントローラー５、ＶＲＡＭ３およびＲＡＭ４の全体を、電気光学装置１の制御装置と定義することもできる。

ＶＲＡＭ３は、制御部２により書き込まれた画像データを記憶するメモリーである。ＶＲＡＭ３は、後述するｍ行×ｎ列で配列された画素１１０毎に記憶領域（バッファー）を有している。画像データは、各画素１１０の階調を表す画素データを含んでおり、一の画素１１０の階調を表す画素データは、ＶＲＡＭ３において当該画素１１０に対応した一の記憶領域に記憶される。ＶＲＡＭ３に書き込まれた画素データは、コントローラー５により読み出される。
ＲＡＭ４は、表示領域１００に画像を表示させるために用いられる各種データを記憶する。ＲＡＭ４には、階調値記憶領域Ｃが設けられている。ＲＡＭ４に設けられている記憶領域の詳細については後述する。

表示領域１００では、複数の走査線１１２が図において行（Ｘ）方向に沿って設けられ、複数のデータ線１１４が、列（Ｙ）方向に沿って、かつ、各走査線１１２と互いに電気的に絶縁を保つように設けられている。そして、画素１１０が各走査線１１２と各データ線１１４との交差に対応して、それぞれ設けられている。便宜的に走査線１１２の行数を「ｍ」とし、データ線１１４の列数を「ｎ」としたとき、画素１１０は、縦ｍ行×横ｎ列でマトリクス状に配列して表示領域１００を構成することになる。

図２は、表示領域１００の断面を示した図である。表示領域１００は、図２に示したように大別して第１基板１０１、電気泳動層１０２および第２基板１０３によって構成されている。第１基板１０１は、絶縁性及び可撓性を有する基板１０１ａ上に回路の層が形成された基板である。基板１０１ａは、本実施形態においてはポリカーボネートで形成されている。なお、基板１０１ａとしては、ポリカーボネートに限定されることなく、軽量性、可撓性、弾性及び絶縁性を有する樹脂材料を用いることができる。また、基板１０１ａは、可撓性を持たないガラスで形成されていてもよい。基板１０１ａの表面には、接着層１０１ｂが設けられ、接着層１０１ｂの表面には回路層１０１ｃが積層されている。
回路層１０１ｃは、行方向に配列された複数の走査線１１２と、列方向に配列された複数のデータ線１１４を有している。また、回路層１０１ｃは、走査線１１２とデータ線１１４との交差のそれぞれに対応して、画素電極１０１ｄを有している。

電気泳動層１０２は、バインダー１０２ｂと、バインダー１０２ｂによって固定された複数のマイクロカプセル１０２ａで構成されており、画素電極１０１ｄ上に形成されている。なお、マイクロカプセル１０２ａと画素電極１０１ｄとの間には、接着剤により形成された接着層を設けてもよい。

バインダー１０２ｂとしては、マイクロカプセル１０２ａとの親和性が良好で電極との密着性が優れ、且つ絶縁性を有するものであれば特に制限はない。マイクロカプセル１０２ａ内には、分散媒と電気泳動粒子が格納されている。マイクロカプセル１０２ａを構成する材料としては、アラビアゴム・ゼラチン系の化合物やウレタン系の化合物等の柔軟性を有するものを用いるのが好ましい。

分散媒としては、水、アルコール系溶媒（メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブなど）、エステル類（酢酸エチル、酢酸ブチルなど）、ケトン類（アセトン、メチルエチルケトン、メチルイソブチルケトンなど）、脂肪族炭化水素（ぺンタン、ヘキサン、オクタンなど）、脂環式炭化水素（シクロへキサン、メチルシクロへキサンなど）、芳香族炭化水素（ベンゼン、トルエン、長鎖アルキル基を有するベンゼン類（キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンなど））、ハロゲン化炭化水素（塩化メチレン、クロロホルム、四塩化炭素、１，２−ジクロロエタンなど）、カルボン酸塩などのいずれかを用いることができ、また、分散媒は、その他の油類であってもよい。また、これらの物質は単独又は混合して分散媒に用いることができ、さらに界面活性剤などを配合して分散媒としてもよい。

電気泳動粒子は、分散媒中で電界によって移動する性質を有する粒子（高分子あるいはコロイド）である。本実施形態においては白の電気泳動粒子と黒の電気泳動粒子がマイクロカプセル１０２ａ内に格納されている。黒の電気泳動粒子は、例えば、アニリンブラックやカーボンブラック等の黒色顔料からなる粒子であり、本実施形態では正に帯電されている。白の電気泳動粒子は、例えば、二酸化チタンや酸化アルミニウム等の白色顔料からなる粒子であり、本実施形態では負に帯電されている。

第２基板１０３は、フィルム１０３ａと、フィルム１０３ａの下面に形成された透明な共通電極層１０３ｂ（第２電極）で構成されている。フィルム１０３ａは、電気泳動層１０２の封止及び保護の役割を担うものであり、例えばポリエチレンテレフタレートのフィルムである。フィルム１０３ａは、透明で絶縁性を有している。共通電極層１０３ｂは、例えば、酸化インジウム膜（ＩＴＯ膜）などの透明な導電膜で構成されている。

図３は、画素１１０の等価回路を示した図である。なお、本実施形態では、各走査線１１２を区別するために、図１に示した走査線１１２を上から順に１、２、３、・・・、（ｍ−１）、ｍ行目という呼び方をする場合がある。また同様に、各データ線１１４を区別するために、図１に示したデータ線１１４を左から順に１、２、３、・・・、（ｎ−１）、ｎ列目という呼び方をする場合がある。
図３においては、ｉ行目の走査線１１２とｊ列目のデータ線１１４との交差に対応した画素１１０の等価回路を示している。他のデータ線１１４と走査線１１２との交差に対応した画素１１０も構成は図に示した構成と同じであるため、ここでは、代表してｉ行目のデータ線１１４とｊ列目の走査線１１２との交差に対応した画素１１０の等価回路について説明し、他の画素１１０の等価回路については説明を省略する。

図３に示したように、各画素１１０は、ｎチャネル型の薄膜トランジスター（thin film transistor：以下単に「ＴＦＴ」と略称する）１１０ａと、表示素子１１０ｂと、補助容量１１０ｃとを有する。画素１１０において、ＴＦＴ１１０ａのゲート電極はｉ行目の走査線１１２に接続される一方、そのソース電極はｊ列目のデータ線１１４に接続され、そのドレイン電極は、表示素子１１０ｂの一端である画素電極１０１ｄと補助容量１１０ｃの一端とにそれぞれ接続されている。補助容量１１０ｃは、回路層１０１ｃに形成された一対の電極によって誘電体層を挟持した構成である。補助容量１１０ｃの他端の電極は、各画素にわたって共通の電圧にされている。画素電極１０１ｄは、共通電極層１０３ｂと対向し、画素電極１０１ｄと共通電極層１０３ｂとの間にはマイクロカプセル１０２ａを含む電気泳動層１０２が挟まれている。このため、表示素子１１０ｂは、等価回路でみたときに、画素電極１０１ｄと共通電極層１０３ｂとで、電気泳動層１０２を挟持した容量になる。そして、表示素子１１０ｂは、両電極間の電圧を保持（記憶）するとともに、この保持した電圧によって生じる電界方向にしたがって表示を行うことになる。なお、本実施形態においては、図示省略した外部回路によって、各画素１１０の補助容量１１０ｃの他端の電極と、共通電極層１０３ｂの電圧は、共通の電圧Ｖｃｏｍが印加される。

図１に戻り、走査線駆動回路１３０は、表示領域１００の各走査線１１２と接続されている。走査線駆動回路１３０は、コントローラー５による制御にしたがって、走査線１１２を１、２、・・・、ｍ行目という順番で選択し、選択した走査線１１２に対してハイ（Ｈｉｇｈ）レベルの信号を供給し、選択されていない他の走査線１１２に対しロー（Ｌｏｗ）レベルの信号を供給するものである。
データ線駆動回路１４０は、表示領域の各データ線１１４と接続されており、選択された走査線１１２に接続されている画素１１０の１行分の表示内容に応じて各列のデータ線１１４にデータ信号をそれぞれ供給するものである。

走査線駆動回路１３０が１行目の走査線１１２を選択してからｍ行目の走査線１１２の選択が終了するまでの期間（以下、「フレーム期間」又は単に「フレーム」と称する）において各走査線１１２は一回づつ選択され、各画素１１０には１フレームに一回づつデータ信号が供給される。
走査線１１２がハイレベルとなると、当該走査線１１２にゲートが接続されたＴＦＴ１１０ａがオン状態になり、画素電極１０１ｄがデータ線１１４に接続される。走査線１１２がハイレベルであるときにデータ線１１４にデータ信号を供給すると、当該データ信号は、オン状態になったＴＦＴ１１０ａを介して画素電極１０１ｄに印加される。走査線１１２がローレベルになると、ＴＦＴ１１０ａはオフ状態になるが、データ信号によって画素電極１０１ｄに印加された電圧は、補助容量１１０ｃに蓄積され、画素電極１０１ｄの電位及び共通電極層１０３ｂの電位との電位差（電圧）に応じて電気泳動粒子が移動する。

例えば、共通電極層１０３ｂの電圧Ｖｃｏｍに対して画素電極１０１ｄの電圧が＋１５Ｖ（第２電圧）である場合、負に帯電している白の電気泳動粒子が画素電極１０１ｄ側に移動し、正に帯電している黒の電気泳動粒子が共通電極層１０３ｂ側に移動して画素１１０は黒の表示となる。また、共通電極層１０３ｂの電圧Ｖｃｏｍに対して画素電極１０１ｄの電圧が−１５Ｖ（第１電圧）である場合、正に帯電している黒の電気泳動粒子が画素電極１０１ｄ側に移動し、負に帯電している白の電気泳動粒子が共通電極層１０３ｂ側に移動して画素１１０は白の表示となる。なお、画素電極１０１ｄの電圧は、上述した電圧に限定されるものではなく、共通電極層１０３ｂの電圧Ｖｃｏｍに対してプラスの電圧またはマイナスの電圧であれば、上述した＋１５Ｖや−１５Ｖ以外の電圧であってもよい。

本実施形態においては、各画素１１０の表示状態を第１階調である白（低階調）から第２階調である黒（高階調）又は黒から白へ変化させる際には、１フレームだけ画素１１０へデータ信号を供給して表示状態を変化させるのではなく、複数フレームに渡って画素１１０へデータ信号を供給する書き込み動作により表示状態を変化させる。これは、表示状態を白から黒へ変化させるに際し、１フレームだけ電気泳動粒子に電位差を与えても黒の電気泳動粒子が完全には表示側に移動しきらず、表示状態が完全な黒とはならないためである。このことは、表示状態を黒から白へ変化させる場合の白の電気泳動粒子についても同様である。よって、例えば、画素１１０の表示状態を白から黒へ変化させる場合、画素１１０に黒を表示させるためのデータ信号が複数フレームに渡って画素１１０へ供給され、画素１１０の表示状態を黒から白へ変化させる場合には、画素に白を表示させるためのデータ信号が複数フレームに渡って画素１１０へ供給される。本明細書において「書き込み動作」とは、画素の表示状態を所望の階調表示状態とするために行われる画素へのデータ信号の供給シーケンス、又はこれに基づいて行われる共通電極層１０３ｂ、画素電極１０１ｄ間への電圧印加シーケンスを言う。

また本実施形態においては、１フレーム内である画素１１０の画素電極１０１ｄを共通電極層１０３ｂに対して電位が高くなる正極とし、同じフレーム内で他の画素１１０の画素電極１０１ｄを共通電極層１０３ｂに対して電位が低くなる負極とすることができる。つまり、１フレーム内で共通電極層１０３ｂに対して正極と負極の両方の極を選択できる駆動（以下、両極駆動という）となっている。より詳しくは、１フレーム内において、階調を高階調側（第２階調側）に変更する画素１１０の画素電極１０１ｄは正極とし、階調を低階調側（第１階調側）に変更する画素１１０の画素電極１０１ｄは負極とする。なお、黒の電気泳動粒子が負に帯電し、白の電気泳動粒子が正に帯電している場合には、階調を高階調側（第２階調側）に変更する画素１１０の画素電極１０１ｄは負極とし、階調を低階調側（第１階調側）に変更する画素１１０の画素電極１０１ｄは正極とすればよい。

次にＲＡＭ４に設けられる各記憶領域について説明する。図４は、表示領域１００の画素１１０の一部と、これらの画素１１０に対応する各記憶領域を示した図である。各記憶領域は、ｍ行×ｎ列の画素１１０の各々に対応した記憶領域を備えている。
図４の（ａ）は、画素１１０の配列を示した図である。画素Ｐ（ｉ，ｊ）は、ｉ行ｊ列目にある一つの画素１１０を表している。添字のｉは、行列に配置された画素１１０の行番号を表し、添字のｊは、列番号を表している。
図４の（ｂ）は、ＶＲＡＭ３において、図４の（ａ）に示した画素の各々に対応したバッファーを示した図である。例えば、バッファーＡ（ｉ，ｊ）は、画素Ｐ（ｉ，ｊ）に対応した記憶領域である。バッファーＡ（ｉ，ｊ）には、画素Ｐ（ｉ，ｊ）の階調を示す画素データが格納される。なお、画素を黒にする場合には値が「０」である画素データが書き込まれ、画素を白にする場合には値が「５」である画素データが書き込まれる。
図４の（ｃ）は、階調値記憶領域Ｃにおいて、図４の（ａ）に示した画素の各々に対応した記憶領域を示した図である。例えば、階調値記憶領域Ｃ（ｉ，ｊ）は画素Ｐ（ｉ，ｊ）に対応した記憶領域である。階調値記憶領域Ｃ（ｉ，ｊ）には、電圧が印加されたことにより変化した画素Ｐ（ｉ，ｊ）の階調を示す値が格納される。

次に、コントローラー５の構成について説明する。図５は、コントローラー５において実現する機能を示したブロック図である。コントローラー５においては、書き込み部５０２が実現する。なお、コントローラー５において実現するブロックは、ハードウェアにより実現されてもよく、コントローラー５にＣＰＵを設け、このＣＰＵでプログラムを実行することにより実現されるようにしてもよい。

書き込み部５０２は、画素の階調を白又は黒へ変化させる書き込み動作を行うブロックである。書き込み部５０２は、走査線駆動回路１３０とデータ線駆動回路１４０を制御し、画素を白から黒へ変化させる電圧又は画素を黒から白へ変化させる電圧を複数フレームに渡って画素へ印加することにより、画素の階調を白又は黒へ変化させる。なお、書き込み部５０２は、画素において白又は黒の一方の階調への書き込み動作が完了する前に当該書き込み動作を中止して他方の階調への書き込み動作を実行する場合、中止した書き込み動作における電圧の印加回数と同じ印加回数で他方の階調への書き込み動作を実行する。
また、書き込み部５０２は、階調値記憶領域Ｃにアクセスし、画素の階調を変更する書き込み動作をする際に、電圧の印加によって変更された画素の階調を示す値を階調値記憶領域Ｃに書きこむ。

なお、本実施形態においては、白から黒へ画素の表示状態を変化させる際の電圧印加回数（フレーム数）と、黒から白へ画素の表示状態を変化させる際の電圧印加回数（フレーム数）を同じとしている。
また、本実施形態においては、画素データについては値が小さいほど高濃度としており、値が０の場合には黒、値が５の場合には白と定義している。本実施形態においては、画素データの値が０の状態（画素が黒の状態）から共通電極層１０３ｂの電圧Ｖｃｏｍに対して−１５Ｖの電圧を画素電極１０１ｄに５回印加すると、画素の階調が段階的に変化し、画素が白の状態になる。一方、画素データの値が５の状態（画素が白の状態）から共通電極層１０３ｂの電圧Ｖｃｏｍに対して＋１５Ｖの電圧を画素電極１０１ｄに５回印加すると、画素の階調が段階的に変化し、画素が黒の状態になる。
また、書き込み動作の「完了」とは、画素の表示状態が書き換えの目標階調へ変化し終わるまで書き込み動作が行われたことを言う。本実施形態では、白の状態の画素に対し、上記＋１５Ｖの電圧の書き込みが５回行われて黒の状態となったこと、及び黒の状態の画素に対し、上記−１５Ｖの電圧の書き込みが５回行われて白の状態となったことを言う。
また、書き込み動作の「中止」とは、画素の表示状態が書き換えの目標階調へ変化し終わる前に書き込み動作を止めることを言う。本実施形態では、白の状態の画素に対し、上記＋１５Ｖの電圧の書き込みを４回以下だけ行って、黒の状態となる前に書き込み動作を止めること、及び黒の状態の画素に対し、上記−１５Ｖの電圧の書き込みを４回以下だけ行って白の状態となる前に書き込み動作を止めることを言う。

（第１実施形態の動作例）
次に本実施形態の動作について説明する。図６〜図８は、コントローラー５が行う処理の流れを示したフローチャートである。また、図９は、時間の経過と共に変化する各記憶領域の内容を示した図であり、一の画素Ｐ（１，１）に対応したバッファーＡ（１，１）、階調値記憶領域Ｃ（１，１）の内容について示している。なお、階調値記憶領域Ｃの内容はフレーム期間が終了した後の値となっている。また、図９においては、１フレーム期間において画素電極１０１ｄに印加した電圧の共通電極層１０３ｂに対する極性も示している。

まず、図９の１フレーム目においては、バッファーＡ（１，１）の画素データの値が５、階調値記憶領域Ｃ（１，１）の値が５である。ここで、３フレーム目の開始前までは、画素電極１０１ｄに印加する電圧は電圧Ｖｃｏｍと同じであり、各記憶領域の値は変化しない。

次に３フレーム目の開始前にＶＲＡＭ３の内容が書き換えられ、フレーム期間となると、コントローラー５は、走査線駆動回路１３０とデータ線駆動回路１４０を駆動する。
具体的には、まずコントローラー５は、図６の処理において、変数ｉと変数ｊを初期化して１にする（ステップＳＡ１，ＳＡ２）。次にコントローラー５は、バッファーＡ（ｉ，ｊ）の値が０であるか判断する。コントローラー５は、バッファーＡ（ｉ，ｊ）の値が０（黒）であると（ステップＳＡ３でＹＥＳ）、ステップＳＡ４で図７に示した処理を行う。

まず、コントローラー５は、階調値記憶領域Ｃ（ｉ，ｊ）の値が０であるか判断する。コントローラー５は、階調値記憶領域Ｃ（ｉ，ｊ）の値が０ではない場合（ステップＳＢ１でＮＯ）、階調値記憶領域Ｃ（ｉ，ｊ）の値をデクリメントする（ステップＳＢ２）。またコントローラー５は、ｊ列目のデータ線１１４を電圧Ｖｃｏｍに対して＋１５Ｖにし（ステップＳＢ３）、処理の流れをステップＳＡ６へ移す。また、コントローラー５は、階調値記憶領域Ｃ（ｉ，ｊ）の値が０である場合（ステップＳＢ１でＹＥＳ）、ｊ列目のデータ線１１４を電圧Ｖｃｏｍに対して０Ｖにし（ステップＳＢ４）、処理の流れをステップＳＡ６へ移す。

一方、コントローラー５は、バッファーＡ（ｉ，ｊ）の値が５（白）である場合（ステップＳＡ３でＮＯ）、ステップＳＡ５で図８の処理を行う。まず、コントローラー５は、階調値記憶領域Ｃ（ｉ，ｊ）の値が５であるか判断する。コントローラー５は、階調値記憶領域Ｃ（ｉ，ｊ）の値が５ではない場合（ステップＳＣ１でＮＯ）、階調値記憶領域Ｃ（ｉ，ｊ）の値をインクリメントする（ステップＳＣ２）。またコントローラー５は、ｊ列目のデータ線１１４を電圧Ｖｃｏｍに対して−１５Ｖにし（ステップＳＣ３）、処理の流れをステップＳＡ６へ移す。また、コントローラー５は、階調値記憶領域Ｃ（ｉ，ｊ）の値が５である場合（ステップＳＣ１でＹＥＳ）、ｊ列目のデータ線１１４を電圧Ｖｃｏｍに対して０Ｖにし（ステップＳＣ４）、処理の流れをステップＳＡ６へ移す。

図６に戻り、コントローラー５は、ステップＳＡ６で変数ｊの値がｎであるか判断する。コントローラー５は、変数ｊの値がｎではない場合、変数ｊをインクリメントし、処理の流れをステップＳＡ３へ移す。またコントローラー５は、変数ｊの値がｎである場合、ｉ行目の走査線を駆動する（ステップＳＡ７）。次にコントローラー５は、ステップＳＡ８で変数ｉの値がｍであるか判断する。コントローラー５は、変数ｉの値がｍではない場合、変数ｉをインクリメントし、処理の流れをステップＳＡ２へ移す。またコントローラー５は、変数ｉの値がｍである場合、図６の処理を終了する。

図９において、３フレーム目の開始時点においては、コントローラー５は、バッファーＡ（１，１）の値が０であり（ステップＳＡ３でＹＥＳ）、階調値記憶領域Ｃ（１，１）の値が５であるため（ステップＳＢ１でＮＯ）、階調値記憶領域Ｃ（１，１）の値をデクリメントして４にし（ステップＳＢ２）、１列目のデータ線１１４を電圧Ｖｃｏｍに対して＋１５Ｖにする（ステップＳＢ３）。この後、１行目の走査線１１２が駆動されると（ステップＳＡ７）、１行１列目の画素の画素電極１０１ｄには、電圧Ｖｃｏｍに対して＋１５Ｖの電圧が印加され、黒の電気泳動粒子が共通電極層１０３ｂ側に移動する。

なお、４フレーム目においては、ステップＳＡ３でＹＥＳと判断され、階調値記憶領域Ｃ（１，１）の値がデクリメントされて３にされた後、１行１列目の画素の画素電極１０１ｄには、電圧Ｖｃｏｍに対して＋１５Ｖの電圧が印加され、黒の電気泳動粒子が共通電極層１０３ｂ側に移動する。

この後、５フレーム目の開始前にＶＲＡＭ３の内容が書き換えられてバッファーＡ（１，１）の画素データの値が５にされた場合、コントローラー５は、フレーム期間になると、ステップＳＡ３においてＮＯと判断する。次に、コントローラー５は、ここで階調値記憶領域Ｃ（１，１）の内容が３であるため（ステップＳＣ１でＮＯ）、階調値記憶領域Ｃ（１，１）の値をインクリメントして４にし（ステップＳＣ２）、１列目のデータ線１１４を電圧Ｖｃｏｍに対して−１５Ｖにする（ステップＳＣ３）。この後、１行目の走査線１１２が駆動されると（ステップＳＡ７）、１行１列目の画素の画素電極１０１ｄには、電圧Ｖｃｏｍに対して−１５Ｖの電圧が印加され、白の電気泳動粒子が共通電極層１０３ｂ側に移動する。

なお、６フレーム目においては、ステップＳＡ３でＮＯと判断され、階調値記憶領域Ｃ（１，１）の値がインクリメントされて５にされた後、１行１列目の画素の画素電極１０１ｄには、電圧Ｖｃｏｍに対して−１５Ｖの電圧が印加され、白の電気泳動粒子が共通電極層１０３ｂ側に移動する。
次の７フレーム目においては、コントローラー５は、ステップＳＡ３でＮＯと判断した後、階調値記憶領域Ｃ（１，１）の値が５になっているため、ステップＳＣ１でＹＥＳと判断し、１列目のデータ線１１４を電圧Ｖｃｏｍに対して０Ｖにする（ステップＳＣ４）。
この後、１行目の走査線１１２が駆動されると（ステップＳＡ７）、１行１列目の画素の画素電極１０１ｄの電圧と、電圧Ｖｃｏｍとの電位差は０Ｖにされ、１行１列目の画素においては、白及び黒の電気泳動粒子は移動しないこととなる。

このように、画素の階調を白から黒へ変更している途中で白へ変更することになった場合、黒へ変更するための電圧が印加された回数と同じ回数で白へ変更するための電圧が印加されるため、画素を黒にする電圧の印加回数と画素を白にする電圧の印加回数との間に偏りが生じることがない。

次に９フレーム目の開始前にＶＲＡＭ３の内容が書き換えられてバッファーＡ（１，１）の内容が０となった場合、コントローラー５は、３フレーム目と同じ処理を行う。この後、１３フレーム目までバッファーＡ（１，１）の内容が変更されないと、コントローラー５は、フレーム期間においてステップＳＡ４の処理（図７の処理）を行う。これにより、１３フレーム目までは１行１列目の画素の画素電極１０１ｄには、電圧Ｖｃｏｍに対して＋１５Ｖの電圧が印加され、黒の電気泳動粒子が共通電極層１０３ｂ側に移動する。
なお、１４フレーム目と１５フレーム目においては、バッファーＡ（１，１）の内容が０で階調値記憶領域Ｃ（１，１）の内容が０であるため、１行１列目の画素の画素電極１０１ｄの電圧と、電圧Ｖｃｏｍとの電位差は０Ｖにされ、１行１列目の画素においては、白及び黒の電気泳動粒子は移動しないこととなる。

この後、１６フレーム目の開始前にＶＲＡＭ３の内容が書き換えられてバッファーＡ（１，１）の画素データの値が５にされた場合、コントローラー５は、フレーム期間になると、ステップＳＡ３においてＮＯと判断する。次に、コントローラー５は、ここで階調値記憶領域Ｃ（１，１）の内容が０であるため（ステップＳＣ１でＮＯ）、階調値記憶領域Ｃ（１，１）の値をインクリメントして１にし（ステップＳＣ２）、１列目のデータ線１１４を電圧Ｖｃｏｍに対して−１５Ｖにする（ステップＳＣ３）。この後、１行目の走査線１１２が駆動されると（ステップＳＡ７）、１行１列目の画素の画素電極１０１ｄには、電圧Ｖｃｏｍに対して−１５Ｖの電圧が印加され、白の電気泳動粒子が共通電極層１０３ｂ側に移動する。

なお、１７フレーム目においては、ステップＳＡ３でＮＯと判断され、階調値記憶領域Ｃ（１，１）の値がインクリメントされて２にされた後、１行１列目の画素の画素電極１０１ｄには、電圧Ｖｃｏｍに対して−１５Ｖの電圧が印加され、白の電気泳動粒子が共通電極層１０３ｂ側に移動する。

次に１８フレーム目の開始前にＶＲＡＭ３の内容が書き換えられてバッファーＡ（１，１）の内容が０となった場合、コントローラー５は、３フレーム目と同じ処理を行う。この後、バッファーＡ（１，１）の内容が変更されないと、コントローラー５は、１９フレーム目においても、フレーム期間においてステップＳＡ４の処理（図７の処理）を行う。これにより、１９フレーム目までは１行１列目の画素の画素電極１０１ｄには、電圧Ｖｃｏｍに対して＋１５Ｖの電圧が印加され、黒の電気泳動粒子が共通電極層１０３ｂ側に移動する。
なお、２０フレーム目と２１フレーム目においては、バッファーＡ（１，１）の内容が０で階調値記憶領域Ｃ（１，１）の内容が０であるため、１行１列目の画素の画素電極１０１ｄの電圧と、電圧Ｖｃｏｍとの電位差は０Ｖにされ、１行１列目の画素においては、白及び黒の電気泳動粒子は移動しないこととなる。

このように、画素の階調を黒から白へ変更している途中で黒へ変更することになった場合、白へ変更するための電圧が印加された回数と同じ回数で黒へ変更するための電圧が印加されるため、画素を黒にする電圧の印加回数と画素を白にする電圧の印加回数との間に偏りが生じることがない。

［第２実施形態］
次に、本発明の第２実施形態について説明する。本発明の第２実施形態は、図１０に示したようにカウンター記憶領域Ｂと、予定画像記憶領域Ｅを備えている点が第１実施形態と異なる。また、コントローラー５において実現する機能と、コントローラー５が行う処理の流れが第１実施形態と異なる。以下、第１実施形態と同じ構成については説明を省略し、相違点について説明する。

図１１の（ｂ）は、予定画像記憶領域Ｅにおいて、図４の（ａ）に示した画素の各々に対応した記憶領域を示した図である。例えば、予定画像記憶領域Ｅ（ｉ，ｊ）は画素Ｐ（ｉ，ｊ）に対応した記憶領域である。予定画像記憶領域Ｅ（ｉ，ｊ）には、表示領域１００に表示させる予定の画像の各画素の画素データが格納される。
図１１の（ａ）は、カウンター記憶領域Ｂにおいて、図４の（ａ）に示した画素の各々に対応した記憶領域を示した図である。例えば、カウンター記憶領域Ｂ（ｉ，ｊ）は画素Ｐ（ｉ，ｊ）に対応した記憶領域である。カウンター記憶領域Ｂ（ｉ，ｊ）には、予定画像記憶領域Ｅ（ｉ，ｊ）が書き換え可能になるまでのフレーム数を示す値が格納される。

図１２は、本実施形態のコントローラー５において実現する機能を示したブロック図である。コントローラー５においては、書き込み部５０２に加えてカウント部５０１が実現する。カウント部５０１は、画素の階調を変化させる書き込み動作において、画素の階調を白又は黒へ変化させる書き込み動作を開始してから経過したフレーム数を画素毎にカウントするブロックである。カウント部５０１は、一フレーム期間が経過する毎にカウンター記憶領域Ｂ（ｉ，ｊ）の値をデクリメントする。
また、本実施形態に係る書き込み部５０２は、画素において白又は黒の一方の階調への書き込み動作が完了する前に当該書き込み動作を中止して他方の階調への書き込み動作を実行する場合、カウンター記憶領域Ｂ（ｉ，ｊ）の値に基づいて、実行中の書き込み動作を中止するか否か判断する。具体的には、画素において白又は黒の一方の階調への書き込み動作が完了する前に当該書き込み動作を中止して他方の階調への書き込み動作を実行する場合、カウンター記憶領域Ｂ（ｉ，ｊ）の値が０になっていれば、実行中の書き込み動作を中止して次の書き込み動作を開始し、カウンター記憶領域Ｂ（ｉ，ｊ）の値が０になっていない場合には、実行中の書き込み動作を中止せずに継続する。

次に本実施形態の処理の流れについて説明する。図１３〜図１４は、コントローラー５が行う処理の流れを示したフローチャートである。また、図１５は、時間の経過と共に変化する各記憶領域の内容を示した図であり、一の画素Ｐ（１，１）に対応したバッファーＡ（１，１）、階調値記憶領域Ｃ（１，１）、カウンター記憶領域Ｂ（１，１）、、及び予定画像記憶領域Ｅ（１，１）の内容について示している。また、図１５においては、１フレーム期間において画素電極１０１ｄに印加した電圧の共通電極層１０３ｂに対する極性も示している。なお、各記憶領域の内容はフレーム期間が終了した後の値となっている。

図１３は、フレーム期間の前にコントローラー５が行う処理の流れを示した図である。コントローラー５は、バッファーや各記憶領域の内容に応じて、カウンター記憶領域Ｂと予定画像記憶領域Ｅの内容を書き換える。
まずコントローラー５は、変数ｉと変数ｊを初期化して１にする（ステップＳＤ１，ＳＤ２）。次にコントローラー５は、バッファーＡ（ｉ，ｊ）の値と予定画像記憶領域Ｅ（ｉ，ｊ）の値が同じであるか判断する。ここで、コントローラー５は、バッファーＡ（ｉ，ｊ）の値と予定画像記憶領域Ｅ（ｉ，ｊ）の値が同じである場合（ステップＳＤ３でＹＥＳ）、処理の流れをステップＳＤ７へ移す。

一方、コントローラー５は、バッファーＡ（ｉ，ｊ）の値と予定画像記憶領域Ｅ（ｉ，ｊ）の値が異なる場合（ステップＳＤ３でＮＯ）、カウンター記憶領域Ｂ（ｉ，ｊ）が０であるか判断する。コントローラー５は、カウンター記憶領域Ｂ（ｉ，ｊ）が０である場合（ステップＳＤ４でＹＥＳ）、予定画像記憶領域Ｅ（ｉ，ｊ）が書き換え可能になるまでのフレーム数（本実施形態では３）をカウンター記憶領域Ｂ（ｉ，ｊ）に格納する（ステップＳＤ５）。コントローラー５は、ステップＳＤ５が終了すると、予定画像記憶領域Ｅ（ｉ，ｊ）の値をバッファーＡ（ｉ，ｊ）の値で上書きする（ステップＳＤ６）。また、コントローラー５は、カウンター記憶領域Ｂ（ｉ，ｊ）の値が０ではない場合（ステップＳＤ４でＮＯ）、処理の流れをステップＳＤ７へ移す。

コントローラー５は、ステップＳＤ７で変数ｊの値がｎであるか判断する。コントローラー５は、変数ｊの値がｎではない場合、変数ｊをインクリメントし、処理の流れをステップＳＡ３へ移す。またコントローラー５は、変数ｊの値がｎである場合、ステップＳＤ８で変数ｉの値がｍであるか判断する。コントローラー５は、変数ｉの値がｍではない場合、変数ｉをインクリメントし、処理の流れをステップＳＤ２へ移す。また、コントローラー５は、変数ｉの値がｍである場合、図１２の処理を終了する。

図１４は、フレーム期間において第２実施形態に係るコントローラー５が行う処理の流れを示した図である。第１実施形態に係る図６の処理と比較すると、コントローラー５は、ステップＳＡ２の後に予定画像記憶領域Ｅ（ｉ，ｊ）の値が０（黒）であるか判断する。コントローラー５は、予定画像記憶領域Ｅ（ｉ，ｊ）の値が０であると（ステップＳＡ９でＹＥＳ）、ステップＳＡ４の処理を行い、予定画像記憶領域Ｅ（ｉ，ｊ）の値が５（白）であると（ステップＳＡ９でＮＯ）、ステップＳＡ５の処理を行う。

次にコントローラー５は、カウンター記憶領域Ｂ（ｉ，ｊ）の値が０であるか判断する。コントローラー５は、カウンター記憶領域Ｂ（ｉ，ｊ）の値が０ではない場合（ステップＳＡ１０でＮＯ）、カウンター記憶領域Ｂ（ｉ，ｊ）の値をデクリメントし（ステップＳＡ１１）、カウンター記憶領域Ｂ（ｉ，ｊ）の値が０である場合（ステップＳＡ１０でＹＥＳ）、処理の流れをステップＳＡ６へ移す。

（第２実施形態の動作例）
次に、第２実施形態において、バッファーＡ（１，１）の内容が変化した場合の動作について、図１５を用いて説明する。図１５に示したように、３フレーム目の開始前に制御部２によってバッファーＡ（１，１）の画素データが５から０に書き換えられると、この時点では、バッファーＡ（１，１）の値（０）が、予定画像記憶領域Ｅ（１，１）の値（５）と違っているため（ステップＳＤ３でＮＯ）、コントローラー５は、カウンター記憶領域Ｂ（１，１）の値が０であるか判断する。ここで、図１５に示したように３フレーム目開始前の時点でカウンター記憶領域Ｂ（１，１）が０であると（ステップＳＤ４でＹＥＳ）、コントローラー５は、予定画像記憶領域Ｅ（１，１）が書き換え可能になるまでのフレーム数（本実施形態では３）をカウンター記憶領域Ｂ（１，１）に格納し（ステップＳＤ５）、予定画像記憶領域Ｅ（１，１）の内容をバッファーＡ（１，１）の内容で上書きして０にする（ステップＳＤ６）。

次に、フレーム期間になると、３フレーム目の開始時点においては、コントローラー５は、予定画像記憶領域Ｅ（１，１）の値が０であるため、ステップＳＡ９でＹＥＳと判断し、ステップＳＡ４の処理（図７の処理）を行う。コントローラー５は、ステップＳＡ４の処理が終了した後、ここでカウンター記憶領域Ｂ（１，１）の内容が３であるため、ステップＳＡ１０でＮＯと判断し、カウンター記憶領域Ｂ（１，１）の値をデクリメントする。この後、１行目の走査線１１２が駆動されると（ステップＳＡ７）、１行１列目の画素の画素電極１０１ｄには、電圧Ｖｃｏｍに対して＋１５Ｖの電圧が印加され、黒の電気泳動粒子が共通電極層１０３ｂ側に移動する。

この後、５フレーム目の開始前にＶＲＡＭ３の内容が書き換えられ、バッファーＡ（１，１）の画素データの値が５にされた場合、コントローラー５は、ステップＳＤ３においてＮＯと判断する。次に、コントローラー５は、ここでカウンター記憶領域Ｂ（１，１）の内容が１であるため、ステップＳＤ４でＮＯと判断し、処理の流れをステップＳＤ７へ移す。つまり、ここではバッファーＡ（１，１）の内容と予定画像記憶領域Ｅ（１，１）の内容が異なるものの、書き込み動作を開始してから経過したフレーム数が２以下であると判断され、予定画像領域Ｅ（１，１）の内容をバッファーＡ（１，１）の内容で上書きしないこととなる。この後、フレーム期間になると、コントローラー５は、予定画像記憶領域Ｅ（１，１）の内容が０であるため、ステップＳＡ９でＹＥＳと判断し、ステップＳＡ４の処理を行う。次に、コントローラー５は、ここでカウンター記憶領域Ｂ（１，１）の内容が１であるため、ステップＳＡ１０でＮＯと判断し、カウンター記憶領域Ｂ（１，１）の値をデクリメントして０にする（ステップＳＡ１１）。この後、１行目の走査線１１２が駆動されると（ステップＳＡ７）、１行１列目の画素の画素電極１０１ｄには、電圧Ｖｃｏｍに対して＋１５Ｖの電圧が印加され、黒の電気泳動粒子が共通電極層１０３ｂ側に移動する。

この後、５フレーム目が終了した後においては、コントローラー５の動作は以下の通りとなる。まず、コントローラー５は、６フレーム目の開始前においては、この時点でバッファーＡ（１，１）の値が５であり、予定画像記憶領域Ｅ（１，１）の値が０であるため、ステップＳＤ３でＮＯと判断する。次にコントローラー５は、ここでカウンター記憶領域Ｂ（１，１）の内容が０であるため、ステップＳＤ４でＹＥＳと判断し、予定画像記憶領域Ｅ（１，１）が書き換え可能になるまでのフレーム数（本実施形態では３）をカウンター記憶領域Ｃ（１，１）に格納し（ステップＳＤ５）、予定画像記憶領域Ｅ（１，１）の内容をバッファーＡ（１，１）の内容で上書きして５にする（ステップＳＤ６）。すなわち、ステップＳＤ４において、書き込み動作を開始してから経過したフレーム数が３以上であると判断されたため、画素Ｐ（１，１）の階調を５（白）に変化させるための書き込み動作が開始される。

この後にフレーム期間となると、コントローラー５は、ステップＳＡ９でＮＯと判断し、ステップＳＡ５の処理（図８の処理）を行う。次に、コントローラー５は、ここでカウンター記憶領域Ｂ（１，１）の内容が３であるため、ステップＳＡ１０でＮＯと判断し、カウンター記憶領域Ｂ（１，１）の値をデクリメントする。この後、１行目の走査線１１２が駆動されると（ステップＳＡ７）、１行１列目の画素の画素電極１０１ｄには、電圧Ｖｃｏｍに対して−１５Ｖの電圧が印加され、白の電気泳動粒子が共通電極層１０３ｂ側に移動する。

このように、本実施形態においては、画素の階調を白から黒へ変更している途中で白へ変更することになった場合、画素の階調を黒へ変更する電圧を所定の回数印加した後で画素の階調を白へ変更する電圧の印加が始まることとなる。

この後、８フレーム目までは、画素Ｐ（１，１）の画素の画素電極１０１ｄには、電圧Ｖｃｏｍに対して−１５Ｖの電圧が印加され、白の電気泳動粒子が共通電極層１０３ｂ側に移動する。
３フレーム目から８フレーム目までを見ると、画素を黒にする電圧を３回印加した後、画素を白にする電圧を３回印加している。つまり、画素の階調を白から黒へ変更している途中で白へ変更することになった場合、黒へ変更するための電圧が印加された回数と同じ回数で白へ変更するための電圧が印加されるため、画素を黒にする電圧の印加回数と画素を白にする電圧の印加回数との間に偏りが生じることがない。

次に、９フレーム目の開始前にバッファーＡ（１，１）の画素データが５から０に書き換えられると、３フレーム目と同様の処理が行われる。この後に階調値記憶領域Ｃ（１，１）の値が０になるまでバッファーＡ（１，１）の画素データが変更されないと、１行１列目の画素の画素電極１０１ｄには、電圧Ｖｃｏｍに対して＋１５Ｖの電圧が印加され、黒の電気泳動粒子が共通電極層１０３ｂ側に移動する。

次に１６フレーム目の開始前に制御部２によってバッファーＡ（１，１）の画素データが０から５に書き換えられると、この時点では、バッファーＡ（１，１）の値（５）が、予定画像記憶領域Ｅ（１，１）の値（０）と違っているため（ステップＳＤ３でＮＯ）、コントローラー５は、カウンター記憶領域Ｂ（１，１）の値が０であるか判断する。ここで、図１５に示したように１６フレーム目開始前の時点でカウンター記憶領域Ｂ（１，１）が０であると（ステップＳＤ４でＹＥＳ）、コントローラー５は、予定画像記憶領域Ｅ（１，１）が書き換え可能になるまでのフレーム数（本実施形態では３）をカウンター記憶領域Ｂ（１，１）に格納し（ステップＳＤ５）、予定画像記憶領域Ｅ（１，１）の内容をバッファーＡ（１，１）の内容で上書きして５にする（ステップＳＤ６）。

次に、フレーム期間になると、１６フレーム目の開始時点においては、予定画像記憶領域Ｅ（１，１）の値が５であるため、コントローラー５は、ステップＳＡ９でＮＯと判断し、ステップＳＡ５の処理を行う。次に、コントローラー５は、ここでカウンター記憶領域Ｂ（１，１）の内容が３であるため、ステップＳＡ１０でＮＯと判断し、カウンター記憶領域Ｂ（１，１）の値をデクリメントする。この後、１行目の走査線１１２が駆動されると（ステップＳＡ７）、１行１列目の画素の画素電極１０１ｄには、電圧Ｖｃｏｍに対して−１５Ｖの電圧が印加され、白の電気泳動粒子が共通電極層１０３ｂ側に移動する。

この後、１８フレーム目の開始前にＶＲＡＭ３の内容が書き換えられ、バッファーＡ（１，１）の画素データの値が０にされた場合、コントローラー５は、ステップＳＤ３においてＮＯと判断する。次に、コントローラー５は、ここでカウンター記憶領域Ｂ（１，１）の内容が１であるため、ステップＳＤ４でＮＯと判断し、処理の流れをステップＳＤ７へ移す。つまり、ここでは、バッファーＡ（１，１）の内容と予定画像記憶領域Ｅ（１，１）の内容が異なるものの、書き込み動作を開始してから経過したフレーム数が２以下であると判断され、予定画像領域Ｅ（１，１）の内容をバッファーＡ（１，１）の内容で上書きしないこととなる。この後、フレーム期間になると、コントローラー５は、予定画像記憶領域Ｅ（１，１）の内容が５であるため、ステップＳＡ９でＮＯと判断し、ステップＳＡ５の処理を行う。次に、コントローラー５は、ここでカウンター記憶領域Ｂ（１，１）の内容が１であるため、ステップＳＡ１０でＮＯと判断し、カウンター記憶領域Ｂ（１，１）の値をデクリメントして０にする（ステップＳＡ１１）。この後、１行目の走査線１１２が駆動されると（ステップＳＡ７）、１行１列目の画素の画素電極１０１ｄには、電圧Ｖｃｏｍに対して−１５Ｖの電圧が印加され、白の電気泳動粒子が共通電極層１０３ｂ側に移動する。

１８フレーム目が終了した後においては、この時点でバッファーＡ（１，１）の値が０であり、予定画像記憶領域Ｅ（１，１）の値が５であるため、ステップＳＤ３でＮＯと判断する。次にコントローラー５は、ここでカウンター記憶領域Ｂ（１，１）の内容が０であるため、ステップＳＤ４でＹＥＳと判断し、予定画像記憶領域Ｅ（１，１）が書き換え可能になるまでのフレーム数（本実施形態では３）をカウンター記憶領域Ｃ（１，１）に格納し（ステップＳＤ５）、予定画像記憶領域Ｅ（１，１）の内容をバッファーＡ（１，１）の内容で上書きして０にする（ステップＳＤ６）。すなわち、ステップＳＤ４において、書き込み動作を開始してから経過したフレーム数が３以上であると判断されたため、画素Ｐ（１，１）の階調を０（黒）に変化させるための書き込み動作が開始される。

この後にフレーム期間となると、コントローラー５は、ステップＳＡ９でＹＥＳと判断し、ステップＳＡ４の処理を行う。次に、コントローラー５は、ここでカウンター記憶領域Ｂ（１，１）の内容が３であるため、ステップＳＡ１０でＮＯと判断し、カウンター記憶領域Ｂ（１，１）の値をデクリメントする。この後、１行目の走査線１１２が駆動されると（ステップＳＡ７）、１行１列目の画素の画素電極１０１ｄには、電圧Ｖｃｏｍに対して＋１５Ｖの電圧が印加され、黒の電気泳動粒子が共通電極層１０３ｂ側に移動する。

このように、本実施形態においては、画素の階調を黒から白へ変更している途中で黒へ変更することになった場合、画素の階調を白へ変更する電圧を所定の回数印加した後で画素の階調を黒へ変更する電圧の印加が始まることとなる。

この後、２１フレーム目までは、画素Ｐ（１，１）の画素の画素電極１０１ｄには、電圧Ｖｃｏｍに対して＋１５Ｖの電圧が印加され、黒の電気泳動粒子が共通電極層１０３ｂ側に移動する。
１６フレーム目から２１フレーム目までを見ると、画素を白にする電圧を３回印加した後、画素を黒にする電圧を３回印加している。つまり、画素の階調を黒から白へ変更している途中で黒へ変更することになった場合、白へ変更するための電圧が印加された回数と同じ回数で黒へ変更するための電圧が印加されるため、画素を黒にする電圧の印加回数と画素を白にする電圧の印加回数との間に偏りが生じることがない。

［電子機器］
次に、上述した実施形態に係る表示装置１０００を適用した電子機器の例について説明する。図１６は、上述した実施形態に係る表示装置１０００を用いた電子ブックリーダーの外観を示した図である。電子ブックリーダー２０００は、板状のフレーム２００１と、ボタン９Ａ〜９Ｆと、上述した実施形態に係る電気光学装置１、制御部２、ＶＲＡＭ３、及びＲＡＭ４を備えている。電子ブックリーダー２０００においては表示領域１００が露出している。電子ブックリーダー２０００においては、電子書籍の内容が表示領域１００に表示され、ボタン９Ａ〜９Ｆを操作することにより電子書籍のページがめくられる。なお、このほかにも、上述した実施形態に係る電気光学装置１が適用可能な電子機器としては、時計や、電子ペーパー、電子手帳、電卓、携帯電話機等などが挙げられる。

［変形例］
以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、他の様々な形態で実施可能である。例えば、上述の実施形態を以下のように変形して本発明を実施してもよい。なお、上述した実施形態及び以下の変形例は、各々を組み合わせてもよい。

上述した実施形態においては、電気光学装置として電気泳動層１０２を有するものを例に説明したが、これに限定する趣旨ではない。電気光学装置は、画素の表示状態を第１表示状態から第２表示状態へ変化させるための書き込みが、電圧を複数回印加する書き込み動作によって行われるものであればどのようなものであってもよく、例えば電子粉流体を用いた電気光学装置であってもよい。

上述した実施形態においては、画素を白から黒へ変更する場合の電圧印加回数と、画素を黒から白へ変更する場合の電圧印加回数が５回となっているが、電圧印加回数は、この回数に限定されるものではなく、５回未満又は６回以上であってもよい。

１…電気光学装置、２…制御部、３…ＶＲＡＭ、４…ＲＡＭ、５…コントローラー、９Ａ〜９Ｆ…ボタン、１０…表示部、１００…表示領域、１０１…第１基板、１０１ａ…基板、１０１ｂ…接着層、１０１ｃ…回路層、１０１ｄ…画素電極、１０２…電気泳動層、１０２ａ…マイクロカプセル、１０２ｂ…バインダー、１０３…第２基板、１０３ａ…フィルム、１０３ｂ…共通電極層、１１０…画素、１１０ａ…ＴＦＴ、１１０ｂ…表示素子、１１０ｃ…補助容量、１１２…走査線、１１４…データ線、５０１…カウント部、５０２…書き込み部、２０００…電子ブックリーダー、２００１…フレーム、Ａ（ｉ，ｊ）…バッファー、Ｂ，Ｂ（ｉ，ｊ）…カウンター記憶領域、Ｃ，Ｃ（ｉ，ｊ）…階調値記憶領域、Ｅ，Ｅ（ｉ，ｊ）…予定画像記憶領域

Claims (5)

1. 複数の画素を含む表示部を備え、前記画素を第１階調から第２階調へ変化させる書き込み動作と、前記第２階調から前記第１階調へ変化させる書き込み動作が、前記画素へ電圧を複数回印加する動作によって行われ、前記第１階調にする第１電圧の極性と前記第２階調にする第２電圧の極性が異なり、前記第１電圧と前記第２電圧の絶対値が同じである電気光学装置の制御装置であって、
   前記画素において前記第１階調又は前記第２階調の一方の階調への書き込み動作が完了する前に当該書き込み動作を中止して他方の階調への書き込み動作を実行する場合、中止した書き込み動作における電圧の印加回数と同じ印加回数で他方の階調への書き込み動作を実行する書き込み部
   を備える電気光学装置の制御装置。
2. 前記書き込み動作が終了している前記画素の階調を前記第１階調又は前記第２階調へ変化させる書き込み動作を開始してから経過したフレーム数を画素毎にカウントするカウント部を備え、
   前記書き込み部は、前記一方の階調への書き込み動作が完了する前に当該書き込み動作を中止して前記他方の階調への書き込み動作を実行する場合、前記一方の階調への書き込み動作を、前記カウント部でカウントされた回数が予め定められたフレーム数となった後に中止すること
   を特徴とする請求項１に記載の電気光学装置の制御装置。
3. 複数の画素を含む表示部を備え、前記画素を第１階調から第２階調へ変化させる書き込み動作と、前記第２階調から前記第１階調へ変化させる書き込み動作が、前記画素へ電圧を複数回印加する動作によって行われ、前記第１階調にする第１電圧の極性と前記第２階調にする第２電圧の極性が異なり、前記第１電圧と前記第２電圧の絶対値が同じである電気光学装置を制御する制御方法であって、
   前記画素において前記第１階調又は前記第２階調の一方の階調への書き込み動作が完了する前に当該書き込み動作を中止して他方の階調への書き込み動作を実行する場合、中止した書き込み動作における電圧の印加回数と同じ印加回数で他方の階調への書き込み動作を実行すること
   を特徴とする電気光学装置の制御方法。
4. 複数の画素を含む表示部を備え、前記画素を第１階調から第２階調へ変化させる書き込み動作と、前記第２階調から前記第１階調へ変化させる書き込み動作が、前記画素へ電圧を複数回印加する動作によって行われ、前記第１階調にする第１電圧の極性と前記第２階調にする第２電圧の極性が異なり、前記第１電圧と前記第２電圧の絶対値が同じである電気光学装置であって、
   前記画素において前記第１階調又は前記第２階調の一方の階調への書き込み動作が完了する前に当該書き込み動作を中止して他方の階調への書き込み動作を実行する場合、中止した書き込み動作における電圧の印加回数と同じ印加回数で他方の階調への書き込み動作を実行する書き込み部
   を備える電気光学装置。
5. 請求項４に記載の電気光学装置を備える電子機器。

Images