JP3852024B2 - 画像表示システム - Google Patents
画像表示システム Download PDFInfo
- Publication number
- JP3852024B2 JP3852024B2 JP2001053539A JP2001053539A JP3852024B2 JP 3852024 B2 JP3852024 B2 JP 3852024B2 JP 2001053539 A JP2001053539 A JP 2001053539A JP 2001053539 A JP2001053539 A JP 2001053539A JP 3852024 B2 JP3852024 B2 JP 3852024B2
- Authority
- JP
- Japan
- Prior art keywords
- compressed data
- image
- data
- display device
- image display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0266—Reduction of sub-frame artefacts
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/02—Handling of images in compressed format, e.g. JPEG, MPEG
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
- G09G3/2025—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having all the same time duration
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Human Computer Interaction (AREA)
- Chemical & Material Sciences (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Television Signal Processing For Recording (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、画像表示システムに係り、特に、圧縮データを用いてカラー画像データの信号処理を行うに好適な画像表示システムに関する。
【０００２】
【従来の技術】
従来、カラー画像を送受信するに際しては、例えば、複数の画素が二次元平面に配置された画面を設定し、テレビジョンの送信機に対して、画面を構成する画素の走査方式を定めるとともに、この走査手順に基づいて各画素に関するカラー画像データを順次送信し、受信機側では、受信したカラー画像データを定まった走査順序で表示する方式が採用されている。例えば、ＣＲＴ（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）は、細く絞られた電子ビームを螢光体面上に投射することで画素単位の表示を行い、さらに、電子ビームを走査することで画面全体にカラー画像を表示するようになっている。この場合、画質向上を目的としたハイビジョン放送などにおいては、画面を構成する画素の数を、従来型のテレビジョン放送よりも増加させている。また計算機の端末に用いられる表示装置などにおいては、画質を向上させるに際して、画素数の増加とともに表示画面の書き換え回数（フレームレート）を増加させる方式が採用されている。
【０００３】
一方、液晶表示装置、プラズマ表示装置などにおいては、表示の単位となる画素を回路的に構成し、各画素を選択しながら各画素に表示信号を供給することで、カラー画像を画面上に表示する構成が採用されている。この種の表示装置においては、表示データを生成あるいは蓄積する表示制御装置から配線を介してカラー画像に関するデータを入力し、入力したデータを、ドライバ回路を用いて各画素に供給し、各画素を順次駆動することでカラー画像を表示するようになっている。この場合、表示する画質を高める手法として、画面内の画素の数を増加したりフレームレートを増加したりすることが採用されている。
【０００４】
ところで、画質を向上させるために、画素数およびフレームレートを増加させると、画像データの容量が増加するため、画像データの容量を削減する手法として、画像信号の特性を利用した圧縮方式が提案されている。一例として、静止画ではＪＰＥＧ（Ｊｏｉｎｔ Ｐｈｏｔｏｇｒａｐｈｉｃ Ｅｘｐｅｒｔ Ｇｒｏｕｐ）、動画ではＭＰＥＧ（Ｍｏｔｉｏｎ Ｐｈｏｔｏｇｒａｐｈｉｃ Ｅｘｐｅｒｔ Ｇｒｏｕｐ）などが広く採用されている。これらの方式は、複数の画素を組合わせたブロックを単位とした圧縮処理を行うものであり、ＪＰＥＧであれば、原画のデータ量を１／１０〜１／２０程度に圧縮することができる。このようにデータを圧縮することで、限られた伝送容量でデータ転送する場合であっても、画素数およびフレームレートを増加させて画質を向上させることができる。
【０００５】
【発明が解決しようとする課題】
一般に、画質を向上させることは視覚的に知覚する情報量を増やすことであり、これは表示するためのデータ量を増やすことである。このため、従来技術のように、画面を構成する画素数を増加させたり、表示画面の書き換え回数（フレームレートｆ）を増加させたりすることで画質の向上を図ることができる。しかし、データ量の増加に対して、一定の処理能力の下で画素数とフレームレートを共に増加させることはできない。
【０００６】
すなわち、１枚の画面の処理時間をｐｆとし、表示データの生成あるいは入力に要する時間をｐｉとし、表示データの転送時間をｐｔとすると、１枚の画面の処理時間ｐｆは、ｐｆ＝ｐｉ＋ｐｔとして表される。ここで、１枚の画面の処理時間ｐｆが画素数に比例すると仮定すれば、画質向上を目的として画素数を増加させることは、処理時間ｐｆを長くする要因となり、これはフレームレートｆを下げる要因になる。つまり、１枚の画面の処理時間ｐｆを一定とした場合（データ生成処理能力＝ｋ・画素／秒）、あるいは表示能力を一定とした場合、表示能力は、表示能力＝画素数×フレームレートの関係にあり、画素数とフレームレートという２つのパラメータは反比例関係になる。言い替えれば、画像データのデータ量の増加に対して、一定の機器能力の下で、画素数とフレームレートの２つのパラメータを同時に増加させることはできない。
【０００７】
例えば、ＶＧＡと呼ばれる画面は、横６４０、縦４８０の画素で構成され、ＱＵＸＧＡと呼ばれる画面は、横３２００、縦２４００の画素で構成されており、両者の画素数の比率は１：２５になる。また通常のテレビジョン放送では、動画像を再現して表示するために、１秒間当たり３０フレームの画面を伝送し、一方、コンピュータ端末などの画面表示には、例えば１２０フレーム／秒などの高いフレームレートが設定されており、両者のフレームレートの比率は１：４となる。
【０００８】
ここで、ＶＧＡ画面による画像データを３０フレーム／秒で転送し、ＱＵＸＧＡ画面による画像データを１２０フレーム／秒で転送する場合を考えると、表示のためのデータ量は、フレームレートと画素数との掛け算となり、両者のデータ量の比率は１：１００となる。従って、データの生成能力の増大に伴ってデータ量が増加したときに、データ転送路に制約がなければ、フレームレートを高くすれば、増加したデータを容易に転送できるが、データ転送路の転送条件が３０フレーム／秒であれば、１２０フレーム／秒に対応したデータを転送するにも、転送条件によってデータの転送量が制約され、データ量の増加に対処することができない。
【０００９】
このように、１枚の画面の処理時間ｐｆあるいは表示能力を一定とした場合に、データ量の増加に合わせて、画素数とフレームレートを同時に増加させることはできない。
【００１０】
また処理時間は、画像表示を行う機器能力に大きく依存し、データを生成する装置とデータ受信する装置では異なる能力を持つことがある。例えば、表示装置がＱＵＸＧＡの能力をもっているときに、表示データの生成能力がテレビジョン放送と同等であるならば、実際に表示できる画像はテレビジョン放送と同等となる。逆に、処理を行う機器能力を高めることで処理時間ｐｆを短縮しても、表示装置の有するフレームレートｆの上限値が制約になる場合がある。このように、画像データを処理するに際して、データを生成する機器とデータを受信する機器に関する能力が管理されていないと、システム全体として機器能力を十分に活かすことができない。
【００１１】
本発明の課題は、データ量の増加に対してデータ転送の負荷の増大を抑制できる画像表示システム、情報処理装置、送信機を提供することである。
【００１２】
【課題を解決するための手段】
本発明は、上記課題を解決するために、画像情報に従った画像を表示する画像表示装置と、圧縮データを生成する圧縮データ生成部と、圧縮データを保持する圧縮データメモリと、圧縮データメモリに保持される圧縮データを画像表示装置に出力させるコントローラとを有し、圧縮データ生成部は、画像表示装置のフレームレートに合わせて圧縮率を設定し、所定のフレームレートにおいて常に一定の圧縮率である画像表示システムを提案する。
【００１３】
圧縮データ生成部は、画像表示装置のフレームレートの増加に合わせて圧縮率を大きく設定する。コントローラは、フレームレート情報に応じて圧縮データを圧縮データメモリから画像表示装置に出力する。圧縮データ生成部は、入力画像を複数の画素から構成されるブロックに分割し、ブロック単位の圧縮処理手順を実行する。
【００１４】
本発明は、また、画像情報に従った画像を表示する画像表示装置と、画像表示装置に画像情報を出力する制御装置とを有する情報処理装置において、制御装置は、画像情報を生成する画像情報生成手段と、生成した画像情報の圧縮データを生成する圧縮データ生成部と、圧縮データを保持する圧縮データメモリと、圧縮データメモリに保持される圧縮データを画像表示装置に出力させるコントローラとを有し、圧縮データ生成部は、画像表示装置のフレームレートに合わせて圧縮率を設定し、所定のフレームレートにおいて常に一定の圧縮率である情報処理装置を提案する。
【００１５】
本発明は、さらに、画像情報に従った画像を表示する画像表示装置と、画像表示装置に画像情報を出力する制御装置とを有する情報処理装置において、制御装置は、画像情報を受信する受信部と、受信した画像情報の圧縮データを生成する圧縮データ生成部と、圧縮データを保持する圧縮データメモリと、圧縮データメモリに保持される圧縮データを画像表示装置に出力させるコントローラとを有し、圧縮データ生成部は、画像表示装置のフレームレートに合わせて圧縮率を設定し、所定のフレームレートにおいて常に一定の圧縮率である情報処理装置を提案する。
【００１６】
圧縮データ生成部は、画像表示装置のフレームレートの増加に合わせて圧縮率を大きく設定する。コントローラは、フレームレート情報に応じて圧縮データを圧縮データメモリから画像表示装置に出力する。圧縮データ生成部は、入力画像を複数の画素から構成されるブロックに分割し、ブロック単位の圧縮処理手順を実行する。
【００１７】
本発明は、画像情報を生成する画像情報生成手段と、生成した画像情報の圧縮データを生成する圧縮データ生成部と、圧縮データを保持する圧縮データメモリと、圧縮データメモリに保持される圧縮データを送信する送信部とを有し、圧縮データ生成部は、送信部の送信速度に合わせて圧縮率を設定し、所定の送信速度において常に一定の圧縮率である送信機を提案する。
【００１８】
圧縮データ生成部は、画像表示装置の送信速度の増加に合わせて圧縮率を大きく設定する。圧縮データ生成部は、入力画像を複数の画素から構成されるブロックに分割し、ブロック単位の圧縮処理手順を実行する。
【００１９】
本発明によれば、フレームレートに合わせてデータの圧縮率を変化させるようにしているため、データ量の増加に対して、データ転送の負荷の増大を抑制できる。具体的には、フレームレートの増加に合わせてデータ圧縮率を大きくすることで、画素数とフレームレートの相反する条件を緩和できる。このため、フレームレートに合わせてデータの圧縮率が変化した圧縮データを画像表示装置に転送することで、画質を高められる。
【００２０】
【発明の実施の形態】
以下、本発明の一実施形態を図面に基づいて説明する。図１（ａ）は本発明の一実施形態を示す画像表示システムのブロック構成図である。図１（ａ）において、画像表示システムは、表示制御装置２００、データ転送装置２１１、表示装置（画像表示装置）２１２を備えて構成されている。
【００２１】
表示制御装置２００は、ビデオカードの一要素として、表示装置２１２の画面構成、フレームレート（フレームレート情報）に関するデータや画像情報としてのカラー画像データを、例えば、キーボードなどから入力し、入力されたデータをフレームレートに合わせた圧縮率（データ圧縮率）でデータを圧縮し、圧縮されたデータを、データ転送装置２１１を介して表示装置２１２に転送するようになっている。データを圧縮するに際しては、図１（ｂ）に示すように、表示制御装置２００に接続されたプロセッサ（ＣＰＵ）２１０の生成による画像情報、例えば，カラー画像データを入力し、入力したデータを表示制御装置２００で圧縮する構成を採用することもできる。
【００２２】
表示制御装置２００は、図２に示すように、管理部２０１、圧縮データ生成部２０２、圧縮データメモリ２０３、アドレス生成部２０４を備えて構成されている。管理部２０１は、画面構成、フレームレート、カラー画像情報を含むデータを入力し、入力データを基に圧縮データ生成制御信号およびアドレス生成制御信号を生成し、圧縮データ生成制御信号を圧縮データ生成部２０２に出力し、アドレス生成制御信号をアドレス生成部２０４に出力するようになっている。
【００２３】
圧縮データ生成制御信号とアドレス生成制御信号は、図３に示すように、フレームレート（１００ｆｐｓ、５０ｆｐｓ…）、ブロックサイズ（１０００×１０００、６４０×４８０…）、近似色数（２色、４色……）、領域（動画領域、静止画領域、……）、クロックの情報を含む信号から構成されている。
【００２４】
アドレス生成部２０４は、アドレス生成制御信号に応答して、カラー画像を構成する各画素に関連付けたメモリアドレスとして、書き込みアドレスおよび読み出しアドレスを生成し、書き込み／読み出し用メモリアドレスを順次圧縮データメモリ２０３に出力するようになっている。データを書き込むためのメモリアドレスは、データ入力のフォーマットとタイミング、圧縮データの形式、表示装置２１２の画面構成などの情報を用いて生成される。一方、データ読み出しのためのメモリアドレスは、圧縮データの形式、表示装置２１２の画面構成、フレームレートなどの情報を用いて生成される。そして生成されたメモリアドレスにしたがってデータの読み出しまたは書き込みを行う場合、データの読み出しと書き込みの動作が互いに干渉しないように、２面メモリ構成による制御を行うようになっている。さらに、画像の信号特性に基づいて、圧縮データの形式などを可変とする場合には、アドレスの生成方法も圧縮データ形式に合わせて変化させることができる。
【００２５】
圧縮データ生成部２０２は、圧縮データ生成制御信号に応答して、カラー画像データを、設定値としてのフレームレートにしたがって圧縮し、圧縮されたデータをヘッダ情報とともに圧縮データメモリ２０３に転送するようになっている。
【００２６】
圧縮データメモリ２０３は、圧縮データを保持するメモリ（記憶媒体）として、書き込み用メモリアドレスに応答して圧縮データを指定のメモリエリアに格納し、読み出し用メモリアドレスに応答して指定のメモリエリアから圧縮データを読み出し、読み出された圧縮データを表示データとしてデータ転送装置２１１に出力するようになっている。
【００２７】
すなわち、管理部２０１、アドレス生成部２０４は、カラー画像データに関するデータが入力されたときに、圧縮データ生成部２０２にフレームレートに関する情報を出力するとともにフレームレートに応じて、圧縮データメモリ２０３から圧縮データを読み出し、読み出された圧縮データを、表示データとして、データ転送装置２１１を介して表示装置２１２へ出力させるコントローラとしての機能を備えて構成されている。
【００２８】
圧縮データ生成部２０２の生成による圧縮データは、図４に示すように、複数の画素を組合わせたブロックを単位として生成され、生成された圧縮データを転送あるいは蓄積するときにもブロック単位で行われる。また転送されたデータを伸長処理するときにもブロック単位で行われる。このブロックの形状、大きさ、ブロックに含める画素数などのパラメータは固定した値で設定することも、画像信号の特性に基づいて可変に設定することもできるが、設定したパラメータに基づいて圧縮率を確定することができる。また１枚の画像の中でも、信号特性に基づいて像域を分離してパラメータを可変に設定することもできる。さらに圧縮データを生成する場合、プロセッサ２１０から入力される画素単位の画像データを対象にして圧縮処理することで生成することも、描画コマンドに基づいて圧縮データを生成することもできる。
【００２９】
データ転送装置２１１は、例えば、導線を用いたデータ伝送路で構成することができるとともに、無線によるデータ伝送手段あるいは光学的なデータ伝送路で構成することができる。この場合、圧縮されたデータによる画像データは制御信号とともに転送されるとともに、必要に応じ電力なども同時に伝送される。そして転送する画像データは予め定めたデータフォーマット、伝送手順などに従うことで、受信側、すなわち表示装置２１２側において同一の画像データを再構成することができる。
【００３０】
また、データ転送装置２１１は、安定してデータ転送ができるレートの上限が定まっていることが多く、一般にｂｐｓ（ｂｉｔ ｐｅｒ ｓｅｃｏｎｄ ）などの単位で転送レートが表される。この値は一定のデータ転送に要する時間ｐｔを規定するものである。時間ｐｔが規定されている条件下で、本実施形態では、後述するように、転送するデータを圧縮形式とすることで、実質的な転送レートを向上させ、処理時間ｐｔを短縮することとしている。
【００３１】
一方、表示装置２１２は、例えば、アクティブマトリクス型液晶表示装置を用いて構成されており、素子構造、配線、ドライバ構造などの電気的な動作条件などによって、表示装置自体が有する物理的なフレームレートの上限ｆｕｐが設定されている。ただし、本発明では、フレームレートに合わせてデータ圧縮率を変化させるようにしているため、圧縮データは、伸長することなく、表示データとして直接利用することで、ドライバによって駆動する信号量を削減して動作条件を緩和し、表示装置２１２自体のフレームレートｆｕｐを向上させることとしている。なお、表示装置自体に伸長装置を内蔵した場合、表示装置２１２のドライバの動作、配線を流れる信号など、従来の画素単位の駆動条件と同じになるため、インタフェイスの互換性を実現することができる。
【００３２】
上述したように、本実施形態における画像表示システムは、上記した機能を基本構成として、表示装置自体の機器能力（フレームレートの上限ｆｕｐ）を向上させ、処理時間ｐｆ（＝ｐｉ＋ｐｔ）を短縮しあるいは表示能力（＝画素数×フレームレート）を高くし、画質の向上を図ることとしている。
【００３３】
具体的には、図５に示すように、フレームレートｆは、表示装置に入力する表示データのタイミングｐｆに依存し、ｆ＝１／ｐｆとなる。このため、ｆがｆｕｐに近づくように、処理時間ｐｆを設定することとしている。
【００３４】
ここで、データの圧縮率が２分の１による効果で処理時間ｐｆが２分の１になったとすれば、上記関係式から、入力されたデータを表示可能なフレームレートｆは２倍に設定できる。ただし、表示装置自体の機器能力によって定まる上限値ｆｕｐを超えることはできない。したがって、上限値ｆｕｐを制約条件として処理時間ｐｆを定めることができる。
【００３５】
また、表示制御装置２００を用いて、機器間の能力を交換するネゴシエーション手順、圧縮データ形式の設定、画像内容に基づく像域分離を行い、処理時間ｐｆと、表示フレームｆを調整することで、機器能力を活かしながら画質を向上させることもできる。
【００３６】
なお、２面メモリ構成のような工夫により、圧縮データの生成時間ｐｉをほぼ０にできる場合には、処理時間ｐｆの支配的な要因はデータ転送時間ｐｔになる。この場合、データ転送装置２１１の転送レートが定まっているときには、支配的な要因は１画面当たりのデータ量（＝処理時間ｐｆ×転送レート）となる。つまり、圧縮率が装置全体の特性を決める大きな要因となる。しかし、圧縮率が絵柄によって変動するようなＪＰＥＧ、ＭＰＥＧなどの方式では、処理時間を予め確定することができず、装置設計が困難になる。これに対して、本発明のように、パラメータ設定により圧縮率が固定となる圧縮方式を採用することで処理時間を予め確定することができる。
【００３７】
圧縮データを転送するに際しては、図６に示すように、操作者の開始指示と終了指示を基に画面１〜画面４に関するコマンドを入力し、入力されたコマンドを基に画面１〜画面４に関する圧縮データ１〜４を生成し、圧縮データ１〜４を圧縮データメモリ２０３に格納したあと、データ転送装置２１１を介して表示装置２１２に転送する処理を繰り返すことで、表示装置２１２の画面上に各コマンドにしたがった画像を表示することができる。この場合、表示のフレームレートはデータ転送時間にほぼ支配されているが、転送時間を短縮するために、圧縮データを利用することでフレームレートを向上させることができる。
【００３８】
また圧縮データを転送するに際して、圧縮データメモリ２０３を、例えば、２画面分の圧縮データを蓄積する容量を有するもの、例えば、２個のメモリで構成するとともに、各メモリの両側にスイッチを配置し、一方のスイッチを介して一方のメモリに１画面分のデータを書き込むとともに、他方のスイッチを介して他方のメモリから１画面分のデータを読み出しする処理を同時に実行できるように構成し、データの読み出しとデータの書き込みを行うメモリを交互に切替ることで、データ出力側から見た場合の圧縮データの生成時間ｐｉをほぼ０にすることができる。
【００３９】
また他のメモリ構成としては、例えば、圧縮の単位とする複数の画素からなるブロックについて、２面構成とすることで、ブロック単位のデータの書き込みとデータの読み出しの処理を同時に実行することができる。また圧縮データの生成をデータ転送速度よりも高速に行うことで圧縮データメモリ２０３を不要とすることもできる。
【００４０】
次に、圧縮データの具体的生成方法について説明する。圧縮データを生成するに際しては、入力画像は、多数の画素が平面的に配置された二次元画像であるとし、入力画像を複数の画素から構成されるブロックに分割し、ブロック単位の圧縮処理手順を実行する。この場合、ブロックの大きさは限定しないが、例えば、図７に示すように、縦４、横４（計１６画素／ブロック）とすることができる。また、各画素の色信号は限定しないが、ここでは、（Ｒｉｊ，Ｇｉｊ，Ｂｉｊ）、（ｉ，ｊ＝０〜３）の色信号を持つとし、圧縮の手順の一例として、ブロック内に出現する色の種類を２種類として、ブロック内の色信号を２種類に近似する場合について説明する。
【００４１】
（１）ブロックＡ内の全画素（１６画素）について、色信号（Ｒｉｊ、Ｇｉｊ，Ｂｉｊ）の振幅を測定する。
【００４２】
（２）ブロックＡ内で、最も振幅の大きな色信号Ｃについて、平均値Ｃａｖｅを算出する。色信号Ｃは、ＲＧＢのいずれでも良い。またブロックごとに変化しても良い。
【００４３】
（３）ブロックＡ内の全画素について、色信号Ｃの平均値Ｃａｖｅとの大小比較によってグループ分けをする。各グループに分類される画素数は限定しない。
【００４４】
（４）２つのグループについて平均値を算出する（Ｒ０，Ｇ０，Ｂ０）、（Ｒ１、Ｇ１、Ｂ１）。そしてブロックＡ内を、この２種類の色信号で近似して表現する。
【００４５】
（５）ブロックＡ内の各画素を、２種類の色信号（Ｒ０，Ｇ０，Ｂ０）、（Ｒ１，Ｇ１，Ｂ１）のいずれかで近似する。このため、２種類の色信号の二者択一を１ビット信号で表す。
【００４６】
（６）次のブロックＢ〜Ｄについて、上記（１）から同一の処理を繰り返す。
【００４７】
上記の手順によって、各ブロック当たり２種類の色信号（Ｒ０，Ｇ０，Ｂ０）、（Ｒ１，Ｇ１，Ｂ１）と、各画素の二者択一を示す信号によって表すこときる。
【００４８】
例えば、各ブロックＡ〜Ｄに白地背景に黒文字を書き込む場合には、各ブロック内の近似色信号として、白地（Ｒ，Ｇ，Ｂ）＝（０，０，０）、黒（Ｒ，Ｇ，Ｂ，）＝（２５５，２５５，２５５）が設定される。そしてそれぞれの近似色信号を選択するために、白地の画素は１に、文字構成する画素は０に設定される。
【００４９】
ここで、色信号が８ビットである場合、入力画像の１ブロックは、１６画素×３色×８ビット＝３８４ビット／ブロックとなる。一方、上記手順で生成される圧縮データは、３色×８ビット×２種類×各画素１ビットの二者択一を示す信号×１６画素＝６４ビットとなる。両者を比較すると、原画データの６分の１にデータが圧縮されていることが分かる。このように、データ生成の段階において、処理負荷を６分の１に軽減できる。同様の比率でメモリ容量およびメモリ書き込み時間の短縮も実現できる。またこの方法は生成する圧縮データのデータ量がブロック内の絵柄に影響を受けないことから、常に一定の圧縮率である特徴がある。
【００５０】
また前記実施形態では、ブロック内を２種類（白と黒）の近似色信号で表したが、種類と数を限定するものではない。また圧縮処理のパラメータとしては、ブロックサイズ、ブロック内の近似色の種類、色信号のビット数などを設定できる。
【００５１】
また、動きのある領域は輪郭情報が重要となり、逆に色信号のビット数を削減しても知覚されないとすれば、例えば、８ビット信号を６ビットで表すことでデータ量を削減できる。この場合には、２種類の近似色信号を示す３６ビット（＝２種類×３色×６ビット）および各画素の選択信号１６ビット（＝ブロック内の１６画素）、合計５２ビットとなり、圧縮率は３８４分の５２（＝おおよそ７．４分の１）となる。
【００５２】
また上記手順は処理を簡単にするために、手順（２）において算出した平均値Ｃａｖｅを用いてグループ分け（３）を実行している。つまり、各画素を単一の色信号Ｃのみによって分類している。しかし、この分類方法に限定されるものではなく、色空間上の距離計算などを行ってグループ分けすることもできる。
【００５３】
上記の手順は、ブロックサイズ、ブロック内の近似色数などのパラメータを任意に変更することができる。このパラメータの設定に伴って圧縮率を設定することができる。
【００５４】
次に、本発明に係る画像表示装置の一実施形態を図８に従って説明する。図８は、画像表示装置２１２の全体構成を示すブロック図である。本実施形態における画像表示装置２１２は、表示コントローラ１０と、画像変換回路１１と、表示パネル１５とを備えて構成されている。表示コントローラ１０は、データ転送装置２１１からの画像データ（圧縮データ）を表示データに変換する。画像変換回路１１は、表示パネル１５に解像度の異なるデータを送るフレームメモリと動画判別回路とを備えて構成されている。
【００５５】
表示パネル１５の周辺には、表示パネル１５に画像データ信号を印加する信号ドライバ１２と、表示パネル１５に走査信号を印加するゲートドライバ１３と、表示ブロックを選択する選択信号を印加する画素選択ドライバ１４とが、配置されている。
【００５６】
表示パネル１５は、多数の画素がマトリクス状に配置された中の複数画素を１ブロック単位とし、１ブロック内の複数画素に１走査期間で同時に選択して同じ内容を表示する動画領域１５Ａと、１ブロック内の複数画素に複数回の走査で選択しそれぞれ異なる表示が可能な静止画領域１５Ｂとを任意に切り換え可能である。
【００５７】
本実施形態の画像表示装置２１２においては、解像度の低いデータを複数画素に１走査期間で同時に表示して動画の滑らかな表示を実現し、解像度の高いデータを複数回で表示して静止画の高精細な表示を実現する。
【００５８】
表示パネル１５の詳細な構造は後で説明するが、信号ドライバ１２，ゲートドライバ１３，画素選択ドライバ１４からの入力信号により、１ブロック内の複数画素に１走査期間で同時に選択して同じ内容を表示する動画領域１５Ａと、１ブロック内の複数画素に複数回の走査で選択しそれぞれ異なる表示が可能な静止画領域１５Ｂとは、任意に選択でき、大きさや表示位置も変えられる。
【００５９】
また、図８の静止画領域１５Ｂの部分を動画領域１５Ａに切り換え、現状の動画領域１５Ａを静止画領域１５Ｂに切り換えることもできる。
【００６０】
さらに、ブロック内を例えば２つのサブブロックに分割し、表示すべき静止画の精細度に合わせて、比較的低精細度でもよい静止画については、それぞれのサブブロックに同じ情報を表示する方式を採用することもできる。
【００６１】
なお、本明細書では、カラー表示の場合は、赤，緑，青の３ピクセルで１画素を構成し、モノクロ表示の場合は、１ピクセルと１画素とは等しいとする。
【００６２】
図９は、本実施形態におけるフレームごとの画素への書き込み状況を説明するために表示エリアの一部を拡大して示す図である。本実施形態においては、２×２画素の４画素を１ブロック単位と定義した。
【００６３】
まず、第１フレーム１００で、高精細静止画領域は、画素１５０に画像データａ（１） 1,1を書き込み、同様に、その他の高精細静止画領域にも、それぞれ４画素の内の１画素に画像データを書き込む。
【００６４】
一方、低精細動画領域は、４画素１６０に同一の画像データａ（１） 3, ０を書き込み、同様に、その他の低精細動画領域にも、それぞれ４画素に同一画像データを書き込む。
【００６５】
次に、第２フレーム１０１で、高精細静止画領域は、前フレームに書き込んだ画素１５０の画像データａ（１） 1,1を保持し、新たにブロック内の前フレームとは異なる画素１５１に画像データａ（ 2 ） 1,2を書き込み、同様に、その他の高精細静止画領域にも、それぞれ前フレームとは異なる１画素に画像データを書き込む。
【００６６】
一方、低精細動画領域は、４画素１６１に同一で新しい画像データａ（ 2 ） 3, ０を書き込み、同様に、その他の低精細動画領域にも、それぞれ４画素に同一で新しい画像データを書き込む。
【００６７】
次に、第３フレーム１０２で、高精細静止画領域は、第１，第２フレームに書き込んだ画素１５０，１５１の画像データを保持し、新たにブロック内の第１，第２フレームとは異なる画素１５２に画像データａ（ 3 ） 1,3を書き込み、同様にその他の高精細静止画領域にも、それぞれ第１，第２フレームとは異なる１画素に画像データを書き込む。
【００６８】
一方、低精細動画領域は、４画素１６２に同一で新しい画像データａ（ 3 ） 3, ０を書き込み、同様にその他の低精細動画領域にも、それぞれ４画素に同一で新しい画像データを書き込む。
【００６９】
さらに、第４フレーム１０３で、高精細静止画領域は、第１，第２，第３フレームに書き込んだ画素１５０，１５１，１５２の画像データを保持し、新たにブロック内の第１，第２，第３フレームとは異なる画素１５３に画像データａ（ 4 ） 1,4を書き込み、同様にその他の高精細静止画領域にも、それぞれ第１，第２，第３フレームとは異なる１画素に画像データを書き込む。
【００７０】
一方、低精細領域は、４画素１６３に同一で新しい画像データａ（ 4 ） 3, ０を書き込み、同様にその他の低精細動画領域にもそれぞれ４画素に同一で新しい画像データを書き込む。
【００７１】
以上の処理を繰り返すと、高精細静止画表示領域と低精細動画表示領域とを表示エリア内の任意の領域に表示できる。
【００７２】
高精細静止画領域は、４フレームで高精細画像を形成し、低精細動画領域は、１フレームごとに新しいデータを表示できる。したがって、４フレーム内で変化の無い静止画は、高精細で表示でき、動きの速い動画は、１フレームごとに高速表示が可能となる。
【００７３】
本明細書では、前述のように表示エリア内の任意領域の解像度を変えて表示する表示方式を像域分離表示方式と呼ぶことにする。
【００７４】
図１０は、本発明による像域分離表示を実現するための画素回路構成の実施形態を示す回路図である。
【００７５】
本実施形態は、２×２画素を１ブロック単位とした画素回路構成であり、この画素回路構成を多数配置して、表示パネル１５の全表示エリアを形成する。１ブロック単位は、４画素に限定されない。しかし、配線の増加などによる開口率の低下を考えると、４画素１ブロックが好ましい。
【００７６】
なお、本発明の像域分離表示方式を用いた画像表示装置は、液晶ディスプレイに限定されず、ＥＬＤ，ＦＥＤ，ＰＤＰなどへの適用も可能である。ここでは、最も好適である液晶ディスプレイを例として、本発明を説明する。
【００７７】
本実施形態の液晶ディスプレイは、照明装置を背面に備え、偏光板を有する一対の透明基板とこの一対の透明基板間に挟まれた液晶層とを有し、液晶層に電界を印加して液晶層の配向状態を制御し、画像を表示する。
【００７８】
図１０の４画素で１ブロック画素の回路構成において、それぞれの構成要素について、左上の画素にはＡ，右上の画素にはＢ，左下の画素にはＣ，右下の画素はＤを番号の後に付与し、さらに、赤，緑，青のピクセルに対応してそれぞれＲ，Ｇ，Ｂを付与する。
【００７９】
本実施形態においては、１ブロックは、画素５０Ａ，５０Ｂ，５０Ｃ，５０Ｄの４画素により形成される。画素５０Ａは、赤５０ＡＲと緑５０ＡＧと青５０ＡＢとの３ピクセルからなる。画素５０Ｂは、赤５０ＢＲと緑５０ＢＧと青５０ＢＢとの３ピクセルからなる。画素５０Ｃは、赤５０ＣＲと緑５０ＣＧと青５０ＣＢとの３ピクセルからなる。画素５０Ｄは、赤５０ＤＲと緑５０ＤＧと青５０ＤＢとの３ピクセルからなる。
【００８０】
４画素に共通の走査配線２０が中央に形成され、走査配線２０には、第１のスイッチである１２個の薄膜トランジスタ２４ＡＲ，２４ＢＲ，２４ＣＢ，２４ＤＢなどのゲートが接続されている。
【００８１】
第１のスイッチである薄膜トランジスタ２４ＡＲ，２４ＡＧ，２４ＡＢのドレイン電極には、ブロック選択信号配線２１Ａが接続されている。薄膜トランジスタ２４ＢＲ，２４ＢＧ，２４ＢＢのドレイン電極には、ブロック選択信号配線２１Ｂが接続されている。薄膜トランジスタ２４ＣＲ，２４ＣＧ，２４ＣＢのドレイン電極には、ブロック選択信号配線２１Ｃが接続されている。薄膜トランジスタ２４ＤＲ，２４ＤＧ，２４ＤＢのドレイン電極には、ブロック選択信号配線２１Ｄが接続されている。
【００８２】
第１のスイッチである薄膜トランジスタ２４ＡＲ，２４ＡＧ，２４ＡＢは、それぞれ画素５０Ａを選択するためのスイッチであり、共通化して１個にすることもできる。画素５０Ｂ，５０Ｃ，５０Ｄについても同様に、第１のスイッチを共通化して１個にすることもできる。
【００８３】
第１のスイッチである薄膜トランジスタのソース電極には、第２のスイッチである薄膜トランジスタ２３ＡＲ，２３ＢＲ，２３ＣＢ，２３ＤＢなど１２個のゲート電極が接続されている。
【００８４】
第２のスイッチである薄膜トランジスタのドレイン電極には、それぞれ赤色画像信号配線２２Ｒ，緑色画像信号配線２２Ｇ，青色画像信号配線２２Ｂが接続されている。
【００８５】
第２のスイッチである薄膜トランジスタのソース電極には、それぞれピクセルの電極が接続され、液晶層を挟んで、対向電極２６ＡＲ，２６ＢＲ，２６ＣＢ，２６ＤＢなどが接続され、ピクセル部２５ＡＲ，２５ＢＲ，２５ＣＢ，２５ＤＢなどを形成している。
【００８６】
対向電極は、全画素に共通の電極である。ピクセル部２５ＡＲ，２５ＢＲ，２５ＣＢ，２５ＤＢなどには、保持容量が並列に形成されている。
【００８７】
このような画素回路構成を採用すると、図９で説明した像域分離表示が可能となる。
【００８８】
また、本実施形態では、図１０において、第１のスイッチのゲートに走査配線２０を接続し、第１のスイッチのドレイン電極にブロック選択信号配線を接続したが、これらを入れ替えて、それぞれのゲートに画素毎のブロック信号選択配線を接続し、４画素すべてのドレイン電極に走査配線２０を接続した構成とすることもできる。
【００８９】
図１１は、像域分離表示をするために図１０の各配線に印加する駆動電圧波形の一例を示すタイムチャートである。ｊ番目の走査配線Ｙ(ｊ)について考える。走査配線Ｙ(ｊ)には、フレーム周期３４ごとに第１のスイッチである薄膜トランジスタをオンさせるゲート電圧３０が印加される。このゲート電圧３０に同期して、高精細表示する領域においては、４フレームごとにブロック選択信号配線Ｘ(ｉ)１〜Ｘ(ｉ)４２１Ａ〜２１Ｄにそれぞれ電圧３２Ａ〜３２Ｄが印加され、ゲート電圧３０に同期して赤色Ｄ(ｉ)Ｒ，緑色Ｄ(ｉ)Ｇ，青色Ｄ(ｉ)Ｂに対応した画像信号３１が第２のスイッチを通して画素に印加される。
【００９０】
したがって、画素５０Ａ，５０Ｂ，５０Ｃ，５０Ｄのいずれかのみが選択される。また、選択されていない画素では、４フレームの間、電圧が保持される。
【００９１】
一方、低精細表示する領域においては、フレームごとに、ブロック選択信号配線Ｘ(ｉ)ａｌｌである２１Ａ〜２１Ｄにそれぞれ電圧３３が印加され、ゲート電圧３０に同期して、赤色Ｄ(ｉ)Ｒ，緑色Ｄ(ｉ)Ｇ，青色Ｄ(ｉ)Ｂに対応した画像信号３１が、第２のスイッチを通して、画素に印加される。したがって、すべての画素５０Ａ，５０Ｂ，５０Ｃ，５０Ｄに同一信号が印加され、４画素同一の表示をフレームごとに書き換え可能となる。
【００９２】
ｊ＋１番目の走査配線Ｙ(ｊ＋１)についても、ｊ番目の走査配線と同様に、高精細表示領域か低精細表示領域かを判別し、上記駆動波形を入力すると、像域分離の表示が可能となる。
【００９３】
したがって、高精細領域に静止画を表示し低精細領域に動画を表示すると、動画と静止画とが混在した表示においても、動画は高速で書き換えられ、静止画は高精細に表示される。
【００９４】
次に、本発明に係る表示装置２１２の他の実施形態を図１２に従って説明する。図１２は、本発明に係る表示装置２１２の全体構成を示すブロック図である。本実施形態における表示装置２１２は、入力した画像信号をブロックごとに２値の階調に近似したｎ階調近似画像信号に変換するためのｎ階調近似演算回路３１０と、ｎ階調近似演算回路３１０から出力されるｎ階調近似画像信号に従い、Ｘドライバ３３０，Ｙドライバ３４０，共通電圧発生回路３５０，信号供給回路３６０に所定の信号を供給する信号制御回路３２０と、Ｘドライバ３３０に接続されＹ方向に伸びたＸ信号線３３１とＹドライバ３４０に接続され、Ｘ方向に伸びたＹ信号線３４１との交差部に設けられた複数の画素部３００とからなる。
【００９５】
図１３は、画素部３００の構成の一例を示す回路図である。画素部３００には、Ｘドライバ３３０から、Ｘ信号線３３１を通して、Ｘ信号ＶＸが供給される。画素部３００には、Ｙドライバ３４０から、Ｙ信号線３４１を通して、Ｙ信号ＶＹが供給される。画素部３００には、信号供給回路３６０から、液晶駆動信号線３６１を通して、液晶駆動信号ＶＬＣＤが供給される。また、画素部３００には、共通電圧発生回路３５０から、共通電圧線３５１を通して、共通電圧ＶＣＯＭが供給される。
【００９６】
画素部３００は、Ｘ信号線３３１とＹ信号線３４１とに接続されたＸＹ演算回路３１０と、ＸＹ演算回路３１０に接続された信号比較器３２０と、信号比較器３２０の出力に応じて制御されるスイッチ３３２と、スイッチ３３２により液晶駆動信号線３６１との接続が制御される画素電極３４０と、画素電極３４０と共通電圧線３５１との間に配置された液晶３５２とからなる。図１２に示すように、画素部３００は、Ｘ方向４列とＹ方向４行の計１６個の画素部からなるブロック３６０に分割される。
【００９７】
図１４は、画素部３００の詳細な回路構成の一例を示す回路図である。ＸＹ演算回路３１０は、Ｘ信号線３３１からＶＸが供給される端子に接続したコンデンサ１１１と、Ｙ信号線４１からＶＹが供給される端子に接続したコンデンサ３１２と、クロック信号ＣＬＫに応じて動作するｐ型ＭＯＳ−ＴＦＴ３１３とからなる。
【００９８】
クロック信号ＣＬＫは、クロック信号線３７１を介して、Ｙドライバ３４０から供給される。信号比較器３２０は、直列に接続したｐ型ＭＯＳ−ＴＦＴ３２１とｎ型ＭＯＳ−ＴＦＴ３２２とからなる。スイッチ３３２は、ｐ型ＭＯＳ−ＴＦＴ３３１からなる。ｐ型ＭＯＳ−ＴＦＴ３３１のソース端子は、画素電極３４０に接続され、ドレイン端子は、液晶駆動信号線３６１に接続される。
【００９９】
ＸＹ演算回路３１０のコンデンサ３１１の容量とコンデンサ３１２の容量とは、等しく、信号比較器３２０の入力電圧Ｖｉｎ＝(ＶＸ＋ＶＹ)／２が出力される。ＸＹ演算回路３１０の出力端子３１５すなわち信号比較器３２０の入力端子は、フローティングであるため、ｐ型ＭＯＳ−ＴＦＴ３１３を介して、出力端子３１５とＸ信号線３３１とを時々導通させ、安定に動作させる。
【０１００】
図１５は、信号比較器３２０の動作を説明する図である。ＶＤＤを１２Ｖとしたとき、信号比較器３２０の入力Ｖｉｎと出力Ｖｏｕｔとの関係は、図１５に示すように、Ｖｉｎが４Ｖ以下のときには、Ｖｏｕｔ＝１２Ｖ、Ｖｉｎが６Ｖ以上のときは、Ｖｏｕｔ＝０Ｖとなる。なお、図１２および図１３では、説明を簡略化するため、ＶＤＤを供給する信号線および接地電圧を供給する信号線は、省略してある。
【０１０１】
次に、本実施形態の動作を説明する。ｎ階調近似演算回路３１０には、各画素の階調情報を持った画像信号が入力される。ｎ階調近似演算回路３１０では、画素を４行×４列＝１６個ごとのブロックに分割し、ブロックごとに画素の階調を２値に近似する。
【０１０２】
この近似は、以下のように実行する。まず、１６個の画素の階調の平均値を計算する。次にブロック内の画素を階調レベルが平均値よりも高い画素Ｈと低い画素Ｌとに分ける。画素Ｈの階調の平均値を計算し、これを画素Ｈの階調値と近似する。同様に、画素Ｌの階調の平均値を計算し、これを画素Ｌの階調値と近似する。さらに、ブロック内の画素をＹ方向に調べ、例えば、順に画素Ｈ，画素Ｈ，画素Ｌ，画素Ｈのように並んでいる場合には、画素Ｈ，画素Ｈ，画素Ｈ，画素Ｌのように並べ替えて、Ｙ方向に沿って画素Ｈと画素Ｌの２つの領域、または、画素Ｈのみ、または、画素Ｌのみになるように近似する。この際の２つの階調値をＹ方向に順に第１階調値，第２階調値と定義する。すべてのブロックに対して上記近似を実行し、ｎ階調近似画像信号を生成し、これを信号発生回路３２０に入力する。信号発生回路３２０は、ｎ階調近似画像信号に応じてＸドライバ，Ｙドライバ，信号供給回路，共通電圧発生回路の出力電圧を制御する信号を発生する。
【０１０３】
図１６は、図１２の表示装置３１２の制御動作を説明する図である。図１６には、Ｘ方向に８列，Ｙ方向に８行の計６４画素を取り出して描いてある。４行×４列＝１６画素を１ブロックとしている。Ｘ方向に紙面上で左から第１列，第２列，‥と定義する。Ｙ方向に紙面上で上から、第１行，第２行，‥と定義する。
【０１０４】
まず、選択期間ｔ１において、第１行〜第４行のＹ信号線にＶＹＭＡＸ＝２０Ｖを印加し、その他のＹ信号線にＶＹＭＩＮ＝０Ｖを印加する。図１６の各マスには、その画素のＸＹ演算回路の出力電圧(Ｖｉｎ)を書いてある。前述のとおり、Ｖｉｎ＝(ＶＸ＋ＶＹ)／２である。図１６の例では、第１列にＶＸ＝４Ｖが、第１行にＶＹ＝２０Ｖが印加されており、Ｖｉｎ＝(４＋２０)／２＝１２Ｖとなる。ＶＸとして印加される電圧は、−８，−４，０，４，８Ｖのいずれかであり、ＶＹ＝ＶＹＭＡＸ＝２０Ｖの場合に、Ｖｉｎは、かならず６Ｖ以上である。信号比較器３２０は、図１５に示す特性を有するので、この場合のＶｏｕｔは、ＶＸにかかわらず、０Ｖである。したがって、スイッチ３３２のｐ型ＭＯＳ−ＴＦＴ３３１は、導通状態であり、画素電極３４０に液晶駆動電圧ＶＬＣＤが書き込まれる。
【０１０５】
すなわち、ｔ１の期間に第１行〜第４行の画素すべての画素電極に、第１階調値に応じたＶＬＣＤが書き込まれる。ここで、同１ブロックのＶＬＣＤは、同一であるが、他のブロックのＶＬＣＤは、異なる電圧値である。すなわち、ブロックごとに第１階調値は、異なる。
【０１０６】
一方、第５行〜第８行のＶＹは、ＶＹＭＩＮ＝０Ｖであるので、Ｖｉｎの値は、ＶＸの値にかかわらず、４Ｖ以下となる。信号比較器３２０は、図１５に示す特性を有するので、この場合のＶｏｕｔは、ＶＸにかかわらず、１２Ｖである。したがって、スイッチ１３０のｐ型ＭＯＳ−ＴＦＴ３３１は、非導通状態であり、画素電極３４０の電圧は、変化せずに保持される。
【０１０７】
次に、選択期間ｔ２では、第１ブロック群のＶＹは、上から順に４，８，１２，１６Ｖとなり、第２ブロック群のＶＹは、ＶＹＭＡＸ＝２０Ｖになる。図１６には示していないが、その他の行のＶＹは、すべてＶＹＭＩＮ＝０Ｖである。Ｘ信号線３３１には、ｎ階調近似画像信号に応じて電圧を印加する。
【０１０８】
すなわち、第１行の画素が第１階調値で、第２行〜第４行の画素が第２階調値である列には、ＶＸ＝４Ｖを印加する。第１行〜第２行の画素が第１階調値で、第３行〜第４行の画素が第２階調値の列には、ＶＸ＝０Ｖを印加する。第１行〜第３行の画素が第１階調値で、第４行の画素が第２階調値の列には、ＶＸ＝−４Ｖを印加する。第１行〜第４行の画素すべてが第１階調値の列には、ＶＸ＝−８Ｖを印加する。第１行〜第４行の画素すべてが第２階調値の列には、ＶＸ＝８Ｖを印加する。
【０１０９】
図１６(ｂ)の第１列は、第１行〜第２行の画素が第１階調値で、第３行〜第４行の画素が第２階調であるｎ階調近似信号が送られてきている場合で、第１列のＶXは、これに応じて０Ｖになっている。図１６でハッチングをしたマスは、この期間に画素電極に液晶駆動電圧が書き込まれる画素である。本実施形態では、第１行〜第４行に対応するブロックの第２階調値は、第５行〜第８行に対応するブロックの第１階調値を同じ値になる。
【０１１０】
以上のように、まず、第１の期間に第１行〜第４行に対応するブロックすべての画素電極に第１階調値に対応した液晶駆動電圧を書き込む。続く第２の期間に、第２階調値となる画素の画素電極のみを第２階調値に応じた液晶駆動電圧に書き換えることによって、ブロック内の画素の画素電極にｎ階調近似信号演算回路で生成したｎ階調近似画像信号に対応した液晶駆動電圧を書き込むことが可能である。
【０１１１】
他の行のブロックに液晶駆動電圧を書き込んでいる間は、ＶＹ＝ＶＹＭＩＮ＝０Ｖであり、スイッチのｐ型ＭＯＳ−ＴＦＴは、非導通状態であるので書き込まれた液晶駆動電圧は、再びそのブロックが選択されるまで保持される。上記の動作を順次繰り返し、すべてのブロックの画素電極にｎ階調近似信号に対応した液晶駆動電圧を書き込んでいく。
【０１１２】
図１７は、図１２の表示装置の制御動作を示すタイミングチャートである。ＶＬＣＤは、第１列〜第４列に対応するブロックに共通な液晶駆動電圧である。ＣＬＫは、ＸＹ演算回路のクロック信号である。ＶＹ(１)〜ＶＹ(８)は、それぞれ第１行から第８行のＹ信号線４１の電圧ＶＹである。Ｖｉｎ(１,１)〜Ｖｉｎ(１,８)は、それぞれ、第１列，第１行の画素から第１列，第８行の画素の信号比較器３２０の入力電圧Ｖｉｎである。Ｖｐｘ(１,１)〜Ｖｐｘ(１,８)は、それぞれ、第１列，第１行の画素から第１列，第８行の画素の画素電極３４０の電圧である。Ｖｐｘ(１,１)〜Ｖｐｘ(１,８)において、破線部は、ｐ型ＭＯＳ−ＴＦＴ３３１が非導通状態で、画素電極の電圧が保持されている状態を示す。
【０１１３】
選択期間ｔ１において、ＶＬＣＤ＝Ｖａ，ＶＸ(１)＝４Ｖ，ＣＬＫ＝１２Ｖである。ＶＹ(１)〜ＶＹ(４)＝ＶＹＭＡＸ＝２０Ｖであるので、Ｖｉｎ(１,１)〜Ｖｉｎ(１,４)＝(４＋２０)／２＝１２Ｖで、すべて６Ｖ以上であるため、ｐ型ＭＯＳ−ＴＦＴ３３１は、導通状態になり、画素電極３４０には、液晶駆動電圧ＶＬＣＤ＝Ｖａが書き込まれ、Ｖｐｘ(１,１)＝Ｖｐｘ(１,２)＝Ｖｐｘ(１,３)＝Ｖｐｘ(１,４)＝Ｖａとなる。ＶＹ(５)〜ＶＹ(８)＝ＶＹＭＩＮ＝０Ｖであるので、Ｖｉｎ(１,５)〜Ｖｉｎ(１,８)＝(４＋０)／２＝２Ｖで、すべて４Ｖ以下であるため、ｐ型ＭＯＳ−ＴＦＴ３３１は、非導通状態になり、画素電極３４０の電位Ｖｐｘ(１,５)〜Ｖｐｘ(１,８)は、変化せずに保持される。
【０１１４】
続く選択期間ｔ２において、ＶＬＣＤ＝Ｖｂ，ＶＸ(１)＝０Ｖ，ＣＬＫ＝１２Ｖである。ＶＹ(１)＝４Ｖ，ＶＹ(２)＝８Ｖ，ＶＹ(３)＝１２Ｖ，ＶＹ(４)＝１６Ｖであるので、Ｖｉｎ＝(ＶＸ＋ＶＹ)／２より、Ｖｉｎ(１,１)＝２Ｖ，Ｖｉｎ(１,２)＝４Ｖ，Ｖｉｎ(１,３)＝６Ｖ，Ｖｉｎ(１,４)＝８Ｖとなる。Ｖｉｎが６Ｖ以上の画素のｐ型ＭＯＳ−ＴＦＴ３３１は、導通状態になり、画素電極３４０には、液晶駆動電圧ＶＬＣＤ＝Ｖｂが書き込まれるため、Ｖｐｘ(１,３)＝Ｖｐｘ(１,４)＝Ｖｂとなる。
【０１１５】
Ｖｉｎが４Ｖ以下の画素のｐ型ＭＯＳ−ＴＦＴ３３１は、非導通状態になり、画素電極３４０には、期間ｔ１で書き込まれた液晶駆動電圧Ｖａが保持されるため、Ｖｐｘ(１,１)＝Ｖｐｘ(１,２)＝Ｖａとなる。ＶＹ(５)〜ＶＹ(８)＝ＶＹＭＡＸ＝２０Ｖであるので、Ｖｉｎ(１,５)〜Ｖｉｎ(１,８)＝(０＋２０)／２＝１０Ｖで、すべて６Ｖ以上であるため、ｐ型ＭＯＳ−ＴＦ３１３１は、導通状態になり、画素電極３４０には、液晶駆動電圧ＶＬＣＤ＝Ｖｂが書き込まれ、Ｖｐｘ(１,５)＝Ｖｐｘ(１,６)＝Ｖｐｘ(１,７)＝Ｖｐｘ(１,８)＝Ｖｂとなる。
【０１１６】
続く選択期間ｔ３において、ＶＬＣＤ＝Ｖｃ，ＶＸ(１)＝−４Ｖ，ＣＬＫ＝１２Ｖである。ＶＹ(１)＝ＶＹ(２)＝ＶＹ(３)＝ＶＹ(４)＝ＶＹＭＩＮ＝０Ｖであるので、Ｖｉｎ＝(ＶＸ＋ＶＹ)／２より、Ｖｉｎ(１,１)＝Ｖｉｎ(１,２)＝Ｖｉｎ(１,３)＝Ｖｉｎ(１,４)＝−２Ｖとなる。Ｖｉｎが４Ｖ以下であるので、画素のｐ型ＭＯＳ−ＴＦＴ３３１は、非導通状態になり、画素電極３４０の電圧は、保持され、Ｖｐｘ(１,１)＝Ｖｐｘ(１,２)＝Ｖａ、Ｖｐｘ(１,３)＝Ｖｐｘ(１,４)＝Ｖｂである。ＶＹ(５)＝４Ｖ，ＶＹ(６)＝８Ｖ，ＶＹ(７)＝１２Ｖ，ＶＹ(８)＝１６Ｖであるので、Ｖｉｎ＝(ＶＸ＋ＶＹ)／２より、Ｖｉｎ(１,５)＝０Ｖ，Ｖｉｎ(１,６)＝２Ｖ，Ｖｉｎ(１,７)＝４Ｖ，Ｖｉｎ(１,８)＝６Ｖとなる。
【０１１７】
Ｖｉｎが６Ｖ以上の画素のｐ型ＭＯＳ−ＴＦＴ３３１は、導通状態になり、画素電極３４０には、液晶駆動電圧ＶＬＣＤ＝Ｖｂが書き込まれるため、Ｖｐｘ(１,８)＝Ｖｃとなる。Ｖｉｎが４Ｖ以下の画素のｐ型ＭＯＳ−ＴＦＴ３３１は、非導通状態になり、画素電極３４０には、期間ｔ２で書き込まれた液晶駆動電圧Ｖｂが保持されるため、Ｖｐｘ(１,５)＝Ｖｐｘ(１,６)＝Ｖｐｘ(１,７)＝Ｖｐｘ(１,８)＝Ｖｂとなる。
【０１１８】
以上の処理を繰り返して、順次第９行〜第１２行のブロック、第１３行から第１６行のブロックの画素の画素電極３４０にｎ階調近似演算回路３１０で生成したｎ階調近似画像信号に応じた液晶駆動電圧ＶＬＣＤを書き込んでいく。
【０１１９】
すべての画素電極の書き込みを終えた後、Ｒｅｓｅｔ期間を設け、この期間にＸＹ演算回路の出力端子をリセットし、安定に動作させる。Ｒｅｓｅｔ期間において、すべてのＶＸ＝ＶＹ＝４Ｖとし、ＣＬＫ＝０Ｖにする。このとき、ｐ型ＭＯＳ−ＴＦＴ３１３は、導通状態となり、出力端子の電圧は、ＶＸおよびＶＹと等しい電圧４Ｖとなる。このような機構を設けることによって、何らかの原因により、フローティングである出力端子に不要な電荷が貯まっても、キャンセルでき、安定な動作を得ることができる。
【０１２０】
以上の動作を１フレーム期間内に終え、このフレーム期間を繰り返し、画像を表示する。
【０１２１】
このように、２回の選択期間で４行からなる１ブロックの画素の画素電極に液晶駆動電圧を書き込むことが可能であり、４行を４回の選択期間で書き込む場合に比べ、選択期間の回数は、半分になる。
１フレーム期間が同じ場合には、本実施形態を用いると、選択期間の長さを２倍にできる。さらに、本実施形態の場合は、第２の選択期間と、次の４行からなるブロックの第１の選択期間とが同じであるため、さらに選択時間は、２倍になり、合計４倍の選択時間を確保できる。
上述したように、本実施形態による画像表示システムによれば、表示制御装置２００で生成された圧縮データをデータ転送装置２１１を介して表示装置２１２に転送するに際して、フレームレートに合わせてデータの圧縮率を変化させることで、データ量の増加に対して、データ転送の負荷の増大を抑制することができる。具体的には、フレームレートの増加に合わせてデータ圧縮率を大きくすることで、画素数とフレームレートの相反する条件を緩和することができる。
ところで、表示制御装置２００で生成された圧縮データをデータ転送装置２１１を介して表示装置２１２に転送するに際しては、以下のことを考慮する必要がある。
【０１２２】
すなわち、表示装置２１２には、画面サイズ、画素数、色（螢光体、色フィルタなど）などの装置に備わった固定的な特性と、表示装置自体のフレームレートのように上限と下限で表される可変特性がある。ここで、実際に表示するフレームレートは入力する表示データに同期して設定され、一般的に高い程ちらつきが少なくなり画質向上に寄与する。
【０１２３】
一方、表示制御装置２００の機器能力しては、メモリ容量、データ生成能力（＝設定可能なフレームレート範囲）、色信号形式などがある。
【０１２４】
また、表示制御装置２００と表示装置２１２とを一体化した製品もあるが、別々の装置を任意に組み替える場合もある。またソフトあるいはスイッチなどによって装置性能を切替られる場合がある。さらに、表示するためのデータ自体について、信号処理によって特性を変換することができる。例えば、一般的な画像処理ソフトウエアでは、拡大縮小、色変換、ガンマ特性、エッジ強調、平均化など多くの処理項目が用意されており、これらの設定によっても画質が変化する。
上記のように、画像表示に影響を与える多くの要因が存在することから、装置全体の動作を管理する手段を用意して、この管理手段が装置全体の機器構成に関する情報を収集して、破綻のない動作を行わせることが望ましい。さらに、破綻のない範囲において、なるべく利用者に使いやすく見やすい条件を設定することが望ましい。
例えば、図１８に示すように、機器間の能力を交換するネゴシエーション手順を設定する必要がある。表示制御装置２００と表示装置２１２とが信号線で接続されている装置構成を例に取れば、操作者による電源オン、リセットボタンの押し下げ、装置特性の測定結果、環境条件の測定結果あるいいは操作者による設定条件の変更などをトリガーにして、機器間の能力のネゴシエーション手順を実行することができる。
また、表示装置２１２によっては経時変化あるいは環境条件などによって画質が変動することもあり、これらの条件を機器能力としてフィードバックする手段を用意し、画質の安定化を実現することもできる。これらの機器能力に基づいて、管理手段で動作条件を設定することができる。
【０１２５】
例えば、表示制御装置２００、表示装置２１２およびデータ転送装置２１１の機器能力に着目した場合、圧縮データ形式の設定パラメータは、図３に示すように、フレームレート、ブロックサイズ、近似色数、領域信号、クロックがあり、これらを基に圧縮データ生成制御信号が生成される。
【０１２６】
例えば、ＶＧＡ画面（６４０×４８０画素）、ＲＧＢ各画素８ビット信号を表示するデータ量は、９２１６００バイト（＝６４０×４８０×３）となる。ここで、表示装置自体のフレームレートの上限ｆｕｐが６０フレーム／秒、データ転送装置２１１の能力が４０Ｍバイト／秒であったとする場合には、データ転送装置２１１が制約条件となり、表示できるのは４３．４フレーム／秒（＝４０Ｍバイト／９２１６００バイト）となる。
【０１２７】
圧縮率を３分の１に定めた圧縮データ形式でデータ転送をする場合には、データ転送装置２１１は制約条件とはならず、表示装置２１２のフレームレートの条件ｆｕｐ（６０フレーム／秒）が制約となる。ここで、圧縮率を表示データ量とデータ転送能力との比率を１．３８２４（＝６４０×４８０×３×６０／４０Ｍバイト）に設定するならば、データ転送装置２１１と表示装置２１２の両者の能力を最大限に発揮できることになる。ただし、平均的な圧縮率が上記数値であっても、画像内容で変動するような圧縮方式、例えば、ＭＰＥＧなどでは、表示に支障をもたらす場合がでてくる。
【０１２８】
これに対して、本発明においては、絵柄に依存しない圧縮率を設定できる圧縮データ形式を利用することで、上記のような機器能力に基づくパラメータ設定を行うことができ、画質の向上を実現できる。なお、実際には、上記数値例のような圧縮率を正確に設定することが困難な場合には、例えば、設定パラメータと圧縮率との対応表を予め用意しておき、条件に近い設定値を選択することができる。
【０１２９】
表示制御装置２００から表示装置２１２へ転送するデータは、上記ネゴシエーション手順を行うための機器能力データ、転送するデータ内容を示すヘッダ情報、このヘッダ情報に基づく表示データなどの組合わせで実現できる。
【０１３０】
例えば、表示装置２１２の機器能力は図１９に示すような項目から構成できる。また、図２０に示すように、ヘッダ情報と表示データとを一体化することもできる。
【０１３１】
前記実施形態においては、画像表示システムについて述べたが、表示制御装置２００とプロセッサ２１０を情報処理装置の制御装置として用い、プロセッサ２１０によって画像情報を生成し、表示制御装置２００の圧縮データ生成部２００において、フレームレートおよび画像情報に基づいて圧縮データを生成し、管理部２０１とアドレス生成部２０４からなるコントローラにおいて、圧縮データ生成部にフレームレート情報を出力するとともに、フレームレートに応じて圧縮データを圧縮データメモリ２０３から画像表示装置（表示装置２１２）に出力させる情報処理装置を構成することもできる。
本実施形態においても、フレームレートに合わせてデータの圧縮率を変化させることで、データ量の増加に対して、データ転送の負荷の増大を抑制することができる。具体的には、フレームレートの増加に合わせてデータ圧縮率を大きくすることで、画素数とフレームレートの相反する条件を緩和することができる。
【０１３２】
また、表示制御装置２００をテレビ受像機の制御装置として用いることもできる。この場合、テレビ受像機の制御装置として、画像情報（テレビジョン放送による画像情報）を受信する受信部と、受信部が受信した画像情報およびフレームレートに基づいて圧縮データを生成する圧縮データ生成部２０２と、圧縮データ生成部にフレームレート情報を出力するとともに、フレームレートに応じて圧縮データを圧縮データメモリ２０３から画像表示装置（ＣＲＴ）へ出力させるコントローラ（管理部２０１とアドレス生成部２０４）とから構成することができる。
本実施形態においても、フレームレートに合わせてデータの圧縮率を変化させることで、データ量の増加に対して、データ転送の負荷の増大を抑制することができる。具体的には、フレームレートの増加に合わせてデータ圧縮率を大きくすることで、画素数とフレームレートの相反する条件を緩和することができる。
また、表示制御装置２００を送信機に適用するに際しては、図２１に示すように、画像情報を送信する送信機に適用することができる。この送信機は、画像情報を生成する画像情報生成部としてのプロセッサ２１０と、画像情報および設定された送信速度に応じて圧縮データを生成する圧縮データ生成２０２と、圧縮データを送信する送信部２１４とから構成することができる。この場合、送信速度として、伝送路におけるビットレートが、例えば、２５０ｋビット／秒に設定されていたときに、プロセッサ２１０のデータ生成能力が１Ｍビット／秒に設定されていたときには、圧縮データ生成部２０２において、送信速度に合わせて圧縮率を変化させるために、圧縮率１／４でデータを圧縮することで、データ量の増加に対して、データ転送の負荷の増加を抑制することができる。
本実施形態においても、フレームレートに合わせてデータの圧縮率を変化させることで、データ量の増加に対して、データ転送の負荷の増大を抑制することができる。具体的には、フレームレートの増加に合わせてデータ圧縮率を大きくすることで、画素数とフレームレートの相反する条件を緩和することができる。
また、表示制御装置２００を画像配信システムに適用するに際しては、図２２に示すように、画像情報を生成するプロセッサ（画像情報生成手段）２１０と、ユーザからの配信要求、ユーザの有する画像表示装置（表示装置２１２）についての情報および送信装置２１６に設定された送信速度に応じ、画像情報を圧縮する圧縮データ生成装置（圧縮手段）２１８と、圧縮データ生成装置２１８の生成による、圧縮された画像情報を送信する送信装置（送信手段）２１６と、ユーザからの配信要求、ユーザが有する画像表示装置２１２についての情報を通信回線（電気通信回線および光通信回線を含む）を通じて記録するとともに画像情報の送信速度を記録媒体にそれぞれ記録する記録手段としての記録装置２２０と、記録装置２２０の記録媒体に記録された配信要求または画像表示装置２１２の情報を処理し、この処理結果に対応した課金を行う課金手段としての課金装置２２２から構成することができる。
本実施形態においても、フレームレートに合わせてデータの圧縮率を変化させることで、データ量の増加に対して、データ転送の負荷の増大を抑制することができる。具体的には、フレームレートの増加に合わせてデータ圧縮率を大きくすることで、画素数とフレームレートの相反する条件を緩和することができる。
【０１３３】
【発明の効果】
以上説明したように、本発明によれば、フレームレートに合わせてデータの圧縮率を変化させるようにしているため、データ量の増加に対して、データ転送の負荷の増大を抑制することができる。
【図面の簡単な説明】
【図１】（ａ）本発明の第１実施形態を示す画像表示システムのブロック構成図、（ｂ）画像表示システムの他の実施形態を示すブロック構成図である。
【図２】表示制御装置のブロック構成図である。
【図３】アドレス生成制御信号と圧縮データ生成制御信号の構成を説明するための図である。
【図４】図面構成と画素ブロックとの関係を説明するための図である。
【図５】圧縮率設定における表示装置と表示データとの関係を説明するための図である。
【図６】圧縮データの転送方法を説明するための図である。
【図７】圧縮データの生成方法を説明するための図である。
【図８】本発明に係る表示装置の全体構成を示すブロック図である。
【図９】図８の実施形態におけるフレームごとの画素への書き込み状況を説明するために表示エリアの一部を拡大して示す図である。
【図１０】本発明に係る像域分離表示を実現するための画素回路構成の実施形態を示す回路図である。
【図１１】本発明に係る像域分離表示をするために、各配線に印加する駆動電圧波形の一例を示すタイムチャートである。
【図１２】本発明に係る表示装置の他の実施形態の全体構成を示すブロック図である。
【図１３】図１２の画素部３００の一例を示す回路図である。
【図１４】図１２の画素部３００の詳細な回路構成の一例を示す回路図である。
【図１５】図１４の信号比較器の動作を説明する図である。
【図１６】図１２の表示装置の制御動作を説明する図である。
【図１７】図１２の表示装置の制御動作を説明するタイミングチャートである。
【図１８】機器能力のネゴシエーション手順を説明するための図である。
【図１９】機器能力のネゴシエーションを説明するための図である。
【図２０】データ転送のデータ構造を説明するための図である。
【図２１】本発明を送信機に適用したときのブロック構成図である。
【図２２】本発明を画像配信システムに適用したときのブロック構成図である。
【符号の説明】
２００ 表示制御装置
２０１ 管理部
２０２ 圧縮データ生成部
２０３ 圧縮データメモリ
２０４ アドレス生成部
２１０ プロセッサ
２１１ データ転送装置
２１２ 表示装置
【発明の属する技術分野】
本発明は、画像表示システムに係り、特に、圧縮データを用いてカラー画像データの信号処理を行うに好適な画像表示システムに関する。
【０００２】
【従来の技術】
従来、カラー画像を送受信するに際しては、例えば、複数の画素が二次元平面に配置された画面を設定し、テレビジョンの送信機に対して、画面を構成する画素の走査方式を定めるとともに、この走査手順に基づいて各画素に関するカラー画像データを順次送信し、受信機側では、受信したカラー画像データを定まった走査順序で表示する方式が採用されている。例えば、ＣＲＴ（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）は、細く絞られた電子ビームを螢光体面上に投射することで画素単位の表示を行い、さらに、電子ビームを走査することで画面全体にカラー画像を表示するようになっている。この場合、画質向上を目的としたハイビジョン放送などにおいては、画面を構成する画素の数を、従来型のテレビジョン放送よりも増加させている。また計算機の端末に用いられる表示装置などにおいては、画質を向上させるに際して、画素数の増加とともに表示画面の書き換え回数（フレームレート）を増加させる方式が採用されている。
【０００３】
一方、液晶表示装置、プラズマ表示装置などにおいては、表示の単位となる画素を回路的に構成し、各画素を選択しながら各画素に表示信号を供給することで、カラー画像を画面上に表示する構成が採用されている。この種の表示装置においては、表示データを生成あるいは蓄積する表示制御装置から配線を介してカラー画像に関するデータを入力し、入力したデータを、ドライバ回路を用いて各画素に供給し、各画素を順次駆動することでカラー画像を表示するようになっている。この場合、表示する画質を高める手法として、画面内の画素の数を増加したりフレームレートを増加したりすることが採用されている。
【０００４】
ところで、画質を向上させるために、画素数およびフレームレートを増加させると、画像データの容量が増加するため、画像データの容量を削減する手法として、画像信号の特性を利用した圧縮方式が提案されている。一例として、静止画ではＪＰＥＧ（Ｊｏｉｎｔ Ｐｈｏｔｏｇｒａｐｈｉｃ Ｅｘｐｅｒｔ Ｇｒｏｕｐ）、動画ではＭＰＥＧ（Ｍｏｔｉｏｎ Ｐｈｏｔｏｇｒａｐｈｉｃ Ｅｘｐｅｒｔ Ｇｒｏｕｐ）などが広く採用されている。これらの方式は、複数の画素を組合わせたブロックを単位とした圧縮処理を行うものであり、ＪＰＥＧであれば、原画のデータ量を１／１０〜１／２０程度に圧縮することができる。このようにデータを圧縮することで、限られた伝送容量でデータ転送する場合であっても、画素数およびフレームレートを増加させて画質を向上させることができる。
【０００５】
【発明が解決しようとする課題】
一般に、画質を向上させることは視覚的に知覚する情報量を増やすことであり、これは表示するためのデータ量を増やすことである。このため、従来技術のように、画面を構成する画素数を増加させたり、表示画面の書き換え回数（フレームレートｆ）を増加させたりすることで画質の向上を図ることができる。しかし、データ量の増加に対して、一定の処理能力の下で画素数とフレームレートを共に増加させることはできない。
【０００６】
すなわち、１枚の画面の処理時間をｐｆとし、表示データの生成あるいは入力に要する時間をｐｉとし、表示データの転送時間をｐｔとすると、１枚の画面の処理時間ｐｆは、ｐｆ＝ｐｉ＋ｐｔとして表される。ここで、１枚の画面の処理時間ｐｆが画素数に比例すると仮定すれば、画質向上を目的として画素数を増加させることは、処理時間ｐｆを長くする要因となり、これはフレームレートｆを下げる要因になる。つまり、１枚の画面の処理時間ｐｆを一定とした場合（データ生成処理能力＝ｋ・画素／秒）、あるいは表示能力を一定とした場合、表示能力は、表示能力＝画素数×フレームレートの関係にあり、画素数とフレームレートという２つのパラメータは反比例関係になる。言い替えれば、画像データのデータ量の増加に対して、一定の機器能力の下で、画素数とフレームレートの２つのパラメータを同時に増加させることはできない。
【０００７】
例えば、ＶＧＡと呼ばれる画面は、横６４０、縦４８０の画素で構成され、ＱＵＸＧＡと呼ばれる画面は、横３２００、縦２４００の画素で構成されており、両者の画素数の比率は１：２５になる。また通常のテレビジョン放送では、動画像を再現して表示するために、１秒間当たり３０フレームの画面を伝送し、一方、コンピュータ端末などの画面表示には、例えば１２０フレーム／秒などの高いフレームレートが設定されており、両者のフレームレートの比率は１：４となる。
【０００８】
ここで、ＶＧＡ画面による画像データを３０フレーム／秒で転送し、ＱＵＸＧＡ画面による画像データを１２０フレーム／秒で転送する場合を考えると、表示のためのデータ量は、フレームレートと画素数との掛け算となり、両者のデータ量の比率は１：１００となる。従って、データの生成能力の増大に伴ってデータ量が増加したときに、データ転送路に制約がなければ、フレームレートを高くすれば、増加したデータを容易に転送できるが、データ転送路の転送条件が３０フレーム／秒であれば、１２０フレーム／秒に対応したデータを転送するにも、転送条件によってデータの転送量が制約され、データ量の増加に対処することができない。
【０００９】
このように、１枚の画面の処理時間ｐｆあるいは表示能力を一定とした場合に、データ量の増加に合わせて、画素数とフレームレートを同時に増加させることはできない。
【００１０】
また処理時間は、画像表示を行う機器能力に大きく依存し、データを生成する装置とデータ受信する装置では異なる能力を持つことがある。例えば、表示装置がＱＵＸＧＡの能力をもっているときに、表示データの生成能力がテレビジョン放送と同等であるならば、実際に表示できる画像はテレビジョン放送と同等となる。逆に、処理を行う機器能力を高めることで処理時間ｐｆを短縮しても、表示装置の有するフレームレートｆの上限値が制約になる場合がある。このように、画像データを処理するに際して、データを生成する機器とデータを受信する機器に関する能力が管理されていないと、システム全体として機器能力を十分に活かすことができない。
【００１１】
本発明の課題は、データ量の増加に対してデータ転送の負荷の増大を抑制できる画像表示システム、情報処理装置、送信機を提供することである。
【００１２】
【課題を解決するための手段】
本発明は、上記課題を解決するために、画像情報に従った画像を表示する画像表示装置と、圧縮データを生成する圧縮データ生成部と、圧縮データを保持する圧縮データメモリと、圧縮データメモリに保持される圧縮データを画像表示装置に出力させるコントローラとを有し、圧縮データ生成部は、画像表示装置のフレームレートに合わせて圧縮率を設定し、所定のフレームレートにおいて常に一定の圧縮率である画像表示システムを提案する。
【００１３】
圧縮データ生成部は、画像表示装置のフレームレートの増加に合わせて圧縮率を大きく設定する。コントローラは、フレームレート情報に応じて圧縮データを圧縮データメモリから画像表示装置に出力する。圧縮データ生成部は、入力画像を複数の画素から構成されるブロックに分割し、ブロック単位の圧縮処理手順を実行する。
【００１４】
本発明は、また、画像情報に従った画像を表示する画像表示装置と、画像表示装置に画像情報を出力する制御装置とを有する情報処理装置において、制御装置は、画像情報を生成する画像情報生成手段と、生成した画像情報の圧縮データを生成する圧縮データ生成部と、圧縮データを保持する圧縮データメモリと、圧縮データメモリに保持される圧縮データを画像表示装置に出力させるコントローラとを有し、圧縮データ生成部は、画像表示装置のフレームレートに合わせて圧縮率を設定し、所定のフレームレートにおいて常に一定の圧縮率である情報処理装置を提案する。
【００１５】
本発明は、さらに、画像情報に従った画像を表示する画像表示装置と、画像表示装置に画像情報を出力する制御装置とを有する情報処理装置において、制御装置は、画像情報を受信する受信部と、受信した画像情報の圧縮データを生成する圧縮データ生成部と、圧縮データを保持する圧縮データメモリと、圧縮データメモリに保持される圧縮データを画像表示装置に出力させるコントローラとを有し、圧縮データ生成部は、画像表示装置のフレームレートに合わせて圧縮率を設定し、所定のフレームレートにおいて常に一定の圧縮率である情報処理装置を提案する。
【００１６】
圧縮データ生成部は、画像表示装置のフレームレートの増加に合わせて圧縮率を大きく設定する。コントローラは、フレームレート情報に応じて圧縮データを圧縮データメモリから画像表示装置に出力する。圧縮データ生成部は、入力画像を複数の画素から構成されるブロックに分割し、ブロック単位の圧縮処理手順を実行する。
【００１７】
本発明は、画像情報を生成する画像情報生成手段と、生成した画像情報の圧縮データを生成する圧縮データ生成部と、圧縮データを保持する圧縮データメモリと、圧縮データメモリに保持される圧縮データを送信する送信部とを有し、圧縮データ生成部は、送信部の送信速度に合わせて圧縮率を設定し、所定の送信速度において常に一定の圧縮率である送信機を提案する。
【００１８】
圧縮データ生成部は、画像表示装置の送信速度の増加に合わせて圧縮率を大きく設定する。圧縮データ生成部は、入力画像を複数の画素から構成されるブロックに分割し、ブロック単位の圧縮処理手順を実行する。
【００１９】
本発明によれば、フレームレートに合わせてデータの圧縮率を変化させるようにしているため、データ量の増加に対して、データ転送の負荷の増大を抑制できる。具体的には、フレームレートの増加に合わせてデータ圧縮率を大きくすることで、画素数とフレームレートの相反する条件を緩和できる。このため、フレームレートに合わせてデータの圧縮率が変化した圧縮データを画像表示装置に転送することで、画質を高められる。
【００２０】
【発明の実施の形態】
以下、本発明の一実施形態を図面に基づいて説明する。図１（ａ）は本発明の一実施形態を示す画像表示システムのブロック構成図である。図１（ａ）において、画像表示システムは、表示制御装置２００、データ転送装置２１１、表示装置（画像表示装置）２１２を備えて構成されている。
【００２１】
表示制御装置２００は、ビデオカードの一要素として、表示装置２１２の画面構成、フレームレート（フレームレート情報）に関するデータや画像情報としてのカラー画像データを、例えば、キーボードなどから入力し、入力されたデータをフレームレートに合わせた圧縮率（データ圧縮率）でデータを圧縮し、圧縮されたデータを、データ転送装置２１１を介して表示装置２１２に転送するようになっている。データを圧縮するに際しては、図１（ｂ）に示すように、表示制御装置２００に接続されたプロセッサ（ＣＰＵ）２１０の生成による画像情報、例えば，カラー画像データを入力し、入力したデータを表示制御装置２００で圧縮する構成を採用することもできる。
【００２２】
表示制御装置２００は、図２に示すように、管理部２０１、圧縮データ生成部２０２、圧縮データメモリ２０３、アドレス生成部２０４を備えて構成されている。管理部２０１は、画面構成、フレームレート、カラー画像情報を含むデータを入力し、入力データを基に圧縮データ生成制御信号およびアドレス生成制御信号を生成し、圧縮データ生成制御信号を圧縮データ生成部２０２に出力し、アドレス生成制御信号をアドレス生成部２０４に出力するようになっている。
【００２３】
圧縮データ生成制御信号とアドレス生成制御信号は、図３に示すように、フレームレート（１００ｆｐｓ、５０ｆｐｓ…）、ブロックサイズ（１０００×１０００、６４０×４８０…）、近似色数（２色、４色……）、領域（動画領域、静止画領域、……）、クロックの情報を含む信号から構成されている。
【００２４】
アドレス生成部２０４は、アドレス生成制御信号に応答して、カラー画像を構成する各画素に関連付けたメモリアドレスとして、書き込みアドレスおよび読み出しアドレスを生成し、書き込み／読み出し用メモリアドレスを順次圧縮データメモリ２０３に出力するようになっている。データを書き込むためのメモリアドレスは、データ入力のフォーマットとタイミング、圧縮データの形式、表示装置２１２の画面構成などの情報を用いて生成される。一方、データ読み出しのためのメモリアドレスは、圧縮データの形式、表示装置２１２の画面構成、フレームレートなどの情報を用いて生成される。そして生成されたメモリアドレスにしたがってデータの読み出しまたは書き込みを行う場合、データの読み出しと書き込みの動作が互いに干渉しないように、２面メモリ構成による制御を行うようになっている。さらに、画像の信号特性に基づいて、圧縮データの形式などを可変とする場合には、アドレスの生成方法も圧縮データ形式に合わせて変化させることができる。
【００２５】
圧縮データ生成部２０２は、圧縮データ生成制御信号に応答して、カラー画像データを、設定値としてのフレームレートにしたがって圧縮し、圧縮されたデータをヘッダ情報とともに圧縮データメモリ２０３に転送するようになっている。
【００２６】
圧縮データメモリ２０３は、圧縮データを保持するメモリ（記憶媒体）として、書き込み用メモリアドレスに応答して圧縮データを指定のメモリエリアに格納し、読み出し用メモリアドレスに応答して指定のメモリエリアから圧縮データを読み出し、読み出された圧縮データを表示データとしてデータ転送装置２１１に出力するようになっている。
【００２７】
すなわち、管理部２０１、アドレス生成部２０４は、カラー画像データに関するデータが入力されたときに、圧縮データ生成部２０２にフレームレートに関する情報を出力するとともにフレームレートに応じて、圧縮データメモリ２０３から圧縮データを読み出し、読み出された圧縮データを、表示データとして、データ転送装置２１１を介して表示装置２１２へ出力させるコントローラとしての機能を備えて構成されている。
【００２８】
圧縮データ生成部２０２の生成による圧縮データは、図４に示すように、複数の画素を組合わせたブロックを単位として生成され、生成された圧縮データを転送あるいは蓄積するときにもブロック単位で行われる。また転送されたデータを伸長処理するときにもブロック単位で行われる。このブロックの形状、大きさ、ブロックに含める画素数などのパラメータは固定した値で設定することも、画像信号の特性に基づいて可変に設定することもできるが、設定したパラメータに基づいて圧縮率を確定することができる。また１枚の画像の中でも、信号特性に基づいて像域を分離してパラメータを可変に設定することもできる。さらに圧縮データを生成する場合、プロセッサ２１０から入力される画素単位の画像データを対象にして圧縮処理することで生成することも、描画コマンドに基づいて圧縮データを生成することもできる。
【００２９】
データ転送装置２１１は、例えば、導線を用いたデータ伝送路で構成することができるとともに、無線によるデータ伝送手段あるいは光学的なデータ伝送路で構成することができる。この場合、圧縮されたデータによる画像データは制御信号とともに転送されるとともに、必要に応じ電力なども同時に伝送される。そして転送する画像データは予め定めたデータフォーマット、伝送手順などに従うことで、受信側、すなわち表示装置２１２側において同一の画像データを再構成することができる。
【００３０】
また、データ転送装置２１１は、安定してデータ転送ができるレートの上限が定まっていることが多く、一般にｂｐｓ（ｂｉｔ ｐｅｒ ｓｅｃｏｎｄ ）などの単位で転送レートが表される。この値は一定のデータ転送に要する時間ｐｔを規定するものである。時間ｐｔが規定されている条件下で、本実施形態では、後述するように、転送するデータを圧縮形式とすることで、実質的な転送レートを向上させ、処理時間ｐｔを短縮することとしている。
【００３１】
一方、表示装置２１２は、例えば、アクティブマトリクス型液晶表示装置を用いて構成されており、素子構造、配線、ドライバ構造などの電気的な動作条件などによって、表示装置自体が有する物理的なフレームレートの上限ｆｕｐが設定されている。ただし、本発明では、フレームレートに合わせてデータ圧縮率を変化させるようにしているため、圧縮データは、伸長することなく、表示データとして直接利用することで、ドライバによって駆動する信号量を削減して動作条件を緩和し、表示装置２１２自体のフレームレートｆｕｐを向上させることとしている。なお、表示装置自体に伸長装置を内蔵した場合、表示装置２１２のドライバの動作、配線を流れる信号など、従来の画素単位の駆動条件と同じになるため、インタフェイスの互換性を実現することができる。
【００３２】
上述したように、本実施形態における画像表示システムは、上記した機能を基本構成として、表示装置自体の機器能力（フレームレートの上限ｆｕｐ）を向上させ、処理時間ｐｆ（＝ｐｉ＋ｐｔ）を短縮しあるいは表示能力（＝画素数×フレームレート）を高くし、画質の向上を図ることとしている。
【００３３】
具体的には、図５に示すように、フレームレートｆは、表示装置に入力する表示データのタイミングｐｆに依存し、ｆ＝１／ｐｆとなる。このため、ｆがｆｕｐに近づくように、処理時間ｐｆを設定することとしている。
【００３４】
ここで、データの圧縮率が２分の１による効果で処理時間ｐｆが２分の１になったとすれば、上記関係式から、入力されたデータを表示可能なフレームレートｆは２倍に設定できる。ただし、表示装置自体の機器能力によって定まる上限値ｆｕｐを超えることはできない。したがって、上限値ｆｕｐを制約条件として処理時間ｐｆを定めることができる。
【００３５】
また、表示制御装置２００を用いて、機器間の能力を交換するネゴシエーション手順、圧縮データ形式の設定、画像内容に基づく像域分離を行い、処理時間ｐｆと、表示フレームｆを調整することで、機器能力を活かしながら画質を向上させることもできる。
【００３６】
なお、２面メモリ構成のような工夫により、圧縮データの生成時間ｐｉをほぼ０にできる場合には、処理時間ｐｆの支配的な要因はデータ転送時間ｐｔになる。この場合、データ転送装置２１１の転送レートが定まっているときには、支配的な要因は１画面当たりのデータ量（＝処理時間ｐｆ×転送レート）となる。つまり、圧縮率が装置全体の特性を決める大きな要因となる。しかし、圧縮率が絵柄によって変動するようなＪＰＥＧ、ＭＰＥＧなどの方式では、処理時間を予め確定することができず、装置設計が困難になる。これに対して、本発明のように、パラメータ設定により圧縮率が固定となる圧縮方式を採用することで処理時間を予め確定することができる。
【００３７】
圧縮データを転送するに際しては、図６に示すように、操作者の開始指示と終了指示を基に画面１〜画面４に関するコマンドを入力し、入力されたコマンドを基に画面１〜画面４に関する圧縮データ１〜４を生成し、圧縮データ１〜４を圧縮データメモリ２０３に格納したあと、データ転送装置２１１を介して表示装置２１２に転送する処理を繰り返すことで、表示装置２１２の画面上に各コマンドにしたがった画像を表示することができる。この場合、表示のフレームレートはデータ転送時間にほぼ支配されているが、転送時間を短縮するために、圧縮データを利用することでフレームレートを向上させることができる。
【００３８】
また圧縮データを転送するに際して、圧縮データメモリ２０３を、例えば、２画面分の圧縮データを蓄積する容量を有するもの、例えば、２個のメモリで構成するとともに、各メモリの両側にスイッチを配置し、一方のスイッチを介して一方のメモリに１画面分のデータを書き込むとともに、他方のスイッチを介して他方のメモリから１画面分のデータを読み出しする処理を同時に実行できるように構成し、データの読み出しとデータの書き込みを行うメモリを交互に切替ることで、データ出力側から見た場合の圧縮データの生成時間ｐｉをほぼ０にすることができる。
【００３９】
また他のメモリ構成としては、例えば、圧縮の単位とする複数の画素からなるブロックについて、２面構成とすることで、ブロック単位のデータの書き込みとデータの読み出しの処理を同時に実行することができる。また圧縮データの生成をデータ転送速度よりも高速に行うことで圧縮データメモリ２０３を不要とすることもできる。
【００４０】
次に、圧縮データの具体的生成方法について説明する。圧縮データを生成するに際しては、入力画像は、多数の画素が平面的に配置された二次元画像であるとし、入力画像を複数の画素から構成されるブロックに分割し、ブロック単位の圧縮処理手順を実行する。この場合、ブロックの大きさは限定しないが、例えば、図７に示すように、縦４、横４（計１６画素／ブロック）とすることができる。また、各画素の色信号は限定しないが、ここでは、（Ｒｉｊ，Ｇｉｊ，Ｂｉｊ）、（ｉ，ｊ＝０〜３）の色信号を持つとし、圧縮の手順の一例として、ブロック内に出現する色の種類を２種類として、ブロック内の色信号を２種類に近似する場合について説明する。
【００４１】
（１）ブロックＡ内の全画素（１６画素）について、色信号（Ｒｉｊ、Ｇｉｊ，Ｂｉｊ）の振幅を測定する。
【００４２】
（２）ブロックＡ内で、最も振幅の大きな色信号Ｃについて、平均値Ｃａｖｅを算出する。色信号Ｃは、ＲＧＢのいずれでも良い。またブロックごとに変化しても良い。
【００４３】
（３）ブロックＡ内の全画素について、色信号Ｃの平均値Ｃａｖｅとの大小比較によってグループ分けをする。各グループに分類される画素数は限定しない。
【００４４】
（４）２つのグループについて平均値を算出する（Ｒ０，Ｇ０，Ｂ０）、（Ｒ１、Ｇ１、Ｂ１）。そしてブロックＡ内を、この２種類の色信号で近似して表現する。
【００４５】
（５）ブロックＡ内の各画素を、２種類の色信号（Ｒ０，Ｇ０，Ｂ０）、（Ｒ１，Ｇ１，Ｂ１）のいずれかで近似する。このため、２種類の色信号の二者択一を１ビット信号で表す。
【００４６】
（６）次のブロックＢ〜Ｄについて、上記（１）から同一の処理を繰り返す。
【００４７】
上記の手順によって、各ブロック当たり２種類の色信号（Ｒ０，Ｇ０，Ｂ０）、（Ｒ１，Ｇ１，Ｂ１）と、各画素の二者択一を示す信号によって表すこときる。
【００４８】
例えば、各ブロックＡ〜Ｄに白地背景に黒文字を書き込む場合には、各ブロック内の近似色信号として、白地（Ｒ，Ｇ，Ｂ）＝（０，０，０）、黒（Ｒ，Ｇ，Ｂ，）＝（２５５，２５５，２５５）が設定される。そしてそれぞれの近似色信号を選択するために、白地の画素は１に、文字構成する画素は０に設定される。
【００４９】
ここで、色信号が８ビットである場合、入力画像の１ブロックは、１６画素×３色×８ビット＝３８４ビット／ブロックとなる。一方、上記手順で生成される圧縮データは、３色×８ビット×２種類×各画素１ビットの二者択一を示す信号×１６画素＝６４ビットとなる。両者を比較すると、原画データの６分の１にデータが圧縮されていることが分かる。このように、データ生成の段階において、処理負荷を６分の１に軽減できる。同様の比率でメモリ容量およびメモリ書き込み時間の短縮も実現できる。またこの方法は生成する圧縮データのデータ量がブロック内の絵柄に影響を受けないことから、常に一定の圧縮率である特徴がある。
【００５０】
また前記実施形態では、ブロック内を２種類（白と黒）の近似色信号で表したが、種類と数を限定するものではない。また圧縮処理のパラメータとしては、ブロックサイズ、ブロック内の近似色の種類、色信号のビット数などを設定できる。
【００５１】
また、動きのある領域は輪郭情報が重要となり、逆に色信号のビット数を削減しても知覚されないとすれば、例えば、８ビット信号を６ビットで表すことでデータ量を削減できる。この場合には、２種類の近似色信号を示す３６ビット（＝２種類×３色×６ビット）および各画素の選択信号１６ビット（＝ブロック内の１６画素）、合計５２ビットとなり、圧縮率は３８４分の５２（＝おおよそ７．４分の１）となる。
【００５２】
また上記手順は処理を簡単にするために、手順（２）において算出した平均値Ｃａｖｅを用いてグループ分け（３）を実行している。つまり、各画素を単一の色信号Ｃのみによって分類している。しかし、この分類方法に限定されるものではなく、色空間上の距離計算などを行ってグループ分けすることもできる。
【００５３】
上記の手順は、ブロックサイズ、ブロック内の近似色数などのパラメータを任意に変更することができる。このパラメータの設定に伴って圧縮率を設定することができる。
【００５４】
次に、本発明に係る画像表示装置の一実施形態を図８に従って説明する。図８は、画像表示装置２１２の全体構成を示すブロック図である。本実施形態における画像表示装置２１２は、表示コントローラ１０と、画像変換回路１１と、表示パネル１５とを備えて構成されている。表示コントローラ１０は、データ転送装置２１１からの画像データ（圧縮データ）を表示データに変換する。画像変換回路１１は、表示パネル１５に解像度の異なるデータを送るフレームメモリと動画判別回路とを備えて構成されている。
【００５５】
表示パネル１５の周辺には、表示パネル１５に画像データ信号を印加する信号ドライバ１２と、表示パネル１５に走査信号を印加するゲートドライバ１３と、表示ブロックを選択する選択信号を印加する画素選択ドライバ１４とが、配置されている。
【００５６】
表示パネル１５は、多数の画素がマトリクス状に配置された中の複数画素を１ブロック単位とし、１ブロック内の複数画素に１走査期間で同時に選択して同じ内容を表示する動画領域１５Ａと、１ブロック内の複数画素に複数回の走査で選択しそれぞれ異なる表示が可能な静止画領域１５Ｂとを任意に切り換え可能である。
【００５７】
本実施形態の画像表示装置２１２においては、解像度の低いデータを複数画素に１走査期間で同時に表示して動画の滑らかな表示を実現し、解像度の高いデータを複数回で表示して静止画の高精細な表示を実現する。
【００５８】
表示パネル１５の詳細な構造は後で説明するが、信号ドライバ１２，ゲートドライバ１３，画素選択ドライバ１４からの入力信号により、１ブロック内の複数画素に１走査期間で同時に選択して同じ内容を表示する動画領域１５Ａと、１ブロック内の複数画素に複数回の走査で選択しそれぞれ異なる表示が可能な静止画領域１５Ｂとは、任意に選択でき、大きさや表示位置も変えられる。
【００５９】
また、図８の静止画領域１５Ｂの部分を動画領域１５Ａに切り換え、現状の動画領域１５Ａを静止画領域１５Ｂに切り換えることもできる。
【００６０】
さらに、ブロック内を例えば２つのサブブロックに分割し、表示すべき静止画の精細度に合わせて、比較的低精細度でもよい静止画については、それぞれのサブブロックに同じ情報を表示する方式を採用することもできる。
【００６１】
なお、本明細書では、カラー表示の場合は、赤，緑，青の３ピクセルで１画素を構成し、モノクロ表示の場合は、１ピクセルと１画素とは等しいとする。
【００６２】
図９は、本実施形態におけるフレームごとの画素への書き込み状況を説明するために表示エリアの一部を拡大して示す図である。本実施形態においては、２×２画素の４画素を１ブロック単位と定義した。
【００６３】
まず、第１フレーム１００で、高精細静止画領域は、画素１５０に画像データａ（１） 1,1を書き込み、同様に、その他の高精細静止画領域にも、それぞれ４画素の内の１画素に画像データを書き込む。
【００６４】
一方、低精細動画領域は、４画素１６０に同一の画像データａ（１） 3, ０を書き込み、同様に、その他の低精細動画領域にも、それぞれ４画素に同一画像データを書き込む。
【００６５】
次に、第２フレーム１０１で、高精細静止画領域は、前フレームに書き込んだ画素１５０の画像データａ（１） 1,1を保持し、新たにブロック内の前フレームとは異なる画素１５１に画像データａ（ 2 ） 1,2を書き込み、同様に、その他の高精細静止画領域にも、それぞれ前フレームとは異なる１画素に画像データを書き込む。
【００６６】
一方、低精細動画領域は、４画素１６１に同一で新しい画像データａ（ 2 ） 3, ０を書き込み、同様に、その他の低精細動画領域にも、それぞれ４画素に同一で新しい画像データを書き込む。
【００６７】
次に、第３フレーム１０２で、高精細静止画領域は、第１，第２フレームに書き込んだ画素１５０，１５１の画像データを保持し、新たにブロック内の第１，第２フレームとは異なる画素１５２に画像データａ（ 3 ） 1,3を書き込み、同様にその他の高精細静止画領域にも、それぞれ第１，第２フレームとは異なる１画素に画像データを書き込む。
【００６８】
一方、低精細動画領域は、４画素１６２に同一で新しい画像データａ（ 3 ） 3, ０を書き込み、同様にその他の低精細動画領域にも、それぞれ４画素に同一で新しい画像データを書き込む。
【００６９】
さらに、第４フレーム１０３で、高精細静止画領域は、第１，第２，第３フレームに書き込んだ画素１５０，１５１，１５２の画像データを保持し、新たにブロック内の第１，第２，第３フレームとは異なる画素１５３に画像データａ（ 4 ） 1,4を書き込み、同様にその他の高精細静止画領域にも、それぞれ第１，第２，第３フレームとは異なる１画素に画像データを書き込む。
【００７０】
一方、低精細領域は、４画素１６３に同一で新しい画像データａ（ 4 ） 3, ０を書き込み、同様にその他の低精細動画領域にもそれぞれ４画素に同一で新しい画像データを書き込む。
【００７１】
以上の処理を繰り返すと、高精細静止画表示領域と低精細動画表示領域とを表示エリア内の任意の領域に表示できる。
【００７２】
高精細静止画領域は、４フレームで高精細画像を形成し、低精細動画領域は、１フレームごとに新しいデータを表示できる。したがって、４フレーム内で変化の無い静止画は、高精細で表示でき、動きの速い動画は、１フレームごとに高速表示が可能となる。
【００７３】
本明細書では、前述のように表示エリア内の任意領域の解像度を変えて表示する表示方式を像域分離表示方式と呼ぶことにする。
【００７４】
図１０は、本発明による像域分離表示を実現するための画素回路構成の実施形態を示す回路図である。
【００７５】
本実施形態は、２×２画素を１ブロック単位とした画素回路構成であり、この画素回路構成を多数配置して、表示パネル１５の全表示エリアを形成する。１ブロック単位は、４画素に限定されない。しかし、配線の増加などによる開口率の低下を考えると、４画素１ブロックが好ましい。
【００７６】
なお、本発明の像域分離表示方式を用いた画像表示装置は、液晶ディスプレイに限定されず、ＥＬＤ，ＦＥＤ，ＰＤＰなどへの適用も可能である。ここでは、最も好適である液晶ディスプレイを例として、本発明を説明する。
【００７７】
本実施形態の液晶ディスプレイは、照明装置を背面に備え、偏光板を有する一対の透明基板とこの一対の透明基板間に挟まれた液晶層とを有し、液晶層に電界を印加して液晶層の配向状態を制御し、画像を表示する。
【００７８】
図１０の４画素で１ブロック画素の回路構成において、それぞれの構成要素について、左上の画素にはＡ，右上の画素にはＢ，左下の画素にはＣ，右下の画素はＤを番号の後に付与し、さらに、赤，緑，青のピクセルに対応してそれぞれＲ，Ｇ，Ｂを付与する。
【００７９】
本実施形態においては、１ブロックは、画素５０Ａ，５０Ｂ，５０Ｃ，５０Ｄの４画素により形成される。画素５０Ａは、赤５０ＡＲと緑５０ＡＧと青５０ＡＢとの３ピクセルからなる。画素５０Ｂは、赤５０ＢＲと緑５０ＢＧと青５０ＢＢとの３ピクセルからなる。画素５０Ｃは、赤５０ＣＲと緑５０ＣＧと青５０ＣＢとの３ピクセルからなる。画素５０Ｄは、赤５０ＤＲと緑５０ＤＧと青５０ＤＢとの３ピクセルからなる。
【００８０】
４画素に共通の走査配線２０が中央に形成され、走査配線２０には、第１のスイッチである１２個の薄膜トランジスタ２４ＡＲ，２４ＢＲ，２４ＣＢ，２４ＤＢなどのゲートが接続されている。
【００８１】
第１のスイッチである薄膜トランジスタ２４ＡＲ，２４ＡＧ，２４ＡＢのドレイン電極には、ブロック選択信号配線２１Ａが接続されている。薄膜トランジスタ２４ＢＲ，２４ＢＧ，２４ＢＢのドレイン電極には、ブロック選択信号配線２１Ｂが接続されている。薄膜トランジスタ２４ＣＲ，２４ＣＧ，２４ＣＢのドレイン電極には、ブロック選択信号配線２１Ｃが接続されている。薄膜トランジスタ２４ＤＲ，２４ＤＧ，２４ＤＢのドレイン電極には、ブロック選択信号配線２１Ｄが接続されている。
【００８２】
第１のスイッチである薄膜トランジスタ２４ＡＲ，２４ＡＧ，２４ＡＢは、それぞれ画素５０Ａを選択するためのスイッチであり、共通化して１個にすることもできる。画素５０Ｂ，５０Ｃ，５０Ｄについても同様に、第１のスイッチを共通化して１個にすることもできる。
【００８３】
第１のスイッチである薄膜トランジスタのソース電極には、第２のスイッチである薄膜トランジスタ２３ＡＲ，２３ＢＲ，２３ＣＢ，２３ＤＢなど１２個のゲート電極が接続されている。
【００８４】
第２のスイッチである薄膜トランジスタのドレイン電極には、それぞれ赤色画像信号配線２２Ｒ，緑色画像信号配線２２Ｇ，青色画像信号配線２２Ｂが接続されている。
【００８５】
第２のスイッチである薄膜トランジスタのソース電極には、それぞれピクセルの電極が接続され、液晶層を挟んで、対向電極２６ＡＲ，２６ＢＲ，２６ＣＢ，２６ＤＢなどが接続され、ピクセル部２５ＡＲ，２５ＢＲ，２５ＣＢ，２５ＤＢなどを形成している。
【００８６】
対向電極は、全画素に共通の電極である。ピクセル部２５ＡＲ，２５ＢＲ，２５ＣＢ，２５ＤＢなどには、保持容量が並列に形成されている。
【００８７】
このような画素回路構成を採用すると、図９で説明した像域分離表示が可能となる。
【００８８】
また、本実施形態では、図１０において、第１のスイッチのゲートに走査配線２０を接続し、第１のスイッチのドレイン電極にブロック選択信号配線を接続したが、これらを入れ替えて、それぞれのゲートに画素毎のブロック信号選択配線を接続し、４画素すべてのドレイン電極に走査配線２０を接続した構成とすることもできる。
【００８９】
図１１は、像域分離表示をするために図１０の各配線に印加する駆動電圧波形の一例を示すタイムチャートである。ｊ番目の走査配線Ｙ(ｊ)について考える。走査配線Ｙ(ｊ)には、フレーム周期３４ごとに第１のスイッチである薄膜トランジスタをオンさせるゲート電圧３０が印加される。このゲート電圧３０に同期して、高精細表示する領域においては、４フレームごとにブロック選択信号配線Ｘ(ｉ)１〜Ｘ(ｉ)４２１Ａ〜２１Ｄにそれぞれ電圧３２Ａ〜３２Ｄが印加され、ゲート電圧３０に同期して赤色Ｄ(ｉ)Ｒ，緑色Ｄ(ｉ)Ｇ，青色Ｄ(ｉ)Ｂに対応した画像信号３１が第２のスイッチを通して画素に印加される。
【００９０】
したがって、画素５０Ａ，５０Ｂ，５０Ｃ，５０Ｄのいずれかのみが選択される。また、選択されていない画素では、４フレームの間、電圧が保持される。
【００９１】
一方、低精細表示する領域においては、フレームごとに、ブロック選択信号配線Ｘ(ｉ)ａｌｌである２１Ａ〜２１Ｄにそれぞれ電圧３３が印加され、ゲート電圧３０に同期して、赤色Ｄ(ｉ)Ｒ，緑色Ｄ(ｉ)Ｇ，青色Ｄ(ｉ)Ｂに対応した画像信号３１が、第２のスイッチを通して、画素に印加される。したがって、すべての画素５０Ａ，５０Ｂ，５０Ｃ，５０Ｄに同一信号が印加され、４画素同一の表示をフレームごとに書き換え可能となる。
【００９２】
ｊ＋１番目の走査配線Ｙ(ｊ＋１)についても、ｊ番目の走査配線と同様に、高精細表示領域か低精細表示領域かを判別し、上記駆動波形を入力すると、像域分離の表示が可能となる。
【００９３】
したがって、高精細領域に静止画を表示し低精細領域に動画を表示すると、動画と静止画とが混在した表示においても、動画は高速で書き換えられ、静止画は高精細に表示される。
【００９４】
次に、本発明に係る表示装置２１２の他の実施形態を図１２に従って説明する。図１２は、本発明に係る表示装置２１２の全体構成を示すブロック図である。本実施形態における表示装置２１２は、入力した画像信号をブロックごとに２値の階調に近似したｎ階調近似画像信号に変換するためのｎ階調近似演算回路３１０と、ｎ階調近似演算回路３１０から出力されるｎ階調近似画像信号に従い、Ｘドライバ３３０，Ｙドライバ３４０，共通電圧発生回路３５０，信号供給回路３６０に所定の信号を供給する信号制御回路３２０と、Ｘドライバ３３０に接続されＹ方向に伸びたＸ信号線３３１とＹドライバ３４０に接続され、Ｘ方向に伸びたＹ信号線３４１との交差部に設けられた複数の画素部３００とからなる。
【００９５】
図１３は、画素部３００の構成の一例を示す回路図である。画素部３００には、Ｘドライバ３３０から、Ｘ信号線３３１を通して、Ｘ信号ＶＸが供給される。画素部３００には、Ｙドライバ３４０から、Ｙ信号線３４１を通して、Ｙ信号ＶＹが供給される。画素部３００には、信号供給回路３６０から、液晶駆動信号線３６１を通して、液晶駆動信号ＶＬＣＤが供給される。また、画素部３００には、共通電圧発生回路３５０から、共通電圧線３５１を通して、共通電圧ＶＣＯＭが供給される。
【００９６】
画素部３００は、Ｘ信号線３３１とＹ信号線３４１とに接続されたＸＹ演算回路３１０と、ＸＹ演算回路３１０に接続された信号比較器３２０と、信号比較器３２０の出力に応じて制御されるスイッチ３３２と、スイッチ３３２により液晶駆動信号線３６１との接続が制御される画素電極３４０と、画素電極３４０と共通電圧線３５１との間に配置された液晶３５２とからなる。図１２に示すように、画素部３００は、Ｘ方向４列とＹ方向４行の計１６個の画素部からなるブロック３６０に分割される。
【００９７】
図１４は、画素部３００の詳細な回路構成の一例を示す回路図である。ＸＹ演算回路３１０は、Ｘ信号線３３１からＶＸが供給される端子に接続したコンデンサ１１１と、Ｙ信号線４１からＶＹが供給される端子に接続したコンデンサ３１２と、クロック信号ＣＬＫに応じて動作するｐ型ＭＯＳ−ＴＦＴ３１３とからなる。
【００９８】
クロック信号ＣＬＫは、クロック信号線３７１を介して、Ｙドライバ３４０から供給される。信号比較器３２０は、直列に接続したｐ型ＭＯＳ−ＴＦＴ３２１とｎ型ＭＯＳ−ＴＦＴ３２２とからなる。スイッチ３３２は、ｐ型ＭＯＳ−ＴＦＴ３３１からなる。ｐ型ＭＯＳ−ＴＦＴ３３１のソース端子は、画素電極３４０に接続され、ドレイン端子は、液晶駆動信号線３６１に接続される。
【００９９】
ＸＹ演算回路３１０のコンデンサ３１１の容量とコンデンサ３１２の容量とは、等しく、信号比較器３２０の入力電圧Ｖｉｎ＝(ＶＸ＋ＶＹ)／２が出力される。ＸＹ演算回路３１０の出力端子３１５すなわち信号比較器３２０の入力端子は、フローティングであるため、ｐ型ＭＯＳ−ＴＦＴ３１３を介して、出力端子３１５とＸ信号線３３１とを時々導通させ、安定に動作させる。
【０１００】
図１５は、信号比較器３２０の動作を説明する図である。ＶＤＤを１２Ｖとしたとき、信号比較器３２０の入力Ｖｉｎと出力Ｖｏｕｔとの関係は、図１５に示すように、Ｖｉｎが４Ｖ以下のときには、Ｖｏｕｔ＝１２Ｖ、Ｖｉｎが６Ｖ以上のときは、Ｖｏｕｔ＝０Ｖとなる。なお、図１２および図１３では、説明を簡略化するため、ＶＤＤを供給する信号線および接地電圧を供給する信号線は、省略してある。
【０１０１】
次に、本実施形態の動作を説明する。ｎ階調近似演算回路３１０には、各画素の階調情報を持った画像信号が入力される。ｎ階調近似演算回路３１０では、画素を４行×４列＝１６個ごとのブロックに分割し、ブロックごとに画素の階調を２値に近似する。
【０１０２】
この近似は、以下のように実行する。まず、１６個の画素の階調の平均値を計算する。次にブロック内の画素を階調レベルが平均値よりも高い画素Ｈと低い画素Ｌとに分ける。画素Ｈの階調の平均値を計算し、これを画素Ｈの階調値と近似する。同様に、画素Ｌの階調の平均値を計算し、これを画素Ｌの階調値と近似する。さらに、ブロック内の画素をＹ方向に調べ、例えば、順に画素Ｈ，画素Ｈ，画素Ｌ，画素Ｈのように並んでいる場合には、画素Ｈ，画素Ｈ，画素Ｈ，画素Ｌのように並べ替えて、Ｙ方向に沿って画素Ｈと画素Ｌの２つの領域、または、画素Ｈのみ、または、画素Ｌのみになるように近似する。この際の２つの階調値をＹ方向に順に第１階調値，第２階調値と定義する。すべてのブロックに対して上記近似を実行し、ｎ階調近似画像信号を生成し、これを信号発生回路３２０に入力する。信号発生回路３２０は、ｎ階調近似画像信号に応じてＸドライバ，Ｙドライバ，信号供給回路，共通電圧発生回路の出力電圧を制御する信号を発生する。
【０１０３】
図１６は、図１２の表示装置３１２の制御動作を説明する図である。図１６には、Ｘ方向に８列，Ｙ方向に８行の計６４画素を取り出して描いてある。４行×４列＝１６画素を１ブロックとしている。Ｘ方向に紙面上で左から第１列，第２列，‥と定義する。Ｙ方向に紙面上で上から、第１行，第２行，‥と定義する。
【０１０４】
まず、選択期間ｔ１において、第１行〜第４行のＹ信号線にＶＹＭＡＸ＝２０Ｖを印加し、その他のＹ信号線にＶＹＭＩＮ＝０Ｖを印加する。図１６の各マスには、その画素のＸＹ演算回路の出力電圧(Ｖｉｎ)を書いてある。前述のとおり、Ｖｉｎ＝(ＶＸ＋ＶＹ)／２である。図１６の例では、第１列にＶＸ＝４Ｖが、第１行にＶＹ＝２０Ｖが印加されており、Ｖｉｎ＝(４＋２０)／２＝１２Ｖとなる。ＶＸとして印加される電圧は、−８，−４，０，４，８Ｖのいずれかであり、ＶＹ＝ＶＹＭＡＸ＝２０Ｖの場合に、Ｖｉｎは、かならず６Ｖ以上である。信号比較器３２０は、図１５に示す特性を有するので、この場合のＶｏｕｔは、ＶＸにかかわらず、０Ｖである。したがって、スイッチ３３２のｐ型ＭＯＳ−ＴＦＴ３３１は、導通状態であり、画素電極３４０に液晶駆動電圧ＶＬＣＤが書き込まれる。
【０１０５】
すなわち、ｔ１の期間に第１行〜第４行の画素すべての画素電極に、第１階調値に応じたＶＬＣＤが書き込まれる。ここで、同１ブロックのＶＬＣＤは、同一であるが、他のブロックのＶＬＣＤは、異なる電圧値である。すなわち、ブロックごとに第１階調値は、異なる。
【０１０６】
一方、第５行〜第８行のＶＹは、ＶＹＭＩＮ＝０Ｖであるので、Ｖｉｎの値は、ＶＸの値にかかわらず、４Ｖ以下となる。信号比較器３２０は、図１５に示す特性を有するので、この場合のＶｏｕｔは、ＶＸにかかわらず、１２Ｖである。したがって、スイッチ１３０のｐ型ＭＯＳ−ＴＦＴ３３１は、非導通状態であり、画素電極３４０の電圧は、変化せずに保持される。
【０１０７】
次に、選択期間ｔ２では、第１ブロック群のＶＹは、上から順に４，８，１２，１６Ｖとなり、第２ブロック群のＶＹは、ＶＹＭＡＸ＝２０Ｖになる。図１６には示していないが、その他の行のＶＹは、すべてＶＹＭＩＮ＝０Ｖである。Ｘ信号線３３１には、ｎ階調近似画像信号に応じて電圧を印加する。
【０１０８】
すなわち、第１行の画素が第１階調値で、第２行〜第４行の画素が第２階調値である列には、ＶＸ＝４Ｖを印加する。第１行〜第２行の画素が第１階調値で、第３行〜第４行の画素が第２階調値の列には、ＶＸ＝０Ｖを印加する。第１行〜第３行の画素が第１階調値で、第４行の画素が第２階調値の列には、ＶＸ＝−４Ｖを印加する。第１行〜第４行の画素すべてが第１階調値の列には、ＶＸ＝−８Ｖを印加する。第１行〜第４行の画素すべてが第２階調値の列には、ＶＸ＝８Ｖを印加する。
【０１０９】
図１６(ｂ)の第１列は、第１行〜第２行の画素が第１階調値で、第３行〜第４行の画素が第２階調であるｎ階調近似信号が送られてきている場合で、第１列のＶXは、これに応じて０Ｖになっている。図１６でハッチングをしたマスは、この期間に画素電極に液晶駆動電圧が書き込まれる画素である。本実施形態では、第１行〜第４行に対応するブロックの第２階調値は、第５行〜第８行に対応するブロックの第１階調値を同じ値になる。
【０１１０】
以上のように、まず、第１の期間に第１行〜第４行に対応するブロックすべての画素電極に第１階調値に対応した液晶駆動電圧を書き込む。続く第２の期間に、第２階調値となる画素の画素電極のみを第２階調値に応じた液晶駆動電圧に書き換えることによって、ブロック内の画素の画素電極にｎ階調近似信号演算回路で生成したｎ階調近似画像信号に対応した液晶駆動電圧を書き込むことが可能である。
【０１１１】
他の行のブロックに液晶駆動電圧を書き込んでいる間は、ＶＹ＝ＶＹＭＩＮ＝０Ｖであり、スイッチのｐ型ＭＯＳ−ＴＦＴは、非導通状態であるので書き込まれた液晶駆動電圧は、再びそのブロックが選択されるまで保持される。上記の動作を順次繰り返し、すべてのブロックの画素電極にｎ階調近似信号に対応した液晶駆動電圧を書き込んでいく。
【０１１２】
図１７は、図１２の表示装置の制御動作を示すタイミングチャートである。ＶＬＣＤは、第１列〜第４列に対応するブロックに共通な液晶駆動電圧である。ＣＬＫは、ＸＹ演算回路のクロック信号である。ＶＹ(１)〜ＶＹ(８)は、それぞれ第１行から第８行のＹ信号線４１の電圧ＶＹである。Ｖｉｎ(１,１)〜Ｖｉｎ(１,８)は、それぞれ、第１列，第１行の画素から第１列，第８行の画素の信号比較器３２０の入力電圧Ｖｉｎである。Ｖｐｘ(１,１)〜Ｖｐｘ(１,８)は、それぞれ、第１列，第１行の画素から第１列，第８行の画素の画素電極３４０の電圧である。Ｖｐｘ(１,１)〜Ｖｐｘ(１,８)において、破線部は、ｐ型ＭＯＳ−ＴＦＴ３３１が非導通状態で、画素電極の電圧が保持されている状態を示す。
【０１１３】
選択期間ｔ１において、ＶＬＣＤ＝Ｖａ，ＶＸ(１)＝４Ｖ，ＣＬＫ＝１２Ｖである。ＶＹ(１)〜ＶＹ(４)＝ＶＹＭＡＸ＝２０Ｖであるので、Ｖｉｎ(１,１)〜Ｖｉｎ(１,４)＝(４＋２０)／２＝１２Ｖで、すべて６Ｖ以上であるため、ｐ型ＭＯＳ−ＴＦＴ３３１は、導通状態になり、画素電極３４０には、液晶駆動電圧ＶＬＣＤ＝Ｖａが書き込まれ、Ｖｐｘ(１,１)＝Ｖｐｘ(１,２)＝Ｖｐｘ(１,３)＝Ｖｐｘ(１,４)＝Ｖａとなる。ＶＹ(５)〜ＶＹ(８)＝ＶＹＭＩＮ＝０Ｖであるので、Ｖｉｎ(１,５)〜Ｖｉｎ(１,８)＝(４＋０)／２＝２Ｖで、すべて４Ｖ以下であるため、ｐ型ＭＯＳ−ＴＦＴ３３１は、非導通状態になり、画素電極３４０の電位Ｖｐｘ(１,５)〜Ｖｐｘ(１,８)は、変化せずに保持される。
【０１１４】
続く選択期間ｔ２において、ＶＬＣＤ＝Ｖｂ，ＶＸ(１)＝０Ｖ，ＣＬＫ＝１２Ｖである。ＶＹ(１)＝４Ｖ，ＶＹ(２)＝８Ｖ，ＶＹ(３)＝１２Ｖ，ＶＹ(４)＝１６Ｖであるので、Ｖｉｎ＝(ＶＸ＋ＶＹ)／２より、Ｖｉｎ(１,１)＝２Ｖ，Ｖｉｎ(１,２)＝４Ｖ，Ｖｉｎ(１,３)＝６Ｖ，Ｖｉｎ(１,４)＝８Ｖとなる。Ｖｉｎが６Ｖ以上の画素のｐ型ＭＯＳ−ＴＦＴ３３１は、導通状態になり、画素電極３４０には、液晶駆動電圧ＶＬＣＤ＝Ｖｂが書き込まれるため、Ｖｐｘ(１,３)＝Ｖｐｘ(１,４)＝Ｖｂとなる。
【０１１５】
Ｖｉｎが４Ｖ以下の画素のｐ型ＭＯＳ−ＴＦＴ３３１は、非導通状態になり、画素電極３４０には、期間ｔ１で書き込まれた液晶駆動電圧Ｖａが保持されるため、Ｖｐｘ(１,１)＝Ｖｐｘ(１,２)＝Ｖａとなる。ＶＹ(５)〜ＶＹ(８)＝ＶＹＭＡＸ＝２０Ｖであるので、Ｖｉｎ(１,５)〜Ｖｉｎ(１,８)＝(０＋２０)／２＝１０Ｖで、すべて６Ｖ以上であるため、ｐ型ＭＯＳ−ＴＦ３１３１は、導通状態になり、画素電極３４０には、液晶駆動電圧ＶＬＣＤ＝Ｖｂが書き込まれ、Ｖｐｘ(１,５)＝Ｖｐｘ(１,６)＝Ｖｐｘ(１,７)＝Ｖｐｘ(１,８)＝Ｖｂとなる。
【０１１６】
続く選択期間ｔ３において、ＶＬＣＤ＝Ｖｃ，ＶＸ(１)＝−４Ｖ，ＣＬＫ＝１２Ｖである。ＶＹ(１)＝ＶＹ(２)＝ＶＹ(３)＝ＶＹ(４)＝ＶＹＭＩＮ＝０Ｖであるので、Ｖｉｎ＝(ＶＸ＋ＶＹ)／２より、Ｖｉｎ(１,１)＝Ｖｉｎ(１,２)＝Ｖｉｎ(１,３)＝Ｖｉｎ(１,４)＝−２Ｖとなる。Ｖｉｎが４Ｖ以下であるので、画素のｐ型ＭＯＳ−ＴＦＴ３３１は、非導通状態になり、画素電極３４０の電圧は、保持され、Ｖｐｘ(１,１)＝Ｖｐｘ(１,２)＝Ｖａ、Ｖｐｘ(１,３)＝Ｖｐｘ(１,４)＝Ｖｂである。ＶＹ(５)＝４Ｖ，ＶＹ(６)＝８Ｖ，ＶＹ(７)＝１２Ｖ，ＶＹ(８)＝１６Ｖであるので、Ｖｉｎ＝(ＶＸ＋ＶＹ)／２より、Ｖｉｎ(１,５)＝０Ｖ，Ｖｉｎ(１,６)＝２Ｖ，Ｖｉｎ(１,７)＝４Ｖ，Ｖｉｎ(１,８)＝６Ｖとなる。
【０１１７】
Ｖｉｎが６Ｖ以上の画素のｐ型ＭＯＳ−ＴＦＴ３３１は、導通状態になり、画素電極３４０には、液晶駆動電圧ＶＬＣＤ＝Ｖｂが書き込まれるため、Ｖｐｘ(１,８)＝Ｖｃとなる。Ｖｉｎが４Ｖ以下の画素のｐ型ＭＯＳ−ＴＦＴ３３１は、非導通状態になり、画素電極３４０には、期間ｔ２で書き込まれた液晶駆動電圧Ｖｂが保持されるため、Ｖｐｘ(１,５)＝Ｖｐｘ(１,６)＝Ｖｐｘ(１,７)＝Ｖｐｘ(１,８)＝Ｖｂとなる。
【０１１８】
以上の処理を繰り返して、順次第９行〜第１２行のブロック、第１３行から第１６行のブロックの画素の画素電極３４０にｎ階調近似演算回路３１０で生成したｎ階調近似画像信号に応じた液晶駆動電圧ＶＬＣＤを書き込んでいく。
【０１１９】
すべての画素電極の書き込みを終えた後、Ｒｅｓｅｔ期間を設け、この期間にＸＹ演算回路の出力端子をリセットし、安定に動作させる。Ｒｅｓｅｔ期間において、すべてのＶＸ＝ＶＹ＝４Ｖとし、ＣＬＫ＝０Ｖにする。このとき、ｐ型ＭＯＳ−ＴＦＴ３１３は、導通状態となり、出力端子の電圧は、ＶＸおよびＶＹと等しい電圧４Ｖとなる。このような機構を設けることによって、何らかの原因により、フローティングである出力端子に不要な電荷が貯まっても、キャンセルでき、安定な動作を得ることができる。
【０１２０】
以上の動作を１フレーム期間内に終え、このフレーム期間を繰り返し、画像を表示する。
【０１２１】
このように、２回の選択期間で４行からなる１ブロックの画素の画素電極に液晶駆動電圧を書き込むことが可能であり、４行を４回の選択期間で書き込む場合に比べ、選択期間の回数は、半分になる。
１フレーム期間が同じ場合には、本実施形態を用いると、選択期間の長さを２倍にできる。さらに、本実施形態の場合は、第２の選択期間と、次の４行からなるブロックの第１の選択期間とが同じであるため、さらに選択時間は、２倍になり、合計４倍の選択時間を確保できる。
上述したように、本実施形態による画像表示システムによれば、表示制御装置２００で生成された圧縮データをデータ転送装置２１１を介して表示装置２１２に転送するに際して、フレームレートに合わせてデータの圧縮率を変化させることで、データ量の増加に対して、データ転送の負荷の増大を抑制することができる。具体的には、フレームレートの増加に合わせてデータ圧縮率を大きくすることで、画素数とフレームレートの相反する条件を緩和することができる。
ところで、表示制御装置２００で生成された圧縮データをデータ転送装置２１１を介して表示装置２１２に転送するに際しては、以下のことを考慮する必要がある。
【０１２２】
すなわち、表示装置２１２には、画面サイズ、画素数、色（螢光体、色フィルタなど）などの装置に備わった固定的な特性と、表示装置自体のフレームレートのように上限と下限で表される可変特性がある。ここで、実際に表示するフレームレートは入力する表示データに同期して設定され、一般的に高い程ちらつきが少なくなり画質向上に寄与する。
【０１２３】
一方、表示制御装置２００の機器能力しては、メモリ容量、データ生成能力（＝設定可能なフレームレート範囲）、色信号形式などがある。
【０１２４】
また、表示制御装置２００と表示装置２１２とを一体化した製品もあるが、別々の装置を任意に組み替える場合もある。またソフトあるいはスイッチなどによって装置性能を切替られる場合がある。さらに、表示するためのデータ自体について、信号処理によって特性を変換することができる。例えば、一般的な画像処理ソフトウエアでは、拡大縮小、色変換、ガンマ特性、エッジ強調、平均化など多くの処理項目が用意されており、これらの設定によっても画質が変化する。
上記のように、画像表示に影響を与える多くの要因が存在することから、装置全体の動作を管理する手段を用意して、この管理手段が装置全体の機器構成に関する情報を収集して、破綻のない動作を行わせることが望ましい。さらに、破綻のない範囲において、なるべく利用者に使いやすく見やすい条件を設定することが望ましい。
例えば、図１８に示すように、機器間の能力を交換するネゴシエーション手順を設定する必要がある。表示制御装置２００と表示装置２１２とが信号線で接続されている装置構成を例に取れば、操作者による電源オン、リセットボタンの押し下げ、装置特性の測定結果、環境条件の測定結果あるいいは操作者による設定条件の変更などをトリガーにして、機器間の能力のネゴシエーション手順を実行することができる。
また、表示装置２１２によっては経時変化あるいは環境条件などによって画質が変動することもあり、これらの条件を機器能力としてフィードバックする手段を用意し、画質の安定化を実現することもできる。これらの機器能力に基づいて、管理手段で動作条件を設定することができる。
【０１２５】
例えば、表示制御装置２００、表示装置２１２およびデータ転送装置２１１の機器能力に着目した場合、圧縮データ形式の設定パラメータは、図３に示すように、フレームレート、ブロックサイズ、近似色数、領域信号、クロックがあり、これらを基に圧縮データ生成制御信号が生成される。
【０１２６】
例えば、ＶＧＡ画面（６４０×４８０画素）、ＲＧＢ各画素８ビット信号を表示するデータ量は、９２１６００バイト（＝６４０×４８０×３）となる。ここで、表示装置自体のフレームレートの上限ｆｕｐが６０フレーム／秒、データ転送装置２１１の能力が４０Ｍバイト／秒であったとする場合には、データ転送装置２１１が制約条件となり、表示できるのは４３．４フレーム／秒（＝４０Ｍバイト／９２１６００バイト）となる。
【０１２７】
圧縮率を３分の１に定めた圧縮データ形式でデータ転送をする場合には、データ転送装置２１１は制約条件とはならず、表示装置２１２のフレームレートの条件ｆｕｐ（６０フレーム／秒）が制約となる。ここで、圧縮率を表示データ量とデータ転送能力との比率を１．３８２４（＝６４０×４８０×３×６０／４０Ｍバイト）に設定するならば、データ転送装置２１１と表示装置２１２の両者の能力を最大限に発揮できることになる。ただし、平均的な圧縮率が上記数値であっても、画像内容で変動するような圧縮方式、例えば、ＭＰＥＧなどでは、表示に支障をもたらす場合がでてくる。
【０１２８】
これに対して、本発明においては、絵柄に依存しない圧縮率を設定できる圧縮データ形式を利用することで、上記のような機器能力に基づくパラメータ設定を行うことができ、画質の向上を実現できる。なお、実際には、上記数値例のような圧縮率を正確に設定することが困難な場合には、例えば、設定パラメータと圧縮率との対応表を予め用意しておき、条件に近い設定値を選択することができる。
【０１２９】
表示制御装置２００から表示装置２１２へ転送するデータは、上記ネゴシエーション手順を行うための機器能力データ、転送するデータ内容を示すヘッダ情報、このヘッダ情報に基づく表示データなどの組合わせで実現できる。
【０１３０】
例えば、表示装置２１２の機器能力は図１９に示すような項目から構成できる。また、図２０に示すように、ヘッダ情報と表示データとを一体化することもできる。
【０１３１】
前記実施形態においては、画像表示システムについて述べたが、表示制御装置２００とプロセッサ２１０を情報処理装置の制御装置として用い、プロセッサ２１０によって画像情報を生成し、表示制御装置２００の圧縮データ生成部２００において、フレームレートおよび画像情報に基づいて圧縮データを生成し、管理部２０１とアドレス生成部２０４からなるコントローラにおいて、圧縮データ生成部にフレームレート情報を出力するとともに、フレームレートに応じて圧縮データを圧縮データメモリ２０３から画像表示装置（表示装置２１２）に出力させる情報処理装置を構成することもできる。
本実施形態においても、フレームレートに合わせてデータの圧縮率を変化させることで、データ量の増加に対して、データ転送の負荷の増大を抑制することができる。具体的には、フレームレートの増加に合わせてデータ圧縮率を大きくすることで、画素数とフレームレートの相反する条件を緩和することができる。
【０１３２】
また、表示制御装置２００をテレビ受像機の制御装置として用いることもできる。この場合、テレビ受像機の制御装置として、画像情報（テレビジョン放送による画像情報）を受信する受信部と、受信部が受信した画像情報およびフレームレートに基づいて圧縮データを生成する圧縮データ生成部２０２と、圧縮データ生成部にフレームレート情報を出力するとともに、フレームレートに応じて圧縮データを圧縮データメモリ２０３から画像表示装置（ＣＲＴ）へ出力させるコントローラ（管理部２０１とアドレス生成部２０４）とから構成することができる。
本実施形態においても、フレームレートに合わせてデータの圧縮率を変化させることで、データ量の増加に対して、データ転送の負荷の増大を抑制することができる。具体的には、フレームレートの増加に合わせてデータ圧縮率を大きくすることで、画素数とフレームレートの相反する条件を緩和することができる。
また、表示制御装置２００を送信機に適用するに際しては、図２１に示すように、画像情報を送信する送信機に適用することができる。この送信機は、画像情報を生成する画像情報生成部としてのプロセッサ２１０と、画像情報および設定された送信速度に応じて圧縮データを生成する圧縮データ生成２０２と、圧縮データを送信する送信部２１４とから構成することができる。この場合、送信速度として、伝送路におけるビットレートが、例えば、２５０ｋビット／秒に設定されていたときに、プロセッサ２１０のデータ生成能力が１Ｍビット／秒に設定されていたときには、圧縮データ生成部２０２において、送信速度に合わせて圧縮率を変化させるために、圧縮率１／４でデータを圧縮することで、データ量の増加に対して、データ転送の負荷の増加を抑制することができる。
本実施形態においても、フレームレートに合わせてデータの圧縮率を変化させることで、データ量の増加に対して、データ転送の負荷の増大を抑制することができる。具体的には、フレームレートの増加に合わせてデータ圧縮率を大きくすることで、画素数とフレームレートの相反する条件を緩和することができる。
また、表示制御装置２００を画像配信システムに適用するに際しては、図２２に示すように、画像情報を生成するプロセッサ（画像情報生成手段）２１０と、ユーザからの配信要求、ユーザの有する画像表示装置（表示装置２１２）についての情報および送信装置２１６に設定された送信速度に応じ、画像情報を圧縮する圧縮データ生成装置（圧縮手段）２１８と、圧縮データ生成装置２１８の生成による、圧縮された画像情報を送信する送信装置（送信手段）２１６と、ユーザからの配信要求、ユーザが有する画像表示装置２１２についての情報を通信回線（電気通信回線および光通信回線を含む）を通じて記録するとともに画像情報の送信速度を記録媒体にそれぞれ記録する記録手段としての記録装置２２０と、記録装置２２０の記録媒体に記録された配信要求または画像表示装置２１２の情報を処理し、この処理結果に対応した課金を行う課金手段としての課金装置２２２から構成することができる。
本実施形態においても、フレームレートに合わせてデータの圧縮率を変化させることで、データ量の増加に対して、データ転送の負荷の増大を抑制することができる。具体的には、フレームレートの増加に合わせてデータ圧縮率を大きくすることで、画素数とフレームレートの相反する条件を緩和することができる。
【０１３３】
【発明の効果】
以上説明したように、本発明によれば、フレームレートに合わせてデータの圧縮率を変化させるようにしているため、データ量の増加に対して、データ転送の負荷の増大を抑制することができる。
【図面の簡単な説明】
【図１】（ａ）本発明の第１実施形態を示す画像表示システムのブロック構成図、（ｂ）画像表示システムの他の実施形態を示すブロック構成図である。
【図２】表示制御装置のブロック構成図である。
【図３】アドレス生成制御信号と圧縮データ生成制御信号の構成を説明するための図である。
【図４】図面構成と画素ブロックとの関係を説明するための図である。
【図５】圧縮率設定における表示装置と表示データとの関係を説明するための図である。
【図６】圧縮データの転送方法を説明するための図である。
【図７】圧縮データの生成方法を説明するための図である。
【図８】本発明に係る表示装置の全体構成を示すブロック図である。
【図９】図８の実施形態におけるフレームごとの画素への書き込み状況を説明するために表示エリアの一部を拡大して示す図である。
【図１０】本発明に係る像域分離表示を実現するための画素回路構成の実施形態を示す回路図である。
【図１１】本発明に係る像域分離表示をするために、各配線に印加する駆動電圧波形の一例を示すタイムチャートである。
【図１２】本発明に係る表示装置の他の実施形態の全体構成を示すブロック図である。
【図１３】図１２の画素部３００の一例を示す回路図である。
【図１４】図１２の画素部３００の詳細な回路構成の一例を示す回路図である。
【図１５】図１４の信号比較器の動作を説明する図である。
【図１６】図１２の表示装置の制御動作を説明する図である。
【図１７】図１２の表示装置の制御動作を説明するタイミングチャートである。
【図１８】機器能力のネゴシエーション手順を説明するための図である。
【図１９】機器能力のネゴシエーションを説明するための図である。
【図２０】データ転送のデータ構造を説明するための図である。
【図２１】本発明を送信機に適用したときのブロック構成図である。
【図２２】本発明を画像配信システムに適用したときのブロック構成図である。
【符号の説明】
２００ 表示制御装置
２０１ 管理部
２０２ 圧縮データ生成部
２０３ 圧縮データメモリ
２０４ アドレス生成部
２１０ プロセッサ
２１１ データ転送装置
２１２ 表示装置
Claims (12)
- 画像情報に従った画像を表示する画像表示装置と、
圧縮データを生成する圧縮データ生成部と、
前記圧縮データを保持する圧縮データメモリと、
前記圧縮データメモリに保持される圧縮データを前記画像表示装置に出力させるコントローラとを有し、
前記圧縮データ生成部は、前記画像表示装置のフレームレートに合わせて圧縮率を設定し、所定のフレームレートにおいて常に一定の圧縮率である画像表示システム。 - 請求項１に記載の画像表示システムにおいて、
前記圧縮データ生成部は、前記画像表示装置のフレームレートの増加に合わせて圧縮率を大きく設定することを特徴とする画像表示システム。 - 請求項１または２に記載の画像表示システムにおいて、
前記コントローラは、前記フレームレート情報に応じて前記圧縮データを前記圧縮データメモリから前記画像表示装置に出力することを特徴とする画像表示システム。 - 請求項１ないし３のいずれか一項に記載の画像表示システムにおいて、
前記圧縮データ生成部は、入力画像を複数の画素から構成されるブロックに分割し、ブロック単位の圧縮処理手順を実行することを特徴とする画像表示システム。 - 画像情報に従った画像を表示する画像表示装置と、前記画像表示装置に画像情報を出力する制御装置とを有する情報処理装置において、
前記制御装置は、
画像情報を生成する画像情報生成手段と、
前記生成した画像情報の圧縮データを生成する圧縮データ生成部と、
前記圧縮データを保持する圧縮データメモリと、
前記圧縮データメモリに保持される圧縮データを前記画像表示装置に出力させるコントローラとを有し、
前記圧縮データ生成部は、前記画像表示装置のフレームレートに合わせて圧縮率を設定し、所定のフレームレートにおいて常に一定の圧縮率であることを特徴とする情報処理装置。 - 画像情報に従った画像を表示する画像表示装置と、前記画像表示装置に画像情報を出力する制御装置とを有する情報処理装置において、
前記制御装置は、
画像情報を受信する受信部と、
前記受信した画像情報の圧縮データを生成する圧縮データ生成部と、
前記圧縮データを保持する圧縮データメモリと、
前記圧縮データメモリに保持される圧縮データを前記画像表示装置に出力させるコントローラとを有し、
前記圧縮データ生成部は、前記画像表示装置のフレームレートに合わせて圧縮率を設定し、所定のフレームレートにおいて常に一定の圧縮率である情報処理装置。 - 請求項５または６に記載の情報処理装置において、
前記圧縮データ生成部は、前記画像表示装置のフレームレートの増加に合わせて圧縮率を大きく設定することを特徴とする情報処理装置。 - 請求項５または６に記載の情報処理装置において、
前記コントローラは、前記フレームレート情報に応じて前記圧縮データを前記圧縮データメモリから前記画像表示装置に出力することを特徴とする情報処理装置。 - 請求項５または６に記載の情報処理装置において、
前記圧縮データ生成部は、入力画像を複数の画素から構成されるブロックに分割し、ブロック単位の圧縮処理手順を実行することを特徴とする情報処理装置。 - 画像情報を生成する画像情報生成手段と、
前記生成した画像情報の圧縮データを生成する圧縮データ生成部と、
前記圧縮データを保持する圧縮データメモリと、
前記圧縮データメモリに保持される圧縮データを送信する送信部とを有し、
前記圧縮データ生成部は、前記送信部の送信速度に合わせて圧縮率を設定し、所定の送信速度において常に一定の圧縮率である送信機。 - 請求項１０に記載の送信機において、
前記圧縮データ生成部は、前記画像表示装置の送信速度の増加に合わせて圧縮率を大きく設定することを特徴とする送信機。 - 請求項１０または１１に記載の送信機において、
前記圧縮データ生成部は、入力画像を複数の画素から構成されるブロックに分割し、ブロック単位の圧縮処理手順を実行することを特徴とする送信機。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001053539A JP3852024B2 (ja) | 2001-02-28 | 2001-02-28 | 画像表示システム |
| EP20010120622 EP1237144A2 (en) | 2001-02-28 | 2001-08-29 | Image display system |
| TW90121476A TW529015B (en) | 2001-02-28 | 2001-08-30 | Image display system |
| US09/942,799 US6784891B2 (en) | 2001-02-28 | 2001-08-31 | Image display system |
| KR10-2001-0053295A KR100427734B1 (ko) | 2001-02-28 | 2001-08-31 | 화상 표시 시스템 |
| US10/916,454 US6992676B2 (en) | 2001-02-28 | 2004-08-12 | Image display system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001053539A JP3852024B2 (ja) | 2001-02-28 | 2001-02-28 | 画像表示システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002262243A JP2002262243A (ja) | 2002-09-13 |
| JP3852024B2 true JP3852024B2 (ja) | 2006-11-29 |
Family
ID=18913990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001053539A Expired - Lifetime JP3852024B2 (ja) | 2001-02-28 | 2001-02-28 | 画像表示システム |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6784891B2 (ja) |
| EP (1) | EP1237144A2 (ja) |
| JP (1) | JP3852024B2 (ja) |
| KR (1) | KR100427734B1 (ja) |
| TW (1) | TW529015B (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100380958C (zh) * | 2002-11-15 | 2008-04-09 | 索尼株式会社 | 发送装置、发送方法、再现装置、再现方法 |
| JP4151422B2 (ja) * | 2003-01-23 | 2008-09-17 | セイコーエプソン株式会社 | 画像生成装置、画像生成方法および画像生成プログラム |
| JP2004357154A (ja) * | 2003-05-30 | 2004-12-16 | Minolta Co Ltd | データ処理装置 |
| JP4416611B2 (ja) * | 2003-10-01 | 2010-02-17 | キヤノン株式会社 | 画像処理方法、画像処理装置 |
| US7650036B2 (en) * | 2003-10-16 | 2010-01-19 | Sharp Laboratories Of America, Inc. | System and method for three-dimensional video coding |
| KR100997978B1 (ko) * | 2004-02-25 | 2010-12-02 | 삼성전자주식회사 | 액정 표시 장치 |
| JP2005300948A (ja) * | 2004-04-13 | 2005-10-27 | Hitachi Displays Ltd | 表示装置及びその駆動方法 |
| US7184063B2 (en) * | 2004-09-01 | 2007-02-27 | Microsoft Corporation | Adaptive color schemes |
| US7692642B2 (en) | 2004-12-30 | 2010-04-06 | Intel Corporation | Method and apparatus for controlling display refresh |
| JP4626473B2 (ja) * | 2005-10-12 | 2011-02-09 | セイコーエプソン株式会社 | 画像処理装置、画像出力装置および方法 |
| US8055077B2 (en) * | 2005-12-02 | 2011-11-08 | Tektronix, Inc. | R/T display compression preserving intensity information |
| US8130226B2 (en) * | 2006-08-04 | 2012-03-06 | Apple Inc. | Framework for graphics animation and compositing operations |
| US9019300B2 (en) | 2006-08-04 | 2015-04-28 | Apple Inc. | Framework for graphics animation and compositing operations |
| US8878833B2 (en) * | 2006-08-16 | 2014-11-04 | Barco, Inc. | Systems, methods, and apparatus for recording of graphical display |
| US8234392B2 (en) | 2006-11-17 | 2012-07-31 | Apple Inc. | Methods and apparatuses for providing a hardware accelerated web engine |
| JP4692471B2 (ja) * | 2006-11-20 | 2011-06-01 | パナソニック電工株式会社 | 画像転送装置 |
| KR20090008045A (ko) * | 2007-07-16 | 2009-01-21 | 삼성전자주식회사 | 디스플레이장치, 호스트 장치 및 그 제어방법 |
| TWI400681B (zh) * | 2008-04-18 | 2013-07-01 | Innolux Corp | 液晶顯示面板驅動電路及其驅動方法 |
| US8264587B2 (en) * | 2009-01-15 | 2012-09-11 | Nokia Corporation | Increasing frame rate for imaging |
| JP5535546B2 (ja) | 2009-08-10 | 2014-07-02 | ルネサスエレクトロニクス株式会社 | 表示装置及びドライバ |
| US8718322B2 (en) * | 2010-09-28 | 2014-05-06 | Qualcomm Innovation Center, Inc. | Image recognition based upon a broadcast signature |
| WO2012132624A1 (ja) * | 2011-03-29 | 2012-10-04 | ルネサスエレクトロニクス株式会社 | 表示装置及び表示装置制御回路 |
| JP5845663B2 (ja) | 2011-07-04 | 2016-01-20 | セイコーエプソン株式会社 | 画像処理装置、画像表示装置及びプロジェクター |
| JP5966444B2 (ja) | 2012-03-01 | 2016-08-10 | セイコーエプソン株式会社 | 電気光学装置の制御装置、電気光学装置の制御方法、電気光学装置及び電子機器 |
| JP5958003B2 (ja) * | 2012-03-23 | 2016-07-27 | セイコーエプソン株式会社 | 表示装置の制御装置、表示装置の制御方法、表示装置及び電子機器 |
| JP6082186B2 (ja) * | 2012-03-23 | 2017-02-15 | セイコーエプソン株式会社 | 表示装置の制御装置、表示装置の制御方法、表示装置及び電子機器 |
| JP6114530B2 (ja) | 2012-10-16 | 2017-04-12 | ルネサスエレクトロニクス株式会社 | 表示装置及び表示デバイスドライバ |
| US9332216B2 (en) | 2014-03-12 | 2016-05-03 | Sony Computer Entertainment America, LLC | Video frame rate compensation through adjustment of vertical blanking |
| CN105159638B (zh) | 2015-08-06 | 2019-06-04 | 京东方科技集团股份有限公司 | 一种数据传输方法、数据传输系统和便携式显示装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4979041A (en) * | 1988-01-28 | 1990-12-18 | Massachusetts Institute Of Technology | High definition television system |
| KR960001544B1 (ko) * | 1988-06-17 | 1996-02-01 | 삼성전자주식회사 | 픽츄어 인 픽츄어 텔리비젼을 이용한 영상화면 인쇄장치 |
| JPH05344357A (ja) * | 1992-06-09 | 1993-12-24 | Nippon Avionics Co Ltd | 画像圧縮伸張装置 |
| US5612732A (en) * | 1993-03-31 | 1997-03-18 | Casio Computer Co., Ltd. | Portable compact imaging and displaying apparatus with rotatable camera |
| JP3427454B2 (ja) * | 1993-12-21 | 2003-07-14 | 株式会社ニコン | スチルカメラ |
| JPH08223570A (ja) * | 1995-02-17 | 1996-08-30 | Canon Inc | 画像伝送装置 |
| JPH09247654A (ja) * | 1996-03-07 | 1997-09-19 | Fujitsu General Ltd | 監視カメラシステム |
| JPH102001A (ja) | 1996-06-15 | 1998-01-06 | Okajima Kogyo Kk | グレーチング |
| US6337928B1 (en) * | 1996-08-26 | 2002-01-08 | Canon Kabushiki Kaisha | Image transmission apparatus and method therefor |
| US5953074A (en) * | 1996-11-18 | 1999-09-14 | Sage, Inc. | Video adapter circuit for detection of analog video scanning formats |
| KR100256646B1 (ko) * | 1997-11-25 | 2000-05-15 | 전주범 | 영상 부호화 시스템의 압축율 자동-변환 장치 |
-
2001
- 2001-02-28 JP JP2001053539A patent/JP3852024B2/ja not_active Expired - Lifetime
- 2001-08-29 EP EP20010120622 patent/EP1237144A2/en not_active Withdrawn
- 2001-08-30 TW TW90121476A patent/TW529015B/zh not_active IP Right Cessation
- 2001-08-31 US US09/942,799 patent/US6784891B2/en not_active Expired - Lifetime
- 2001-08-31 KR KR10-2001-0053295A patent/KR100427734B1/ko active IP Right Grant
-
2004
- 2004-08-12 US US10/916,454 patent/US6992676B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6992676B2 (en) | 2006-01-31 |
| JP2002262243A (ja) | 2002-09-13 |
| US20050012754A1 (en) | 2005-01-20 |
| US6784891B2 (en) | 2004-08-31 |
| KR100427734B1 (ko) | 2004-04-30 |
| EP1237144A2 (en) | 2002-09-04 |
| US20020118183A1 (en) | 2002-08-29 |
| TW529015B (en) | 2003-04-21 |
| KR20020070759A (ko) | 2002-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3852024B2 (ja) | 画像表示システム | |
| US7084850B2 (en) | Image display system and image information transmission method | |
| US6977636B2 (en) | Liquid crystal display device driving method | |
| JP4471444B2 (ja) | 液晶表示装置ならびにこれを備えた携帯電話機および携帯情報端末機器 | |
| KR0145648B1 (ko) | 액정 표시장치 | |
| US20020084970A1 (en) | Liquid crystal display device, driving circuit, driving method, and electronic apparatus | |
| US20040207649A1 (en) | Black image insertion method and apparatus for display | |
| JP3809573B2 (ja) | 表示装置 | |
| US20120081343A1 (en) | Display Array of Display Panel | |
| JP3859514B2 (ja) | サブサンプリングされたｙ／ｃカラー信号によるフラットパネル駆動 | |
| JPH09114421A (ja) | カラー液晶表示装置 | |
| KR100492832B1 (ko) | 표시 장치 | |
| US10726815B2 (en) | Image processing apparatus, display panel and display apparatus | |
| CN100397465C (zh) | 液晶显示器件的驱动方法和驱动装置 | |
| US7821482B2 (en) | Active matrix display | |
| KR100914201B1 (ko) | 액정표시장치 및 그 구동방법 | |
| US20100033496A1 (en) | Methods and Storing Colour Pixel Data and Driving a Display, Means for Preforming Such Methods, and Display Apparatus Using the Same | |
| US20080278423A1 (en) | Driving method to improve response time of twistred nematic and super twisted nematic LCDs without increasing GRAM | |
| JP3873139B2 (ja) | 表示装置 | |
| EP1656659A1 (en) | Active matrix display devices | |
| EP1501071B1 (en) | Black image insertion method and apparatus for display | |
| JPH03245686A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031121 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060612 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060612 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060801 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060822 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3852024 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090915 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110915 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120915 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120915 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130915 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |