JP2661325B2 - 液晶表示装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は液晶表示装置においてカーソル表示を同時に
行う、液晶表示装置に関する。

従来の技術 近年、コンピュータを中心とする情報機器分野におい
て大画面で薄型の液晶表示装置の需要が高まっており、
その制御方法に関する技術は重要なものになりつつあ
る。しかし、単純マトリクス方式の液晶表示パネルは応
答速度が遅いためカーソルを移動させながら表示すると
カーソルが見えなくなることがあった。

以下に従来の液晶表示装置について説明する。

第６図は従来の液晶表示装置の構成を示すブロック図
を示すものである。第６図に示すように構成として、１
は中央演算処理装置（以降CPUと記す）、２は液晶パネ
ル、３は記憶手段であるVRAM（以降VRAMと記す）、４は
従来の液晶表示装置、５はVRAM3から表示データを読み
だすVRAMアドレス発生部、６はCPU1からデータ設定がで
き、カーソルを表示するアドレスを記憶しておくカーソ
ルアドレスレジスタ、７はVRAMアドレス発生部５から出
力されるアドレスとカーソルアドレスレジスタ６のデー
タを比較し、一致すれば一致信号を発生する比較回路、
８はVRAM3から読みだされた表示データと、比較回路７
から発生した一致信号を合成し液晶表示データとする表
示合成回路である。

以上のような要素で構成された液晶表示装置について
以下その構成要素の関連動作を説明する。

VRAM3にはカーソル以外の表示データがあらかじめCPU
1などによって書き込まれており、VRAMアドレス発生部
５はVRAM3に対して読みだしアドレスを発生し、表示デ
ータを順次読みだし続けている。この動作によって液晶
パネル２には常にカーソル以外の表示データが表示され
ている。

カーソルを表示させる場合、CPU1はカーソルを表示す
るVRAM3上のアドレスをカーソルアドレスレジスタ６に
書き込む。比較回路７はVRAMアドレス発生部５から発生
するアドレス信号とカーソルアドレスレジスタ６のアド
レス信号を常時比較しており、一致すれば比較回路７か
ら一致信号が発生する。この一致信号はそのままカーソ
ル表示データとして利用する。そのためにはVRAM3から
読みだした表示データと、比較回路７からのカーソル表
示データを合成する必要があるため表示合成８で合成を
行い最終表示データとして液晶パネル２にデータを転送
する。

カーソルを移動させる場合、CPU1からカーソルアドレ
スレジスタ６に移動先のVRAMアドレスを書き込むことで
比較回路７から発生する一致信号の出力タイミングが変
わり、カーソル表示位置が変化する。

発明が解決しようとする課題 しかしながら上記従来の構成では、カーソル移動速度
を上げた場合、比較回路７から発生するカーソル表示デ
ータは直ちに変化するため応答速度の遅い液晶パネル２
はカーソルを表示させることが困難になり、移動先のカ
ーソル表示がされる前につぎの位置へ移動することにな
り表示画面からカーソルが消滅してしまうという課題を
有していた。

以上は従来の文字フォントにもとづくキャラクタディ
スプレイとして液晶表示装置が用いられた構成について
説明したが、一般の映像表示用に液晶表示装置が用いら
れ、カーソル表示が必要な場合はカーソルの表示手段が
映像表示と同じ扱いで表示される点では異なるが、カー
ソル移動による上記課題は同様であることは言うまでも
ない。

本発明は上記従来の課題に留意しカーソルの移動速都
を上げてもカーソルの表示を消滅させないで確実に認識
できる液晶表示装置を提供することを目的としている。

課題を解決するための手段 本発明の上記目的を達成するために、カーソル表示を
現在表示したい位置のカーソル表示と移動する前にカー
ソルが存在した位置に移動後も一定時間だけカーソル表
示を残すカーソル表示を同時に行うものであり、連続的
にカーソルが移動する場合、新しいカーソル表示位置が
設けらるごとに、その前にカーソル表示がされていた位
置でのカーソル表示が順次一定時間だけ表示信号が継続
された後、表示が停止される液晶表示装置である。

構成としては、第１の発明として表示データを記憶す
る第１の記憶手段と、カーソル表示データを記憶する第
２の記憶手段と、この第1,第２の記憶手段からデータを
読み出すために表示アドレスを発生するアドレス発生手
段と、このアドレス発生手段のアドレス出力にしたがい
表示データとカーソルを表示する表示手段を具備し、第
２の記憶手段が、カーソル移動にともない移動先の新し
いカーソル表示データが記憶されるとともに、このカー
ソルが移動する前にカーソルが存在していた位置に継続
して一定時間だけカーソル表示を行うための記憶がなさ
れるカーソル表示制御手段を有する液晶表示装置であ
る。

第２の発明として、第１の発明と同様の第１の記憶手
段と、第１の記憶手段の表示データを読み出すために表
示アドレスを発生するアドレス発生手段と、カーソルを
表示するアドレスを記憶する第２の記憶手段と、アドレ
ス発生手段と第２の記憶手段の各々の出力のアドレスを
比較し、一致したとき一致信号を出力する比較手段と、
この一致信号と第１の記憶手段からの読み出しデータを
合成して表示する表示手段とを具備し、第２の記憶手段
には、カーソル移動にともない、移動先の新しいアドレ
スが記憶されるとともに、このカーソルが移動する前に
カーソルが存在したカーソルアドレスをそのまま一定時
間だけ継続して記憶されるカーソル表示制御手段を有す
る液晶表示装置である。

第３の発明として、第１および第２の発明に加えて、
カーソル移動後の、カーソルが移動する前に存在したカ
ーソル位置に継続して一定時間だけカーソル表示するカ
ーソル表示制御手段が、この一定時間の表示の輝度が定
常表示と異なる輝度表示が可能な輝度調整機能を有する
ものである。

第４の発明として、第２の発明の第２の記憶手段が、
複数個のカーソルアドレスレジスタから構成され、複数
個のカーソルアドレスの各々の出力が接続された比較手
段に相当する複数個の比較回路からなる液晶表示装置で
ある。

第５の発明として、第２の発明の第２の記憶手段が複
数個の直列接続されたシフトレジスタから構成され、ま
た比較手段が、シフトレジスタの各各に接続された比較
回路からなる液晶表示装置である。

第６の発明として、第４の発明に複数個のカーソルア
ドレスレジスタの出力を比較し、カーソル表示するタイ
ミングの時間差分を検出するカーソルアドレス比較回路
を付加し、このカーソルアドレス比較回路の出力が所定
の値以下の場合のみ、すなわちカーソル移動速度が速い
ときカーソル表示制御手段が動作する液晶表示装置であ
る。

第７の発明として、第４の発明の複数個の比較回路と
表示手段の間に各々接続されたゲートと、この複数のゲ
ートの各々に接続されたタイマにより制御される液晶表
示装置である。

作用 第１の発明は、カーソル表示データが記憶されている
第２の記憶手段への記憶が、カーソル移動を実施する場
合に、新しくカーソルを移動したい位置のカーソル表示
データを記憶することによりカーソル移動を行い、移動
する前にカーソルが存在した位置のカーソル表示データ
をすぐ消去するのではなく、一定時間だけ継続してカー
ソル表示を行うための記憶がなされるものである。その
ため、その一定時間だけ同時表示が行われる。このよう
にカーソル移動先のカーソル表示がなされると同時に、
その前にカーソルが存在していた位置のカーソル表示を
一定時間だけ継続表示してから、カーソル表示の停止を
行うものである。これにより、カーソル移動スピード
と、上記一定時間だけ継続表示する時間と、液晶表示遅
れ時間の関連からカーソル移動の際に残像として表示さ
れるので、カーソル移動軌跡が画かれることになる。

このカーソル表示と、第１の記憶手段にある表示デー
タが、アドレス発生手段によるアドレスにしたがい、合
成されて表示手段により表示される液晶表示装置であ
る。

第２の発明は、キャラクタディスプレイとして文字フ
ォントによる表示を行う場合であり、第２の記憶手段に
記憶されているカーソルアドレスと表示データのアドレ
スを発生するアドレス発生手段の出力のアドレスを比較
手段で比較し、アドレスが一致したときカーソル表示を
行うための一致信号を出力している。この一致信号と第
１の記憶手段からの読み出しデータを合成することによ
り、読み出しデータ表示とカーソル表示を同時に行うこ
とができるものである。このカーソルアドレスを記憶し
ている第２の記憶手段が、カーソルが移動する前にカー
ソルが存在していたカーソルアドレスを、そのまま一定
時間だけ継続して記憶されるものである。これにより第
１の発明同様に残像的なカーソル表示が行われ、カーソ
ル移動軌跡が画かれることになる。

第３の発明は、第１および第２の発明の残像的なカー
ソル表示の表示のされ方を調整できるものである。すな
わち、カーソルが移動後、移動前にカーソルが存在した
位置のカーソル表示を一定時間だけ行うわけであるが、
カーソルの移動スピードによっては、カーソルが複数個
同時に表示され、移動先の本来表示すべきカーソル位置
が見分けにくくなる場合がある。この場合に一定時間だ
け継続して残像的に表示するカーソル表示については、
たとえば表示輝度を半分にすれば、より残像的なカーソ
ル軌跡が画かれることになる。またカラー表示の場合は
ある色だけ輝度を変えると、残像表示的に残すカーソル
表示部だけ異なった色となり、本来のカーソル表示位置
と明確に区別することができる。

第４の発明は、複数のカーソルアドレスレジスタの各
々にカーソル１つ１つのアドレスが記憶されている。カ
ーソルが停止している場合は、全て同じアドレスが記憶
されている。カーソルが移動すると、第１のカーソルア
ドレスレジスタのアドレスはカーソルを移動すべき新し
いアドレスが記憶され、残りのカーソルアドレスレジス
タはカーソル移動前のアドレスが入ったままになってお
り、この２つのアドレスが同時に表示される。その後順
次カーソルが移動された場合は第１のカーソルアドレス
レジスタには移動すべき新しいアドレスに書き換えら
れ、そのときは第２のカーソルアドレスレジスタには、
その前に第１のカーソルアドレスレジスタに記憶されて
いたアドレスが書き込まれる。このように順次、複数の
カーソルアドレスレジスタは新しいアドレスに更新され
る。カーソルが停止したときは、現在のカーソル位置を
表わすアドレスを記憶している第１のカーソルアドレス
レジスタ以外のカーソルアドレスレジスタは、順次上記
現在のカーソル位置を表わすアドレスに一定時間をおい
て書き換えられることにより、停止した１つのカーソル
表示となる。

第５の発明は、第２の記憶手段が複数のシフトレジス
タで構成されているので、直列接続されたシフトレジス
タの第１のシフトレジスタに現在のカーソル位置のアド
レスが記憶され、順次第2,第３のシフトレジスタに転送
され、第４の発明と同様な動作が行われる。

第６の発明は、カーソルの移動スピードに相当するカ
ーソル表示のタイミングの時間差分をカーソルアドレス
比較回路で検出し、このカーソル移動スピードが上り、
ある位置での表示時間が短くなって、液晶の表示応答速
度が問題となるときに、初めてカーソル表示制御手段に
よる残像的なカーソル表示を行うものである。

第７の発明は、第４の発明の各カーソルアドレスレジ
スタで一定時間継続表示後、現在のカーソルアドレスに
書き換える際に、この一定時間を各カーソルアドレスレ
ジスタに接続されているタイマで、個々に設定できるも
のである。

実施例 以下本発明の第１の実施例について、図面を参照しな
がら説明する。

第１図は本発明の第１の実施例における液晶表示装置
の構成を示すブロック図を示すものである。

第１図に示すように、構成要素としては９は本発明の
第１の実施例における液晶表示装置、10はカーソルを表
示するVRAM3のアドレスを記憶しておく第１カーソルア
ドレスレジスタ、11はカーソルの残像を表示するVRAM3
のアドレスを記憶しておく第２のカーソルアドレスレジ
スタ、12は第２カーソルアドレスレジスタとは別のｎ番
目（ｎは正の整数）のカーソルの残像を表示するVRAM3
のアドレスを記憶しておく第ｎカーソルアドレスレジス
タ、13はVRAMアドレス発生部５と第１カーソルアドレス
レジスタ10の出力データを比較して、一致すれば一致信
号を発生する第１比較回路、14はVRAMアドレス発生部５
と第２カーソルアドレスレジスタ11の出力データを比較
して、一致すれば一致信号を発生する第２比較回路、15
はVRAMアドレス発生部５と第ｎカーソルアドレスレジス
タ12の出力データを比較して、一致すれば一致信号を発
生する第ｎ比較回路、16はVRAM3からの読みだしデータ
と、第１比較回路13、第２比較回路14、第ｎ比較回路15
からの一致信号をカーソル表示データとして合成する表
示合成回路である。

また１はCPU、２は液晶パネル、３はVRAM、５はVRAM
アドレス発生部でこれらは従来例のものと同じものであ
る。

この実施例は、第２の発明の第２の記憶手段が複数の
カーソルアドレスレジスタで構成されたものであり、こ
の第２の記憶手段のカーソル表示制御手段としては、こ
の複数のカーソルアドレスレジスタとCPU1とにより構成
されている。

以上のように構成された本発明の第１の実施例の動作
を説明する。VRAM3にはカーソル以外の表示データがあ
らかじめCPUなどによって書き込まれており、VRAMアド
レス発生部５はVRAM3に対して読みだしアドレスを発生
し、表示データを順次読みだし続けている。この動作に
よって液晶パネル２には常にカーソル以外の表示データ
が表示されている。

カーソルを表示させる場合、CPU1はカーソルを表示す
るVRAM上のアドレスを第１カーソルアドレスレジスタ10
から第ｎカーソルアドレスレジスタ12ち書き込む。各カ
ーソルアドレスレジスタに同じアドレスが書き込まれて
いれば第１比較回路13から第ｎ比較回路15まで同じタイ
ミングの一致信号を発生する。表示合成回路16ではVRAM
3からの読みだしデータと、第１比較回路13からの第ｎ
比較回路15までの一致信号をカーソルデータとして合成
し、液晶パネル２に転送する。各カーソルアドレスレジ
スタには同じデータが書き込まれているため表示画面に
は一つのカーソルが表示されていることになる。

カーソルを移動させる場合、初めに第１カーソルアド
レスレジスタ10を移動先のアドレスに書き換える。この
とき第２カーソルアドレスレジスタ11から第ｎカーソル
アドレスレジスタ12は移動前のアドレスが書き込まれて
いるため、液晶パネルには２つのカーソルが表示されて
いることになる。移動先のアドレスにおけるカーソルの
表示はレジスタを書き換えた直後は液晶の応答速度が遅
いため十分な表示輝度が得られていない。時間の経過と
ともに表示輝度が得られるので、その後第２カーソルア
ドレスレジスタ11から第ｎカーソルアドレスレジスタ12
までのアドレスを移動後のアドレスに書き換えれば液晶
パネルには唯一のカーソルが表示される。

カーソルを発生するカーソルアドレスレジスタおよび
比較回路は複数個存在するため液晶パネルの応答速度に
合わせてある一定時間だけ移動前のアドレス表示をする
残像時間差を各カーソルにもたせれば、任意の液晶パネ
ルに対応したカーソルの残像表示を行なうことができ
る。

以上のように本実施例によれば、複数個のカーソルア
ドレスレジスタと比較回路を持つことにより複数のカー
ソルを表示させることができ残像表示させることができ
るためカーソルの移動によるカーソルの表示消滅を防ぐ
ことができる。

以下本発明の第２の実施例について、図面を参照しな
がら説明する。

第２図は本発明の第２の実施例における液晶表示装置
の構成を示すブロック図を示すものである。

第２図に示すように、構成要素として17は本発明の第
２の実施例における液晶表示装置、18はカーソルを表示
するVRAM3のアドレスを記憶しておく第１シフトレジス
タ、19は前記第１シフトレジスタ18の各ビットとシフト
レジスタ構成で接続されておりカーソルの残像を表示す
るアドレスを記憶しておく第２シフトレジスタ、20は第
２シフトレジスタとは別のｎ番目（ｎは正の整数）のカ
ーソルの残像を表示するアドレスを記憶しておく第ｎシ
フトレジスタ、21はVRAM3からの読みだしデータと、第
１比較回路13、第２比較回路、第ｎ比較回路15からの一
致信号をカーソル表示データとして合成する表示合成回
路である。

また１はCPU、２は液晶パネル、３はVRAM、５はVRAM
アドレス発生部でこれらは従来例のものと同じで、13は
第１比較回路、14は第２比較回路、15は第ｎ比較回路で
これらは第１の実施例に示すものと同じである。このよ
うに第１の実施例の複数のカーソルアドレスレジスタに
代えて、複数のシフトレジスタを用いたものである。

以上のように構成された本発明の第２の実施例の動作
を説明する。

VRAM3にはカーソル以外の表示データがあらかじめCPU
などによって書き込まれており、VRAMアドレス発生部５
はVRAM3に対して読みだしアドレスを発生し、表示デー
タを順次読みだし続けている。この動作によって液晶パ
ネル２には常にカーソル以外の表示データが表示されて
いる。

カーソルを表示させる場合、CPU1はカーソルを表示す
るVRAM上のアドレスを第１シフトレジスタ18に書き込
む。各シフトレジスタはCPU1の書き込みパルスによって
順次データが転送され、CPU1が第１シフトレジスタに対
し同じデータをｎ回書き込み続ければ各シフトレジスタ
は同じデータになる。すると第１比較回路13から第ｎ比
較回路15まで同じタイミングの一致信号を発生する。表
示合成回路21ではVRAM3からの読みだしデータと、第１
比較回路13から第ｎ比較回路15までの一致信号をカーソ
ルデータとして合成し、液晶パネル２に転送する。各カ
ーソルアドレスレジスタには同じデータが書き込まれて
いるため表示画面には一つのカーソルが表示されている
ことになる。

カーソルを移動させる場合、CPU1は第１シフトレジス
タ18に移動先のアドレスに書き換える。このとき第２シ
フトレジスタ19から第ｎシフトレジスタ20には移動前の
アドレスが書き込まれているため、液晶パネルには２つ
のカーソルが表示されていることになる。移動先のアド
レスにおけるカーソルの表示はレジスタを書き換えた直
後は液晶の応答速度が遅いため十分な表示輝度が得られ
ていない。時間の経過とともに表示輝度が得られるの
で、その後第１シフトレジスタ18に移動後のアドレスを
書き込み続ければ液晶パネルには唯一のカーソルが表示
される。

カーソルを発生するカーソルアドレスレジスタおよび
比較回路は複数個存在するため第１シフトレジスタ18に
書き込むアドレスを順次変化させて書き込めばカーソル
が軌跡を残しながら表示される。液晶パネルの応答速度
にあった残像時間差を考慮して第１シフトレジスタ18へ
アドレスの書き込みを行なえば、任意の液晶の液晶パネ
ルに対応したカーソルの残像表示を行なうことができ
る。

以上のように本実施例によれば、複数個のカーソルア
ドレスを記憶するシフトレジスタと比較回路を持つこと
により複数のカーソルを表示させることができた残像表
示させることができるためカーソルの移動によるカーソ
ルの表示消滅を防ぐことができる。

以下本発明の第３の実施例について、図面を参照しな
がら説明する。

第３図は本発明の第３の実施例における液晶表示装置
の構成を示すブロック図を示すものである。

第３図に示すように構成要素として22は本発明の一実
施例における液晶表示装置、23は第１カーソルアドレス
レジスタ10から第ｎカーソルアドレスレジスタ12までの
カーソルアドレスレジスタの出力を一定時間間隔をおい
て比較するカーソルアドレス比較回路、24はVRAM3から
の読みだしデータと、第１比較回路13、第２比較回路1
4、第ｎ比較回路15からの一致信号をカーソル表示デー
タとして合成する表示合成回路である。

また１はCPU、２は液晶パネル、３はVRAM、５はVRAM
アドレス発生部でこれらは従来例のものと同じもので、
10は第１カーソルアドレスレジスタ、11は第２カーソル
アドレスレジスタ、12は第ｎカーソルアドレスレジス
タ、13は第１比較回路、14は第２比較回路、15は第ｎ比
較回路でこれら第１の実施例に示したものと同じであ
る。

以上のように構成された本発明の一実施例の動作を説
明する。VRAM3にはカーソル以外の表示データがあらか
じめCPUなどによって書き込まれており、VRAMアドレス
発生部５はVRAM3に対して読みだしアドレスを発生し、
表示データを順次読みだし続けている。この動作によっ
て液晶パネル２には常にカーソル以外の表示データが表
示されている。

カーソルを表示させる場合、CPU1はカーソルを表示す
るVRAM3上のアドレスを第１カーソルアドレスレジスタ1
0から第ｎカーソルアドレスレジスタ12に書き込む。各
カーソルアドレスレジスタに同じアドレスが書き込まれ
ていれば第１比較回路13から第ｎ比較回路15まで同じタ
イミングの一致信号を発生する。表示合成回路24ではVR
AM3からの読みだしデータと、第１比較回路13から第ｎ
比較回路15までの一致信号をカーソルデータとして合成
し、液晶パネル２に転送する。各カーソルアドレスレジ
スタには同じデータが書き込まれているため表示画面に
は一つのカーソルが表示されていることになる。このと
き、カーソルアドレス比較回路23は一定時間間隔ごとに
第１カーソルアドレスレジスタ10から第ｎカーソルアド
レスレジスタ12までのアドレス出力を比較し、同一デー
タであることを認識している。

カーソルを移動させる場合、初めに第１カーソルアド
レスレジスタ10を移動先のアドレスに書き換える。一定
時間間隔ごとに各カーソルアドレスレジスタの出力デー
タを比較しているカーソルアドレス比較回路23は第１カ
ーソルアドレスレジスタ10が書き変わったことを認識す
る。一定時間間隔のカーソルアドレスレジスタ10のデー
タ変化量が一定値Ｘ以上になった場合（カーソルの移動
速度が速いとき）、カーソルアドレス比較回路23は表示
合成回路24に対し表示合成制御信号を発生する。カーソ
ルアドレス比較回路23から制御信号を受け取った表示合
成回路24はVRAM3からの表示データとカーソル信号とし
て利用される第１比較回路13からの一致信号と、カーソ
ルの残像表示信号として利用される第２比較回路14から
第ｎ比較回路15までの一致信号を合成し表示データとし
て液晶パネル２に転送する。このとき複数のカーソルア
ドレスレジスタによる複数のカーソールが残像表示とし
て液晶パネルに映し出される。

一定時間間隔でカーソルアドレスレジスタの値を比較
してデータ変化量が一定値Ｘ以下であった場合（カーソ
ルの移動速度が遅いとき）、カーソルアドレス比較回路
23は表示合成制御信号を停止する。表示合成回路24はVR
AM3からの表示データとカーソル表示データとして利用
される第１比較回路の一致信号を合成し、表示データと
して液晶パネル２に転送される。そのとき液晶パネル２
には表示データと一つのカーソルが表示されている。

残像表示特性に関して第１の実施例の場合と同様で、
カーソルを発生するカーソルアドレスレジスタおよび比
較回路は複数個存在するため液晶パネルの応答速度に合
わせて残像時間差を各カーソルにもたせれば、任意の液
晶パネルに対応したカーソルの残像表示を行なうことが
できる。

以上のように本実施例によれば、カーソルの表示消滅
を防ぐと同時に、複数個のカーソルアドレスレジスタの
比較回路を設けたことによりカーソルの移動速度を検出
することができ、カーソル速度が遅い場合の残像表示制
御が可能になり、不要な残像表示をなくし液晶表示品質
をさらに向上させることができる。

以下本発明の第４の実施例について、図面を参照しな
がら説明する。

第４図は本発明の第４の実施例における液晶表示装置
の構成を示すブロック図を示すものである。

第４図に示すように構成要素として25は本発明の第４
の実施例における液晶表示装置、26はCPU1により動作周
期を変えることのできる第１タイマ、27は第１タイマ26
とは別にCPU1より動作周期を設定することができる第２
タイマ、28は前記第１タイマ26、第２タイマ27とは別に
CPU1より動作周期を設定することのできる第ｎタイマ、
29は第１比較回路13の一致信号を第１タイマ26の制御に
より出力制御する第１ゲート、30は第２比較回路14の一
致信号を第２タイマ27の制御により出力制御する第２ゲ
ート、31は第ｎ比較回路15の一致信号を第ｎタイマ28の
制御により出力制御する第ｎゲート、32はVRAM3からの
読みだしデータと、第１ゲート29、第２ゲート30、第ｎ
ゲート31からの一致信号をカーソル表示データとして合
成する表示合成回路である。

また１はCPU、２は液晶パネル、３はVRAM、５はVRAM
アドレス発生部でこれらは従来例のものと同じもので、
10は第１カーソルアドレスレジスタ、11は第２カーソル
アドレスレジスタ、12は第ｎカーソルアドレスレジス
タ、13は第１比較回路、14は第２比較回路、15は第ｎ比
較回路でこれらは第１の実施例に示したものと同じであ
る。

以上のように構成された本発明の第４の実施例の動作
を説明する。VRAM3にはカーソル以外の表示データがあ
らかじめCPUなどによって書き込まれており、VRAMアド
レス発生部５はVRAM3に対して読みだしアドレスを発生
し、表示データを順次読みだし続けている。この動作に
よって液晶パネル２には常にカーソル以外の表示データ
が表示されている。

カーソルを表示させる場合、CPU1はカーソルを表示す
るVRAM上のアドレスを第１カーソルアドレスレジスタ10
から第ｎカーソルアドレスレジスタ12に書き込む。各カ
ーソルアドレスレジスタに同じアドレスが書き込まれて
いれば第１比較回路13から第ｎ比較回路15まで同じタイ
ミングの一致信号を発生する。表示合成回路32ではVRAM
3からの読みだしデータと、第１比較回路13から第ｎ比
較回路15までの一致信号をカーソルデータとして合成
し、液晶パネル２に転送する。第１タイマ26から第ｎタ
イマ28までの動作周期を無限大に設定すれば各カーソル
アドレスレジスタには同じデータが書き込まれているた
め表示画面には一つのカーソルが表示されていることに
なる。また第１タイマ26から第ｎタイマ28までの動作周
期を０にすれば、カーソルの表示は全く行なわれなくな
る。

カーソルを移動させる場合、第１カーソルアドレスレ
ジスタ10に移動先のアドレスに書き込み、第ｎカーソル
アドレスレジスタ12には移動前のアドレスを書き込み、
第２カーソルアドレスレジスタ11には移動先と移動前の
アドレスを補完するアドレスを書き込む。第１タイマ26
から第ｎタイマ28までの動作周期を順番に小さくし、さ
らにCPU1が各カーソルアドレスレジスタを更新すると同
時に各タイマが作動するようにすると、カーソルの移動
方向に軌道の残像が残り、古いカーソルの表示データか
ら徐々に消灯する残像表示が可能となる。

以上のように本実施例によれば、カーソルの表示消滅
を防ぐと同時に、複数個のカーソルの出力制御を行なう
複数のゲートを設けたことによりカーソルを移動方向が
より明確になり、不要な残像表示をなくし液晶表示品質
をさらに向上させることができる。

以下本発明の第５の実施例について、図面を参照しな
がら説明する。

第５図は本発明の第５の実施例における液晶表示装置
の構成を示すブロック図を示すものである。

第５図に示すように構成要素として33は本発明の第５
の実施例における液晶表示装置、34は第１タイマ、35は
第２タイマ、36は第ｎタイマ、37は第１比較回路13の一
致信号を第１タイマ34の制御により出力制御し、同時に
最も輝度の高い階調処理をする第１階調処理回路、38は
第１階調処理回路37よりも輝度の低い第２階調処理回
路、39は最も輝度の低い第ｎ階調処理回路、40はVRAM3
からの読みだしデータと、第１階調処理回路37、第２階
調処理回路38、第ｎ階調処理回路39からの一致信号をカ
ーソル表示データとして合成する表示合成回路である。

また１はCPU、２は液晶パネル、３はVRAM、５はVRAM
アドレス発生部でこれらは従来例のものと同じもので、
10は第１カーソルアドレスレジスタ、11は第２カーソル
アドレスレジスタ、12は第ｎカーソルアドレスレジス
タ、13は第１比較回路、14は第２比較回路、15は第ｎ比
較回路でこれらは第５の実施例に示したものと同じであ
る。

以上のように構成された本発明の第５の実施例の動作
を説明する。VRAM3にはカーソル以外の表示データがあ
らかじめCPUなどによって書き込まれており、VRAMアド
レス発生部５はVRAM3に対して読みだしアドレスを発生
し、表示データを順次読みだし続けている。この動作に
よって液晶パネル２には常にカーソル以外の表示データ
が表示されている。

カーソルを表示させる場合、CPU1はカーソルを表示す
るVRAM3上のアドレスを第１カーソルアドレスレジスタ1
0から第ｎカーソルアドレスレジスタ12に書き込む。各
カーソルアドレスレジスタに同じアドレスが書き込まれ
ていれば第１比較回路13から第ｎ比較回路15まで同じタ
イミングの一致信号を発生する。第１タイマ34から第ｎ
タイマ36までの動作周期を無限大に設定すれば第１比較
回路13から第ｎ比較回路15からの一致信号はそれぞれ第
１階調処理回路37から第ｎ階調処理回路39までの階調処
理回路によって中間処理されてカーソルデータとなり、
表示合成回路40でVRAM3からの表示データと合成されて
表示データとして液晶パネル２に転送され表示される。
カーソルアドレスレジスタには同じデータが書き込まれ
ているため表示画面には一つのカーソルが表示されてい
ることになる。また第１タイマ34から第ｎタイマ36まで
の動作周期を０にすれば、カーソルの表示は全く行なわ
れなくなる。

カーソルを移動させる場合、第１カーソルアドレスレ
ジスタ10に移動先のアドレスに書き込み、第ｎカーソル
アドレスレジスタ12には移動前のアドレスが書き込み、
第２カーソルアドレスレジスタ11には移動先と移動前の
アドレスを補完するアドレスを書き込む。第１タイマ34
から第ｎタイマ36までの動作周期を順番に小さくし、さ
らにCPU1が各カーソルアドレスレジスタを更新すると同
時に各タイマが作動するようにすると、カーソルの移動
方向に軌道の残像が残り、古いカーソルの表示データほ
ど階調の表示輝度が低く、かつ第１タイマ34から第ｎタ
イマ36の動作周期が異なるため、徐々に消灯する残像表
示が可能となる。

以上のように本実施例によれば、カーソルの表示消滅
を防ぐと同時に、複数個のカーソルの出力制御を行なう
複数のゲートと複数個の階調処理回路を設けたことによ
りカーソルの移動方向がより明確になり、不要な残像表
示をなくし液晶表示品質をさらに向上させることができ
る。

発明の効果 以上の説明より明らかなように、カーソル表示を行う
液晶表示装置において、カーソル移動の際にカーソルが
移動する先のカーソル表示と同時に、カーソル移動前に
カーソルが存在した位置に、一定時間だけ継続してカー
ソル表示を行うカーソル表示制御手段を設けることによ
り、液晶表示パネルの応答速度が遅い場合に、カーソル
移動速度を上げても、確実にカーソルが認識できる液晶
表示装置が実現できる。

【図面の簡単な説明】

第１図は本発明の第１の実施例における液晶表示装置の
構成を示すブロック図、第２図は本発明の第２の実施例
における液晶表示装置の構成を示すブロック図、第３図
は本発明の第３の実施例における液晶表示装置の構成を
示すブロック図、第４図は本発明の第４の実施例におけ
る液晶表示装置の構成を示すブロック図、第５図は本発
明の第５の実施例における液晶表示装置の構成を示すブ
ロック図、第６図は従来の液晶表示装置の構成を示すブ
ロック図である。 １……CPU、２……液晶パネル、３……VRAM、５……VRA
Mアドレス発生部、10……第１カーソルアドレスレジス
タ、11……第２カーソルアドレスレジスタ、12……第ｎ
カーソルアドレスレジスタ、13……第１比較回路、14…
…第２比較回路、15……第ｎ比較回路、16……表示合成
回路。

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】表示データを記憶する第１の記憶手段と、
   カーソル表示データを記憶する第２の記憶手段と、前記
   第１および第２の記憶手段からデータを読み出すために
   表示アドレスを発生するアドレス発生手段と、前記アド
   レス発生手段のアドレス出力にしたがい前記表示データ
   および前記カーソル表示データを表示する表示手段を具
   備し、前記第２の記憶手段には、カーソル移動にともな
   い新しいカーソル表示データが記憶されるとともに、前
   記カーソルの移動する前に前記カーソルが存在した位置
   に継続して一定時間だけカーソル表示を行なうための記
   憶がなされるカーソル表示制御手段を有する液晶表示装
   置。
2. 【請求項２】表示データを記憶する第１の記憶手段と、
   前記第１の記憶手段の表示データを読み出すために表示
   アドレスを発生するアドレス発生手段と、カーソルを表
   示するアドレスを記憶しておく第２の記憶手段と、前記
   アドレス発生手段から出力されるアドレスと前記第２の
   記憶手段のアドレスを比較し、一致信号を出力する比較
   手段と、前記比較手段から出力される一致信号と前記第
   １の記憶手段からの読み出しデータを合成して表示する
   表示手段とを具備し、前記第２の記憶手段には、カーソ
   ル移動にともない新しいカーソルアドレスが記憶される
   とともに、前記カーソル移動の前に前記カーソルが存在
   したカーソルアドレスを継続して一定時間だけ記憶され
   るカーソル表示制御手段を有する液晶表示装置。
3. 【請求項３】カーソル表示制御手段におけるカーソルが
   移動する前に前記カーソルが存在した位置での一定時間
   のカーソル表示が輝度調整された表示である請求項１ま
   たは２記載の液晶表示装置。
4. 【請求項４】第２の記憶手段が複数個のカーソルアドレ
   スレジスタからなるとともに、比較手段が前記複数個の
   カーソルアドレスレジスタに対応した複数個の比較回路
   からなる請求項２記載の液晶表示装置。
5. 【請求項５】第２の記憶手段が複数個の直列接続された
   シフトレジスタからなるとともに、比較手段が前記複数
   個のシフトレジスタに対応した複数個の比較回路からな
   る請求項２記載の液晶表示装置。
6. 【請求項６】カーソルアドレスレジスタの出力を比較
   し、カーソル表示タイミングの時間的差分を検出するカ
   ーソルアドレス比較回路を付加し、前記カーソルアドレ
   ス比較回路の出力が所定の値以下の場合のみ、カーソル
   表示制御手段が動作する請求項４記載の液晶表示装置。
7. 【請求項７】複数個の比較回路の出力が、前記複数個の
   比較回路に対応した複数個のゲートを介して表示手段に
   入力されるとともに、前記複数個のゲートが各々の前記
   ゲートに接続された複数個のタイマにより制御される請
   求項４記載の液晶表示装置。