JP3281806B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP3281806B2 JP3281806B2 JP17926096A JP17926096A JP3281806B2 JP 3281806 B2 JP3281806 B2 JP 3281806B2 JP 17926096 A JP17926096 A JP 17926096A JP 17926096 A JP17926096 A JP 17926096A JP 3281806 B2 JP3281806 B2 JP 3281806B2
- Authority
- JP
- Japan
- Prior art keywords
- image signal
- phases
- liquid crystal
- divided
- sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、画像信号を複数の
相に分割して液晶パネルに入力するような仕様の液晶表
示装置に関する。
相に分割して液晶パネルに入力するような仕様の液晶表
示装置に関する。
【０００２】
【従来の技術】通常、画素数が多い液晶表示装置では、
駆動回路数および電極端子の結線の増大を回避するた
め、液晶表示装置の駆動・書込方式として時分割駆動方
式が採用される。ここで、該方式において、画像信号を
６相に分割する場合の一般的な時分割回路の構成の一例
を図１０に示す。
駆動回路数および電極端子の結線の増大を回避するた
め、液晶表示装置の駆動・書込方式として時分割駆動方
式が採用される。ここで、該方式において、画像信号を
６相に分割する場合の一般的な時分割回路の構成の一例
を図１０に示す。
【０００３】ここで、画像信号ＰＳＳは６相の２段から
なるサンプル・ホールド回路（Ｓ＆Ｈ回路）５１〜６２
で時分割される。各相の前段のサンプル・ホールド回路
５１〜５６には、対応するサンプル・ホールドパルスＳ
ＨＰ１〜６がそれぞれ入力され、さらに、１相目から５
相目までの後段のサンプル・ホールド回路５７〜６１に
は、サンプル・ホールドパルスＳＨＰ６が入力される。
なお６相目の後段のサンプル・ホールド回路６２は、常
に、入力した信号Ｖ６′をそのまま出力するようサンプ
ルモードに固定されている。以上のような構成により、
図１１のタイミング図で示されるような動作を行なう。
すなわち、サンプル・ホールドパルスＳＨＰ１〜６が順
次各相の前段のサンプル・ホールド回路５１〜５６に入
力することによって、画像信号ＰＳＳが信号Ｖ１′から
Ｖ６′として分割され保持される。そして、また、サン
プル・ホールドパルスＳＨＰ６によって、同時に上記信
号Ｖ１′からＶ５′を保持し直すため、そのまま出力さ
れる信号Ｖ６′とともに、時分割された画像信号が信号
Ｖ１からＶ６として同時期に揃って液晶パネルに供給さ
れる。
なるサンプル・ホールド回路（Ｓ＆Ｈ回路）５１〜６２
で時分割される。各相の前段のサンプル・ホールド回路
５１〜５６には、対応するサンプル・ホールドパルスＳ
ＨＰ１〜６がそれぞれ入力され、さらに、１相目から５
相目までの後段のサンプル・ホールド回路５７〜６１に
は、サンプル・ホールドパルスＳＨＰ６が入力される。
なお６相目の後段のサンプル・ホールド回路６２は、常
に、入力した信号Ｖ６′をそのまま出力するようサンプ
ルモードに固定されている。以上のような構成により、
図１１のタイミング図で示されるような動作を行なう。
すなわち、サンプル・ホールドパルスＳＨＰ１〜６が順
次各相の前段のサンプル・ホールド回路５１〜５６に入
力することによって、画像信号ＰＳＳが信号Ｖ１′から
Ｖ６′として分割され保持される。そして、また、サン
プル・ホールドパルスＳＨＰ６によって、同時に上記信
号Ｖ１′からＶ５′を保持し直すため、そのまま出力さ
れる信号Ｖ６′とともに、時分割された画像信号が信号
Ｖ１からＶ６として同時期に揃って液晶パネルに供給さ
れる。
【０００４】
【発明が解決しようとする課題】しかし、図１１（ｆ）
から（ｈ）に示されるように、信号Ｖ１′をサンプル・
ホールドパルスＳＨＰ６で保持しようとすると、そのタ
イミング（サンプル・ホールドパルスＳＨＰ６の立下が
り）が信号Ｖ１′のデータ変化期間ＴN の直前に位置す
るため、仮にサンプル・ホールドパルスＳＨＰ６の波形
が鈍ったりしたときなどは保持するタイミングが遅れて
しまい、１相目に信号Ｖ１′として保持されているデー
タを正確に保持し直すことができなくなる。そして、こ
の場合には、１相目のデータが正確に液晶パネルに供給
されないため、液晶パネルに正常な表示が得られなくな
るという問題を有していた。
から（ｈ）に示されるように、信号Ｖ１′をサンプル・
ホールドパルスＳＨＰ６で保持しようとすると、そのタ
イミング（サンプル・ホールドパルスＳＨＰ６の立下が
り）が信号Ｖ１′のデータ変化期間ＴN の直前に位置す
るため、仮にサンプル・ホールドパルスＳＨＰ６の波形
が鈍ったりしたときなどは保持するタイミングが遅れて
しまい、１相目に信号Ｖ１′として保持されているデー
タを正確に保持し直すことができなくなる。そして、こ
の場合には、１相目のデータが正確に液晶パネルに供給
されないため、液晶パネルに正常な表示が得られなくな
るという問題を有していた。
【０００５】そこで、この発明は、分割されたすべての
画像信号を正確に液晶パネルに供給して、液晶パネルに
正常な液晶表示を得ることを目的とするものである。
画像信号を正確に液晶パネルに供給して、液晶パネルに
正常な液晶表示を得ることを目的とするものである。
【０００６】
【課題を解決するための手段】請求項１に係る液晶表示
装置は、画像信号を入力して画像を表示する液晶表示手
段と、時分割手段と、時分割制御手段とを備える。ここ
で、時分割手段は、入力された画像信号を順次複数の相
に分割して保持し、かつ液晶表示手段へ分割された画像
信号を供給する。また、時分割制御手段は、複数の相の
うち少なくとも最初の相に分割された画像信号を、他の
相に分割された画像信号が保持される時点よりも早い時
点で保持するとともに、他の相に分割された画像信号を
同時に保持することによって、複数の相に分割された画
像信号を同時期に液晶表示手段へ供給するよう時分割手
段を制御する。
装置は、画像信号を入力して画像を表示する液晶表示手
段と、時分割手段と、時分割制御手段とを備える。ここ
で、時分割手段は、入力された画像信号を順次複数の相
に分割して保持し、かつ液晶表示手段へ分割された画像
信号を供給する。また、時分割制御手段は、複数の相の
うち少なくとも最初の相に分割された画像信号を、他の
相に分割された画像信号が保持される時点よりも早い時
点で保持するとともに、他の相に分割された画像信号を
同時に保持することによって、複数の相に分割された画
像信号を同時期に液晶表示手段へ供給するよう時分割手
段を制御する。
【０００７】請求項２に係る液晶表示装置は、請求項１
に記載の液晶表示装置であって、その時分割手段が画像
信号をＮ相に分割する場合に、時分割制御手段が、少な
くとも最初の相に分割された画像信号を、（Ｎ−１）相
目の分割された画像信号が保持されると同一タイミング
か、または、１／２画素時間遅れた時点で保持するよう
時分割手段を制御するものである。
に記載の液晶表示装置であって、その時分割手段が画像
信号をＮ相に分割する場合に、時分割制御手段が、少な
くとも最初の相に分割された画像信号を、（Ｎ−１）相
目の分割された画像信号が保持されると同一タイミング
か、または、１／２画素時間遅れた時点で保持するよう
時分割手段を制御するものである。
【０００８】請求項３に係る液晶表示装置は、画像信号
を入力して画像を表示する液晶表示手段と、入力された
画像信号を順次複数の相に分割して保持し、かつ液晶表
示手段へ分割された画像信号を供給する時分割手段と、
時分割制御手段とを備える。ここで、時分割制御手段
は、複数の相のうち最初の相に分割された画像信号のみ
を、他の相に分割された画像信号が保持される時点より
も早い時点で保持するとともに、他の相に分割された画
像信号を同時に保持することによって、複数の相に分割
された画像信号を同時期に液晶表示手段へ供給するよう
時分割手段を制御するものである。
を入力して画像を表示する液晶表示手段と、入力された
画像信号を順次複数の相に分割して保持し、かつ液晶表
示手段へ分割された画像信号を供給する時分割手段と、
時分割制御手段とを備える。ここで、時分割制御手段
は、複数の相のうち最初の相に分割された画像信号のみ
を、他の相に分割された画像信号が保持される時点より
も早い時点で保持するとともに、他の相に分割された画
像信号を同時に保持することによって、複数の相に分割
された画像信号を同時期に液晶表示手段へ供給するよう
時分割手段を制御するものである。
【０００９】請求項４に係る液晶表示装置は、請求項３
に記載の液晶表示装置であって、その時分割手段が画像
信号をＮ相に分割する場合に、時分割制御手段が、最初
の相に分割された画像信号のみを、（Ｎ−１）相目の分
割された画像信号が保持されると同一タイミングか、ま
たは、１／２画素時間遅れた時点で保持するよう時分割
手段を制御するものである。
に記載の液晶表示装置であって、その時分割手段が画像
信号をＮ相に分割する場合に、時分割制御手段が、最初
の相に分割された画像信号のみを、（Ｎ−１）相目の分
割された画像信号が保持されると同一タイミングか、ま
たは、１／２画素時間遅れた時点で保持するよう時分割
手段を制御するものである。
【００１０】請求項５に係る液晶表示装置は、画像信号
を入力して画像を表示する液晶表示手段と、入力された
画像信号を順次複数の相に分割して保持し、かつ液晶表
示手段へ分割された画像信号を供給する時分割手段と、
時分割制御手段とを備える。ここで、時分割制御手段
は、複数の相のうち１番目と２番目の相に分割された画
像信号のみを、他の相に分割された画像信号が保持され
る時点よりも早い時点で保持することによって、複数の
相に分割された画像信号を同時期に液晶表示手段へ供給
するよう時分割手段を制御するものである。
を入力して画像を表示する液晶表示手段と、入力された
画像信号を順次複数の相に分割して保持し、かつ液晶表
示手段へ分割された画像信号を供給する時分割手段と、
時分割制御手段とを備える。ここで、時分割制御手段
は、複数の相のうち１番目と２番目の相に分割された画
像信号のみを、他の相に分割された画像信号が保持され
る時点よりも早い時点で保持することによって、複数の
相に分割された画像信号を同時期に液晶表示手段へ供給
するよう時分割手段を制御するものである。
【００１１】請求項６に係る液晶表示装置は、請求項５
に記載の液晶表示装置であって、その時分割手段は画像
信号を６相に分割し、時分割制御手段は、１番目と２番
目の相に分割された画像信号を５番目の相に分割された
画像信号が保持されるのと同一タイミングで保持し直す
とともに、３番目と４番目の相に分割された画像信号を
６番目の相に分割された画像信号が保持されるのと同一
タイミングで保持し直し、５番目と６番目の相に分割さ
れた画像信号を１番目の相に分割された画像信号が保持
されるのと同一タイミングで保持し直すよう時分割手段
を制御するものである。
に記載の液晶表示装置であって、その時分割手段は画像
信号を６相に分割し、時分割制御手段は、１番目と２番
目の相に分割された画像信号を５番目の相に分割された
画像信号が保持されるのと同一タイミングで保持し直す
とともに、３番目と４番目の相に分割された画像信号を
６番目の相に分割された画像信号が保持されるのと同一
タイミングで保持し直し、５番目と６番目の相に分割さ
れた画像信号を１番目の相に分割された画像信号が保持
されるのと同一タイミングで保持し直すよう時分割手段
を制御するものである。
【００１２】
【発明の実施の形態】以下、この発明の実施の形態を、
図面を用いて詳しく説明する。なお、図中同一符号は同
一または相当部分を示す。
図面を用いて詳しく説明する。なお、図中同一符号は同
一または相当部分を示す。
【００１３】［実施の形態１］図１は、この発明の実施
の形態１に係る液晶表示装置の全体構成を表わしたもの
である。この液晶表示装置は、液晶パネル７と、液晶パ
ネル駆動信号作成回路２と、極性反転部４と、画像信号
ＰＳＳを時分割する時分割回路５と、その時分割回路５
を制御するサンプル・ホールドパルス作成回路３と、Ｐ
ＬＬ回路１とを備える。ここで、液晶パネル７は、Ｈシ
フトレジスタ７１、Ｖシフトレジスタ７３、および液晶
セル７５などから構成される。なお、Ｈシフトレジスタ
７１、Ｖシフトレジスタ７３は、それぞれ、図４、図６
に示されるようにフリップフロップ回路７２，７４によ
って構成される。また、液晶パネル駆動信号作成回路２
は、画像表示のための水平方向の走査開始タイミングを
決定するための水平スタート信号ＳＴＨを作成する水平
スタート信号作成回路２１と、液晶パネル７の同一ライ
ン上の画素を左から右へ（水平走査方向へ）順次選択す
るよう制御するための水平シフトクロック信号ＨＣＫを
作成する水平シフトクロック信号作成回路２２と、画像
表示のための垂直方向の走査開始タイミングを決定する
ための垂直スタート信号ＳＴＶを作成する垂直スタート
信号作成回路２３と、液晶パネル７の水平ラインの垂直
方向の選択を制御する垂直シフトクロック信号ＶＣＫを
作成する垂直シフトクロック信号作成回路２４とを含
む。また、時分割回路５は、入力する制御信号に応じて
画像信号を入力（サンプル）し、または保持（ホール
ド）するサンプル・ホールド回路５１〜６２からなり、
直列に繋がれた２つのサンプル・ホールド回路が６並列
に接続されているものである。なお、ＰＬＬ回路１は、
位相比較器（ＰＣ）１１、電圧制御発振器（ＶＣＯ）１
２、周波数分割器（ＦＤ）１３から構成される。
の形態１に係る液晶表示装置の全体構成を表わしたもの
である。この液晶表示装置は、液晶パネル７と、液晶パ
ネル駆動信号作成回路２と、極性反転部４と、画像信号
ＰＳＳを時分割する時分割回路５と、その時分割回路５
を制御するサンプル・ホールドパルス作成回路３と、Ｐ
ＬＬ回路１とを備える。ここで、液晶パネル７は、Ｈシ
フトレジスタ７１、Ｖシフトレジスタ７３、および液晶
セル７５などから構成される。なお、Ｈシフトレジスタ
７１、Ｖシフトレジスタ７３は、それぞれ、図４、図６
に示されるようにフリップフロップ回路７２，７４によ
って構成される。また、液晶パネル駆動信号作成回路２
は、画像表示のための水平方向の走査開始タイミングを
決定するための水平スタート信号ＳＴＨを作成する水平
スタート信号作成回路２１と、液晶パネル７の同一ライ
ン上の画素を左から右へ（水平走査方向へ）順次選択す
るよう制御するための水平シフトクロック信号ＨＣＫを
作成する水平シフトクロック信号作成回路２２と、画像
表示のための垂直方向の走査開始タイミングを決定する
ための垂直スタート信号ＳＴＶを作成する垂直スタート
信号作成回路２３と、液晶パネル７の水平ラインの垂直
方向の選択を制御する垂直シフトクロック信号ＶＣＫを
作成する垂直シフトクロック信号作成回路２４とを含
む。また、時分割回路５は、入力する制御信号に応じて
画像信号を入力（サンプル）し、または保持（ホール
ド）するサンプル・ホールド回路５１〜６２からなり、
直列に繋がれた２つのサンプル・ホールド回路が６並列
に接続されているものである。なお、ＰＬＬ回路１は、
位相比較器（ＰＣ）１１、電圧制御発振器（ＶＣＯ）１
２、周波数分割器（ＦＤ）１３から構成される。
【００１４】次に、上記液晶表示装置の動作について説
明する。画像信号ＰＳは、極性反転部４でその極性が反
転される。そして、その反転された画像信号ＰＳＳは、
時分割回路５内における６相の前段のサンプル・ホール
ド回路５１〜５６に入力される。ここで上記前段のサン
プル・ホールド回路５１〜５６のそれぞれには、図１に
示されるように、対応するサンプル・ホールドパルスＳ
ＨＰ１〜６が１つずつ入力される。これらのサンプル・
ホールドパルスＳＨＰ１〜６は、サンプル・ホールドパ
ルスＳＨＰ１の立下がりと同時にサンプル・ホールドパ
ルスＳＨＰ２が立上がり、以下サンプル・ホールドパル
スＳＨＰ６まで同様な関係を有するパルスであり、これ
らのパルスがサンプル・ホールドパルス作成回路３から
図２（ａ）〜（ｆ）に示されるように順次サンプル・ホ
ールド回路５１〜５６に供給される。ここで、図２
（ｉ）に示される画像信号ＰＳＳは、各サンプル・ホー
ルドパルスＳＨＰ１〜６の立上がりでサンプル・ホール
ド回路５１〜５６にそれぞれ入力され、かつその立下が
りで保持される。これにより、たとえば、画像信号ＰＳ
Ｓの画素データ１は、サンプル・ホールドパルスＳＨＰ
１の立上がりで１相目のサンプル・ホールド回路５１に
入力され、サンプル・ホールドパルスＳＨＰ１の立下が
りで保持され始め、サンプル・ホールドパルスＳＨＰ１
としての次のパルスがサンプル・ホールド回路５１に入
力されるまで、信号Ｖ１′として後段のサンプル・ホー
ルド回路５７に出力される。以下同様に、前段のサンプ
ル・ホールド回路５１〜５６の出力信号は、図２（ｊ）
〜（ｏ）に示される信号Ｖ１′からＶ６′となる。さら
には、図１に示すように、サンプル・ホールドパルス作
成回路３は、サンプル・ホールドパルスＳＨＰ８を、図
２（ｈ）に示されるタイミング、すなわちサンプル・ホ
ールドパルスＳＨＰ６と同一時点で２相目から５相目の
後段のサンプル・ホールド回路５８〜６１に供給する。
これにより、２相目から５相目の前段のサンプル・ホー
ルド回路５２〜５５から供給される信号Ｖ２′〜Ｖ５′
を同時に保持し直すことになり、２相目から５相目の後
段のサンプル・ホールド回路５８〜６１は、図２（ｑ）
〜（ｔ）に示される信号Ｖ２〜Ｖ５を出力する。そし
て、画素データ２〜５は、対応するサンプル・ホールド
パルスＳＨＰ８の立上がりからサンプル・ホールドパル
スＳＨＰ８の次のパルスの立上がりまで、液晶パネル７
に供給されることになる。一方、１相目の後段のサンプ
ル・ホールド回路５７には、サンプル・ホールドパルス
作成回路３から上記サンプル・ホールドパルスＳＨＰ８
とは別なサンプル・ホールドパルスＳＨＰ７が供給され
る。このサンプル・ホールドパルスＳＨＰ７は、図２
（ｇ）に示されるように、サンプル・ホールドパルスＳ
ＨＰ５より１／２画素時間だけ遅れたタイミングでサン
プル・ホールド回路５７に供給され、これによって１相
目の前段のサンプル・ホールド回路５１から出力される
信号Ｖ１′は、１相目の後段のサンプル・ホールド回路
５７で保持し直される。これにより、図２（ｐ）に示さ
れるように、サンプル・ホールドパルスＳＨＰ７の立上
がりから次のサンプル・ホールドパルスＳＨＰ７の立上
がりまでの間、１つの画素データが信号Ｖ１として液晶
パネル７に供給されることとなる。このように、前段の
サンプル・ホールド回路５１〜５６で保持された信号Ｖ
１′〜Ｖ６′のうち、１相目の信号Ｖ１′のみを他の相
の信号Ｖ２′〜Ｖ６′よりも早い時点で保持することに
より、図２（ｊ）に示されるように、画素データ１が保
持される時点からデータ変化期間までには時間Ｔ１の余
裕ができ、その結果図２（ｐ）に示される信号Ｖ１とし
て正確かつ安定に画素データ１が液晶パネル７に供給さ
れる。なお、本実施の形態においては、６相目の後段の
サンプル・ホールド回路６２は、サンプルモードに固定
され、図２（ｏ），（ｕ）に示されるように、６相目の
前段のサンプル・ホールド回路５６の信号Ｖ６′をその
まま信号Ｖ６として出力することとしている。
明する。画像信号ＰＳは、極性反転部４でその極性が反
転される。そして、その反転された画像信号ＰＳＳは、
時分割回路５内における６相の前段のサンプル・ホール
ド回路５１〜５６に入力される。ここで上記前段のサン
プル・ホールド回路５１〜５６のそれぞれには、図１に
示されるように、対応するサンプル・ホールドパルスＳ
ＨＰ１〜６が１つずつ入力される。これらのサンプル・
ホールドパルスＳＨＰ１〜６は、サンプル・ホールドパ
ルスＳＨＰ１の立下がりと同時にサンプル・ホールドパ
ルスＳＨＰ２が立上がり、以下サンプル・ホールドパル
スＳＨＰ６まで同様な関係を有するパルスであり、これ
らのパルスがサンプル・ホールドパルス作成回路３から
図２（ａ）〜（ｆ）に示されるように順次サンプル・ホ
ールド回路５１〜５６に供給される。ここで、図２
（ｉ）に示される画像信号ＰＳＳは、各サンプル・ホー
ルドパルスＳＨＰ１〜６の立上がりでサンプル・ホール
ド回路５１〜５６にそれぞれ入力され、かつその立下が
りで保持される。これにより、たとえば、画像信号ＰＳ
Ｓの画素データ１は、サンプル・ホールドパルスＳＨＰ
１の立上がりで１相目のサンプル・ホールド回路５１に
入力され、サンプル・ホールドパルスＳＨＰ１の立下が
りで保持され始め、サンプル・ホールドパルスＳＨＰ１
としての次のパルスがサンプル・ホールド回路５１に入
力されるまで、信号Ｖ１′として後段のサンプル・ホー
ルド回路５７に出力される。以下同様に、前段のサンプ
ル・ホールド回路５１〜５６の出力信号は、図２（ｊ）
〜（ｏ）に示される信号Ｖ１′からＶ６′となる。さら
には、図１に示すように、サンプル・ホールドパルス作
成回路３は、サンプル・ホールドパルスＳＨＰ８を、図
２（ｈ）に示されるタイミング、すなわちサンプル・ホ
ールドパルスＳＨＰ６と同一時点で２相目から５相目の
後段のサンプル・ホールド回路５８〜６１に供給する。
これにより、２相目から５相目の前段のサンプル・ホー
ルド回路５２〜５５から供給される信号Ｖ２′〜Ｖ５′
を同時に保持し直すことになり、２相目から５相目の後
段のサンプル・ホールド回路５８〜６１は、図２（ｑ）
〜（ｔ）に示される信号Ｖ２〜Ｖ５を出力する。そし
て、画素データ２〜５は、対応するサンプル・ホールド
パルスＳＨＰ８の立上がりからサンプル・ホールドパル
スＳＨＰ８の次のパルスの立上がりまで、液晶パネル７
に供給されることになる。一方、１相目の後段のサンプ
ル・ホールド回路５７には、サンプル・ホールドパルス
作成回路３から上記サンプル・ホールドパルスＳＨＰ８
とは別なサンプル・ホールドパルスＳＨＰ７が供給され
る。このサンプル・ホールドパルスＳＨＰ７は、図２
（ｇ）に示されるように、サンプル・ホールドパルスＳ
ＨＰ５より１／２画素時間だけ遅れたタイミングでサン
プル・ホールド回路５７に供給され、これによって１相
目の前段のサンプル・ホールド回路５１から出力される
信号Ｖ１′は、１相目の後段のサンプル・ホールド回路
５７で保持し直される。これにより、図２（ｐ）に示さ
れるように、サンプル・ホールドパルスＳＨＰ７の立上
がりから次のサンプル・ホールドパルスＳＨＰ７の立上
がりまでの間、１つの画素データが信号Ｖ１として液晶
パネル７に供給されることとなる。このように、前段の
サンプル・ホールド回路５１〜５６で保持された信号Ｖ
１′〜Ｖ６′のうち、１相目の信号Ｖ１′のみを他の相
の信号Ｖ２′〜Ｖ６′よりも早い時点で保持することに
より、図２（ｊ）に示されるように、画素データ１が保
持される時点からデータ変化期間までには時間Ｔ１の余
裕ができ、その結果図２（ｐ）に示される信号Ｖ１とし
て正確かつ安定に画素データ１が液晶パネル７に供給さ
れる。なお、本実施の形態においては、６相目の後段の
サンプル・ホールド回路６２は、サンプルモードに固定
され、図２（ｏ），（ｕ）に示されるように、６相目の
前段のサンプル・ホールド回路５６の信号Ｖ６′をその
まま信号Ｖ６として出力することとしている。
【００１５】以上は、サンプル・ホールドパルスＳＨＰ
７が、サンプル・ホールドパルスＳＨＰ５より１／２画
素時間だけ遅れた時点でサンプル・ホールド回路５７に
供給された場合の説明であるが、サンプル・ホールドパ
ルスＳＨＰ７がサンプル・ホールドパルスＳＨＰ５と同
一タイミングでサンプル・ホールド回路５７に供給され
た場合も、図３によって上記と同様に説明できる。な
お、サンプル・ホールドパルスＳＨＰ７が、より早い時
点でサンプル・ホールド回路５７に供給される場合は、
画素データ１〜６が同時に信号Ｖ１〜Ｖ６として液晶パ
ネル７に供給されている時間がそれだけ短くなり、分割
した画像信号を同時に液晶パネル７に供給するという目
的に反することとなる。
７が、サンプル・ホールドパルスＳＨＰ５より１／２画
素時間だけ遅れた時点でサンプル・ホールド回路５７に
供給された場合の説明であるが、サンプル・ホールドパ
ルスＳＨＰ７がサンプル・ホールドパルスＳＨＰ５と同
一タイミングでサンプル・ホールド回路５７に供給され
た場合も、図３によって上記と同様に説明できる。な
お、サンプル・ホールドパルスＳＨＰ７が、より早い時
点でサンプル・ホールド回路５７に供給される場合は、
画素データ１〜６が同時に信号Ｖ１〜Ｖ６として液晶パ
ネル７に供給されている時間がそれだけ短くなり、分割
した画像信号を同時に液晶パネル７に供給するという目
的に反することとなる。
【００１６】一方、このようにして液晶パネル７に同時
期に供給された画素データは、次のようにして各液晶セ
ル７５に書込まれる。まず、液晶パネル駆動信号作成回
路２によって作成された図５（ｅ），（ｆ）に示される
信号ＳＴＨ，ＨＣＫがＨシフトレジスタ７１に与えられ
る。これにより、信号Ｓ１〜Ｓ３は、図５（ｇ）〜
（ｉ）に示されるように順次ハイ期間を生ずるが、たと
えば信号Ｓ１のハイ期間には対応する液晶セル７５に信
号Ｖ１〜Ｖ６が同時に供給され、そのハイ期間に画素デ
ータ１〜６が同時に書込まれる。そして、またこのと
き、液晶パネル駆動信号作成回路２によって作成された
図７（ｂ），（ｃ）に示される信号ＳＴＶ，ＶＣＫがそ
れぞれＶシフトレジスタ７３に与えられ、これにより図
７（ｄ）〜（ｇ）に示されるように信号Ｇ１〜Ｇ４が順
次ハイ期間を生ずる。ここで、該信号Ｇ１〜Ｇ４がハイ
である期間において、液晶パネル７の１ライン目から順
に液晶セル７５に画素データが書込まれていくことにな
り、結果として液晶パネル７に液晶表示がなされる。
期に供給された画素データは、次のようにして各液晶セ
ル７５に書込まれる。まず、液晶パネル駆動信号作成回
路２によって作成された図５（ｅ），（ｆ）に示される
信号ＳＴＨ，ＨＣＫがＨシフトレジスタ７１に与えられ
る。これにより、信号Ｓ１〜Ｓ３は、図５（ｇ）〜
（ｉ）に示されるように順次ハイ期間を生ずるが、たと
えば信号Ｓ１のハイ期間には対応する液晶セル７５に信
号Ｖ１〜Ｖ６が同時に供給され、そのハイ期間に画素デ
ータ１〜６が同時に書込まれる。そして、またこのと
き、液晶パネル駆動信号作成回路２によって作成された
図７（ｂ），（ｃ）に示される信号ＳＴＶ，ＶＣＫがそ
れぞれＶシフトレジスタ７３に与えられ、これにより図
７（ｄ）〜（ｇ）に示されるように信号Ｇ１〜Ｇ４が順
次ハイ期間を生ずる。ここで、該信号Ｇ１〜Ｇ４がハイ
である期間において、液晶パネル７の１ライン目から順
に液晶セル７５に画素データが書込まれていくことにな
り、結果として液晶パネル７に液晶表示がなされる。
【００１７】したがって、以上より、安定な画素データ
が液晶パネル７に供給されることは正常な液晶表示を得
るための重要な前提条件ということができ、本発明はこ
れを実現するものである。
が液晶パネル７に供給されることは正常な液晶表示を得
るための重要な前提条件ということができ、本発明はこ
れを実現するものである。
【００１８】［実施の形態２］図８は、この発明の実施
の形態２に係る液晶表示装置の全体構成を表わしたもの
である。この液晶表示装置の構成は図１に示される実施
の形態１に係る液晶表示装置と同様であり、時分割回路
５を制御するサンプル・ホールドパルス作成回路３が後
述する動作をする点で異なるのみである。
の形態２に係る液晶表示装置の全体構成を表わしたもの
である。この液晶表示装置の構成は図１に示される実施
の形態１に係る液晶表示装置と同様であり、時分割回路
５を制御するサンプル・ホールドパルス作成回路３が後
述する動作をする点で異なるのみである。
【００１９】次に、上記液晶表示装置の動作について説
明する。画像信号ＰＳは、極性反転部４でその極性が反
転される。そして、その反転された画像信号ＰＳＳは、
時分割回路５内における６相の前段のサンプル・ホール
ド回路５１〜５６に入力される。ここで上記前段のサン
プル・ホールド回路５１〜５６のそれぞれには、図８に
示されるように、対応するサンプル・ホールドパルスＳ
ＨＰ１〜６が１つずつ入力される。このサンプル・ホー
ルドパルスＳＨＰ１〜６は、サンプル・ホールドパルス
ＳＨＰ１の立下がりと同時にサンプル・ホールドパルス
ＳＨＰ２が立上がり、以下サンプル・ホールドパルスＳ
ＨＰ６まで同様な関係を有するパルスであり、これらの
パルスがサンプル・ホールドパルス作成回路３から図９
（ａ）〜（ｆ）に示されるように順次サンプル・ホール
ド回路５１〜５６に供給される。ここで、図９（ｊ）に
示される画像信号ＰＳＳは、各サンプル・ホールドパル
スＳＨＰ１〜６の立上がりでサンプル・ホールド回路５
１〜５６に入力され、かつその立下がりで保持される。
これにより、たとえば、画像信号ＰＳＳの画素データ１
は、サンプル・ホールドパルスＳＨＰ１の立上がりで１
相目のサンプル・ホールド回路５１に入力され、サンプ
ル・ホールドパルスＳＨＰ１の立下がりで保持され始
め、サンプル・ホールドパルスＳＨＰ１の次のパルスが
サンプル・ホールド回路５１に入力されるまで図９
（ｋ）に示される信号Ｖ１′として後段のサンプル・ホ
ールド回路５７に出力される。以下同様に、前段のサン
プル・ホールド回路５１〜５６の出力信号は、それぞれ
図９（ｋ）〜（ｐ）に示される信号Ｖ１′からＶ６′の
ようになる。さらには、図８に示されるように、サンプ
ル・ホールドパルス作成回路３は、サンプル・ホールド
パルスＳＨＰ８を、図９（ｈ）に示されるタイミング、
すなわちサンプル・ホールドパルスＳＨＰ６と同位相で
３相目と４相目の後段のサンプル・ホールド回路５９，
６０に供給するとともに、サンプル・ホールドパルスＳ
ＨＰ９を図９（ｉ）に示されるタイミング、すなわちサ
ンプル・ホールドパルスＳＨＰ１と同位相で５相目と６
相目の後段のサンプル・ホールド回路６１，６２に供給
する。これにより、３相目と４相目の前段のサンプル・
ホールド回路５３，５４から出力される信号Ｖ３′，Ｖ
４′を同時に保持し直すことになり、３相目と４相目の
後段のサンプル・ホールド回路５９，６０は、図９
（ｓ），（ｔ）に示される信号Ｖ３，Ｖ４として画素デ
ータ３および４を対応するサンプル・ホールドパルスＳ
ＨＰ８の立上がりからサンプル・ホールドパルスＳＨＰ
８の次のパルスの立上がりまで液晶パネル７に供給する
ことになる。
明する。画像信号ＰＳは、極性反転部４でその極性が反
転される。そして、その反転された画像信号ＰＳＳは、
時分割回路５内における６相の前段のサンプル・ホール
ド回路５１〜５６に入力される。ここで上記前段のサン
プル・ホールド回路５１〜５６のそれぞれには、図８に
示されるように、対応するサンプル・ホールドパルスＳ
ＨＰ１〜６が１つずつ入力される。このサンプル・ホー
ルドパルスＳＨＰ１〜６は、サンプル・ホールドパルス
ＳＨＰ１の立下がりと同時にサンプル・ホールドパルス
ＳＨＰ２が立上がり、以下サンプル・ホールドパルスＳ
ＨＰ６まで同様な関係を有するパルスであり、これらの
パルスがサンプル・ホールドパルス作成回路３から図９
（ａ）〜（ｆ）に示されるように順次サンプル・ホール
ド回路５１〜５６に供給される。ここで、図９（ｊ）に
示される画像信号ＰＳＳは、各サンプル・ホールドパル
スＳＨＰ１〜６の立上がりでサンプル・ホールド回路５
１〜５６に入力され、かつその立下がりで保持される。
これにより、たとえば、画像信号ＰＳＳの画素データ１
は、サンプル・ホールドパルスＳＨＰ１の立上がりで１
相目のサンプル・ホールド回路５１に入力され、サンプ
ル・ホールドパルスＳＨＰ１の立下がりで保持され始
め、サンプル・ホールドパルスＳＨＰ１の次のパルスが
サンプル・ホールド回路５１に入力されるまで図９
（ｋ）に示される信号Ｖ１′として後段のサンプル・ホ
ールド回路５７に出力される。以下同様に、前段のサン
プル・ホールド回路５１〜５６の出力信号は、それぞれ
図９（ｋ）〜（ｐ）に示される信号Ｖ１′からＶ６′の
ようになる。さらには、図８に示されるように、サンプ
ル・ホールドパルス作成回路３は、サンプル・ホールド
パルスＳＨＰ８を、図９（ｈ）に示されるタイミング、
すなわちサンプル・ホールドパルスＳＨＰ６と同位相で
３相目と４相目の後段のサンプル・ホールド回路５９，
６０に供給するとともに、サンプル・ホールドパルスＳ
ＨＰ９を図９（ｉ）に示されるタイミング、すなわちサ
ンプル・ホールドパルスＳＨＰ１と同位相で５相目と６
相目の後段のサンプル・ホールド回路６１，６２に供給
する。これにより、３相目と４相目の前段のサンプル・
ホールド回路５３，５４から出力される信号Ｖ３′，Ｖ
４′を同時に保持し直すことになり、３相目と４相目の
後段のサンプル・ホールド回路５９，６０は、図９
（ｓ），（ｔ）に示される信号Ｖ３，Ｖ４として画素デ
ータ３および４を対応するサンプル・ホールドパルスＳ
ＨＰ８の立上がりからサンプル・ホールドパルスＳＨＰ
８の次のパルスの立上がりまで液晶パネル７に供給する
ことになる。
【００２０】同様にして、５相目と６相目の前段のサン
プル・ホールド回路５５，５６から出力される信号Ｖ
５′，Ｖ６′を同時に保持し直すことになり、５相目と
６相目の後段のサンプル・ホールド回路６１，６２は、
図９（ｕ），（ｖ）に示される信号Ｖ５，Ｖ６として画
素データ５および６を、対応するサンプル・ホールドパ
ルスＳＨＰ９の立上がりからサンプル・ホールドパルス
ＳＨＰ９の次の立上がりまで液晶パネル７に供給するこ
とになる。一方、１相目および２相目の後段のサンプル
・ホールド回路５７，５８には、サンプル・ホールドパ
ルス作成回路３から上記サンプル・ホールドパルスＳＨ
Ｐ８とは別なサンプル・ホールドパルスＳＨＰ７が供給
される。このサンプル・ホールドパルスＳＨＰ７は、図
９（ｇ）に示されるように、サンプル・ホールドパルス
ＳＨＰ５と同位相でサンプル・ホールド回路５７，５８
に供給されるため、１相目と２相目の前段のサンプル・
ホールド回路５１，５２から出力される信号Ｖ１′，Ｖ
２′は、１相目と２相目の後段のサンプル・ホールド回
路５７，５８で同時に保持し直される。これにより、た
とえば、図９（ｑ）に示されるように、サンプル・ホー
ルドパルスＳＨＰ７の立上がりから次のサンプル・ホー
ルドパルスＳＨＰ７の立上がりまでの間、画素データ１
が信号Ｖ１として液晶パネル７に供給されることとな
る。このように、前段のサンプル・ホールド回路５１〜
５６で保持された信号Ｖ１′〜Ｖ６′のうち、１相目お
よび２相目の信号Ｖ１′，Ｖ２′を他の相の信号Ｖ３′
〜Ｖ６′よりも早い時点で保持することにより、図９
（ｇ），（ｋ）に示されるように、画素データ１が保持
される時点からデータ変化期間までには時間Ｔ２の余裕
ができて、その結果図９（ｑ）に示される信号Ｖ１とし
て正確かつ安定に画素データ１が液晶パネル７に供給さ
れる。
プル・ホールド回路５５，５６から出力される信号Ｖ
５′，Ｖ６′を同時に保持し直すことになり、５相目と
６相目の後段のサンプル・ホールド回路６１，６２は、
図９（ｕ），（ｖ）に示される信号Ｖ５，Ｖ６として画
素データ５および６を、対応するサンプル・ホールドパ
ルスＳＨＰ９の立上がりからサンプル・ホールドパルス
ＳＨＰ９の次の立上がりまで液晶パネル７に供給するこ
とになる。一方、１相目および２相目の後段のサンプル
・ホールド回路５７，５８には、サンプル・ホールドパ
ルス作成回路３から上記サンプル・ホールドパルスＳＨ
Ｐ８とは別なサンプル・ホールドパルスＳＨＰ７が供給
される。このサンプル・ホールドパルスＳＨＰ７は、図
９（ｇ）に示されるように、サンプル・ホールドパルス
ＳＨＰ５と同位相でサンプル・ホールド回路５７，５８
に供給されるため、１相目と２相目の前段のサンプル・
ホールド回路５１，５２から出力される信号Ｖ１′，Ｖ
２′は、１相目と２相目の後段のサンプル・ホールド回
路５７，５８で同時に保持し直される。これにより、た
とえば、図９（ｑ）に示されるように、サンプル・ホー
ルドパルスＳＨＰ７の立上がりから次のサンプル・ホー
ルドパルスＳＨＰ７の立上がりまでの間、画素データ１
が信号Ｖ１として液晶パネル７に供給されることとな
る。このように、前段のサンプル・ホールド回路５１〜
５６で保持された信号Ｖ１′〜Ｖ６′のうち、１相目お
よび２相目の信号Ｖ１′，Ｖ２′を他の相の信号Ｖ３′
〜Ｖ６′よりも早い時点で保持することにより、図９
（ｇ），（ｋ）に示されるように、画素データ１が保持
される時点からデータ変化期間までには時間Ｔ２の余裕
ができて、その結果図９（ｑ）に示される信号Ｖ１とし
て正確かつ安定に画素データ１が液晶パネル７に供給さ
れる。
【図１】本発明の実施の形態１に係る液晶表示装置の全
体構成を示すブロック図である。
体構成を示すブロック図である。
【図２】図１において、サンプル・ホールドパルスＳＨ
Ｐ７がサンプル・ホールドパルスＳＨＰ５より１／２画
素時間遅く供給される場合の時分割回路の動作を説明す
るためのタイミング図である。
Ｐ７がサンプル・ホールドパルスＳＨＰ５より１／２画
素時間遅く供給される場合の時分割回路の動作を説明す
るためのタイミング図である。
【図３】図１において、サンプル・ホールドパルスＳＨ
Ｐ７がサンプル・ホールドパルスＳＨＰ５と同一タイミ
ングで供給される場合の時分割回路の動作を説明するた
めのタイミング図である。
Ｐ７がサンプル・ホールドパルスＳＨＰ５と同一タイミ
ングで供給される場合の時分割回路の動作を説明するた
めのタイミング図である。
【図４】図１に示されるＨシフトレジスタの回路構成を
示すブロック図である。
示すブロック図である。
【図５】図１に示されるＨシフトレジスタの動作を説明
するためのタイミング図である。
するためのタイミング図である。
【図６】図１に示されるＶシフトレジスタの回路構成を
示すブロック図である。
示すブロック図である。
【図７】図１に示されるＶシフトレジスタの動作を説明
するためのタイミング図である。
するためのタイミング図である。
【図８】本発明の実施の形態２に係る液晶表示装置の全
体構成を示すブロック図である。
体構成を示すブロック図である。
【図９】図８に示される時分割回路の動作を説明するた
めのタイミング図である。
めのタイミング図である。
【図１０】従来の液晶表示装置における時分割回路の構
成を示すブロック図である。
成を示すブロック図である。
【図１１】図１０に示される時分割回路の動作を説明す
るためのタイミング図である。
るためのタイミング図である。
１ ＰＬＬ回路 １１ 位相比較器 １２ 電圧制御発振器 １３ 周波数分割器 ２ 液晶パネル駆動信号作成回路 ２１ 水平スタート信号作成回路 ２２ 水平シフトクロック信号作成回路 ２３ 垂直スタート信号作成回路 ２４ 垂直シフトクロック信号作成回路 ３ サンプル・ホールドパルス作成回路 ４ 極性反転部 ５ 時分割回路 ５１〜６２ サンプル・ホールド回路 ７ 液晶パネル ７１ Ｈシフトレジスタ ７２，７４ フリップフロップ ７３ Ｖシフトレジスタ ７５ 液晶セル
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/36 G02F 1/133 505
Claims (6)
- 【請求項１】 画像信号を入力して画像を表示する液晶
表示手段と、 入力された前記画像信号を順次複数の相に分割して保持
し、かつ前記液晶表示手段へ前記分割された画像信号を
供給する時分割手段と、 前記複数の相のうち少なくとも最初の相に分割された前
記画像信号を、他の相に分割された前記画像信号が保持
される時点よりも早い時点で保持するとともに、前記他
の相に分割された画像信号を同時に保持することによっ
て、前記複数の相に分割された画像信号を同時期に前記
液晶表示手段へ供給するよう前記時分割手段を制御する
時分割制御手段とを備える液晶表示装置。 - 【請求項２】 前記時分割手段が前記画像信号をＮ相に
分割する場合に、前記時分割制御手段が、少なくとも前
記最初の相に分割された画像信号を、（Ｎ−１）相目の
前記分割された画像信号が保持されると同一タイミング
か、または、１／２画素時間遅れた時点で保持するよう
前記時分割手段を制御する、請求項１に記載の液晶表示
装置。 - 【請求項３】 画像信号を入力して画像を表示する液晶
表示手段と、 入力された前記画像信号を順次複数の相に分割して保持
し、かつ前記液晶表示手段へ前記分割された画像信号を
供給する時分割手段と、 前記複数の相のうち最初の相に分割された前記画像信号
のみを、他の相に分割された前記画像信号が保持される
時点よりも早い時点で保持するとともに、前記他の相に
分割された画像信号を同時に保持することによって、前
記複数の相に分割された画像信号を同時期に前記液晶表
示手段へ供給するよう前記時分割手段を制御する時分割
制御手段とを備える液晶表示装置。 - 【請求項４】 前記時分割手段が前記画像信号をＮ相に
分割する場合に、前記時分割制御手段が、前記最初の相
に分割された画像信号のみを、（Ｎ−１）相目の前記分
割された画像信号が保持されると同一タイミングか、ま
たは、１／２画素時間遅れた時点で保持するよう前記時
分割手段を制御する、請求項３に記載の液晶表示装置。 - 【請求項５】 画像信号を入力して画像を表示する液晶
表示手段と、 入力された前記画像信号を順次複数の相に分割して保持
し、かつ前記液晶表示手段へ前記分割された画像信号を
供給する時分割手段と、 前記複数の相のうち１番目と２番目の相に分割された前
記画像信号のみを、他の相に分割された前記画像信号が
保持される時点よりも早い時点で保持することによっ
て、前記複数の相に分割された画像信号を同時期に前記
液晶表示手段へ供給するよう前記時分割手段を制御する
時分割制御手段とを備える液晶表示装置。 - 【請求項６】 前記時分割手段は前記画像信号を６相に
分割し、 前記時分割制御手段は、前記１番目と２番目の相に分割
された前記画像信号を５番目の相に分割された前記画像
信号が保持されるのと同一タイミングで保持し直すとと
もに、３番目と４番目の相に分割された前記画像信号を
６番目の相に分割された前記画像信号が保持されるのと
同一タイミングで保持し直し、５番目と６番目の相に分
割された前記画像信号を１番目の相に分割された前記画
像信号が保持されるのと同一タイミングで保持し直すよ
う前記時分割手段を制御する、請求項５に記載の液晶表
示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17926096A JP3281806B2 (ja) | 1995-10-31 | 1996-07-09 | 液晶表示装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28291495 | 1995-10-31 | ||
| JP7-282914 | 1995-10-31 | ||
| JP17926096A JP3281806B2 (ja) | 1995-10-31 | 1996-07-09 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09185348A JPH09185348A (ja) | 1997-07-15 |
| JP3281806B2 true JP3281806B2 (ja) | 2002-05-13 |
Family
ID=26499175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17926096A Expired - Fee Related JP3281806B2 (ja) | 1995-10-31 | 1996-07-09 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3281806B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4577923B2 (ja) * | 1999-06-25 | 2010-11-10 | 三洋電機株式会社 | 表示装置の制御回路 |
| JP3982249B2 (ja) * | 2001-12-11 | 2007-09-26 | 株式会社日立製作所 | 表示装置 |
-
1996
- 1996-07-09 JP JP17926096A patent/JP3281806B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09185348A (ja) | 1997-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5406308A (en) | Apparatus for driving liquid crystal display panel for different size images | |
| KR100821016B1 (ko) | 액정 표시 장치 | |
| US6329975B1 (en) | Liquid-crystal display device with improved interface control | |
| JP4481460B2 (ja) | 液晶表示装置及びその駆動方法 | |
| US7391405B2 (en) | Method and apparatus for driving liquid crystal display | |
| JP4069838B2 (ja) | 表示ドライバ、電気光学装置及び表示ドライバの制御方法 | |
| KR20040009815A (ko) | 액정 표시 장치 및 그 구동 방법 | |
| JP3281806B2 (ja) | 液晶表示装置 | |
| JPH11265173A (ja) | 液晶表示装置及びその制御回路並びに液晶表示パネル駆動方法 | |
| KR890008745A (ko) | 화상 표시장치 | |
| JP3566620B2 (ja) | 液晶表示駆動回路 | |
| JP2005157389A (ja) | 信号処理装置及び方法 | |
| JP3192522B2 (ja) | 表示一体型タブレット装置およびその駆動方法 | |
| JP3183773B2 (ja) | 表示一体型タブレット装置 | |
| JP2001109439A (ja) | 液晶パネルの走査電極駆動回路と駆動方法 | |
| JPS6292995A (ja) | 液晶表示装置 | |
| JP2939516B2 (ja) | 強誘電性液晶パネルの駆動方法 | |
| JP2534344B2 (ja) | 強誘電性液晶パネルの駆動方法 | |
| JPH06250612A (ja) | 強誘電性液晶ディスプレイの走査側電極駆動回路 | |
| JPH0418595A (ja) | 液晶表示装置 | |
| JPH08286638A (ja) | 液晶表示装置 | |
| KR19980059989A (ko) | 액정 표시 장치의 듀얼 스캔 구동 회로 | |
| JP2606474B2 (ja) | パネルディスプレイ制御装置 | |
| JPH1124031A (ja) | 液晶表示装置および液晶駆動装置 | |
| JP2001306034A (ja) | 平面表示装置及びその画像表示方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020129 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |