JP2001109439A - 液晶パネルの走査電極駆動回路と駆動方法 - Google Patents
液晶パネルの走査電極駆動回路と駆動方法Info
- Publication number
- JP2001109439A JP2001109439A JP29062299A JP29062299A JP2001109439A JP 2001109439 A JP2001109439 A JP 2001109439A JP 29062299 A JP29062299 A JP 29062299A JP 29062299 A JP29062299 A JP 29062299A JP 2001109439 A JP2001109439 A JP 2001109439A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- display
- scan electrode
- liquid crystal
- crystal panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
ネルでも白バックとなるパーシャル表示を実現する。 【解決手段】 アドレス信号発生回路はセット入力端子
とリセット入力端子を有し、ドライバー回路は休止制御
手段を有する。第一の休止位相で全ての非表示走査電極
のアドレスをセットし、続いて全での非表示走査電極に
選択パルスを印加してから、第二の休止位相で表示走査
電極の先頭アドレスをセットし、続いて表示走査電極を
順番に選択する。
Description
ネルの走査電極駆動回路と駆動方法に関し、さらに詳し
くは、通常表示モードと部分表示モード(以下パーシャ
ル表示と称する)が可能な走査電極駆動回路と駆動方法
に関する。
電子機器では、表示素子として消費電力の小さい反射型
の液晶パネル使用することが多い。当初は少数の文字を
表示していた程度であったこれらの電子機器は、現在で
は動画像まで及ぶような大量情報を表示するようになっ
てきた。このため表示に必要な電力も増大してきたた
め、最近では大量情報を表示しないときに液晶パネルの
一部分だけを表示し消費電力を削減する手法(パーシャ
ル表示)が一般的になってきた。
きたなかでパッシブ型液晶パネルのスーパーツイステッ
ドネマティック(以下STNと称する)パネルでは、視
差による混色を除去するため反射板を2枚のガラスの内
部に設け一枚の偏光板で表示する方法が採用されてい
る。しかしながら偏光板が一枚であることから複屈折制
御が難しくなるため、非選択画素(オフ電圧を印加する
画素)を黒とするノーマリブラックモードを採用する場
合が多い。一方パーシャル表示では、低消費電力化のた
め表示に使用しない走査電極(以下非表示走査電極と称
する)にはできるだけ電圧を印加したくない反面、明る
い印象を持たせるためこの表示しない領域(背景)を白
とすることが求められている。このノーマリブラックモ
ードと白い背景が矛盾するなかで、当社では、すべての
非表示走査電極にたいし同時に選択パルスを印加し、こ
の選択期間に全信号電極から白データ信号を出力させ非
表示部分を白い背景とする、という方式を提案してい
る。この方法は、表示走査電極を減らし(分割数の低下
により)液晶パネルの駆動電圧を低下させ消費電力を削
減するというパッシブ型液晶パネルのパーシャル表示手
法において、分割数の増加を1に押さえられるため駆動
電圧増及び消費電力増を最小限に押さえ込めるという特
徴がある。
御に工夫が必要となるので、図8のブロック図(A)と
波形図(B)で従来の走査電極駆動回路を説明する。図
8(A)において、シフトレジスター801にはスター
ト信号805とクロック806、リセット信号811が
入力する。シフトレジスター801はn段のシリアル入
力パラレル出力タイプで、各出力信号Q1、Q2、…、
Qnはアドレス信号として一対一対応するアンド802
に入力する。全てのアンド802の他の入力端子には休
止制御信号807が入力する。アンド802の出力信号
は一対一対応するレベルシフターバッファー803に入
力し、各レベルシフターバッファ803は対応する走査
電極へ駆動信号810を出力する。また全てのベルシフ
ターバファー803には、駆動極性を示す信号808が
レベルシフター804により電圧変換された信号809
が入力する。なおレベルシフターバッファ803の前段
部は入力信号(アンド802の出力信号)を論理回路用
の電圧から上下の走査電極駆動用の電圧に変換し、後段
部は上下の走査電極駆動電圧と液晶パネル駆動のグラン
ドレベルの3値出力素子である。
スタート信号805はクロック806により順次転送さ
れ出力信号Q1、Q2、Q3、…、Qnにハイレベルが
現れる。このハイレベル期間がアドレスされた期間とな
るので、駆動極性を示す信号808と休止制御信号80
7がハイレベルの期間では、シフトレジスター801の
出力信号Q1、Q2、Q3、…、Qnによりアドレスさ
れた走査電極の駆動信号T1、T2、T3、…、Tnに
正極性の選択パルスが現れる。なお非アドレス時の走査
電極の駆動信号T1、T2、T3、…、Tnは液晶パネ
ル駆動のグランドレベルとなっている。また交流駆動の
ため駆動極性を示す信号808が反転しローレベルにな
ると選択パルスの極性も逆転する。この選択パルスと信
号電極駆動回路の出力信号から液晶パネルの画素の透過
率が制御される。休止制御信号807がローレベルにな
ると全ての走査電極の駆動信号Q1、Q2、Q3、…、
Qnは液晶パネル駆動のグランドレベルになる。このと
き信号電極駆動信号も液晶パネル駆動のグランドレベル
を出力するように制御されている。このためこの期間で
は液晶パネルの全ての画素には電圧が印加されなくなる
ので、この期間を休止期間と呼んでいる。基本的な走査
電極駆動回路の機能は走査電極を選択することなので、
休止機能は必ずしも必要ない。この実施例では休止機能
がリセット信号811ないし休止制御信号807のどち
らでも実現できるが、2重に休止できるようにしている
主な理由は、電源停止時に液晶パネルに不要な電圧が印
加され横線が現れるという現象にたいし、2系統の制御
方法を組み合わせてこの事態を避けるというものであ
る。また一般にアドレス信号を発生するシフトレジスタ
ー801は、スタート信号を逆方向にも転送可能なよう
に双方向シフトレジスターであることが多く、さらにカ
スケード(多段)接続が可能なようにスタート情報を伝
達するためのキャリー入出力端子を設けることも多い
が、説明は割愛した。
の走査電極の指定に加え、ノーマリブラックパネルの背
景を白くするために非表示走査電極へ一括して選択パル
スを印加することが必要なパーシャル表示では、機能の
複雑化にともない回路規模が増大するという課題があ
る。そこで本発明の目的は、前述のパーシャル表示が実
現できる液晶パネルの走査電極駆動回路と駆動方法を提
供することである。
に本発明における液晶パネルの走査電極駆動回路は、ア
ドレス信号発生部のセット手段とリセット手段および走
査電極駆動部の休止制御手段を有することを特徴とす
る。
めに本発明における液晶パネルの走査電極駆動回路は、
アドレス信号発生部のリセット手段とアドレス信号の反
転手段と走査電極駆動部の休止制御手段を有することを
特徴とする。
液晶パネルの駆動方法は、リセット信号ないしセット信
号が入力し、非表示走査電極のアドレスをセットし、非
表示走査電極に選択パルスを印加し、続いて休止期間に
入り、休止期間期間ないし休止期間直後に表示走査電極
の先頭アドレスを設定し、表示走査電極から表示走査電
極を順次選択することを特徴とする。
めに本発明における液晶パネルの駆動方法は、第一の休
止期間でリセット信号が入力し全アドレスをリセットし
てから、クロックが入力し全表示走査電極のアドレスを
セットし、全アドレス信号を反転し非表示走査電極に選
択パルスを印加してから、続いて第2の休止期間に入
り、休止期間ないし休止期間直後に表示走査電極の先頭
アドレスを設定し、表示走査電極から表示走査電極を順
次選択することを特徴とする。
発明の実施の形態を図面に基づき詳細に説明する。図1
は本実施の形態1に用いた液晶パネルの走査電極駆動回
路のブロック図である。スタート信号107とクロック
108はそれぞれアドレス信号を発生するシフトレジス
ター101のスタート信号入力端子Dとクロック入力端
子CKに入力する。リセット信号105とセット信号1
06はそれぞれシフトレジスター101のリセット端子
Rとセット端子Sに入力する。シフトレジスター101
の出力信号Q1、Q2、‥、Qnはそれぞれ一対一で対
応するアンド102に入力し、休止制御信号109は全
てのアンド102に入力する。アンド102の出力信号
112は一対一で対応するレベルシフターバッファ10
3に入力し、極性制御信号110がレベルシフター10
4で電圧変換された信号111は全てのレベルシフター
バッファ103に入力する。各レベルシフターバッファ
103は走査電極駆動部であり駆動信号113を出力す
る。
り、本図により図1のブロックによるパーシャル表示を
説明する。なお通常表示は、休止制御信号109をハイ
レベルとし、リセット信号105とセット信号106を
不使用(ローレベル)とすれば良い。図2ではパーシャ
ル表示の表示走査電極を3番目、4番目、5番目の走査
電極としておりその駆動波形はT3、T4、T5であ
る。1番目、2番目、6番目以降の走査電極は非表示走
査電極であり、その駆動波形はT1、T2、T6〜であ
る。またおよそ垂直走査一回分の期間を示している。最
初の期間t1では、セット信号105がハイレベルにな
りシフトレジスター101の全出力信号Q1、Q2、Q
3、Q4、Q5、Q6〜がハイレベルとなる。続いてク
ロック108に3個のパルスが現れてからスタート信号
107がハイレベルとなり、さらにクロック108に2
個のパルスが現れるので、期間t1の最後ではシフトレ
ジスター101の3番目、4番目、5番目の出力信号Q
3、Q4、Q5だけがローレベルになる。一方、期間t
1では休止制御信号109がローレベルなので第1の休
止期間となり、全ての走査電極T1、T2、T3、T
4、T5、T6〜の駆動信号は液晶パネル駆動のグラン
ドレベル(正負の選択パルス電圧の中央値)になってい
る。
01の出力信号Q1、Q2、Q3、Q4、Q5、Q6〜
は期間t1の最後の論理値を保持している一方で、休止
制御信号109がハイレベルになるため、非表示走査電
極の駆動信号T1、T2、T6〜には正極性の選択パル
スが現れる。
104がハイレベルになりシフトレジスター101の全
出力信号Q1、Q2、Q3、Q4、Q5、Q6〜がロー
レベルとなる。続いてスタート信号107がハイレベル
となりクロック108に1個のパルスが現れてからスタ
ート信号107がローレベルとなる。さらにクロック1
08に1個のパルスが現れるので、期間t3の最後では
シフトレジスター101の2番目の出力信号Q2がハイ
レベルになる。一方、期間t3では休止制御信号109
がローレベルなので第2の休止期間となり、全ての走査
電極T1、T2、T3、T4、T5、T6〜の駆動波形
は液晶パネル駆動のグランドレベルになっている。
最初にクロック108にパルスが現れ、休止制御信号1
09もハイレベルなので、順番に表示走査電極の駆動信
号T3、T4、T5に正極性の選択パルスが現れる。
2、t3、t4、t5、t6と同等の期間、リセット信
号105、セット信号106、スタート信号107、ク
ロック108、休止制御信号109が繰り返し出力され
るが、駆動極性信号110が反転し走査電極の駆動信号
T1、T2、T3、T4、T5、T6〜の選択パルスは
負極性になる。また本実施の形態では第2の休止期間t
3の直後にパーシャル表示用の先頭アドレスQ3を設定
したが、第2の休止期間t3中に先頭アドレスQ3を設
定しても休止制御信号109がローレベルなので同等の
表示が可能となる。また第1と第2の休止期間では信号
電極駆動信号も液晶パネル駆動のグランドレベルにして
おく。(交流駆動は以下の実施の形態で同様)
明の実施の形態2のブロック図を示す。図1の実施の形
態1と同等の回路ブロックおよび信号は同じ番号で示し
ている。パーシャル表示用レジスター301は、シリア
ル入力パラレル出力形式のシフトレジスターであり、デ
ータ信号306と転送クロック307が入力する。パー
シャル表示用レジスター301の出力信号Q1、Q2、
‥、Qnは、一対一で対応するアンド302の反転入力
端子とアンド303の正置入力端子に入力する。アンド
302、303のもう一方の正置入力端子にはセット信
号308が入力し、アンド302、303の出力信号は
アドレス信号発生用のシフトレジスター304内で一対
一対応するデータタイプフリップフロップ305のセッ
ト端子Sと第1のリセット端子R1に入力する。リセッ
ト信号310とクロック311はアドレス信号発生用の
シフトレジスター304内の全てのデータタイプフリッ
プフロップ305の第2のリセット端子R2とクロック
端子CKに入力する。スタート信号309はアドレス信
号発生用のシフトレジスター304内の先頭のデータタ
イプのフリップフロップ305のデータ端子D入力し、
各フリップフロップ305の出力信号Q1、Q2、‥、
Qnはアンド102に入力する。その他、休止制御信号
109以下は実施の形態1と同等である。
は、最初に非表示走査電極に対応するパーシャル表示用
レジスター301の出力信号がローレベル、表示走査電
極に対応する出力信号がハイレベルになるようにデータ
信号306と転送クロック307でパーシャル表示用レ
ジスター301を設定する。この状態からパーシャル表
示を行う方法を図4の波形図により説明する。なお通常
表示は、休止制御信109をハイレベルとし、リセット
信号309とセット信号308を不使用(ローレベル)
とすれば良い。図4でもパーシャル表示の表示走査電極
を3番目、4番目、5番目の走査電極(駆動信号T3、
T4、T5)とし、1番目、2番目、6番目以降の走査
電極(駆動信号T1、T2、T6〜)は非表示走査電極
としているので、図3におけるパーシャル表示用レジス
ター301の出力信号Q1、Q2、Q6、‥、Qnはロ
ーレベル、Q3、Q4、Q5がハイレベルとなる。また
図2と同様におよそ垂直走査一回分の期間を示してい
る。最初の期間t1では、セット信号308がハイレベ
ルになり、アドレス用のシフトレジスター304内の1
番目、2番目、6番目以降フリップフロップ305がセ
ットされ、3番目、4番目、5番目のフリップフロップ
304がリセットされるので、出力信号Q1、Q2、Q
6〜がハイレベル、出力信号Q3、Q4、Q5がローレ
ベルとなる。この期間t1では休止制御信号109がハ
イレベルであるため、非表示走査電極の駆動信号T1、
T2、T6〜には正極性の選択パルスが現れる。
310がハイレベルになりアドレス用のシフトレジスタ
ー304の全出力信号Q1、Q2、Q3、Q4、Q5、
Q6〜がローレベルとなる。続いてスタート信号309
がハイレベルとなり、クロック311に1個のパルスが
現れてからスタート信号309がローレベルとなる。さ
らにクロック311に1個のパルスが現れるので、期間
t2の最後ではアドレス用のシフトレジスター304の
2番目の出力信号Q2がハイレベルになる。一方、期間
t2では休止制御信号109がローレベルなので全ての
走査電極の駆動波形T1、T2、T3、T4、T5、T
6〜は液晶パネル駆動のグランドレベルになっている。
は、最初にクロック311にパルスが現れ、休止制御信
号109がハイレベルなので、順番に表示走査電極の駆
動信号T3、T4、T5に正極性の選択パルスが現れ
る。なお実施の形態1と同様に交流駆動を行う。パーシ
ャル表示用レジスター301で表示走査電極に対応する
出力信号をローレベルにしたり、セット信号をアクティ
ブローに変更した場合には、論理積のとりかたも変え
る。またパーシャル表示用レジスター301にシフトレ
ジスターを採用しているが、素子数を削減するためnビ
ットのラッチにしてもよい。この場合ラッチセルへのア
ドレスはシフトレジスター304の出力信号Q1、Q
2、…、Qnが利用できる。
明の実施の形態3のブロック図を示す。図1の実施の形
態1と同等の回路ブロックおよび信号は同じ番号で示し
ている。リセット信号503とスタート信号504とク
ロック505は、それぞれアドレス信号発生用のシフト
レジスター501のリセット端子Rとデータ端子Dとク
ロック端子CKに入力する。アドレス信号発生用のシフ
トレジスター501の各出力信号Q1、Q2、‥、Qn
は一対一対応する排他論理和502に入力し、反転制御
信号506は全ての排他論理和502に入力する。排他
論理和502の出力信号は一対一対応するアンド102
に入力する。その他、休止制御信号109以下は実施の
形態1と同等である。
ャル表示を説明する。なお通常表示は、休止制御信号1
09をハイレベルとし、リセット信号404を不使用
(ローレベル)とすれば良い。図5でもパーシャル表示
の表示走査電極を3番目、4番目、5番目の走査電極
(駆動信号T3、T4、T5)としており、1番目、2
番目、6番目以降の走査電極(駆動信号T1、T2、T
6〜)は非表示走査電極としている。また図2と同様に
およそ垂直走査一回分の期間を示している。最初の期間
t1では、リセット信号503がハイレベルになりアド
レス信号発生用のシフトレジスター501の全出力信号
Q1、Q2、Q3、Q4、Q5、Q6〜がローレベルと
なる。続いてスタート信号504がハイレベルになりク
ロック505に3個のパルスが現れてからスタート信号
504がローレベルとなる。さらにクロック505に2
個のパルスが現れるので、期間t1の最後ではアドレス
信号発生用のシフトレジスター501の3番目、4番
目、5番目の出力信号Q3、Q4、Q5だけがハイレベ
ルになる。一方、期間t1では休止制御信号109がロ
ーレベルなので第1の休止期間となり、全ての走査電極
の駆動信号T1、T2、T3、T4、T5、T6〜は液
晶パネル駆動のグランドレベルになっている。
のシフトレジスター501の出力信号Q1、Q2、Q
3、Q4、Q5、Q6〜は期間t1の最後の論理値を保
持している一方で、反転制御信号506と休止制御信号
109がハイレベルになるため、非表示走査電極の駆動
信号T1、T2、T6〜には正極性の選択パルスが現れ
る。
503がハイレベルになりアドレス信号発生用のシフト
レジスター501の全出力信号Q1、Q2、Q3、Q
4、Q5、Q6〜がローレベルとなる。続いてスタート
信号504がハイレベルとなりクロック505に1個の
パルスが現れてからスタート信号504がローレベルと
なる。さらにクロック505に1個のパルスが現れるの
で、期間t3の最後ではアドレス信号発生用のシフトレ
ジスター501の2番目の出力信号Q2がハイレベルに
なる。一方、期間t3では休止制御信号109がローレ
ベルなので第2の休止期間となり、全ての走査電極の駆
動信号T1、T2、T3、T4、T5、T6〜は液晶パ
ネル駆動のグランドレベルになっている。
最初にクロック505にパルスが現れ、反転制御信号4
07がローレベルになっている。一方、休止制御信号1
09がハイレベルなので、順番に表示走査電極の駆動信
号T3、T4、T5に正極性の選択パルスが現れる。ま
た実施の形態1と同様に交流駆動を行う。
明の実施の形態4の波形図を示す。本発明の実施の形態
4による駆動方法を実現する回路は従来技術の説明に使
用した図(8)であり、通常表示は従来技術の通りであ
る。図7でもパーシャル表示の表示走査電極を3番目、
4番目、5番目の走査電極としておりその駆動波形はT
3、T4、T5であり、1番目、2番目、6番目以降の
走査電極は非表示走査電極であり、その駆動波形はT
1、T2、T6〜である。またおよそ垂直走査一回分の
期間を示している。最初の期間t1では、最初にリセッ
ト信号811がハイレベルになりシフトレジスター80
1の全出力信号Q1、Q2、Q3、Q4、Q5、Q6〜
をローレベルにする。続いてスタート信号805がハイ
レベルになりクロック806に(n−5)個のパルスが
現れ、それからスタート信号107がローレベルとなり
クロック806に3個のパルスが現れ、最後にスタート
信号805がハイレベルとなりクロックに2個のパルス
が現れる。この結果、期間t1の最終時点では、シフト
レジスター801の3番目、4番目、5番目の出力信号
Q3、Q4、Q5だけがローレベルになる。一方、期間
t1では休止制御信号807がローレベルなので第1の
休止期間となり、全ての走査電極T1、T2、T3、T
4、T5、T6〜の駆動信号は液晶パネル駆動のグラン
ドレベルになっている。次の期間t2では休止制御信号
807がハイレベルになるため、シフトレジスター80
1の出力信号Q1、Q2、Q6〜がハイレベルなので非
表示走査電極の駆動信号T1、T2、T6〜には正極性
の選択パルスが現れる。3番目の期間t3では、最初に
リセット信号811がハイレベルになりシフトレジスタ
ー801の全出力信号Q1、Q2、Q3、Q4、Q5、
Q6〜をローレベルにしてから、スタート信号805が
ハイレベルとなり、このスタート信号805はクロック
806に1個のパルスが現れるとがローレベルとなる。
さらにクロック806に1個のパルスが現れるので、期
間t3の最後ではシフトレジスター801の2番目の出
力信号Q2がハイレベルになる。また期間t3では休止
制御信号807がローレベルなので第2の休止期間とな
り、全ての走査電極T1、T2、T3、T4、T5、T
6〜の駆動波形は液晶パネル駆動のグランドレベルにな
っている。4、5、6番目の期間t4、t5、t6では
最初にクロック806にパルスが現れ、休止制御信号8
07もハイレベルなので、順番に表示走査電極の駆動信
号T3、T4、T5に正極性の選択パルスが現れる。
信号ないし反転制御信号がなくても、リセット信号と休
止制御信号があればノーマリブラックパネルの背景を白
にするパーシャル駆動が可能となる。また、クロックが
多いため期間t1を長くし、期間t3を短くしてある。
期間t1、t3は休止期間なのでどのような長さにして
も分割数を増大させることはないが、休止期間が短いほ
ど駆動電圧を低下させられる。
電極でみてパーシャル表示が一カ所である場合を想定し
ているが、パーシャル表示が複数箇所になる場合は休止
期間を増やすことで対応できる。たとえば2カ所の場合
は、まず実施の形態1の期間t1からt6までの方法で
最初の部分を表示し、第3の休止期間を設け、この期間
で2カ所目の表示走査電極の先頭アドレスを設定すれば
よい。また実施の形態1、2、3、4では、走査電極の
駆動駆動波形として高電圧の選択パルスと休止電圧で構
成させた3値駆動を取っていた(APTないしスマート
アドレッシング等と呼ばれている)が、走査電極駆動電
圧と信号電極駆動電圧をそれぞれ4値とし、上下の走査
電極駆動電圧と信号電極駆動電圧のを共通にすること
で、全体として6値で液晶パネルを駆動する方法(IA
PT)にも適用できる。またパーシャル表示時には本発
明の実施の形態1、2、3、4やIAPTにおいて、走
査電極駆動電圧を3値とし信号電極駆動電圧を2値と
し、上下の走査電極駆動電圧と信号電極駆動電圧のを共
通にする(1/2バイアス)にすることで電源系を簡単
にできる。
は、従来のスタート信号入力端子とクロック入力端子
と、アドレス発生部が動作中でも休止制御を可能とする
簡単な回路を有する走査電極駆動回路にたいし、非表示
走査電極をセットするため簡単な回路、ないし表示走査
電極に対応するアドレスを反転し非表示走査電極のアド
レス信号としてしまう簡単な回路とを追加しただけの走
査電極駆動回路によりノーマリブラックのパッシブ型液
晶パネルに白い背景を持たせたパーシャル表示が実現で
きた。またスタート信号とクロックと休止制御信号とリ
セット信号を組み合わせただけの駆動方法、ないしセッ
ト信号かアドレスの反転制御信号を追加しただけの駆動
方法で、ノーマリブラックでパッシブ型の液晶パネルに
たいし白い背景を持つパーシャル表示が実現できた。
ジスター 102、302、303、802 アンド 103、803 レベルシ
フターバッファ 305 データタイ
プのフリップフロップ 301 パーシャ
ル表示用レジスター 502 排他論理
和 105、310、503、811 リセット
信号 106、308 セット信
号 107、309、504、805 スタート
信号 108、311、505、806 クロック 109、807 休止制御
信号 110、808 駆動極性
を示す信号 Q1、Q2、Q3、Q4、Q5、Q6、Qn シフトレ
ジスターの出力信号 T1、T2、T3、T4、T5、T6〜 走査電極
駆動信号 506 反転制御
信号
Claims (7)
- 【請求項1】 スタート信号入力端子とクロック端子と
を有するアドレス信号発生部と、アドレス信号にもとづ
て選択パルスを発生する走査電極駆動部を有するパッシ
ブ型の液晶パネルの走査電極駆動回路において、前記ア
ドレス信号発生部のセット手段とリセット手段および前
記走査電極駆動部の休止制御手段を有することを特徴と
する液晶パネルの走査電極駆動回路。 - 【請求項2】 上記アドレス信号発生部が複数のフリッ
プフロップ列からなり、パーシャル表示用レジスターを
有し、該パーシャル表示用レジスターの出力信号と上記
セット信号の論理積が前記フリップフロップのセット端
子に接続し、前記パーシャル表示用レジスターの出力信
号と上記セット信号ののうち一方の信号を反転させた論
理積が前記フリップフロップのリセット端子に接続する
ことを特徴とする請求項1に記載の液晶パネルの走査電
極駆動回路。 - 【請求項3】 スタート信号入力端子とクロック端子と
を有するアドレス信号発生部と、アドレス信号にもとづ
て選択パルスを発生する走査電極駆動部を有するパッシ
ブ型の液晶パネルの走査電極駆動回路において、前記ア
ドレス信号発生部のリセット手段とアドレス信号の反転
手段と、前記走査電極駆動部の休止制御手段を有するこ
とを特徴とする液晶パネルの走査電極駆動回路。 - 【請求項4】 スタート信号とクロックによりアドレス
信号を発生し、アドレス信号のタイミングで選択パルス
を発生するパッシブ型の液晶パネルの駆動方法におい
て、リセット信号ないしセット信号が入力し、非表示走
査電極のアドレスをセットし、該非表示走査電極に選択
パルスを印加し、休止期間に入り、該休止期間期間ない
し休止期間直後に表示走査電極の先頭アドレスを設定
し、該表示走査電極から表示走査電極を順次選択するこ
とを特徴とする液晶パネルの駆動方法。 - 【請求項5】 上記休止期間を第2の休止期間とし、第
1の休止期間でセット信号が入力し全アドレスをセット
してからクロックとスタート信号が入力し表示走査電極
のアドレスをリセットすることを特徴とする請求項4に
記載の液晶パネルの駆動方法。 - 【請求項6】 上記休止期間を第2の休止期間とし、第
1の休止期間でリセット信号が入力し全アドレスをリセ
ットしてからクロックとスタート信号が入力し非表示走
査電極のアドレスをセットすることを特徴とする請求項
4に記載の液晶パネルの駆動方法。 - 【請求項7】 スタート信号とクロックによりアドレス
信号を発生し、アドレス信号のタイミングで選択パルス
を発生するパッシブ型の液晶パネルの駆動方法におい
て、第一の休止期間でリセット信号が入力し全アドレス
をリセットしてから、クロックが入力し全表示走査電極
のアドレスをセットし、全アドレス信号を反転し非表示
走査電極に選択パルスを印加し、第2の休止期間に入
り、該休止期間ないし休止期間直後に表示走査電極の先
頭アドレスを設定し、該表示走査電極から表示走査電極
を順次選択することを特徴とする液晶パネルの駆動方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29062299A JP2001109439A (ja) | 1999-10-13 | 1999-10-13 | 液晶パネルの走査電極駆動回路と駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29062299A JP2001109439A (ja) | 1999-10-13 | 1999-10-13 | 液晶パネルの走査電極駆動回路と駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001109439A true JP2001109439A (ja) | 2001-04-20 |
JP2001109439A5 JP2001109439A5 (ja) | 2006-11-24 |
Family
ID=17758383
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29062299A Pending JP2001109439A (ja) | 1999-10-13 | 1999-10-13 | 液晶パネルの走査電極駆動回路と駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001109439A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005531027A (ja) * | 2002-06-22 | 2005-10-13 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 部分モードで動作可能なディスプレイデバイスのための回路装置 |
US7079122B2 (en) | 2001-05-24 | 2006-07-18 | Seiko Epson Corporation | Scan-driving circuit, display device, electro-optical device, and driving method of the scan-driving circuit |
US7079103B2 (en) | 2001-05-24 | 2006-07-18 | Seiko Epson Corporation | Scan-driving circuit, display device, electro-optical device, and scan-driving method |
JP2008116985A (ja) * | 2008-01-11 | 2008-05-22 | Casio Comput Co Ltd | 携帯端末装置 |
US8130216B2 (en) | 2001-12-18 | 2012-03-06 | Sharp Kabushiki Kaisha | Display device having display area and non-display area, and driving method thereof |
-
1999
- 1999-10-13 JP JP29062299A patent/JP2001109439A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7079122B2 (en) | 2001-05-24 | 2006-07-18 | Seiko Epson Corporation | Scan-driving circuit, display device, electro-optical device, and driving method of the scan-driving circuit |
US7079103B2 (en) | 2001-05-24 | 2006-07-18 | Seiko Epson Corporation | Scan-driving circuit, display device, electro-optical device, and scan-driving method |
US8130216B2 (en) | 2001-12-18 | 2012-03-06 | Sharp Kabushiki Kaisha | Display device having display area and non-display area, and driving method thereof |
JP2005531027A (ja) * | 2002-06-22 | 2005-10-13 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 部分モードで動作可能なディスプレイデバイスのための回路装置 |
US8400435B2 (en) | 2002-06-22 | 2013-03-19 | Entropic Communications, Inc. | Circuit arrangement for a display device which can be operated in a partial mode |
JP2008116985A (ja) * | 2008-01-11 | 2008-05-22 | Casio Comput Co Ltd | 携帯端末装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3743504B2 (ja) | 走査駆動回路、表示装置、電気光学装置及び走査駆動方法 | |
US5726677A (en) | Matrix display apparatus, matrix display control apparatus, and matrix display drive apparatus | |
US5307085A (en) | Display apparatus having shift register of reduced operating frequency | |
JP2809180B2 (ja) | 液晶表示装置 | |
JPH11259046A (ja) | 液晶表示制御装置、それを用いた液晶表示装置および情報処理装置 | |
WO2008044666A1 (en) | Source line driver circuit and driving method | |
JP3070893B2 (ja) | 液晶駆動装置 | |
JP2001109439A (ja) | 液晶パネルの走査電極駆動回路と駆動方法 | |
JPH05297827A (ja) | 液晶表示装置 | |
US6232940B1 (en) | Picture data transfer control apparatus and display apparatus | |
JPH05181431A (ja) | 液晶表示データ制御装置 | |
JPH06202578A (ja) | ドットマトリクス表示装置 | |
JPH09160526A (ja) | マトリクス型表示パネルの駆動回路及び該駆動回路を用いた表示装置 | |
JP2007304527A (ja) | メモリ性液晶のリセット方法及び液晶表示装置 | |
JP3539385B2 (ja) | 表示装置および電子機器 | |
JPH07225567A (ja) | アクティブマトリクス型液晶表示装置の階調駆動回路及びその液晶表示装置 | |
JPH11142807A (ja) | 液晶駆動回路および液晶駆動方法 | |
JPH04245293A (ja) | マトリクス型表示装置 | |
JP3539386B2 (ja) | 表示装置および電子機器 | |
JPS6020764B2 (ja) | マトリクス表示装置 | |
JP2001060079A (ja) | マトリクス型表示装置及びマトリクス型表示駆動装置 | |
JP3539387B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JPH0469392B2 (ja) | ||
JP2617103B2 (ja) | カラーフラツト表示装置のインターフエース回路 | |
JP3263645B2 (ja) | 表示用マイクロコンピュータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060915 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061004 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100216 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100401 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110322 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110726 |