JP2005531027A - 部分モードで動作可能なディスプレイデバイスのための回路装置 - Google Patents

Abstract

本発明は、部分モードで動作可能なディスプレイデバイス（２）を制御するための回路装置に関し、回路装置は、ディスプレイデバイス（２）のｎ行を駆動するための行駆動回路（４）と、ディスプレイデバイスのｍ列を駆動するための列駆動回路（３）とを備え、行駆動回路（４）は、ディスプレイデバイスのｎ行を１からまで順次制御し、列制御回路（３）は、ｍ列に列電圧を供給し、その電圧は、制御された行の画素に表示されるピクチャーデータに対応する。本発明はさらに、このような回路装置を持つディスプレイデバイスと、ディスプレイデバイスのための行駆動回路と、ディスプレイデバイスを持つ電子機器と、部分モードを実現する方法と、に関する。部分モードを実現するための構成を単純にするために、ロジック機能が、行駆動回路（４）の少なくとも１つの出力の前に接続されることが提案される。ロジック機能には、第１の制御信号（Ｒ_Ｅ）が供給され、表示されない行（Ｚ_３，Ｚ_４）の場合、行駆動回路（４）のすべての行出力（Ｚ_１からＺ_ｎ）の非アクティブ化を達成し、表示される行（Ｚ_１，Ｚ_２，Ｚ_５）の場合、すべての行出力（Ｚ_１からＺ_ｎ）のアクティブ化を達成する。これは、行駆動回路において連続する行を制御する処理において、部分モードで表示されない行として非アクティブ化されなければならない行を制御するために必要な第２の制御信号（Ｒ_Ｐ）を使わずに、ただ１つの制御信号（Ｒ_Ｅ）を行駆動回路に供給することにより、部分モードを実現することを可能にする。

Description

本発明は、部分モードで動作可能なディスプレイデバイスを制御するための回路装置に関し、回路装置は、ディスプレイデバイスのｎ行を駆動するための行駆動回路と、ディスプレイデバイスのｍ列を駆動するための列駆動回路とを備え、行駆動回路は、ディスプレイデバイスのｎ行を１からｎまで順次制御し、列駆動回路は、ｍ列に列電圧を供給し、その電圧は、制御された行に表示される画素のピクチャーデータに対応する。本発明はさらに、このような回路装置を持つディスプレイデバイスと、ディスプレイデバイスのための行駆動回路と、ディスプレイデバイスを持つ電子機器と、ディスプレイデバイスにおいて部分モードを実現する方法と、に関する。

ディスプレイ技術は、情報および通信技術において、今や非常に重要な役割を得ている。人とデジタル世界の間のインターフェイスとして、モニターデバイスまたはディスプレイは、現代の情報システムを受け入れるために、中核的に重要である。特に、たとえば、ノートブック、電話、デジタルカメラ、およびパーソナルデジタルアシスタントなど、ディスプレイを使用しなければ実現できないような携帯機器において、重要である。原則として、２種類のディスプレイがある。これらは、一方で、パッシブマトリックスディスプレイであり、他方で、アクティブマトリックスディスプレイである。本発明は、とりわけラップトップコンピュータおよび携帯電話に使用されるパッシブマトリックスディスプレイに関する。大型ディスプレイは、パッシブマトリックスディスプレイにおいて実現可能であり、そのほとんどは、（Ｓ）ＴＮ（超ねじれネマティック:Supper Twisted Nematic）効果に基づいている。

携帯電子デバイスにおいて、エネルギー消費は、特に重要な基準である。なぜなら、デバイスの電池の実用時間（service life）、すなわち、デバイスの使用時間が、これに依存するからである。頻繁に使用される、エネルギーを節約する方法は、部分モードによって提供される。このモードでは、ディスプレイの一部の領域のみが、アクティブ化される。ディスプレイの非アクティブ領域およびこれらの領域を制御するために必要な部品も、スイッチオフされるため、エネルギーが必要ない。

パッシブマトリックスディスプレイは、基本的にマトリックスの形で構成される。ディスプレイは、互いに垂直に配置される列供給ラインおよび行供給ラインを介して制御される。列および行への供給ラインは、別々のガラス基板に存在し、その間に液晶が存在する。ディスプレイのアドレス指定は、受動的であり、すなわち、個々の画素ごとに能動スイッチ（たとえば薄膜トランジスタ）がない。代わりに、情報は、行および列に印加される適切な組み合わせの電圧によって、行ごとに順次ディスプレイに書き込まれる。画素は、列および行接点に印加される異なる電圧による、少なくとも２つの異なるスイッチング状態によって、設定されることができる。１つの画素は、１つの列供給ラインと、１つの行供給ラインの交点によって形成される。行および列に使用される物質は、たとえば透過性の酸化インジウムスズ（ＩＴＯ:Indium-Tin Oxide）である。

部分モードは、既知の回路装置では、複雑な多重回路によって、行駆動回路の行を制御する信号が、表示されないパスする行に伝えられ、この信号が表示されない行に対する行出力点に到達しないようにすることで実現する。これは、制御ロジックと行駆動回路の間の通信を実現するのに高い費用を要する。

ディスプレイデバイスの部分モードを実現するための費用と、それによるエネルギー消費とコストとをも削減する、ディスプレイデバイスを制御する装置を提供することが、本発明の１つの目的である。

この目的は、部分モードで動作可能なディスプレイデバイスを制御するための回路装置で達成され、回路装置は、ディスプレイデバイスのｎ行を駆動するための行駆動回路と、ディスプレイデバイスのｍ列を駆動するための列駆動回路とを備え、行駆動回路は、ディスプレイデバイスのｎ行を１からｎまで順次制御し、列駆動回路は、ｍ列に列電圧を供給し、その電圧は、制御された行に表示される画素のピクチャーデータに対応する。加えて、ロジック機能が、行駆動回路において、少なくとも１つの行出力の前に含まれ、ロジック機能には、第１の制御信号を供給可能であり、第１の制御信号は、部分モードに依存する行出力の非アクティブ化／アクティブ化を達成する。

部分モードを実現するには、ロジックの個々の行が非アクティブ化され得ることにより、
列駆動回路および行駆動回路の双方において制御ロジックを実現することが必要である。さらに、列電圧の供給において、表示される行またはアクティブ化される行における画素についての列電圧のみを供給することが必要である。列および行駆動回路は、制御コマンドまたは信号をやり取りする制御ラインを介して、相互に関連付けられる。

本発明により、部分モードにおいて表示されるべきでない、またはアクティブでない行に対する行駆動回路の行出力が、第１の制御信号（行‐イネーブル）によって、スイッチオフされるか、非アクティブ化されることが提案される。この第１の制御信号（行‐イネーブル）は、行駆動回路に配置される制御ロジックの行制御回路に供給される。制御ロジックには、行カウンタが存在する。この行カウンタは、ディスプレイの行の数を１からｎまで数える。このようにして、制御ロジックは、いずれの時点でも、どの行が制御されているかを知ることになる。制御ロジックは、列電圧が印加される時点の行のピクチャーデータに対応する、列供給ラインへの電圧の供給を、制御する。表示されない行の場合、新しい電圧値は、列ラインには印加されない。列ラインに印加される電圧は、どの行を表示すべきか制御されるまで、列ラインに印加され続ける。それは、先に表示される行に印加される列電圧が、表示されない行に対して印加され続けるということを意味する。表示されない行は、制御されないため、すなわち、行供給ラインから電圧を受けないため、この行には画素が表示されない。それは、行における画素の表示は、電圧が交差するコンダクタトラック(conductor track)の双方に存在する場合のみ起こり、この画素における状態の変化や、クリスタルの回転に結びつき、それによりこの画素が見えるようになるためである。

行駆動回路は、クロック信号（行クロック）で動作する。クロック信号は、１つの行から次の行へジャンプするスピードを表す。故に、クロック信号は、ディスプレイのｎ列を
トラバースする（traversing）ために必要な存続時間に影響する。このようにして、行駆動回路における必要な制御ロジックは、単純なＡＮＤゲートによって実行できるこれらのロジック機能に縮小される。部分モードでの行出力を非アクティブ化またはアクティブ化するために、行駆動回路における制御ロジックから、１つの信号のみが送信される必要がある。

本発明の有用な実施形態において、出力の数ｎおよびシフトレジスタの段がディスプレイの行の数に対応するように、シフトレジスタが行駆動回路に設けられる。ロジック機能は、シフトレジスタの少なくとも１つの出力と結びつく。好ましくは、ロジック機能は、シフトレジスタの各出力と結びつく。このロジック機能は、それぞれの時点で、シフトレジスタの対応する出力と、行出力との間に接続される。第１の制御信号（行‐イネーブル）は、少なくとも１つのロジック機能に供給される。好ましくは、第１の制御信号は、すべてのロジック機能に供給される。これは、第１の制御信号のみによって、部分モードを実行するための行出力のアクティブ化／非アクティブ化を実現することを可能にする。

第２の制御信号（行‐パルス）は、シフトレジスタの入力に供給され、シフトレジスタを介して段階的にシフトされる。第２の制御信号（行‐パルス）は、クロック信号のパルスごとに、さらにシフトレジスタにおいて１行または１ステップ、シフトされる。

この第２の制御信号が、部分モードにおいて非アクティブなままであるべき行に達した時、本発明によれば、すべての行駆動出力は、ロジック機能により、非選択モードにスイッチされる。好ましくは、第１の制御信号（行‐イネーブル）は、この間に、列駆動回路により供給される。従って、第２の制御信号は、実際には、その時点で対応する行のシフトレジスタの出力に、印加されるが、すべての行駆動出力は、ロジック機能に印加される第１の制御信号（行‐イネーブル）によってスイッチオフされるため、対応する行駆動出力をスイッチオンすることができない。従って、第２の制御信号は、次のクロック信号と共に次の行へと続く。この行が部分モードで表示されるものである場合、第１の制御信号は、すべてのロジック機能を再び解除し、従って行出力をも解除するため、第２の制御信号（行‐パルス）が対応する次の行出力をスイッチオンするか又はアクティブ化させることができ、対応するピクチャーデータは、同時に列入力に印加される列電圧のおかげで、この行に表示可能である。

本発明の有用な実施形態において、シフトレジスタの段を第２の制御信号がトラバースする間において、クロック信号のリズムは、表示されない行に対しては、増加する。部分モードにおけるすべての行をトラバースする全体の時間は、これにより短縮され、ディスプレイの速いリフレッシュに結びつき、部分モードにおいて、画像変化または動画がよりよく表示できることになる。さらに、アクティブでない行に対するクロック周波数の増加は、表示される行および列に印加される電圧を減らすことが可能であり、これは、部分モードにおけるディスプレイの行の実効数が、アクティブであるか、表示可能なモードの数のみであるため、かなりのエネルギー節約に結びつく。良好なディスプレイ品質を達成するために、多くの行が制御されるほど、高い電圧が行および列に印加されなければならない。制御される行の数の削減はまた、多重化性(multiplexibility)における削減を意味する。

本発明の代わりの実施形態においては、部分モードで、ディスプレイのすべての行をトラバースすることに対する、リフレッシュレートが一定になるように、クロック周波数は、非アクティブ化された行に対しては増加し、一方、クロック周波数は、アクティブ化された行に対しては減少する。これもまた、エネルギー節約につながる。

本発明のさらなる有用な実施形態において、ロジック機能が、部分モードのために設計された行出力のみに、設けられている。ディスプレイの特定の実施形態においては、ディスプレイのレイアウトは、部分モードにおいて、どの行でピクチャーデータが表示されるかを、あらかじめ限定する。

第１の制御信号（行‐イネーブル）の、行出力が接続されるすべてのロジック機能への供給は、１つの付加的な信号により部分モードを実現することを可能にし、行駆動回路の制御ロジックを、部分モードのための複雑な方法で構成する必要もなく、列駆動回路と行駆動回路の間の複数の制御コマンドを交換する必要もない。

ここで、本発明は、携帯電子デバイスのフルパワーレベルまたはディスプレイレベルは、通常短い間でのみ要求されるという考えを利用する。簡易化されたディスプレイは、通常、残り時間において十分である。ここで、ディスプレイが部分的にのみ駆動される部分モードが使用されると、制御ロジックの簡易化につながり、その結果、部品は安価になり、エネルギー消費はより少なくなる。

目的はまた、ｎ出力でディスプレイデバイスのｎ行を制御する行駆動回路であって、ロジック機能が、各行出力の前に接続され、この機能によって、第１の制御信号の供給による部分モードに依存して、行出力が非アクティブ化／アクティブ化される、行駆動回路によって達成される。

目的はまた、請求項１乃至８に記載されているような、回路装置を持つディスプレイデバイスによって達成される。

目的はまた、さらに請求項９に記載されているように、ディスプレイデバイスが部分モードを実現する電子機器によって達成される。

目的はさらに、部分モードを実現する方法により実現され、ディスプレイデバイスが行駆動回路および列駆動回路を備える回路装置によって制御され、行駆動回路の表示する部分モードに依存して、第１の制御信号が行駆動回路の行出力を非アクティブ化／アクティブ化するように、行駆動回路におけるロジック機能は第１の制御信号を受信する。

図１において、ブロック図は、ディスプレイ２の制御を示す。列駆動回路３および行駆動回路４はディスプレイに接続される。表示されるピクチャーデータは、メモリに格納されるか（図示せず）、図示しないユニットによって生成される。

制御ロジック５は、列駆動回路３おける電圧の供給および、制御信号の行駆動回路４への供給を制御する。ディスプレイの行は、行駆動回路によって順次スイッチオンされ、すなわち適切な列電圧が、所定の時点で順番になる行に供給される。列駆動回路３は、現時点の行に表示されるピクチャーデータに対応して、ディスプレイの列に電圧を供給する。現時点の行の画素は、表示されるピクチャーデータに対応する列電圧および行電圧の組み合わせに基づいて状態を取る。ディスプレイの行が制御され、ピクチャーデータが表示された後、行駆動回路は次の行を制御する。その後、列駆動回路は、この次の行のピクチャーデータに対応する対応列電圧を供給する。ディスプレイのすべての行がトラバースされた後、新しいサイクルが始まる。

図２は、行駆動回路４の詳細な説明である。行駆動回路４は、行出力Ｚ_１からＺ_ｎを備える。さらにシフトレジスタ４１には、段Ｓ_ｎが設けられるが、段Ｓ_ｎの数は、ディスプレイ２の行の数に対応する。この実施形態における段Ｓ_ｎは、フリップフロップＦ_１からＦ_ｎを備える。第２の制御信号Ｒ_ｐ（行‐パルス）は、第１の段Ｆ_ｎにおけるシフトレジスタに供給される。この第２の制御信号Ｒ_ｐは、制御ロジックの行カウンタが行１を新たに数え始めるたびに、パルスの形でシフトレジスタに入力される。シフトレジスタは、クロック信号Ｔで作動する。すなわち、第２の制御信号Ｒ_ｐ（行‐パルス）がシフトレジスタにおいて、クロックパルスごとに１段Ｓ分、シフトされる。このようにして、新しいクロックパルスごとに、第２の制御信号Ｒ_ｐは、一方でシフトレジスタ４１のアクティブな段Ｓ_１のそれぞれの出力Ａ_１に印加され、他方でまた次の段Ｓ_２の入力に印加される。さらに、第１の制御信号Ｒ_Ｅが、行駆動回路４に供給される。この第１の制御信号Ｒ_Ｅは、すべての接続されたロジック機能Ｌ_１からＬ_ｎに供給される。すべての行が第１の制御信号Ｒ_Ｅによってリリースまたはアクティブ化される場合、シフトレジスタの対応する出力Ａ_１からＡ_ｎに適用されるそれぞれの第２の制御信号Ｒ_Ｐは、対応する行出力Ｚ_１からＺ_ｎに伝えられるだけである。行が第１の制御信号Ｒ_Ｅによって非アクティブ化またはブロックされる場合、シフトレジスタ４１の出力Ａ_１からＡ_ｎに適用される第２の制御信号Ｒ_Ｐは、行出力を通じて、切り替わらない。行駆動回路４には、各行出力Ｚ_１からＺ_ｎに、第２の制御信号を必要な行電圧まで増幅する増幅器Ｖが設けられている。

図３は、第１の制御信号Ｒ_Ｅ、第２の制御信号Ｒ_Ｐ、クロック信号Ｔ、および行出力Ｚ_１からＺ_５での信号の信号勾配を示す。第１のクロックパルスで、第２の制御信号Ｒ_Ｐは、シフトレジスタに読み込まれ、第２のクロックパルスで、第２の制御信号Ｒ_Ｐが行出力Ｚ_１に伝えられる。なぜなら、第１の制御信号Ｐ_Ｅは、すべての行出力をアクティブな状態に切り替えているためである。第３のクロック信号は、行出力Ｚ_２に第２の制御信号を発行する。ここで、第１の制御信号Ｒ_Ｅは非アクティブ状態に変化するため、すなわちすべての行出力Ｚ_１からＺ_ｎは、ロジック機能によってブロックされるため、次の２つのクロック期間中、第２の制御信号Ｒ_Ｐは、行出力Ｚ_３およびＺ_４を通じて、切り替わることができない。同時に、クロック周波数は、第１の制御信号が非アクティブ状態になっている期間は増加する。第１の制御信号Ｒ_Ｅがふたたびアクティブ状態にもどってはじめて、クロック周波数はふたたび減少し、第２の制御信号Ｒ_Ｐは、行出力Ｚ_５に伝えられる。

本発明の実施形態は、次に図面を参照して詳細に説明される。
図１は、ディスプレイデバイスの制御のブロック図を示す。 図２は、行駆動回路を示す。 図３は、信号勾配を示す。

Claims (12)

1. 部分モードで動作可能なディスプレイデバイスを制御する回路装置であって、
   前記ディスプレイデバイスのｎ行を駆動するための行駆動回路と、前記ディスプレイデバイスのｍ列を駆動するための列駆動回路とを備え、
   前記行駆動回路は、前記ディスプレイデバイスの前記ｎ行を１からｎまで順次制御し、前記列駆動回路は、前記ｍ列に列電圧を供給し、その電圧は、制御された行の画素に表示されるピクチャーデータに対応しており、
   ロジック機能が、前記行駆動回路における、少なくとも１つの行出力の前に含まれ、
   前記ロジック機能に、第１の制御信号を供給可能であり、
   前記第１の制御信号は、前記部分モードに依存する前記行出力の非アクティブ化／アクティブ化を達成する、ことを特徴とする回路装置。
2. 前記ロジック機能は、各行出力の前に接続されることを特徴とする請求項１に記載の回路装置。
3. 前記ロジック機能は、ＡＮＤゲートとして実現されることを特徴とする請求項１又は２に記載の回路装置。
4. 前記行駆動回路は、ｎ段およびｎ出力を有するシフトレジスタを備え、
   第２の制御信号を、連続する行１からｎを制御するために前記シフトレジスタの入力に供給可能であり、前記第２の制御信号は、クロック信号に依存して、前記シフトレジスタの出力を連続的にアクティブ化する、ことを特徴とする請求項１に記載の回路装置。
5. 前記第２の制御信号は、前記部分モードで表示されないラインの制御中に前記ロジック機能により、すべてのｎ行出力をスイッチオフできることを特徴とする請求項２に記載の回路装置。
6. 前記列駆動回路における制御ロジックは、前記部分モードに依存して前記第１の制御信号を生成し、前記行駆動回路に供給することを特徴とする請求項１に記載の回路装置。
7. 前記列駆動回路は、表示されないラインの場合は、前記列電圧を列出力に供給しないことを特徴とする請求項１に記載の回路装置。
8. 前記クロック信号の周波数は、表示されない１つ又はいくつかの連続する行の場合、増加可能であることを特徴とする請求項１に記載の回路装置。
9. ｎ出力を有するディスプレイデバイスのｎ行を制御するための行駆動回路であって、各行出力の前に接続されるロジック機能を有し、その機能により、第１の制御信号の供給による部分モードに依存して、行出力を非アクティブ化／アクティブ化できる、行駆動回路。
10. 請求項１乃至８のいずれかに記載の回路装置を備えるディスプレイデバイス。
11. 請求項１０に記載のディスプレイデバイスを備える電子機器。
12. 部分モードを実現する方法であって、
    ディスプレイデバイスが、ｎ行を駆動するための行駆動回路と列電圧を供給するための列駆動回路を備える回路装置によって制御され、
    前記ｎ行は１からｎまで順次制御され、この行の対応するピクチャーデータを表示するために必要な前記列電圧がｍ列に供給され、
    部分モードの実現における表示されない行の制御においては、すべての行出力が、第１の制御信号により非アクティブ化され、
    一方、部分モードにおける表示される行の制御のためには、前記すべての行出力が、前記第１の制御信号によりふたたびアクティブ化される、ことを特徴とする方法。

Images