JP5213535B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP5213535B2 JP5213535B2 JP2008158833A JP2008158833A JP5213535B2 JP 5213535 B2 JP5213535 B2 JP 5213535B2 JP 2008158833 A JP2008158833 A JP 2008158833A JP 2008158833 A JP2008158833 A JP 2008158833A JP 5213535 B2 JP5213535 B2 JP 5213535B2
- Authority
- JP
- Japan
- Prior art keywords
- panel
- circuit
- power supply
- sub
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
通常、EVFには画面サイズ1インチ未満の極小判の液晶パネルが用いられ、LCDモニタには画面サイズ数インチ程度の液晶パネルが用いられる。従来、EVFとLCDモニタとの回路構成を同じにすることで駆動出力を共通化し、ドライバICにてEVFとLCDモニタとを相互または同時に駆動している。
パネル電源(PVDD)は、パネル内部の素子を駆動させるための電源であり、大きな出力電圧が必要であり、また、消費電流が大きく、通常、この電源回路を含むドライバICを製造するには、高耐圧プロセスが用いられている。しかし、この電源回路をドライバICから削除し、パネル内部に内蔵させることで、ドライバICを低耐圧プロセスで使用することができる。
そこで、本発明は、EVF等の小型パネルのサイズが大きくなるのを抑制しつつ、複数のパネルを駆動することができる表示装置を提供することを課題としている。
また、非表示状態でプリチャージ駆動が行われるため、液晶に直流電圧が印加されるのを抑制して、焼き付きが生じにくくなる。
これにより、パネル毎に負電源回路を内蔵する必要がなくなり、副パネルの小型化を実現することができる。
また、本発明に係る表示装置は、上記において、前記複数の表示パネルは、前記主パネル及び前記副パネルの何れか1つが表示状態となるように構成されており、前記主パネルは、該主パネルが非表示状態で前記副パネルが表示状態であるとき、当該主パネルの前記駆動回路の作動を停止する作動状態制御回路を備えている。
さらに、本発明に係る表示装置は、上記において、前記作動状態制御回路は、前記主パネルが非表示状態で前記副パネルが表示状態であるか否かを表す制御信号と、前記クロック信号とが印加されるAND回路により構成されている。
図1は第1の実施形態における表示装置1の構成を示すブロック図である。
第1の実施形態では、例えば、デジタルビデオカメラやデジタルスチルカメラ等に適用される、LCDモニタ及び液晶ビューファインダ(EVF)の2つの液晶パネルを備えた液晶表示装置に本発明を適用した場合について説明する。なお、ここでは、LCDモニタ用及びEVF用共に、アクティブマトリクス方式の薄膜トランジスタ(TFT)を用いた液晶パネルを適用するものとする。
タイミングコントローラ11は、モニタ毎の個別の駆動信号として、サブモニタ20用の水平スタート信号STHEV、サブモニタ20用の水平クロック信号CKHEVを生成するサブモニタ用駆動信号生成部12と、メインモニタ30用の水平スタート信号STH、メインモニタ30用の水平クロック信号CKH、後述する水平走査回路(Hドライバ)の作動状態を制御する制御信号ENHDRを生成するメインモニタ用駆動信号生成部13と、サブモニタ20用及びメインモニタ30用の共通の駆動信号として、垂直スタート信号STV、垂直クロック信号CKV、及びプリチャージ信号DSGを生成する共通駆動信号生成部14と、を備えている。
2つのパネル20及び30は、基本的な構成が共通であり、それぞれ画像表示部21及び31、入力端子22及び32、垂直走査回路23及び33、水平走査回路24及び34、並びにプリチャージ回路25及び35を備えている。
各パネル20,30の画像表示部21,31には、それぞれ複数のゲートライン(走査線)が水平方向に併設され、ドレインライン(データ線)が垂直方向に併設されている。またそれら画像表示部21,31には、ゲートラインとドレインラインの各交点にそれぞれ対応して画素が配列されている。各画素は、画素電極および薄膜トランジスタ(TFT)を備えて構成されている。TFTのゲートは上記ゲートラインに、そのドレインは上記ドレインラインにそれぞれ接続され、またそのソースは、画素電極に接続されている。
これに加えてサブモニタ20の入力端子22には、水平スタート信号STHEV、水平クロック信号CKHEV、負電源回路36から出力される負電源VBBが更に入力される。また、メインモニタ30の入力端子32には、水平スタート信号STH、水平クロック信号CKH、制御信号ENHDRが更に入力される。
また、水平走査回路34には、上記入力端子32を通じて、映像信号Videoと、水平スタート信号STHと、水平クロック信号CKHとが入力される。
以上のように構成された表示装置1の基本動作は次のようになる。
また、それら両垂直シフトレジスタは、同じく共通駆動信号生成部14の生成する垂直クロック信号CKVのクロックの立ち上げ/立ち下げに同期して、画像表示部21,31の最上段のゲートラインから最下段のゲートラインに向けて、駆動信号を出力するスイッチング回路を順次移行する。
これに対してサブモニタ20の水平走査回路24の水平シフトレジスタは、上記タイミングコントローラ11のサブモニタ用駆動信号生成部12の生成する水平スタート信号STHEVの入力に応じ、サブモニタ20の画像表示部21における最左列のドレインラインに対応するサンプルホールド回路に駆動信号を出力する。
水平シフトレジスタから駆動信号の入力されたサンプルホールド回路は、映像信号から画素に表示する画像データをサンプリングするとともに、適宜な期間、その画像データを保持する。このサンプルホールド回路に保持された画像データは、適宜なタイミングで対応するドレインラインに供給される。
図2は、メインモニタ30の詳細な構成を示すブロック図である。
メインモニタ30の負電源回路36で生成された負電源VBBは、サブモニタ20にも供給される。
AND回路40は2入力の論理回路であって、制御信号ENHDRが「1」の場合は、水平クロック信号CKHをそのまま出力し、制御信号ENHDRが「0」の場合は水平クロック信号CKHを零(スタンバイ状態)として出力する。
すなわち、サブモニタ20が表示状態でメインモニタ30が非表示状態である場合には、スタンバイ状態となる水平クロック信号CKHが水平走査回路34に入力されるため、水平走査回路34が非作動状態となる。
上記のような相互表示を行う際、制御回路10には、入力信号として、表示状態とする液晶パネルに応じたクロック周波数(入力周波数)の映像信号が入力される。
そして、サブモニタ20を非表示状態とし、メインモニタ30を表示状態とする場合には、サブモニタ20の水平スタート信号STHEVおよび水平クロック信号CKHEVをスタンバイ状態とすると共に、メインモニタ30の水平スタート信号STHおよび水平クロック信号CKHを駆動状態とする。このとき、制御信号ENHDRは「1」とする。
また、サブモニタ20側では、水平スタート信号STHEVおよび水平クロック信号CKHEVが水平走査回路24に入力されないため、各画素に対して映像信号に応じた書込みは行われない。しかし、通常、液晶パネルでは、液晶に直流電圧が印加され続けると焼き付きが生じやすいため、本実施形態のパネルでは、液晶に直流電圧が印加されるのを抑制するように、非表示状態では、プリチャージ駆動というものが行われる。プリチャージ駆動は、制御回路10の共通駆動信号生成部14で生成されたプリチャージ信号DSGをプリチャージ回路25に供給することで、プリチャージ電圧DSDを各ドレインラインに供給し、これを各画素に対して書き込むものである。各画素への書き込みは、共通駆動信号生成部14の生成する垂直クロック信号CKVに基づく上記の垂直走査動作によって行われる。
本実施形態では、負電源回路36の駆動信号としてメインモニタ30の水平クロック信号CKHを用いているため、負電源回路36を常に作動状態とするために、水平クロック信号CKHはメインモニタ30の表示/非表示にかかわらず常に駆動状態とする。
このように、水平スタート信号及び水平クロック信号の作動状態をパネル毎に個別に制御することで、2つのパネルの表示切替を行うことができる。
これに対して、本実施形態では、負電源回路をLCDモニタ(メインモニタ30)のみに内蔵し、その負電源回路を用いてEVF(サブモニタ20)を駆動させるようにしている。これにより、サブモニタ20の小型化を実現させることができる。
LCDモニタを表示状態、EVFを非表示状態とする場合、EVF側ではH系ドライバを駆動する必要がないため、水平クロック信号をスタンバイ状態とするのが一般的である。しかしながら、この場合、EVF側において負電源回路の駆動信号が停止状態となることで、負電源電位が生成されなくなる。したがって、EVF側では、ゲートラインに本来印加されるべき電位(パネル電源PVDD+負電源VBB)が印加されず、非表示状態中のプリチャージ駆動が適正に行われないおそれがある。これは、LCDモニタを非表示状態、EVFを表示状態とする場合も同様である。
この図3に示すように、従来は、水平クロック信号CKHを水平走査回路(Hドライバ)134と負電源回路136とにそのまま入力する構成となっている。
上述したような、非表示状態のパネル側で水平クロック信号CKHが停止することに起因して負電源VBBが生成されなくなるのを防止するためには、水平クロック信号CKHを、パネルの表示/非表示にかかわらず常に駆動状態とすることが考えられる。
これに対して、本実施形態では、メインモニタ30の水平クロック信号CKHは、メインモニタ30の表示状態/非表示状態にかかわらず、常に駆動状態を維持するように設定することで、メインモニタ30が非表示状態となる場合でも、負電源回路36を作動させることができる。したがって、メインモニタ30が非表示状態となっている間、適正なプリチャージ駆動を行うことができる。
このように、上記第1の実施形態では、メインモニタにのみ負電源回路を内蔵し、この負電源回路で生成した負電源をメインモニタ及びサブモニタに供給することで、両モニタを駆動するので、負電源回路を削除した分、サブモニタの回路規模を削減することができる。したがって、LCDモニタ及び液晶ビューファインダ(EVF)の2つのパネルを備えた表示装置に本発明を適用する場合、EVFをサブモニタとして設定することで、EVFの小型化の要求に合わせ、実用的な表示装置とすることができる。
さらに、メインモニタの水平走査回路の作動/停止を制御するための制御信号を設けることで、作動が不要である回路を停止して無駄な消費電力を削減することができる。また、このメインモニタの水平走査回路の作動/停止を、上記制御信号とAND回路とを用いて制御するので、非常に簡易な構成で上記水平走査回路の作動状態制御回路を実現することができる。
この第2の実施形態は、パネル電源(PVDD)をメインモニタ30に内蔵するようにしたものである。
第2の実施形態では、例えば、携帯電話等に適用される、メイン画面及びサブ画面の2つの液晶パネルを備えた液晶表示装置に本発明を適用した場合について説明する。
この図4に示すように、表示装置1は、サブモニタ20と、メインモニタ30と、各パネル20,30をそれぞれ駆動制御する制御回路10A,10Bとを備えて構成されている。サブモニタ20及びメインモニタ30は、前述した第1の実施形態における水平走査回路24及び34に代えて、Hスイッチが設けられていることを除いては、第1の実施形態におけるサブモニタ20及びメインモニタ30と同様の基本構成を有する。
本実施形態では、正電源回路37の駆動信号として垂直クロック信号CKVを用いる。
そして、この正電源回路37から出力されるパネル電源PVDDは、サブモニタ20にも供給されるようになっている。
また、パネル電源回路をメインモニタのみに内蔵することで、小型化の要求のあるサブモニタに電源回路を内蔵することに起因する額縁サイズの増大を防止することができ、実用的な表示装置とすることができる。
また、上記各実施形態においては、本発明を、液晶を用いた表示装置に適用する場合について説明したが、液晶以外の電気光学物質を用いた表示装置に適用することもできる。
Claims (1)
- 複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数の画素と、画像データを前記データ線に供給する駆動回路と、プリチャージ回路とをそれぞれ有する複数の表示パネル、及び前記複数の表示パネルを共通に駆動する制御回路を備える表示装置であって、
前記複数の表示パネルは、当該表示パネルを駆動するための電源電位を生成する電源回路を有する主パネルと、前記電源回路を有しない副パネルとを含み、前記主パネル及び前記副パネルの何れか1つが表示状態となるように構成され、
前記電源回路は、前記駆動回路を駆動する水平クロック信号を用いて、負の電源電位を生成し、前記主パネル及び前記副パネルに対して前記電源電位を供給する負電源回路により構成され、
前記制御回路は、垂直スタート信号、垂直クロック信号及びプリチャージ信号を生成する共通駆動信号生成部を含んで構成され、
前記主パネルは、前記主パネルが非表示状態で前記副パネルが表示状態であるか否かを表す制御信号と、前記水平クロック信号とが印加されるAND回路により構成された作動状態制御回路を備え、
前記主パネルが表示状態であるとき、前記制御信号により当該副パネルを非表示状態にするとともに、当該副パネルに前記プリチャージ信号を供給することによって前記プリチャージ回路からプリチャージ電圧を前記駆動回路に供給し、
前記副パネルが表示状態であるとき、前記制御信号により当該主パネルを非表示状態にするとともに、当該主パネルに前記プリチャージ信号を供給することによって前記プリチャージ回路からプリチャージ電圧を前記駆動回路に供給することにより、
前記主パネル及び前記副パネルの一方が非表示状態である間にはプリチャージ駆動のみを行う
表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008158833A JP5213535B2 (ja) | 2008-06-18 | 2008-06-18 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008158833A JP5213535B2 (ja) | 2008-06-18 | 2008-06-18 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010002446A JP2010002446A (ja) | 2010-01-07 |
JP5213535B2 true JP5213535B2 (ja) | 2013-06-19 |
Family
ID=41584267
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008158833A Expired - Fee Related JP5213535B2 (ja) | 2008-06-18 | 2008-06-18 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5213535B2 (ja) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002291231A (ja) * | 2001-03-28 | 2002-10-04 | Seiko Epson Corp | 電源回路、表示装置および電子機器 |
JP3530503B2 (ja) * | 2001-05-08 | 2004-05-24 | 三洋電機株式会社 | 表示装置 |
JP4269700B2 (ja) * | 2003-01-24 | 2009-05-27 | ソニー株式会社 | 表示装置 |
JP4703955B2 (ja) * | 2003-09-10 | 2011-06-15 | 株式会社 日立ディスプレイズ | 表示装置 |
JP2005156766A (ja) * | 2003-11-25 | 2005-06-16 | Nec Corp | 表示システムおよびそれを用いた電子機器 |
KR101001966B1 (ko) * | 2004-01-07 | 2010-12-20 | 삼성전자주식회사 | 표시장치 및 이의 제조방법 |
JP4887799B2 (ja) * | 2006-01-20 | 2012-02-29 | ソニー株式会社 | 表示装置および携帯端末 |
JP2008090126A (ja) * | 2006-10-04 | 2008-04-17 | Epson Imaging Devices Corp | アクティブマトリクス型液晶表示装置 |
JP2008116701A (ja) * | 2006-11-06 | 2008-05-22 | Sharp Corp | 液晶表示装置 |
-
2008
- 2008-06-18 JP JP2008158833A patent/JP5213535B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010002446A (ja) | 2010-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4269582B2 (ja) | 液晶表示装置およびその制御方法、ならびに携帯端末 | |
KR20020057799A (ko) | 표시 장치 및 그 구동 방법 및 휴대형 단말 기기 | |
JP4964421B2 (ja) | 表示装置 | |
US11605360B2 (en) | Circuit and method for preventing screen flickering, drive circuit for display panel, and display apparatus | |
JP2009122561A (ja) | 液晶表示装置 | |
JP2014186158A (ja) | 表示装置 | |
US20100214272A1 (en) | Display and electronic apparatus equipped with same | |
US9437154B2 (en) | Display device, and method for driving display device | |
US20060238479A1 (en) | Display device | |
JP4595008B2 (ja) | 表示装置、電子装置、電子システム | |
JP5213535B2 (ja) | 表示装置 | |
JP2006308982A (ja) | 表示装置 | |
JP2004191697A (ja) | 液晶表示装置およびその制御方法、ならびに携帯端末 | |
JP2005062484A (ja) | 表示装置、及び表示装置の駆動方法 | |
KR20090131844A (ko) | 액정표시장치용 게이트구동부 | |
JP2006018149A (ja) | 液晶表示装置 | |
JP2008107855A (ja) | 表示装置 | |
JP4821779B2 (ja) | 表示装置 | |
KR20080022801A (ko) | 액정 표시 장치 | |
JP4963154B2 (ja) | 表示装置およびその駆動方法 | |
JP2005148453A (ja) | 液晶表示装置 | |
JP2007219048A (ja) | 電気光学装置および電子機器 | |
JP4779165B2 (ja) | ゲートドライバ | |
KR20110071272A (ko) | 액정표시장치 및 그 구동방법 | |
JP2005531027A (ja) | 部分モードで動作可能なディスプレイデバイスのための回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100526 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100526 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110420 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5213535 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |