JP2010002446A - 表示装置 - Google Patents

Abstract

【課題】ＥＶＦ等の小型パネルのサイズが大きくなるのを抑制しつつ、複数のパネルを駆動することができる表示装置を提供する。
【解決手段】２つのパネル２０，３０を駆動する表示装置１において、メインモニタ３０のみにパネル電源回路を内蔵させ、それをサブモニタ２０のパネル電源とする。パネル電源回路としては、例えば、負電源ＶＢＢを生成する負電源回路３６を適用し、負電源回路３６の駆動信号として水平クロック信号ＣＫＨを用いる。また、メインモニタ３０の水平走査回路３４のＯＮ／ＯＦＦを制御するＡＮＤ回路４０を設け、サブモニタ２０のみを表示状態とする際、水平走査回路３４をＯＦＦ状態に制御する。
【選択図】図１

Description

本発明は、複数の表示パネルを駆動する表示装置に関する。

従来、例えばデジタルビデオカメラやデジタルスチルカメラ等に適用される、ＬＣＤモニタ及び液晶ビューファインダ（ＥＶＦ）の２つの表示パネルを備えた表示装置として、１チップのＩＣにて上記２つの表示パネルを同時駆動するというものが知られている（例えば、特許文献１参照）。
通常、ＥＶＦには画面サイズ１インチ未満の極小判の液晶パネルが用いられ、ＬＣＤモニタには画面サイズ数インチ程度の液晶パネルが用いられる。従来、ＥＶＦとＬＣＤモニタとの回路構成を同じにすることで駆動出力を共通化し、ドライバＩＣにてＥＶＦとＬＣＤモニタとを相互または同時に駆動している。
特開２００６−１５４２２５号公報

ところで、低温ポリシリコン（ＬＴＰＳ）プロセスを用いたパネルでは、パネルに回路を内蔵でき、Ｈスキャナ，Ｖスキャナ等の駆動回路や、負電源等の電源回路が内蔵されている。
パネル電源（ＰＶＤＤ）は、パネル内部の素子を駆動させるための電源であり、大きな出力電圧が必要であり、また、消費電流が大きく、通常、この電源回路を含むドライバＩＣを製造するには、高耐圧プロセスが用いられている。しかし、この電源回路をドライバＩＣから削除し、パネル内部に内蔵させることで、ドライバＩＣを低耐圧プロセスで使用することができる。

しかしながら、ＬＴＰＳ製造プロセスはドライバＩＣ製造プロセスと比較して設計ルールが大きく、ＥＶＦのような小型を要求されるパネルの場合、電源回路のような大型の回路を内蔵するとパネルサイズの額縁サイズが大きくなり、また、パネルの面取りも悪くなるという欠点がある。
そこで、本発明は、ＥＶＦ等の小型パネルのサイズが大きくなるのを抑制しつつ、複数のパネルを駆動することができる表示装置を提供することを課題としている。

上記課題を解決するために、本発明に係る表示装置は、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数の画素と、画像データを前記データ線に供給する駆動回路とをそれぞれ有する複数の表示パネルを備える表示装置であって、前記複数の表示パネルは、当該表示パネルを駆動するための電源電位を生成する電源回路を有する主パネルと、前記電源回路を有しない副パネルとを含んで構成され、前記電源回路は、前記主パネル及び前記副パネルに対して前記電源電位を供給することを特徴としている。

これにより、副パネル側の回路規模を削減することができるため、副パネルの狭額縁化、及びレイアウト面積削減に伴う低コスト化を実現することができる。したがって、本発明をデジタルビデオカメラやデジタルスチルカメラ等に適用される、ＬＣＤモニタ及び液晶ビューファインダ（ＥＶＦ）の２つの液晶パネルを備えた表示装置に適用する場合、ＥＶＦを上記副パネルとして設定することで、ＥＶＦの小型化の要求に合わせ、実用的な表示装置とすることができる。

また、本発明に係る表示装置は、上記において、前記電源回路は、負の電源電位を生成する負電源回路により構成されていることを特徴としている。
これにより、パネル毎に負電源回路を内蔵する必要がなくなり、副パネルの小型化を実現することができる。
さらに、本発明に係る表示装置は、上記において、前記電源回路は、正の電源電位を生成する正電源回路により構成されていることを特徴としている。

これにより、副パネルの小型化を実現することができると共に、ドライバＩＣを低耐圧プロセスで設計することができ、ドライバＩＣの低コスト化を実現することができる。
さらにまた、本発明に係る表示装置は、上記において、前前記電源回路は、前記電源電位を生成するための駆動信号として、前記駆動回路を駆動するクロック信号を用いることを特徴としている。

これにより、電源回路の駆動信号を生成する回路を別途設ける必要がなくなり、回路規模の増大を抑制することができる。
また、本発明に係る表示装置は、上記において、前記複数の表示パネルは、前記主パネル及び前記副パネルの何れか１つが表示状態となるように構成されており、前記主パネルは、該主パネルが非表示状態で前記副パネルが表示状態であるとき、当該主パネルの前記駆動回路の作動を停止する作動状態制御回路を備えることを特徴としている。

これにより、主パネルが非表示状態で駆動回路を作動する必要がない場合には、当該駆動回路を停止することができるので、不必要な回路を常時作動することに起因する無駄な消費電力を軽減することができる。
さらに、本発明に係る表示装置は、上記において、前記作動状態制御回路は、前記主パネルが非表示状態で前記副パネルが表示状態であるか否かを表す制御信号と、前記クロック信号とが印加されるＡＮＤ回路により構成されていることを特徴としている。

これにより、比較的簡易な回路構成で作動状態制御回路を実現することができる。
さらに、本発明に係る表示装置は、上記において、前記複数の表示パネルは、それぞれ、駆動電圧を前記走査線に供給する垂直走査回路を備え、前記正電源回路は、前記電源電位を生成するための駆動信号として、前記垂直走査回路を駆動するクロック信号を用いることを特徴としている。

これにより、ドライバＩＣを低耐圧プロセスで設計することができ、ドライバＩＣの低コスト化を実現することができると共に、電源回路の駆動信号を生成する回路を別途設ける必要がなくなる。

以下、本発明の実施の形態を図面に基づいて説明する。
図１は第１の実施形態における表示装置１の構成を示すブロック図である。
第１の実施形態では、例えば、デジタルビデオカメラやデジタルスチルカメラ等に適用される、ＬＣＤモニタ及び液晶ビューファインダ（ＥＶＦ）の２つの液晶パネルを備えた液晶表示装置に本発明を適用した場合について説明する。なお、ここでは、ＬＣＤモニタ用及びＥＶＦ用共に、アクティブマトリクス方式の薄膜トランジスタ（ＴＦＴ）を用いた液晶パネルを適用するものとする。

この図１に示すように、表示装置１は、副パネルとしてのＥＶＦ用液晶パネル（サブモニタ）２０と、主パネルとしてのＬＣＤモニタ用液晶パネル（メインモニタ）３０と、２つのパネル２０及び３０を駆動制御する制御回路１０とを備えて構成されている。このように、本実施形態における表示装置１では、１つの制御回路１０にて、２つのパネル２０及び３０を駆動している。

制御回路１０は、１チップのＩＣとして構成されており、その内部には、タイミングコントローラ１１が形成されている。このタイミングコントローラ１１は、パネル２０及び３０に供給するための各種駆動信号を生成する。
タイミングコントローラ１１は、モニタ毎の個別の駆動信号として、サブモニタ２０用の水平スタート信号ＳＴＨＥＶ、サブモニタ２０用の水平クロック信号ＣＫＨＥＶを生成するサブモニタ用駆動信号生成部１２と、メインモニタ３０用の水平スタート信号ＳＴＨ、メインモニタ３０用の水平クロック信号ＣＫＨ、後述する水平走査回路（Ｈドライバ）の作動状態を制御する制御信号ＥＮＨＤＲを生成するメインモニタ用駆動信号生成部１３と、サブモニタ２０用及びメインモニタ３０用の共通の駆動信号として、垂直スタート信号ＳＴＶ、垂直クロック信号ＣＫＶ、及びプリチャージ信号ＤＳＧを生成する共通駆動信号生成部１４と、を備えている。

このように、タイミングコントローラ１１は、水平スタート信号及び水平クロック信号をパネル分生成する。
２つのパネル２０及び３０は、基本的な構成が共通であり、それぞれ画像表示部２１及び３１、入力端子２２及び３２、垂直走査回路２３及び３３、水平走査回路２４及び３４、並びにプリチャージ回路２５及び３５を備えている。

また、本実施形態では、メインモニタ３０は、後述する負電源ＶＢＢを生成する負電源回路３６を内蔵しているものとする。
各パネル２０，３０の画像表示部２１，３１には、それぞれ複数のゲートライン（走査線）が水平方向に併設され、ドレインライン（データ線）が垂直方向に併設されている。またそれら画像表示部２１，３１には、ゲートラインとドレインラインの各交点にそれぞれ対応して画素が配列されている。各画素は、画素電極および薄膜トランジスタ（ＴＦＴ）を備えて構成されている。ＴＦＴのゲートは上記ゲートラインに、そのドレインは上記ドレインラインにそれぞれ接続され、またそのソースは、画素電極に接続されている。

そして、パネル２０及び３０の入力端子２２及び３２には、制御回路１０から出力される前記共通駆動信号（ＳＴＶ、ＣＫＶ、ＤＳＧ）やパネル電源（ＰＶＤＤ）、映像信号等（Ｖｉｄｅｏ、ＣＯＭ、ＤＳＤ）が共通して入力される。
これに加えてサブモニタ２０の入力端子２２には、水平スタート信号ＳＴＨＥＶ、水平クロック信号ＣＫＨＥＶ、負電源回路３６から出力される負電源ＶＢＢが更に入力される。また、メインモニタ３０の入力端子３２には、水平スタート信号ＳＴＨ、水平クロック信号ＣＫＨ、制御信号ＥＮＨＤＲが更に入力される。

各パネル２０，３０の垂直走査回路２３，３３は、垂直シフトレジスタと、上記画像表示部２１，３１のゲートライン毎に設けられた複数のスイッチング回路とをそれぞれ備えている。各ゲートラインのスイッチング回路は、垂直シフトレジスタからの駆動信号に応じて閉駆動されることで、対応するゲートラインに駆動電圧を印加するように構成されている。これら両パネル２０，３０の垂直走査回路２３，３３には、各々の入力端子２２，３２を通じて、垂直スタート信号ＳＴＶおよび垂直クロック信号ＣＫＶがそれぞれ入力される。

また、各パネル２０，３０の水平走査回路２４，３４は、水平シフトレジスタと、上記画像表示部２１，３１のドレインライン毎に設けられた複数のサンプルホールド回路とをそれぞれ備えて構成されている。これら水平走査回路２４，３４は、入力された映像信号から各画素に表示する画像データをサンプリングするサンプリング回路としての機能をそれぞれ有して構成されている。

水平走査回路２４には、上記入力端子２２を通じて、映像信号Ｖｉｄｅｏと、水平スタート信号ＳＴＨＥＶと、水平クロック信号ＣＫＨとが入力される。
また、水平走査回路３４には、上記入力端子３２を通じて、映像信号Ｖｉｄｅｏと、水平スタート信号ＳＴＨと、水平クロック信号ＣＫＨとが入力される。
以上のように構成された表示装置１の基本動作は次のようになる。

各パネル２０，３０の垂直走査回路２３，３３の垂直シフトレジスタは共に、上記タイミングコントローラ１１の共通駆動信号生成部１４の生成する垂直スタート信号ＳＴＶの入力に応じ、各パネル２０，３０の画像表示部２１，３１における最上段のゲートラインに対応するスイッチング回路に駆動信号をそれぞれ出力する。
また、それら両垂直シフトレジスタは、同じく共通駆動信号生成部１４の生成する垂直クロック信号ＣＫＶのクロックの立ち上げ／立ち下げに同期して、画像表示部２１，３１の最上段のゲートラインから最下段のゲートラインに向けて、駆動信号を出力するスイッチング回路を順次移行する。

駆動信号の入力されたスイッチング回路は、対応するゲートラインに駆動電圧を印加する。こうした垂直走査動作は、いずれのパネル２０，３０においても、同様に行われる。
これに対してサブモニタ２０の水平走査回路２４の水平シフトレジスタは、上記タイミングコントローラ１１のサブモニタ用駆動信号生成部１２の生成する水平スタート信号ＳＴＨＥＶの入力に応じ、サブモニタ２０の画像表示部２１における最左列のドレインラインに対応するサンプルホールド回路に駆動信号を出力する。

また水平走査回路２４の水平シフトレジスタは、同じくサブモニタ用駆動信号生成部１２の生成する水平クロック信号ＣＫＨＥＶのクロックの立ち上げ／立ち下げに同期して、画像表示部２１の最左列のドレインラインから最右列のドレインラインに向けて、駆動信号を出力するサンプルホールド回路を順次移行する。
水平シフトレジスタから駆動信号の入力されたサンプルホールド回路は、映像信号から画素に表示する画像データをサンプリングするとともに、適宜な期間、その画像データを保持する。このサンプルホールド回路に保持された画像データは、適宜なタイミングで対応するドレインラインに供給される。

一方、メインモニタ３０の水平走査回路３４は、基本的にはサブモニタ２０の水平走査回路２４と同様に作動する。ただしメインモニタ３０の水平走査回路３４では、タイミングコントローラ１１のメインモニタ用駆動信号生成部１３の生成する水平スタート信号ＳＴＨおよび水平クロック信号ＣＫＨに基づいて作動されるようになっている。
図２は、メインモニタ３０の詳細な構成を示すブロック図である。

メインモニタ３０には、負の電源電位ＶＢＢを生成する負電源回路３６が設けられている。ここでは、点順次駆動方式にて各パネル２０，３０を駆動制御するものとし、負電源回路３６の駆動信号として水平クロック信号ＣＫＨを用いる。
メインモニタ３０の負電源回路３６で生成された負電源ＶＢＢは、サブモニタ２０にも供給される。

制御回路１０から出力される水平クロック信号ＣＫＨは、そのまま電源ＧＶＤＤとして負電源回路３６に入力されると共に、制御信号ＥＮＨＤＲと共にＡＮＤ回路４０に印加される。ＡＮＤ回路４０から出力される水平クロック信号ＣＫＨは、レベルシフタで所定の電圧まで上げられて水平走査回路３４に入力される。
ＡＮＤ回路４０は２入力の論理回路であって、制御信号ＥＮＨＤＲが「１」の場合は、水平クロック信号ＣＫＨをそのまま出力し、制御信号ＥＮＨＤＲが「０」の場合は水平クロック信号ＣＫＨを零（スタンバイ状態）として出力する。

ここで、２つのパネル２０及び３０は、何れか一方を表示状態としたとき、他方を非表示状態とする相互表示が可能な構成となっており、サブモニタ２０が表示状態でメインモニタ３０が非表示状態である場合に、制御信号ＥＮＨＤＲが「０」となり、それ以外の場合には制御信号ＥＮＨＤＲは「１」になるように設定されている。
すなわち、サブモニタ２０が表示状態でメインモニタ３０が非表示状態である場合には、スタンバイ状態となる水平クロック信号ＣＫＨが水平走査回路３４に入力されるため、水平走査回路３４が非作動状態となる。

なお、ＡＮＤ回路４０が作動状態制御回路に対応している。
上記のような相互表示を行う際、制御回路１０には、入力信号として、表示状態とする液晶パネルに応じたクロック周波数（入力周波数）の映像信号が入力される。
そして、サブモニタ２０を非表示状態とし、メインモニタ３０を表示状態とする場合には、サブモニタ２０の水平スタート信号ＳＴＨＥＶおよび水平クロック信号ＣＫＨＥＶをスタンバイ状態とすると共に、メインモニタ３０の水平スタート信号ＳＴＨおよび水平クロック信号ＣＫＨを駆動状態とする。このとき、制御信号ＥＮＨＤＲは「１」とする。

これにより、メインモニタ３０側では、ＡＮＤ回路４０から水平クロック信号ＣＫＨがそのまま出力され、これが水平走査回路３４に入力されるため、メインモニタ３０側では、各画素に対して制御回路１０から入力される映像信号に応じた書込みが行われて通常表示が行われる。
また、サブモニタ２０側では、水平スタート信号ＳＴＨＥＶおよび水平クロック信号ＣＫＨＥＶが水平走査回路２４に入力されないため、各画素に対して映像信号に応じた書込みは行われない。しかし、通常、液晶パネルでは、液晶に直流電圧が印加され続けると焼き付きが生じやすいため、本実施形態のパネルでは、液晶に直流電圧が印加されるのを抑制するように、非表示状態では、プリチャージ駆動というものが行われる。プリチャージ駆動は、制御回路１０の共通駆動信号生成部１４で生成されたプリチャージ信号ＤＳＧをプリチャージ回路２５に供給することで、プリチャージ電圧ＤＳＤを各ドレインラインに供給し、これを各画素に対して書き込むものである。各画素への書き込みは、共通駆動信号生成部１４の生成する垂直クロック信号ＣＫＶに基づく上記の垂直走査動作によって行われる。

一方、サブモニタ２０を表示状態とし、メインモニタ３０を非表示状態とする場合には、サブモニタ２０の水平スタート信号ＳＴＨＥＶおよび水平クロック信号ＣＫＨＥＶが駆動状態となることで、サブモニタ２０側では制御回路１０から入力される映像信号に応じて画素書込みが行われる。
本実施形態では、負電源回路３６の駆動信号としてメインモニタ３０の水平クロック信号ＣＫＨを用いているため、負電源回路３６を常に作動状態とするために、水平クロック信号ＣＫＨはメインモニタ３０の表示／非表示にかかわらず常に駆動状態とする。

そして、サブモニタ２０が表示状態でメインモニタ３０が非表示状態である場合には、制御信号ＥＮＨＤＲを「０」とすることで、水平走査回路３４に入力される水平クロック信号ＣＫＨをスタンバイ状態とし、メインモニタ３０側でプリチャージ電圧ＤＳＤによるプリチャージ駆動のみを行うようにする。
このように、水平スタート信号及び水平クロック信号の作動状態をパネル毎に個別に制御することで、２つのパネルの表示切替を行うことができる。

ところで、低温ポリシリコン（ＬＴＰＳ）の表示パネルにおいては、パネル上に回路を内蔵できるため、一般にパネルにＨドライバ、Ｖドライバ、負電源回路等を内蔵可能である。従来、複数の表示パネルを同時駆動する場合、複数の表示パネルの構成を同じにすることで駆動出力を共通化し、１つのドライバＩＣで当該複数の表示パネルを同時駆動している。すなわち、複数パネルの各々に電源回路を内蔵した構成を採用している。

しかしながら、通常サイズのＬＣＤモニタおよび小型化の要求のあるＥＶＦの２つの表示パネルを備えた表示装置の場合、ＥＶＦに大型の電源回路を内蔵すると、パネルの額縁サイズが大きくなり実用的でなくなる。
これに対して、本実施形態では、負電源回路をＬＣＤモニタ（メインモニタ３０）のみに内蔵し、その負電源回路を用いてＥＶＦ（サブモニタ２０）を駆動させるようにしている。これにより、サブモニタ２０の小型化を実現させることができる。

また、従来、負電源回路の駆動信号として水平クロック信号が用いられているが、負電源回路をそれぞれ内蔵した複数の表示パネルを相互に表示する場合、非表示状態となっている側の表示パネルにおいては負電源回路が作動せず、負電源電位が生成されないことで、ゲートラインの電圧が適正な電圧まで到達しないという課題がある。
ＬＣＤモニタを表示状態、ＥＶＦを非表示状態とする場合、ＥＶＦ側ではＨ系ドライバを駆動する必要がないため、水平クロック信号をスタンバイ状態とするのが一般的である。しかしながら、この場合、ＥＶＦ側において負電源回路の駆動信号が停止状態となることで、負電源電位が生成されなくなる。したがって、ＥＶＦ側では、ゲートラインに本来印加されるべき電位（パネル電源ＰＶＤＤ＋負電源ＶＢＢ）が印加されず、非表示状態中のプリチャージ駆動が適正に行われないおそれがある。これは、ＬＣＤモニタを非表示状態、ＥＶＦを表示状態とする場合も同様である。

図３は、従来の２パネル駆動における表示パネルの構成を示すブロック図である。
この図３に示すように、従来は、水平クロック信号ＣＫＨを水平走査回路（Ｈドライバ）１３４と負電源回路１３６とにそのまま入力する構成となっている。
上述したような、非表示状態のパネル側で水平クロック信号ＣＫＨが停止することに起因して負電源ＶＢＢが生成されなくなるのを防止するためには、水平クロック信号ＣＫＨを、パネルの表示／非表示にかかわらず常に駆動状態とすることが考えられる。

しかしながら、この場合、パネルが非表示状態となっている場合であっても、負電源ＶＢＢが適正に生成されることになるものの、不必要なＨドライバ１３４が作動したままとなってしまう。
これに対して、本実施形態では、メインモニタ３０の水平クロック信号ＣＫＨは、メインモニタ３０の表示状態／非表示状態にかかわらず、常に駆動状態を維持するように設定することで、メインモニタ３０が非表示状態となる場合でも、負電源回路３６を作動させることができる。したがって、メインモニタ３０が非表示状態となっている間、適正なプリチャージ駆動を行うことができる。

また、このとき、メインモニタ３０の水平走査回路３４の作動／停止を制御するための論理回路（ＡＮＤ回路４０）を設けることで、メインモニタ３０が非表示状態である間、水平走査回路３４を停止して、不必要な回路を停止することができ、無駄な消費電力を削減することができる。
このように、上記第１の実施形態では、メインモニタにのみ負電源回路を内蔵し、この負電源回路で生成した負電源をメインモニタ及びサブモニタに供給することで、両モニタを駆動するので、負電源回路を削除した分、サブモニタの回路規模を削減することができる。したがって、ＬＣＤモニタ及び液晶ビューファインダ（ＥＶＦ）の２つのパネルを備えた表示装置に本発明を適用する場合、ＥＶＦをサブモニタとして設定することで、ＥＶＦの小型化の要求に合わせ、実用的な表示装置とすることができる。

また、負電源回路の駆動信号として水平クロック信号を共通して適用するので、負電源回路用の駆動信号を別途生成する必要がなくなり、回路規模の増大を抑制することができる。
さらに、メインモニタの水平走査回路の作動／停止を制御するための制御信号を設けることで、作動が不要である回路を停止して無駄な消費電力を削減することができる。また、このメインモニタの水平走査回路の作動／停止を、上記制御信号とＡＮＤ回路とを用いて制御するので、非常に簡易な構成で上記水平走査回路の作動状態制御回路を実現することができる。

次に、本発明における第２の実施形態について説明する。
この第２の実施形態は、パネル電源（ＰＶＤＤ）をメインモニタ３０に内蔵するようにしたものである。
第２の実施形態では、例えば、携帯電話等に適用される、メイン画面及びサブ画面の２つの液晶パネルを備えた液晶表示装置に本発明を適用した場合について説明する。

図４は、第２の実施形態における表示装置１の概略構成を示すブロック図である。
この図４に示すように、表示装置１は、サブモニタ２０と、メインモニタ３０と、各パネル２０，３０をそれぞれ駆動制御する制御回路１０Ａ，１０Ｂとを備えて構成されている。サブモニタ２０及びメインモニタ３０は、前述した第１の実施形態における水平走査回路２４及び３４に代えて、Ｈスイッチが設けられていることを除いては、第１の実施形態におけるサブモニタ２０及びメインモニタ３０と同様の基本構成を有する。

Ｈスイッチについては、各パネル２０，３０で共通の構成を有するため、メインモニタ３０のＨスイッチ３８について説明すると、Ｈスイッチ３８は、データ線毎に設けられた複数のスイッチ３８−１〜３８−ｎ（例えば、ｎ＝４８０）を備え、制御回路１０Ｂから出力されるスイッチング駆動信号Ｓ１〜Ｓｎによって各スイッチ３８−１〜３８−ｎがオン／オフ制御されるようになっている。

また、メインモニタ３０には、制御回路１０Ｂから入力される電源ＧＶＤＤ（例えば、５Ｖ）を２倍昇圧してパネル電源ＰＶＤＤを生成する正電源回路３７（ＰＯＧ）が設けられている。
本実施形態では、正電源回路３７の駆動信号として垂直クロック信号ＣＫＶを用いる。
そして、この正電源回路３７から出力されるパネル電源ＰＶＤＤは、サブモニタ２０にも供給されるようになっている。

前述した第１の実施形態のように、点順次駆動を行う場合など、所謂Ｈスキャナを持つような回路構成においては、消費電流が非常に大きいためパネル電源ＰＶＤＤを外部のドライバＩＣから入力することが望ましいが、本実施形態のように、Ｈスイッチを持つような回路構成においては、パネル側にパネル電源ＰＶＤＤを内蔵することができる。そして、この電源回路をパネルに内蔵させることで、ドライバＩＣを低耐圧プロセスで使用することができる。

このように、上記第２の実施形態では、メインモニタにパネル電源回路を内蔵し、当該パネル電源回路で生成したパネル電源をサブモニタに供給するので、両パネルのドライバＩＣを低耐圧プロセスで使用することができ、ドライバＩＣの低コスト化を実現することができる。
また、パネル電源回路をメインモニタのみに内蔵することで、小型化の要求のあるサブモニタに電源回路を内蔵することに起因する額縁サイズの増大を防止することができ、実用的な表示装置とすることができる。

なお、上記各実施形態においては、２つの液晶パネルを備える表示装置について説明したが、３つ以上の液晶パネルを備える表示装置にも本発明を適用することができる。
また、上記各実施形態においては、本発明を、液晶を用いた表示装置に適用する場合について説明したが、液晶以外の電気光学物質を用いた表示装置に適用することもできる。

第１の実施形態における表示装置の構成を示すブロック図ある。 第１の実施形態におけるメインモニタの詳細な構成を示すブロック図である。 従来の２パネル駆動における表示パネルの構成を示すブロック図である。 第２の実施形態における表示装置の概略構成を示すブロック図ある。

符号の説明

１…表示装置、１０…制御回路、１１…タイミングコントローラ、１２…サブモニタ用駆動信号生成部、１３…メインモニタ用駆動信号生成部、１４…共通駆動信号生成部、２０…サブモニタ、２１…画像表示部、２２…入力端子、２３…垂直走査回路、２４…水平走査回路、３０…メインモニタ、３１…画像表示部、３２…入力端子、３３…垂直走査回路、３４…水平走査回路、３６…負電源回路、３７…正電源回路、３８…Ｈスイッチ、４０…ＡＮＤ回路

Claims (7)

1. 複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数の画素と、画像データを前記データ線に供給する駆動回路とをそれぞれ有する複数の表示パネルを備える表示装置であって、
   前記複数の表示パネルは、当該表示パネルを駆動するための電源電位を生成する電源回路を有する主パネルと、前記電源回路を有しない副パネルとを含んで構成され、
   前記電源回路は、前記主パネル及び前記副パネルに対して前記電源電位を供給することを特徴とする表示装置。
2. 前記電源回路は、負の電源電位を生成する負電源回路により構成されていることを特徴とする請求項１に記載の表示装置。
3. 前記電源回路は、正の電源電位を生成する正電源回路により構成されていることを特徴とする請求項１又は２に記載の表示装置。
4. 前記電源回路は、前記電源電位を生成するための駆動信号として、前記駆動回路を駆動するクロック信号を用いることを特徴とする請求項１乃至３の何れか１項に記載の表示装置。
5. 前記複数の表示パネルは、前記主パネル及び前記副パネルの何れか１つが表示状態となるように構成されており、
   前記主パネルは、該主パネルが非表示状態で前記副パネルが表示状態であるとき、当該主パネルの前記駆動回路の作動を停止する作動状態制御回路を備えることを特徴とする請求項４に記載の表示装置。
6. 前記作動状態制御回路は、前記主パネルが非表示状態で前記副パネルが表示状態であるか否かを表す制御信号と、前記クロック信号とが印加されるＡＮＤ回路により構成されていることを特徴とする請求項５に記載の表示装置。
7. 前記複数の表示パネルは、それぞれ、駆動電圧を前記走査線に供給する垂直走査回路を備え、前記正電源回路は、前記電源電位を生成するための駆動信号として、前記垂直走査回路を駆動するクロック信号を用いることを特徴とする請求項３に記載の表示装置。

Images