JP2011204325A - シフトレジスター、走査線駆動回路、データ線駆動回路、電気光学装置及び電子機器 - Google Patents

Abstract

【課題】プルダウントランジスターが劣化した場合でも、正常な出力レベルの切替えを維
持する。
【解決手段】スタートパルス信号ＳＴＶを転送するシフトレジスターであって、各単位回
路１１０は、クロック端子と、反転クロック端子と、次段の出力信号が供給される制御端
子と、電源端子と、クロック端子と出力端子との間のプルアップトランジスターＰＵＴｒ
と、出力端子と電源端子との間に設けられ、ゲートが反転クロック端子と接続されるプル
ダウントランジスターＰＤＴｒと、第１のコンデンサＣ１と、前段の出力信号又は開始信
号をプルアップトランジスターＰＵＴｒのゲートに供給してプルアップトランジスターＰ
ＵＴｒがオンになるように制御し、制御端子に次段の出力信号が供給されると、プルアッ
プトランジスターＰＵＴｒが、次段の出力信号の供給タイミングよりも遅れてオフになる
ように制御するｎｏｄｅＡ制御部１１２とを備える。
【選択図】図３

Description

本発明は、シフトレジスター、走査線駆動回路、データ線駆動回路、電気光学装置及び
電子機器に関する。

液晶や有機ＥＬ等を利用して表示を行なう電気光学装置が広く用いられている。このよ
うな電気光学装置において、走査線駆動回路は、シフトレジスターを備え、複数の走査線
を順次選択する走査信号を生成する。このシフトレジスターには、同一導電型のトランジ
スターで構成され、２相のクロック信号で動作するものがある（例えば、特許文献１参照
）。

図１３は、２相のクロック信号で動作するシフトレジスターの構成を示すブロック図で
ある。シフトレジスター２００は、初段の単位回路２１０（１）にスタートパルス信号Ｓ
ＴＶが供給されると、出力信号Ｇを順次シフトして出力する。
図１４は、単位回路２１０の構成例を示す回路図である。本図に示すように単位回路２
１０は、プルアップトランジスターＰＵＴｒ、プルダウントランジスターＰＤＴｒ、コン
デンサＣ１、ｎｏｄｅＡ制御部２１２を備えている。ｎｏｄｅＡ制御部２１２は、トラン
ジスターＴｒ３とトランジスターＴｒ４とを備えており、プルアップトランジスターＰＵ
Ｔｒのゲート（以下、ｎｏｄｅＡと称する）の電位を制御する。

図１５は、単位回路２１０の動作を説明するタイミングチャートである。期間Ｆ１は初
期状態であって、このとき、プルアップトランジスターＰＵＴｒ、プルダウントランジス
ターＰＤＴｒはオフ状態となっている。
時刻ｔ１において、反転クロック信号ＣＬＫＢがロウレベルからハイレベルに遷移して
プルダウントランジスターＰＤＴｒがオン状態となる。これにより、コンデンサＣ１の一
方の端子には電源電位ＶＧＬが供給される。このとき、スタートパルス信号ＳＴＶまたは
前段の出力信号Ｇ（ｎ−１）はハイレベルであり、トランジスターＴｒ４がオン状態とな
る。このため、コンデンサＣ１の他方の端子には、電流が供給され、充電が開始される。
すると、ｎｏｄｅＡの電位が上昇する。この過程で、ｎｏｄｅＡの電位がプルアップトラ
ンジスターＰＵＴｒの閾値電圧を上回り、プルアップトランジスターＰＵＴｒがオン状態
になる。
次に、時刻ｔ２において、スタートパルス信号ＳＴＶまたは前段の出力信号Ｇ（ｎ−１
）がロウレベルになるので、トランジスターＴｒ４がオフ状態となる。また、反転クロッ
ク信号ＣＬＫＢがロウレベルになると、プルダウントランジスターＰＤＴｒがオフ状態と
なる。このとき、ｎｏｄｅＡの電位はプルアップトランジスターＰＵＴｒの閾値電圧を上
回っているので、プルアップトランジスターＰＵＴｒはオン状態である。時刻ｔ２よりク
ロック信号ＣＬＫはハイレベルとなっているので、出力端子ＯＴの電位は上昇する。する
と、ｎｏｄｅＡの電位はブートストラップにより上昇し、クロック信号ＣＬＫのハイレベ
ルを超える。これによって、出力信号Ｇ（ｎ）のハイレベルをクロック信号ＣＬＫのハイ
レベルと一致させることができる。
次に、時刻ｔ３において、反転クロック信号ＣＬＫＢがハイレベルになると、プルダウ
ントランジスターＰＤＴｒがオン状態となり、出力信号Ｇ（ｎ）をロウレベルにする。ま
た、次段の出力信号Ｇ（ｎ＋１）が制御信号として入力され、トランジスターＴｒ３をオ
ンにする。これにより、コンデンサＣ１に蓄積されていた電荷が放電されるためｎｏｄｅ
Ａの電位は、ロウレベルとなる。

特許第４０８３５８１号公報

図１５に示したように、シフトレジスター２００一連のシフト動作で、プルアップトラ
ンジスターＰＵＴｒは、出力信号Ｇ（ｎ）をハイレベルにするために１回のオン・オフ動
作を行なう。これに対し、プルダウントランジスターＰＤＴｒは、反転クロック信号ＣＬ
ＫＢに同期してオン・オフを繰り返す。くわえて、プルダウントランジスターＰＤＴｒが
オン状態となる期間はプルアップトランジスターＰＵＴｒよりも長いので、プルダウント
ランジスターＰＤＴｒはプルアップトランジスターＰＵＴｒと比較して早く劣化する。

プルダウントランジスターＰＤＴｒが劣化すると、オン抵抗が増加する。出力信号Ｇ（
ｎ）の電位は、出力端子ＯＴに接続される負荷とプルダウントランジスターＰＤＴｒのオ
ン抵抗など与えられる時定数に従って変化する。このため、経時劣化によりオン抵抗が増
加すると、図１５に点線で示すように、時刻ｔ３においてオンに切り替わる際に、出力信
号Ｇ（ｎ）が即座にロウレベルに落ちずに、出力信号Ｇ（ｎ）の立ち下がり波形がなまっ
てしまう。この結果、出力信号Ｇ（ｎ）と、次段の出力信号Ｇ（ｎ＋１）の両方がハイレ
ベルとなる期間ｄＴが生じてしまい、シフトレジスター２００を適用した装置における誤
動作発生や品質劣化の原因となるおそれがある。
そこで、本発明は、２相クロックで動作し、第１のトランジスターおよび第２のトラン
ジスターの動作によって出力信号の出力レベルを切替える単位回路を備えるシフトレジス
ターにおいて、第２のトランジスターが劣化した場合でも、正常な出力レベルの切替えを
維持することを目的とする。

上述した課題を解決するために、本発明のシフトレジスターは、各々が入力端子と出力
端子とを備えた複数の単位回路が直列に接続され、クロック信号と当該クロック信号と逆
相の反転クロック信号に同期して初段の入力端子に供給される開始信号を順次転送するシ
フトレジスターであって、前記複数の単位回路の各々は、前記クロック信号が供給される
第１の制御端子と、前記反転クロック信号が供給される第２の制御端子と、次段の出力端
子から出力される出力信号が供給される第３の制御端子と、電源電位が供給される電源端
子と、前記第１の制御端子と前記出力端子との間に設けられた第１のトランジスターと、
前記出力端子と前記電源端子との間に設けられ、ゲートが前記第２の制御端子と接続さ
れる第２のトランジスターと、前記出力端子と前記第１のトランジスターのゲートとの間
に設けられた第１のコンデンサと、前記入力端子から供給される前段の出力信号又は前記
開始信号を前記第１のトランジスターのゲートに供給して、前記出力端子に第１の制御端
子を接続するとともに、前記第３の制御端子に供給される次段の出力信号を前記次段の出
力信号の供給タイミングよりも遅らせて前記第１のトランジスターのゲートに供給して、
前記出力端子に第１の制御端子と前記電源端子を接続する制御部とを備える。

この発明によれば、第１のトランジスターが、次段の単位回路の出力信号の供給タイミ
ングよりも遅れてオンからオフになることにより、第１のトランジスターは、クロック信
号がロウレベルに落ちる時点でもオン状態を保ち、出力端子と第１の制御端子とが導通状
態を維持する。したがって、ハイレベルの出力信号は、クロック信号の立ち下がりととも
にロウレベルに即座に落ちることができる。これにより、第２のトランジスターが劣化し
た場合でも、正常な出力レベルの切替えが行なわれ、出力信号と、次段の出力信号の両方
がハイレベルとなる期間は生じないため、誤動作発生を防止することができる。ここで「
次段の出力信号の供給タイミング」とは、次段の出力信号が非アクティブからアクティブ
に遷移するタイミングの意味である。
なお、上述した発明において、第１のトランジスターは、例えば、実施形態のプルアッ
プトランジスターＰＵＴｒに該当し、第２のトランジスターは、例えば、実施形態のプル
ダウントランジスターＰＤＴｒに該当する。

前記制御部は、前記次段の出力信号がゲートに供給されると、前記第１のトランジスタ
ーのゲートと前記電源端子とを接続状態にする第３のトランジスターと、前記第１のトラ
ンジスターのゲートと前記第３のトランジスターとの間に設けられた時定数回路とを備え
て構成することができる。より具体的には、前記時定数回路は、前記第１のトランジスタ
ーのゲートと一方の電極が接続され、他方の電極に固定電位が供給される第２のコンデン
サと、前記第３のトランジスターと前記第１のトランジスターのゲートとの間に設けられ
た抵抗とによって構成することができる。

時定数回路により、第１のコンデンサに電荷が充電されている状態で、第３のトランジ
スターがオンになると、第１のトランジスターのゲート電位は、徐々に落ちていくことに
なる。このため、第１のトランジスターは、クロック信号がロウレベルに落ちる時点でも
オン状態を保つことができる。なお、上述した発明において、第３のトランジスターは、
例えば、実施形態のトランジスターＴｒ３に該当する。

あるいは、前記制御部は、前記次段の出力信号がゲートに供給されると、前記第１のト
ランジスターのゲートと前記電源端子とを接続状態にする第３のトランジスターと、前記
第３のトランジスターのゲートと前記第３の制御端子との間に設けられた遅延回路とを備
えて構成するようにしてもよい。より具体的には、前記遅延回路は、多段接続された偶数
個のインバーターによって構成することができる。

遅延回路は、第３の制御端子に供給された次段の出力信号を、所定時間遅延させて、第
３のトランジスターのゲートに供給する。これにより、第１のコンデンサに充電された電
荷の放電開始時刻が遅くなる。このため、第１のトランジスターは、クロック信号がロウ
レベルに落ちる時点でもオン状態を保つことができる。

なお、前記第１のコンデンサは、前記第１のトランジスターの寄生容量により、あるい
は、前記寄生容量を含んで構成されてもよい。

次に、本発明に係る走査線駆動回路は、複数の走査線と、複数のデータ線と、前記走査
線と前記データ線との交差に対応して設けられた電気光学素子とを備えた電気光学装置に
用いられるものであって、上述したシフトレジスターを備え、前記シフトレジスターを用
いて前記入力信号を転送して生成した前記複数の出力信号に基づいて、前記複数の走査線
を排他的に順次選択する複数の走査信号を生成する。この発明によれば、誤動作を防止し
て信頼性の高い走査線駆動回路を提供することができる。

次に、本発明に係るデータ線駆動回路は、複数の走査線と、複数のデータ線と、前記走
査線と前記データ線との交差に対応して設けられた電気光学素子とを備えた電気光学装置
に用いられるものであって、上述したシフトレジスターを備え、前記シフトレジスターを
用いて前記入力信号を転送して生成した前記複数の出力信号に基づいて、前記複数のデー
タ線を排他的に順次選択する複数のデータ線選択信号を生成する。この場合、データ線に
は点順次のデータ信号が供給される。この発明によれば、誤動作を防止して信頼性の高い
データ線駆動回路を提供することができる。

次に、本発明に係る電気光学装置によれば、複数の走査線と、複数のデータ線と、前記
走査線と前記データ線との交差に対応して設けられた電気光学素子と、上述した走査線駆
動回路又は上述したデータ線駆動回路とを備える。この発明によれば、誤動作を防止して
信頼性の高い駆動を実現することができる。特に、基板上の回路全てが片チャネルのトラ
ンジスターのみで構成される電気光学装置、または、アモルファスの薄膜トランジスター
を用いた液晶装置に好適である。

次に、本発明に係る電子機器は、上述した電気光学装置を備える。このような電子機器
としては、例えば、携帯情報端末、携帯電話機、ノート型コンピューター、ビデオカメラ
、及びプロジェクタなどが該当する。

本実施形態に係る２相のクロック信号で動作するシフトレジスターの構成を示すブロック図である。 本実施形態に係る単位回路の構成例を示す回路図である。 ｎｏｄｅＡ制御部の第１実施例を説明する回路図である。 時定数回路の動作を説明する回路図である。 本実施形態の第１実施例の単位回路の動作を説明するタイミングチャートである。 ｎｏｄｅＡ制御部の第２実施例を説明する回路図である。 遅延回路の回路構成例と動作を示す回路図と動作図である。 本実施形態の第２実施例の単位回路の動作を説明するタイミングチャートである。 本発明に係る電気光学装置の電気的構成を示すブロック図である。 電気光学装置を適用した電子機器の一例たるパーソナルコンピューターの構成を示す斜視図である。 同装置を適用した電子機器の一例たるプロジェクタのブロック図である。 同装置を適用した電子機器の一例たるビデオカメラのブロック図である。 ２相のクロック信号で動作するシフトレジスターの構成を示すブロック図である。 単位回路の構成例を示す回路図である。 従来の単位回路の動作を説明するタイミングチャートである。

＜１．第１実施形態＞
図１は、本実施形態に係る２相のクロック信号で動作するシフトレジスターの構成を示
すブロック図である。本図に示すように、シフトレジスター１００は、複数段の単位回路
１１０（１１０（１）、１１０（２）…）を備えており、各単位回路１１０には、ロウレ
ベルの基準電位となる電源電位ＶＧＬと、クロック信号ＣＬＫとクロック信号ＣＬＫと位
相が１８０°異なる逆相の反転クロック信号ＣＬＫＢとが供給される。

初段の単位回路１１０（１）の入力端子には、スタートパルス信号ＳＴＶが供給され、
次段以降の単位回路１１０（ｎ）の入力端子には、前段の単位回路１１０（ｎ−１）の出
力信号Ｇ（ｎ−１）が供給される。また、各単位回路１１０（ｎ）の制御端子には、次段
の単位回路１１０（ｎ＋１）の出力信号Ｇ（ｎ＋１）が供給される。この構成により、シ
フトレジスター１００は、初段の単位回路１１０（１）にスタートパルス信号ＳＴＶが供
給されると、出力信号Ｇを順次シフトして出力する。

図２は、本実施形態に係る単位回路１１０の構成例を示す回路図である。従来例で説明
した回路と同じ構成については、同じ符号を付している。本図に示すように単位回路１１
０は、外部端子として、入力端子ＩＴ、出力端子ＯＴ、クロック入力端子ＣＴ（第１の制
御端子）、反転クロック入力端子ＣｂＴ、制御信号入力端子ＣｔｒＴ、および電源端子Ｖ
Ｔを備える。

入力端子ＩＴには、スタートパルス信号ＳＴＶまたは前段の単位回路１１０（ｎ−１）
の出力信号Ｇ（ｎ−１）が入力され、出力端子ＯＴからは、出力信号Ｇ（ｎ）が出力され
る。また、クロック入力端子ＣＴには、クロック信号ＣＬＫが入力され、反転クロック入
力端子ＣｂＴには、反転クロック信号ＣＬＫＢが入力される。そして、制御信号入力端子
ＣｔｒＴには、次段の出力信号Ｇ（ｎ＋１）が入力され、電源端子ＶＴには、電源電位Ｖ
ＧＬが接続される。

また、単位回路１１０は、プルアップトランジスターＰＵＴｒ、プルダウントランジス
ターＰＤＴｒ、コンデンサＣ１、およびｎｏｄｅＡ制御部１１２を備える。ｎｏｄｅＡ制
御部１１２は、入力端子ＩＴに供給されるスタートパルス信号ＳＴＶまたは前段の出力信
号Ｇ（ｎ−１）と、制御信号入力端子ＣｔｒＴに供給される次段の出力信号Ｇ（ｎ＋１）
とに基づいて、ｎｏｄｅＡの電位を生成する。また、本実施形態では、プルアップトラン
ジスターＰＵＴｒのドレインがクロック入力端子ＣＴに接続され、ソースが出力端子ＯＴ
に接続されている。したがって、プルアップトランジスターＰＵＴｒがオン状態でクロッ
ク入力端子ＣＴに供給されたクロック信号ＣＬＫが出力端子ＯＴに供給される。なお、後
述するようにｎｏｄｅＡの電位はコンデンサＣ１によるブートストラップによりプルアッ
プトランジスターＰＵＴｒのドレイン電位を超えて上昇する。このため、出力信号Ｇ（ｎ
）としてクロック信号ＣＬＫの振幅と同じ大きさの振幅を取り出すことができる。

コンデンサＣ１は、プルアップトランジスターＰＵＴｒのソースとｎｏｄｅＡとの間に
設けられる。ただし、コンデンサＣ１の容量は、プルアップトランジスターＰＵＴｒの寄
生容量で構成してもよい。あるいは、プルアップトランジスターＰＵＴｒの寄生容量を含
めて構成してもよい。
プルダウントランジスターＰＤＴｒは、ゲートが反転クロック入力端子ＣｂＴに接続さ
れている。また、本実施形態では、プルダウントランジスターＰＤＴｒのドレインが出力
端子ＯＴに接続され、そのソースが電源端子ＶＴに接続されている。したがって、反転ク
ロックＣＬＫＢがハイレベルになるとプルダウントランジスターＰＤＴｒはオン状態とな
り、出力端子ＯＴの電位を基準電位である電源電位ＶＧＬとする。

本実施形態において、ｎｏｄｅＡ制御部１１２は、入力端子ＩＴに供給されるスタート
パルス信号ＳＴＶまたは前段の単位回路１１０（ｎ−１）の出力信号Ｇ（ｎ−１）を、ｎ
ｏｄｅＡに供給して、プルアップトランジスターＰＵＴｒがオフからオンになるように制
御する。また、ｎｏｄｅＡ制御部１１２は、制御信号入力端子ＣｔｒＴに次段の単位回路
１１０（ｎ＋１）の出力信号Ｇ（ｎ＋１）が供給されると、プルアップトランジスターＰ
ＵＴｒを直ちにオフするのではなく、次段の出力信号Ｇ（ｎ＋１）の供給タイミングより
も遅れてオンからオフになるように制御する。

プルアップトランジスターＰＵＴｒが、次段の出力信号Ｇ（ｎ＋１）の供給タイミング
よりも遅れてオンからオフになることにより、プルアップトランジスターＰＵＴｒは、ク
ロック信号ＣＬＫがロウレベルに落ちる時点でもオン状態を保ち、出力端子ＯＴとクロッ
ク入力端子ＣＴとの間の導通状態を維持される。

したがって、プルアップトランジスターＰＵＴｒがオン状態における出力信号Ｇ（ｎ）
は、クロック信号ＣＬＫの立ち下がりとともにロウレベルに即座に落ちる。これにより、
プルダウントランジスターＰＤＴｒが劣化した場合でも、正常な出力レベルの切替えが行
なわれ、出力信号Ｇ（ｎ）と、次段の出力信号Ｇ（ｎ＋１）の両方がハイレベルとなる期
間は生じないため、誤動作発生を防止することができる。

シフトレジスター１００を表示装置の駆動回路等に用いた場合には、プルダウントラン
ジスターＰＤＴｒが劣化した場合でも、表示品質を保つことができるため、装置の動作寿
命を長くすることができる。

図３は、ｎｏｄｅＡ制御部１１２の第１実施例を説明する回路図である。本図に示すよ
うに、第１実施例において、ｎｏｄｅＡ制御部１１２は、トランジスターＴｒ３と、トラ
ンジスターＴｒ４と、時定数回路１１３とを備えている。
トランジスターＴｒ３は、ゲートが制御信号入力端子ＣｔｒＴに接続され、ドレインが
時定数回路１１３を介してｎｏｄｅＡと接続され、ソースが電源端子ＶＴに接続されてお
り、次段の出力信号Ｇ（ｎ＋１）によりオン状態となり、ｎｏｄｅＡの電位を基準電位で
ある電源電位ＶＧＬとする。トランジスターＴｒ４は、ダイオード接続されており、時定
数回路１１３を介して入力端子ＩＴとｎｏｄｅＡとの間に設けられている。

時定数回路１１３は、ｎｏｄｅＡと固定電位との間に設けられたコンデンサＣ２と、ｎ
ｏｄｅＡとトランジスターＴｒ３のドレインとの間に設けられた抵抗Ｒ１とを備えている
。なお、時定数回路と同等の動作を行なうことができれば、容量のみ、あるいは、抵抗の
み等であってもかまわない。また、固定電位は、ＶＧＬとしてもよい。

時定数回路１１３により、コンデンサＣ１に電荷が充電されている状態で、トランジス
ターＴｒ３がオンになると、図４に模式的に示すように、ｎｏｄｅＡの電位は、徐々に落
ちていくことになる。このため、プルアップトランジスターＰＵＴｒは、クロック信号Ｃ
ＬＫがロウレベルに落ちる時点でもオン状態を保つことになる。すなわち、時定数回路１
１３は、次段の出力信号Ｇ（ｎ＋１）が供給されると、プルアップトランジスターＰＵＴ
ｒが、次段の出力信号Ｇ（ｎ＋１）の供給タイミング（アクティブとなるタイミング）よ
りも遅れてオンからオフになるようにｎｏｄｅＡの電位を制御する。この意味において、
時定数回路１１３は、次段の出力信号Ｇ（ｎ＋１）を遅延させてｎｏｄｅＡの電位を制御
する遅延回路として機能する。

図５は、本実施形態の第１実施例の単位回路１１０の動作を説明するタイミングチャー
トである。本例では、プルダウントランジスターＰＤＴｒの劣化が進み、プルダウントラ
ンジスターＰＤＴｒのオン抵抗が増大している場合について説明する。
本図において、時刻ｔ０から時刻ｔ１の期間Ｆ１は、初期状態であり、プルアップトラ
ンジスターＰＵＴｒおよびプルダウントランジスターＰＤＴｒはともにオフ状態にある。
ｎｏｄｅＡの電位は、電源電位ＶＧＬであり、出力信号Ｇ（ｎ）もロウレベルを保ってい
る。

時刻ｔ１で、スタートパルス信号ＳＴＶまたは前段の単位回路１１０（ｎ−１）の出力
信号Ｇ（ｎ−１）が供給されると、トランジスターＴｒ４がオン状態となる。期間Ｆ２に
おいて、反転クロック信号ＣＬＫＢはハイレベルであるから、プルダウントランジスター
ＰＤＴｒはオン状態になる。このため、期間Ｆ２では、トランジスターＴｒ４→コンデン
サＣ１→プルダウントランジスターＰＤＴｒの順に電流が流れ、コンデンサＣ１に電荷が
充電され、ｎｏｄｅＡの電位が上昇する。ｎｏｄｅＡの電位がプルアップトランジスター
ＰＵＴｒの閾値電圧を上回ると、プルアップトランジスターＰＵＴｒがオン状態になる。
また、期間Ｆ３において出力信号Ｇ（ｎ＋１）はロウレベルとなるので、トランジスター
Ｔｒ３はオフ状態となる。

時刻ｔ２においてスタートパルス信号ＳＴＶまたは前段の出力信号Ｇ（ｎ−１）がロウ
レベルに遷移して期間Ｆ３が開始すると、トランジスターＴｒ４はオフ状態となる。この
ため、ｎｏｄｅＡの電位がスタートパルス信号ＳＴＶまたは前段の出力信号Ｇ（ｎ−１）
の影響を受けることはない。期間Ｆ３において、反転クロック信号ＣＬＫＢはロウレベル
であるから、プルダウントランジスターＰＤＴｒはオフ状態となる。一方、時刻ｔ２にお
いて、ｎｏｄｅＡの電位は期間Ｆ２より継続してハイレベルであり、プルアップトランジ
スターＰＵＴｒはオン状態を継続している。時刻ｔ２に至ると、クロック信号ＣＬＫがロ
ウレベルからハイレベルに遷移するから、プルアップトランジスターＰＵＴｒを介して電
流が出力端子ＯＴに流れ込み、出力端子ＯＴの電位が上昇する。これに伴って、ｎｏｄｅ
Ａの電位がコンデンサＣ１のブートストラップによって上昇する。このとき、ｎｏｄｅＡ
の電位は、ドレインの電位を超えて上昇するので、出力信号Ｇ（ｎ）の振幅をクロック信
号ＣＬＫの振幅と一致させることができる。出力信号Ｇ（ｎ）は、次段の入力信号となる
。

時刻ｔ３でクロック信号ＣＬＫがロウレベルになり、期間Ｆ４が開始して、反転クロッ
ク信号ＣＬＫＢがハイレベルになると、プルダウントランジスターＰＤＴｒがオンとなる
。しかし、プルダウントランジスターＰＤＴｒのオン抵抗は経時劣化によって増加してい
るため、プルダウントランジスターＰＤＴｒがオン状態に遷移することによって出力端子
ＯＴの電位を直ちに電源電位ＶＧＬに下げることはできない。そこで、本実施形態では、
プルダウントランジスターＰＤＴｒの経時劣化をプルアップトランジスターＰＵＴｒのオ
ン状態を延長することによって補っている。

時刻ｔ３では、シフトして出力された次段の出力信号Ｇ（ｎ＋１）がｎｏｄｅＡ制御部
１１２に制御信号として入力され、トランジスターＴｒ３をオンにする。これにより、コ
ンデンサＣ１に蓄積されていた電荷が放電され始める。このとき、時定数回路１１３の働
きにより、ｎｏｄｅＡの電位は、図５に示すように、下降していく。そして、ｎｏｄｅＡ
の電位がプルアップトランジスターＰＵＴｒの閾値電圧を下回ると、プルアップトランジ
スターＰＵＴｒはオフ状態になる。このため、プルアップトランジスターＰＵＴｒのオン
状態がｄＬ時間延びることになる。

したがって、時刻ｔ３におけるクロック信号ＣＬＫがハイレベルからロウレベルへ遷移
してもプルアップトランジスターＰＵＴｒはオン状態を維持するから、プルアップトラン
ジスターＰＵＴｒを介して出力信号Ｇ（ｎ）を即座にロウレベルに落とすことができ、正
常な出力レベルの切替えが行なわれる。このため、本図に示すように、出力信号Ｇ（ｎ）
と次段の出力信号Ｇ（ｎ＋１）とが同時にハイレベルとなっている期間が生ぜず、誤動作
発生を防止することができる。上述したように、ｎｏｄｅＡの電圧波形を鈍らせることに
よって、時刻ｔ３からｎｏｄｅＡの電位が下降してプルアップトランジスターＰＵＴｒの
閾値電圧に至るまでの期間、プルアップトランジスターＰＵＴｒをオン状態に保つことが
できる。したがって、ｎｏｄｅＡの電圧波形を鈍らせる程度は、出力信号Ｇ（ｎ）を確実
にロウレベルに遷移できるように定めればよく、これを満たすように抵抗Ｒ１およびコン
デンサＣ２を定めればよい。なお、ｎｏｄｅＡの電圧波形を鈍らせる最大の範囲は、次に
クロック信号ＣＬＫがハイレベルになるまでの半周期の範囲である。

図６は、ｎｏｄｅＡ制御部１１２の第２実施例を説明する回路図である。本図に示すよ
うに、第２実施例において、ｎｏｄｅＡ制御部１１２は、トランジスターＴｒ３と、トラ
ンジスターＴｒ４と、遅延回路１１４とを備えている。
トランジスターＴｒ３は、ゲートが遅延回路１１４を介して制御信号入力端子ＣｔｒＴ
に接続され、ドレインがｎｏｄｅＡと接続され、ソースが電源端子ＶＴに接続されており
、次段の出力信号Ｇ（ｎ＋１）によりオン状態となり、ｎｏｄｅＡの電位を基準電位であ
る電源電位ＶＧＬとする。トランジスターＴｒ４は、ダイオード接続されており、入力端
子ＩＴとｎｏｄｅＡとの間に設けられている。

遅延回路１１４は、制御信号入力端子ＣｔｒＴに供給された次段の出力信号Ｇ（ｎ＋１
）を、所定時間遅延させて、トランジスターＴｒ３のゲートに供給する。これにより、コ
ンデンサＣ１に充電された電荷の放電開始時刻が遅くなる。このため、プルアップトラン
ジスターＰＵＴｒは、クロック信号ＣＬＫがロウレベルに落ちる時点でもオン状態を保つ
ことになる。

したがって、プルダウントランジスターＰＤＴｒの経時劣化によりそのオン抵抗が増加
して、プルダウントランジスターＰＤＴｒがある時間内に出力信号Ｇ（ｎ）を電源電位Ｖ
ＧＬに下げることができなくなっても、プルアップトランジスターＰＵＴｒの働きによっ
て出力信号Ｇ（ｎ）を即座に電源電位ＶＧＬに下げることができる。

図７は、遅延回路１１４の回路構成例と動作を示す図である。本例において遅延回路１
１４は、図７（ａ）に示すように、トランジスターＴｒ５とトランジスターＴｒ６とで構
成されるインバーターと、トランジスターＴｒ７とトランジスターＴｒ８とで構成される
インバーターとを接続して構成している。もちろん、インバーターの段数は、遅延時間を
調整するために、２段に限られず、任意の偶数段とすることができる。また、インバータ
ーに限られず他の回路を用いて遅延回路１１４を構成してもよい。

この場合の動作は、図７（ｂ）に示すように、次段の出力信号Ｇ（ｎ＋１）がロウレベ
ルの状態では、遅延回路１１４の出力もロウレベルとなり、トランジスターＴｒ３はオフ
状態を保つ。次段の出力信号Ｇ（ｎ＋１）がハイレベルに切り替わると、トランジスター
Ｔｒ６がオンになり、次いで、トランジスターＴｒ８がオフになり、次いで、トランジス
ターＴｒ３がオンになる。このように動作することで、遅延回路１１４は、トランジスタ
ーＴｒ３のオフからオンへの切り替わり時間を、出力信号Ｇ（ｎ＋１）の入力時間よりも
遅くすることができる。この結果、プルアップトランジスターＰＵＴｒのオン状態を延ば
すことができる。

図８は、本実施形態の第２実施例の単位回路１１０の動作を説明するタイミングチャー
トである。本例でも、プルダウントランジスターＰＤＴｒの経時劣化が進行した場合につ
いて説明する。

本図において、時刻ｔ０から時刻ｔ１の期間Ｆ１は、初期状態であり、プルアップトラ
ンジスターＰＵＴｒおよびプルダウントランジスターＰＤＴｒがともオフ状態にある。ｎ
ｏｄｅＡの電位は、電源電位ＶＧＬであり、出力信号Ｇ（ｎ）もロウレベルを保っている
。
時刻ｔ１で、スタートパルス信号ＳＴＶまたは前段の単位回路１１０（ｎ−１）の出力
信号Ｇ（ｎ−１）が供給されると、トランジスターＴｒ４がオン状態となる。期間Ｆ２に
おいて、反転クロック信号ＣＬＫＢはハイレベルであるから、プルダウントランジスター
ＰＤＴｒはオン状態になる。このため、期間Ｆ２では、トランジスターＴｒ４→コンデン
サＣ１→プルダウントランジスターＰＤＴｒの順に電流が流れ、コンデンサＣ１に電荷が
充電され、ｎｏｄｅＡの電位が上昇する。ｎｏｄｅＡの電位がプルアップトランジスター
ＰＵＴｒの閾値電圧を上回ると、プルアップトランジスターＰＵＴｒがオン状態になる。
また、期間Ｆ３において出力信号Ｇ（ｎ＋１）はロウレベルとなるので、トランジスター
Ｔｒ３はオフ状態となる。

時刻ｔ２においてスタートパルス信号ＳＴＶまたは前段の出力信号Ｇ（ｎ−１）がロウ
レベルに遷移するが、トランジスターＴｒ４はオフ状態となるので、ｎｏｄｅＡの電位が
スタートパルス信号ＳＴＶまたは前段の出力信号Ｇ（ｎ−１）の影響を受けることはない
。そして、クロック信号ＣＬＫがハイレベルになることによって、プルアップトランジス
ターＰＵＴｒを介して出力端子ＯＴの電位が上昇すると、ｎｏｄｅＡの電位がコンデンサ
Ｃ１のブートストラップによって上昇する。これによって、ｎｏｄｅＡの電位は、ドレイ
ンの電位を超えて上昇するので、出力信号Ｇ（ｎ）の振幅をクロック信号ＣＬＫの振幅と
一致させることができる。

時刻ｔ３でクロック信号ＣＬＫがロウレベルになり、反転クロック信号ＣＬＫＢがハイ
レベルになると、プルダウントランジスターＰＤＴｒがオンとなる。

また、時刻ｔ３では、シフトして出力された次段の出力信号Ｇ（ｎ＋１）が制御信号と
して入力される。この制御信号は、遅延回路１１４によって、ｄＬ時間遅れてトランジス
ターＴｒ３に供給され、トランジスターＴｒ３をオンにする。これにより、時刻ｔ３から
ｄＬ時間だけ遅れて、コンデンサＣ１に蓄積されていた電荷が放電され始める。このため
、ｎｏｄｅＡの電位は、時刻ｔ３に至ったても変化せず、時刻ｔ３からｄＬ時間だけ遅れ
てロウレベルに遷移し、プルアップトランジスターＰＵＴｒのオン状態がｄＬ時間延びる
ことになる。

プルアップトランジスターＰＵＴｒのオン状態が延長されることによって、時刻ｔ３に
おいてクロック信号ＣＬＫがロウレベルへ切り替わると、出力信号Ｇ（ｎ）を即座にロウ
レベルに遷移させることができ、正常な出力レベルの切替えが行なわれる。このため、図
８に示すように、出力信号Ｇ（ｎ）と次段の出力信号Ｇ（ｎ＋１）とが同時にハイレベル
となっている期間が生ぜず、誤動作発生を防止することができる。

以上、本発明の第１実施形態について説明した。なお、ｎｏｄｅＡ制御部１１２におけ
る、制御信号入力端子ＣｔｒＴに次段の出力信号Ｇ（ｎ＋１）が供給されると、プルアッ
プトランジスターＰＵＴｒが、次段の出力信号Ｇ（ｎ＋１）の供給タイミングよりも遅れ
てオンからオフになるように制御するための構成は、上述の時定数回路１１３、遅延回路
１１４に限られない。要は、プルアップトランジスターＰＵＴｒがオフするタイミングを
遅らせることができるのであれば、どのような構成であってもよい。

＜２．第２実施形態＞
次に、上述したシフトレジスター１００を駆動回路に用いた電気光学装置について説明
する。
図９は、本発明に係る電気光学装置５００の電気的構成を示すブロック図である。この
電気光学装置５００は電気光学材料として液晶を用いる。電気光学装置５００は、主要部
として液晶パネルＡＡを備える。液晶パネルＡＡは、スイッチング素子として薄膜トラン
ジスター（Thin Film Transistor：以下、「ＴＦＴ」と称する）を形成した素子基板と対
向基板とを互いに電極形成面を対向させて、かつ、一定の間隙を保って貼付し、この間隙
に液晶が挟持されている。

また、電気光学装置５００は、液晶パネルＡＡ、タイミング発生回路３００および画像
処理回路４００を備える。液晶パネルＡＡは、その素子基板上に画像表示領域Ａ、走査線
駆動回路３１０、データ線駆動回路３２０、サンプリング回路３３０および画像信号供給
線Ｌを備える。この電気光学装置５００に供給される入力画像データＤは、例えば、３ビ
ットパラレルの形式である。タイミング発生回路３００は、入力画像データＤに同期して
第１Ｙクロック信号ＹＣＫ１、第２Ｙクロック信号ＹＣＫ２、第１Ｘクロック信号ＸＣＫ
１、第２Ｘクロック信号ＸＣＫ２、Ｙ転送開始パルスＤＹ、及びＸ転送開始パルスＤＸを
生成して、走査線駆動回路３１０およびデータ線駆動回路３２０に供給する。また、タイ
ミング発生回路３００は、画像処理回路４００を制御する各種のタイミング信号を生成し
、これを出力する。Ｙ転送開始パルスＤＹは走査線５２の選択開始を指示するパルスであ
り、一方、Ｘ転送開始パルスＤＸはデータ線５３の選択開始を指示するパルスである。

次に、画像処理回路４００は、入力画像データＤに、液晶パネルの光透過特性を考慮し
たガンマ補正等を施した後、ＲＧＢ各色の画像データをＤ／Ａ変換して、画像信号ＶＩＤ
を生成して液晶パネルＡＡに供給する。

次に、画像表示領域Ａには、図９に示されるように、ｍ（ｍは２以上の自然数）本の走
査線５２が、Ｘ方向に沿って平行に配列して形成される一方、ｎ（ｎは２以上の自然数）
本のデータ線５３が、Ｙ方向に沿って平行に配列して形成されている。そして、走査線５
２とデータ線５３との交差付近においては、ＴＦＴ５０のゲートが走査線５２に接続され
る一方、ＴＦＴ５０のソースがデータ線５３に接続されるとともに、ＴＦＴ５０のドレイ
ンが画素電極５６に接続される。そして、各画素は、画素電極５６と、対向基板に形成さ
れる対向電極と、これら両電極間に挟持された液晶とによって構成される。この結果、走
査線５２とデータ線５３との各交差に対応して、画素はマトリクス状に配列されることと
なる。

また、ＴＦＴ５０のゲートが接続される各走査線５２には、走査信号Ｇ１、Ｇ２、…、
Ｇｍが、パルス的に線順次で印加されるようになっている。このため、ある走査線５２に
走査信号が供給されると、当該走査線に接続されるＴＦＴ５０がオンするので、データ線
５３から所定のタイミングで供給される画像信号Ｘ１、Ｘ２、…、Ｘｎは、対応する画素
に順番に書き込まれた後、所定の期間保持されることとなる。

以上の構成において、走査線駆動回路３１０及びデータ線駆動回路３２０に上述した第
１実施形態で説明したシフトレジスター１００を用いることができる。走査線駆動回路３
１０に適用する場合には、第１Ｙクロック信号ＹＣＫ１及び第２Ｙクロック信号ＹＣＫ２
を第１クロック信号ＣＫ１及び第２クロック信号ＣＫ２として用い、Ｙ転送開始パルスＤ
Ｙをスタートパルス信号ＳＴＶとして用いればよい。また、データ線駆動回路３２０に適
用する場合には、第１Ｘクロック信号ＸＣＫ１及び第２Ｘクロック信号ＸＣＫ２を第１ク
ロック信号ＣＫ１及び第２クロック信号ＣＫ２として用い、Ｘ転送開始パルスＤＸをスタ
ートパルス信号ＳＴＶとして用いればよい。

なお、上述した電気光学装置５００は、電気光学物質に液晶を用いた液晶表示装置であ
り、この液晶表示装置は、透過型、反射型または半透過半反射型のいずれにも適用可能で
ある。また、アクティブ・マトリクス方式のみならす、パッシブ・マトリクス方式にても
適用可能である。さらには、電気光学装置としては、有機ＥＬ装置や、蛍光表示管、プラ
ズマ・ディスプレイ・パネル、ディジタルミラーデバイスなど種々のものに適用可能であ
る。

＜３．電子機器＞
次に、上述した実施形態に係る電気光学装置を用いた電子機器のいくつかについて説明
する。
図１０に、電気光学装置５００を適用したモバイル型のパーソナルコンピューターの構
成を示す。パーソナルコンピューター１０００は、表示ユニットとしての電気光学装置５
００と本体部１０１０を備える。本体部１０１０には、電源スイッチ１００１及びキーボ
ード１００２が設けられている。

図１１に電器光学装置５００を用いたプロジェクタの構成を示す。この図に示されるよ
うに、プロジェクタ２０００内部には、ハロゲンランプ等の白色光源からなるランプユニ
ット２００２が設けられている。このランプユニット２００２から射出された投射光は、
内部に配置された３枚のミラー２００６および２枚のダイクロイックミラー２００８によ
ってＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色に分離されて、各原色に対応するライトバル
ブ５１０Ｒ、５１０Ｇおよび５１０Ｂにそれぞれ導かれる。ここで、ライトバルブ５１０
Ｒ、５１０Ｇ及び５１０Ｂは、上述した実施形態に係る電気光学装置５００、即ち、透過
型の液晶表示装置と基本的には同様である。即ち、ライトバルブ５１０Ｒ、５１０Ｇ、５
１０Ｂは、それぞれＲＧＢの各原色画像を生成する光変調器として機能するものである。
また、Ｂの光は、他のＲやＧの光と比較すると、光路が長いので、その損失を防ぐために
、入射レンズ２０２２、リレーレンズ２０２３および出射レンズ２０２４からなるリレー
レンズ系２０２１を介して導かれる。ライトバルブ５１０Ｒ、５１０Ｇ、５１０Ｂによっ
てそれぞれ変調された光は、ダイクロイックプリズム２０１２に３方向から入射する。そ
して、このダイクロイックプリズム２０１２において、Ｒ及びＢの光は９０度に屈折する
一方、Ｇの光は直進する。これにより、各原色画像の合成したカラー画像が、投射レンズ
２０１４を介して、スクリーン２０２０に投射されることになる。

図１２に電気光学装置５００を用いたビデオカメラの構成を示す。この図に示されるよ
うに、ビデオカメラ３０００の本体には、モニター５１０として用いられる電気光学装置
５００のほか、光学系３０１２などが設けられる。ここで、電気光学装置５００は、軸３
０２４を中心にして、ヒンジ３０１６に対し回動自在に取り付けられ、さらに、ヒンジ３
０１６は、軸３０２２を中心にして、本体３０１０に対し開閉する構造となっている。

このため、電気光学装置５００は、図に示される態様と、撮影者が図の奥側に位置して
ファインダで用いる態様とでは、表示画像の上下左右が反転した関係にさせる必要がある
。このような場合には、シフトレジスター１００を駆動回路に採用して、走査線駆動回路
３１０による垂直走査方向、及び、データ線駆動回路３２０による水平走査方向をそれぞ
れ互いに逆向きとすれば、表示画像の上下左右を反転させることができる。

なお、電気光学装置５００が適用される電子機器としては、図１０から図１２に示すも
のの他、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニター直視型のビ
デオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロ
セッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等な
どが挙げられる。

１００…シフトレジスター、１１０…単位回路、１１２…ｎｏｄｅＡ制御部、１１３…時
定数回路、１１４…遅延回路、２００…シフトレジスター、２１０…単位回路、２１２…
ｎｏｄｅＡ制御部、５００…電気光学装置

Claims (10)

1. 各々が入力端子と出力端子とを備えた複数の単位回路が直列に接続され、クロック信号
   と当該クロック信号と逆相の反転クロック信号に同期して初段の入力端子に供給される開
   始信号を順次転送するシフトレジスターであって、
   前記複数の単位回路の各々は、
   前記クロック信号が供給される第１の制御端子と、
   前記反転クロック信号が供給される第２の制御端子と、
   次段の出力端子から出力される出力信号が供給される第３の制御端子と、
   電源電位が供給される電源端子と、
   前記第１の制御端子と前記出力端子との間に設けられた第１のトランジスターと、
   前記出力端子と前記電源端子との間に設けられ、ゲートが前記第２の制御端子と接続さ
   れる第２のトランジスターと、
   前記出力端子と前記第１のトランジスターのゲートとの間に設けられた第１のコンデン
   サと、
   前記入力端子から供給される前段の出力信号又は前記開始信号を前記第１のトランジス
   ターのゲートに供給して、前記出力端子に第１の制御端子を接続するとともに、前記第３
   の制御端子に供給される次段の出力信号を前記次段の出力信号の供給タイミングよりも遅
   らせて前記第１のトランジスターのゲートに供給して、前記出力端子に第１の制御端子と
   前記電源端子を接続する制御部とを備える、
   ことを特徴とするシフトレジスター。
2. 前記制御部は、
   前記次段の出力信号がゲートに供給されると、前記第１のトランジスターのゲートと前
   記電源端子とを接続状態にする第３のトランジスターと、
   前記第１のトランジスターのゲートと前記第３のトランジスターとの間に設けられた時
   定数回路とを
   を備えることを特徴とする請求項１に記載のシフトレジスター。
3. 前記時定数回路は、
   前記第１のトランジスターのゲートと一方の電極が接続され、他方の電極に固定電位が
   供給される第２のコンデンサと、
   前記第３のトランジスターと前記第１のトランジスターのゲートとの間に設けられた抵
   抗と、
   を備えることを特徴とする請求項２に記載のシフトレジスター。
4. 前記制御部は、
   前記次段の出力信号がゲートに供給されると、前記第１のトランジスターのゲートと前
   記電源端子とを接続状態にする第３のトランジスターと、
   前記第３のトランジスターのゲートと前記第３の制御端子との間に設けられた遅延回路
   とを
   を備えることを特徴とする請求項１に記載のシフトレジスター。
5. 前記遅延回路は、多段接続された偶数個のインバーターを備えることを特徴とする請求
   項４に記載のシフトレジスター。
6. 前記第１のコンデンサは、前記第１のトランジスターの寄生容量により、あるいは、前
   記寄生容量を含んで構成されることを特徴とする請求項１乃至５のいずれか１項に記載の
   シフトレジスター。
7. 複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設
   けられた電気光学素子とを備えた電気光学装置に用いられる走査線駆動回路であって、
   請求項１乃至６のうちいずれか１項に記載のシフトレジスターを備え、
   前記シフトレジスターを用いて前記入力信号を転送して生成した前記複数の出力信号に
   基づいて、前記複数の走査線を排他的に順次選択する複数の走査信号を生成する、
   走査線駆動回路。
8. 複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設
   けられた電気光学素子とを備えた電気光学装置に用いられるデータ線駆動回路であって、
   請求項１乃至６のうちいずれか１項に記載のシフトレジスターを備え、
   前記シフトレジスターを用いて前記入力信号を転送して生成した前記複数の出力信号に
   基づいて、前記複数のデータ線を排他的に順次選択する複数のデータ線選択信号を生成す
   る、
   データ線駆動回路。
9. 複数の走査線と、
   複数のデータ線と、
   前記走査線と前記データ線との交差に対応して設けられた電気光学素子と、
   請求項７に記載の走査線駆動回路又は請求項８に記載のデータ線駆動回路と、
   を備えることを特徴とする電気光学装置。
10. 請求項９に記載の電気光学装置を備えた電子機器。
    

Images