JP4367342B2 - クロックドインバータ回路、シフトレジスタ、走査線駆動回路、データ線駆動回路、電気光学装置及び電子機器 - Google Patents

Description

本発明は、クロックドインバータ回路、シフトレジスタ、走査線駆動回路、データ線駆
動回路、電気光学装置及び電子機器に関する。

液晶や有機ＥＬ（エレクトロ・ルミネッセンス）などの電気光学物質の電気光学的な変
化により表示を行う電気光学装置は、情報処理機器やテレビジョンなどの表示装置して広
く用いられている。電気光学装置には、画素スイッチにより画素を駆動するアクティブ・
マトリクス型がある。即ち、アクティブ・マトリクス型の電気光学装置においては、行方
向に延在する走査線と、列方向に延在するデータ線との交差に対応して画素電極が形成さ
れる。また、当該交差部分にあって画素電極とデータ線との間に、走査線に供給される走
査信号にしたがってオンオフする薄膜トランジスタなどの画素スイッチが介挿される。一
方、電気光学物質を介して画素電極と対向するように対向電極が設けられる。

このような構成において、走査線にオン電圧の走査信号が印加されると、当該走査線に
接続された画素スイッチがオン状態となる。このオン状態の際に、データ線に、階調（濃
度）に応じたデータ信号を供給すると、当該データ信号は画素スイッチを介して画素電極
に印加されるので、当該画素電極および対向電極の間に挟持された電気光学物質には、当
該データ信号に応じた電圧が印加されることになる。これによって該電気光学物質は電気
光学的に変化する結果、画素における透過光量、反射光量または発光量（いずれにせよ、
観察者側に視認される光量）が、画素電極に印加されたデータ信号の電圧に応じたものと
なる。したがって、このような制御を画素毎に実行することによって、所定の表示が可能
になる。

ここで、データ線駆動回路は複数のデータ線の各々にデータ信号を供給するため、各デ
ータ線を選択するサンプリング信号を生成する。サンプリング回路は、サンプリング信号
に従って画像信号をサンプリングしてデータ信号を生成する。このようなデータ線駆動回
路は、シフトレジスタを備えるのが一般的である。特許文献１には図２６に示すシフトレ
ジスタが開示されている。このシフトレジスタは、複数の単位回路Ｕj、Ｕj+1、Ｕj+2を
備える。各単位回路は、クロックドインバータＩＮＶ１及びＩＮＶ２、並びにインバータ
ＩＮＶ３を備える。

クロックドインバータＩＮＶ１及びＩＮＶ２は、クロック信号ＣＫ及びこれを反転した
反転クロック信号ＣＫＢに基づいて動作する。この例において、単位回路Ｕj及びＵj+2の
クロックドインバータＩＮＶ１、並びに単位回路Ｕj+1のクロックドインバータＩＮＶ２
はクロック信号ＣＫがＨレベルの場合にインバータとして動作し、クロック信号ＣＫがＬ
レベルの場合に出力端子をハイインピーダンス状態にする。一方、単位回路Ｕj及びＵj+2
のクロックドインバータＩＮＶ２、並びに単位回路Ｕj+1のクロックドインバータＩＮＶ
１は反転クロック信号ＣＫがＨレベルの場合にインバータとして動作し、クロック信号Ｃ
ＫがＬレベルの場合に出力端子をハイインピーダンス状態にする。

このように各単位回路は、クロックドインバータＩＮＶ２とインバータＩＮＶ３で構成
されるラッチ回路と、このラッチ回路にパルスの論理レベルを書き込むクロックドインバ
ータ１ＮＶ１から構成される。そして、クロックドインバータＩＮＶ１及びＩＮＶ２のア
クティブ・非アクティブを排他的に制御することによって、ある単位回路では、ラッチ回
路への書き込みを禁止し論理レベルをホールドする状態で動作させ、これに隣接する単位
回路ではラッチ回路への書き込みを許容する状態で動作させ、これらの状態をクロック信
号ＣＫ及び反転クロック信号ＣＫＢの１／２周期で切り替える。
特開平６−１７７７４９号公報（図５参照）

ところで、クロック信号ＣＫと反転クロック信号ＣＫＢの論理レベルは反転するが、イ
ンバータを用いて一方の信号から他方の信号を生成すると、インバータの伝播遅延時間だ
け、クロック信号ＣＫと反転クロック信号ＣＫＢが同時にＨレベルとなる。このような重
複期間があると、データが突き抜ける問題が発生する。
図２７に、クロック信号ＣＫと反転クロック信号ＣＫＢに重複期間がある場合のシフト
レジスタの等価回路を示し、図２８にそのタイミングチャートを示す。まず、図２８（Ａ
）示すように反転クロック信号ＣＫＢの立ち上がりエッジがクロック信号ＣＫの立ち下が
りエッジよりも先行している場合を想定する。時刻ｔａから時刻ｔｂまでの期間Ｔ１にお
いては、クロック信号ＣＫと反転クロック信号ＣＫＢが同時にＨレベルとなる。このため
、期間Ｔ１において単位回路ＵjのクロックドインバータＩＮＶ１においてＮチャネルの
トランジスタがオン状態となる。このため、単位回路Ｕjの出力信号Ｑiは本来の変化点よ
りも早くＬレベルからＨレベルに変化してしまう。即ち、Ｈレベルが突き抜けてしまう。

次に、図２８（Ｂ）示すように反転クロック信号ＣＬＫＢの立ち上がりエッジがクロッ
ク信号ＣＫの立ち下がりエッジよりも後行している場合を想定する。期間Ｔ１においては
、クロック信号ＣＫと反転クロック信号ＣＫＢが同時にＬレベルとなる。このため、期間
Ｔ１において単位回路ＵjのクロックドインバータＩＮＶ１においてＰチャネルのトラン
ジスタがオン状態となる。このため、単位回路Ｕjの出力信号Ｑiは本来の変化点よりも早
くＨレベルからＬレベルに変化してしまう。即ち、Ｌレベルが突き抜けてしまう。

特許文献１には、データの突き抜けを防止するために、インバータやＮＯＲ回路といっ
た論理回路をクロックドインバータに用いる点が開示されている（特許文献１の図１及び
図２参照）。しかしながら、それらの論理回路を採用すると構成が複雑となり、また、電
源パスの増加に伴って消費電力が増加するといった問題がある。

本発明は、このような事情に鑑みてなされたものであり、データの突き抜けを防止する
と共に低消費電力に寄与し回路規模を小さくすることが可能なクロックドインバータ回路
、シフトレジスタ、走査線駆動回路、データ線駆動回路、電気光学装置及び電子機器を提
供することを解決課題とする。

上記した課題を解決するために、本発明に係るクロックドインバータ回路は、第１回路と第２回路とを備え、前記第１回路を介して低電圧側電源が供給され、前記第２回路を介して高位側電源が供給され、入力信号を反転した出力信号を生成する反転回路を有するクロックドインバータ回路において、前記第１回路は、第１クロック信号が供給され、前記第１クロック信号を遅延させる第１遅延手段と、前記第１遅延手段の出力信号によってオン・オフが制御される第１スイッチ手段とを備え、前記第２回路は、前記第１クロック信号を反転した第２クロック信号が供給され、前記第２クロック信号を遅延させる第２遅延手段と、前記第２遅延手段の出力信号によってオン・オフが制御される第２スイッチ手段とを備え、前記第１クロック信号と第２クロック信号は、同時にＨレベルまたはＬレベルとなる重複期間を備え、前記第１遅延手段は前記重複期間よりも長く前記第１クロック信号を遅延し、前記第２遅延手段は、前記重複期間よりも長く前記第２クロック信号を遅延する、ことを特徴とする。

第１クロック信号と第２クロック信号の論理レベルは反転しているが、実際の回路では
、同時にＨレベルになる期間あるいは同時にＬレベルになる期間がある。このため、クロ
ックドインバータ回路を用いたシフトレジスタでは、ある単位回路から次の単位回路にパ
ルスを転送する際にその次の単位回路までパルスが転送されてしまうことがある。この発
明よれば、第１及び第２遅延手段を設けたので、第１クロック信号と第２クロック信号と
を各々遅延してクロックドインバータ回路を制御することができる。この結果、パルスの
転送を意図的に遅延させることが可能となる。

より具体的には、前記第２スイッチ手段は、前記低電位側電源と前記反転回路との間に直列に接続されたＮチャネルの第１トランジスタ及び第２トランジスタを備え、前記第１トランジスタ又は前記第２トランジスタの一方に前記第２クロック信号が供給され、前記第１トランジスタ又は前記第２トランジスタの他方に前記第２遅延手段の出力信号が供給され、前記第２クロック信号の立ち下がりエッジと立ち上がりエッジのうち前記立ち上がりエッジのみを遅延させ、前記第１スイッチ手段は、前記高電位側電源と前記反転回路との間に直列に接続されたＰチャネルの第５トランジスタ及び第６トランジスタを備え、前記第５トランジスタ又は前記第６トランジスタの一方に前記第１クロック信号が供給され、前記第５トランジスタ又は前記第６トランジスタの他方に前記第１遅延手段の出力信号が供給され、前記第１クロック信号の立ち下がりエッジと立ち上がりエッジのうち前記立ち下がりエッジのみを遅延させる、ことが好ましい。

この発明によれば、第１トランジスタと第２トランジスタには第２クロック信号とこれを遅延させた信号が供給されるので、遅延された第２クロック信号の立ち上がりから遅延のない第２クロック信号の立ち下がりまでの期間に第２スイッチング手段がオン状態となる。一方、第５トランジスタと第６トランジスタには第１クロック信号とこれを遅延させた信号が供給されるので、遅延された第１クロック信号の立ち下がりから遅延のない第１クロック信号の立ち上がりまでの期間に第１スイッチング手段がオン状態となる。

更に、前記第２遅延手段は、前記第１トランジスタ及び前記第２トランジスタのうち当該第２遅延手段の出力信号が供給されるトランジスタと前記高電位側電源との間に設けられ、遅延を有効化することを指示する第２有効化信号によってオン・オフが制御される第３トランジスタと、前記第１トランジスタのゲートと前記第２トランジスタのゲートとの間に設けられ、前記第１有効化信号を反転した反転第２有効化信号によってオン・オフが制御される第４トランジスタとを備え、前記第１遅延手段は、前記第５トランジスタ及び前記第６トランジスタのうち当該第１遅延手段の出力信号が供給されるトランジスタと前記低電位側電源との間に設けられ、遅延を有効化することを指示する第１有効化信号によってオン・オフが制御される第７トランジスタと、前記第５トランジスタのゲートと前記第６トランジスタのゲートとの間に設けられ、前記第１有効化信号を反転した反転第１有効化信号によってオン・オフが制御される第８トランジスタと、を備えることが好ましい。この発明によれば、有効化信号に基づいて第１回路及び第２回路の遅延機能を有効化するか無効化するかを制御することが可能となる。
ここで、第２回路は反転回路に低電位側電源を供給するものであり、反転回路をＮチャネルのトランジスタとＰチャネルのトランジスタとを直列に接続して構成する場合、Ｎチャネルのトランジスタに接続される。この場合、第２回路の第２遅延手段を構成する第３トランジスタ及び第４トランジスタはＮチャネル型であることが好ましい。また、第１回路は反転回路に高電位側電源を供給するものであり、反転回路をＮチャネルのトランジスタとＰチャネルのトランジスタとを直列に接続して構成する場合、Ｐチャネルのトランジスタに接続される。この場合、第１回路の第１遅延手段を構成する第７トランジスタ及び第８トランジスタはＰチャネル型であることが好ましい。この構成によれば、チャネル型が同じトランジスタを近傍に配置することができるので、ドーピングの打ち分けが容易になる。

次に、本発明に係るシフトレジスタは、パルスを順次転送する複数の単位回路を備えた
ものであって、前記単位回路は、上述したクロックドインバータ回路と、前記クロックド
インバータ回路の出力信号をラッチするラッチ回路と、を備えることを特徴とする。この
発明によれば、パルス転送の時間基準となる第１クロック信号と第２クロック信号とが同
時にＨレベルとなる重複期間があったしてもパルスの突き抜けを防止して、確実にパルス
を転送させることが可能となる。そのような用途に用いる場合、第１遅延手段及び第２遅
延手段の遅延時間は第１クロック信号と第２クロック信号との位相差に相当する重複時間
よりも長いことが好ましい。

本発明に係る走査線駆動回路は、複数の走査線と、複数のデータ線と、前記走査線と前
記データ線の交差に対応して設けられた電気光学素子とを備えた電気光学装置に用いられ
るものであって、上述したシフトレジスタと、前記パルスをシフトして前記複数の単位回
路から出力される各出力信号に基づいて、前記複数の走査線を排他的に順次選択する複数
の走査線選択信号を生成する生成手段と、を備えることが好ましい。また、本発明に係る
データ線駆動回路は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線の
交差に対応して設けられた電気光学素子とを備えた電気光学装置に用いられるものであっ
て、上述したシフトレジスタと、前記パルスをシフトして前記複数の単位回路から出力さ
れる各出力信号に基づいて、前記複数のデータ線を排他的に順次選択する複数のデータ線
選択信号を生成する生成手段と、を備えることが好ましい。上述したシフトレジスタを駆
動回路に用いることによって、電気光学装置の誤動作を防止することができる。

また、本発明に係る電気光学装置は、複数の走査線と、複数のデータ線と、前記走査線
と前記データ線の交差に対応して設けられた電気光学素子と、上述した走査線駆動回路又
はデータ線駆動回路と、を備えることを特徴とする。更に、本発明に係る電子機器は、上
述した電気光学装置を備える。このような電子機器としては、例えば、携帯情報端末、携
帯電話機、ノート型コンピュータ、ビデオカメラ、及びプロジェクタなどが該当する。

＜１．第１実施形態形態＞
まず、本発明に係るシフトレジスタ１について説明する。このシフトレジスタ１は、ス
タートパルスＳＰを順次転送する単方向のタイプのものである。
図１にシフトレジスタ１のブロック図を示す。この図に示すようにシフトレジスタ１は
、ｎ個の単位回路Ｕａ1、Ｕａ2、…、Ｕａj（jは、２以上ｎ未満の自然数）…、Ｕａnを
備える。奇数番目の単位回路Ｕａ1、Ｕａ3、…、Ｕａj-1、Ｕａj+1、…において、クロッ
ク入力端子Ａにはクロック信号ＣＬＫが供給され、クロック入力端子Ｂにはクロック信号
ＣＬＫを反転した反転クロック信号ＣＬＫＢが供給される。一方、偶数番目の単位回路Ｕ
ａ2、Ｕａ4、…、Ｕａj、…、Ｕａnにおいて、クロック入力端子Ｂにはクロック信号ＣＬ
Ｋが供給され、クロック入力端子Ａには反転クロック信号ＣＬＫＢが供給される。また、
データ入力端子Ｄにパルスが供給され、データ出力端子Ｑからパルスが出力される。

図２に単位回路Ｕａjの構成を示す。なお、他の単位回路も単位回路Ｕａjと同様に構成
されている。単位回路Ｕａjはクロックドインバータ１１ｐｎ及び１３、並びにインバー
タ１２を備える。クロックドインバータ１３は、クロック入力端子Ｂの論理レベルがＨレ
ベルのときインバータとして機能し、インバータ１２と共にラッチ回路を構成する。一方
、クロック入力端子Ｂの論理レベルがＬレベルのときクロックドインバータ１３の出力端
子はハイインピーダンス状態となる。以下の説明では、図２に示すインバータ１２の記号
を用いる場合、その回路は図３（Ａ）に示すように構成され、図２に示すクロックドイン
バータ１３の記号を用いる場合、その回路は図３（Ｂ）に示すように構成される。なお、
図３（Ｂ）の符号ＸＣは、信号Ｃの論理レベルを反転させた信号を意味する。

さらに、図２に示すクロックドインバータ１１ｐｎの記号を用いる場合、その回路は図４に示すように構成される。このクロックドインバータ１１ｐｎは、反転回路２０、第１回路２２及び第２回路２１を備える。反転回路２０は図５に示すようにＰチャネルのトランジスタｐ１とＮチャネルのトランジスタｎ１とが直列に接続されて構成される。Ｎチャネルのトランジスタｎ１には第１回路２２を介して低電位側電源（この例では、接地電位）が供給され、Ｐチャネルのトランジスタｐ１には第２回路２１を介して高電位側電源Ｖｄｄが供給される。

第２回路２１は、Ｎチャネルの第１トランジスタＴｒ１及び第２トランジスタＴｒ２、並びに遅延回路ｔｄｎを備える。上述したようにｊ（ｊは偶数）番目の単位回路Ｕａjには、反転クロック信号ＣＬＫＢが供給され、クロック入力端子Ａは、遅延回路ｔｄｎ及び第２トランジスタＴｒ２のゲートに接続されている。遅延回路ｔｄｎは、反転クロック信号ＣＬＫＢを遅延して第１トランジスタＴｒ１に供給する。ここで、遅延回路ｔｄｎは、図６に示すように高電位側電源Ｖｄｄと第２トランジスタＴｒ２のゲートとの間に、第３トランジスタＴｒ３及び第４トランジスタＴｒ４を直列に接続して構成される。第３トランジスタＴｒ３と第４トランジスタＴｒ４の接続点には、寄生容量Ｃａが付随する。この寄生容量Ｃａは、主として第１トランジスタＴｒ１のゲート容量によって占められる。なお、容量素子を第１トランジスタＴｒ１のゲートと接地との間に設けてもよいことは勿論である。このような構成において、第４トランジスタＴｒ４がオン状態になると、そのオン抵抗と寄生容量Ｃａによってローパスフィルタが構成される。これよって、反転クロック信号ＣＬＫＢが遅延される。

また、遅延回路ｔｄｎには、Ｈレベルでアクティブとなる有効化信号Ｓと有効化信号Ｓ
を反転した反転有効化信号ＸＳが供給される。図２示す例では、有効化信号Ｓの替わりに
高電位側電源Ｖｄｄが供給され、反転有効化信号ＸＳの替わりに接地電位が供給される。
有効化信号ＳがＨレベルの場合、第３トランジスタＴｒ３はオフ状態となる一方、第４ト
ランジスタＴｒ４はオン状態となる。従って、有効化信号Ｓがアクティブ（Ｈレベル）に
なると、遅延回路ｔｄｎは入力信号を遅延させる。一方、有効化信号ＳがＬレベルの場合
、第４トランジスタＴｒ４はオフ状態となり、第３トランジスタＴｒ３はオン状態となる
。従って、有効化信号Ｓが非アクティブ（Ｌレベル）になると、遅延回路ｔｄｎは入力信
号を遅延させない。即ち、有効信号Ｓによって、入力信号を遅延させるか、遅延させない
かを制御することができる。

図７に遅延回路ｔｄｎのタイミングチャートを示す。まず、有効化信号ＳがＨレベルの場合の場合、第２トランジスタＴｒ２のゲートＧ２には反転クロック信号ＣＬＫＢが供給されるので、時刻ｔ１から時刻３までの期間に第２トランジスタＴｒ２がオン状態となり、時刻ｔ３から時刻ｔ４までの期間に第２トランジスタＴｒ２がオフ状態となる。一方、第１トランジスタＴｒ１のゲートＧ１には、遅延された反転クロック信号ＣＬＫＢが供給されるので、時刻ｔ２から時刻ｔ３までの期間に第１トランジスタＴｒ１がオン状態となり、時刻ｔ３から時刻ｔ４までの期間に第１トランジスタＴｒ１がオフ状態となる。第１トランジスタＴｒ１と第２トランジスタＴｒ２は直列に接続されているので、両者が共にオン状態とならない限り、図４に示す反転回路２０に電流は流れない。従って、遅延回路ｔｄｎを有する第２回路２１は、時刻ｔ２から時刻ｔ３までの期間に低電位側電源（接地電位）を反転回路２０に供給する。換言すれば遅延回路ｔｄｎは、反転クロック信号ＣＬＫＢの立ち上がりエッジのみを遅延させる遅延手段として機能する。

次に、有効化信号ＳがＬレベルの場合について説明する。この場合、第３トランジスタＴｒ３は常にオン状態となるから、第１トランジスタＴｒ２のゲートＧ１は常にＨレベルとなる。一方、第２トランジスタＴｒ２のゲートＧ２には反転クロック信号ＣＬＫＢが供給される。従って、第１トランジスタＴｒ１は常にオン状態となる一方、第２トランジスタＴｒ２は反転クロック信号ＣＬＫＢがＨレベルの期間にオン状態となり、反転クロック信号ＣＬＫＢがＬレベルの期間にオフ状態となる。従って、有効化信号Ｓが非アクティブの場合、遅延回路ｔｄｎは動作を停止し、第２回路２１は反転クロック信号ＣＬＫＢに従ってオン・オフする。

図８に、第１回路２２の構成を示す。第１回路２２は、ＰチャネルのトランジスタＴｒ７及びＴｒ８、並びに遅延回路ｔｄｐを備える。ｊ（ｊは偶数）番目の単位回路Ｕａjのクロック入力端子Ｂにはクロック信号ＣＬＫが供給され、クロック入力端子Ｂは、遅延回路ｔｄｐ及び第６トランジスタＴｒ６のゲートに接続されている。遅延回路ｔｄｐは、クロック信号ＣＬＫを遅延して第５トランジスタＴｒ５に供給する。ここで、遅延回路ｔｄｐは、図８に示すように低電位側電源と第６トランジスタＴｒ６のゲートとの間に、第７トランジスタＴｒ７及び第８トランジスタＴｒ８を直列に接続して構成される。第７トランジスタＴｒ７と第８トランジスタＴｒ８の接続点には、寄生容量Ｃａが付随する。この寄生容量Ｃａは、主として第５トランジスタＴｒ５のゲート容量によって占められる。なお、容量素子を第５トランジスタＴｒ１のゲートと接地との間に設けてもよいことは勿論である。このような構成において、第７トランジスタＴｒ７がオン状態になると、そのオン抵抗と寄生容量Ｃａによってローパスフィルタが構成される。これよって、クロック信号ＣＬＫが遅延される。

また、遅延回路ｔｄｐには、Ｌレベルでアクティブとなる有効化信号Ｓ’と反転有効化
信号ＸＳ’が供給される。図２に示す例では、有効化信号Ｓ’の替わりに低電位側電源（
接地電位）が供給され、反転有効化信号ＸＳ’の替わりに高電位側電源Ｖｄｄが供給され
る。有効化信号ＳがＬレベルの場合、第８トランジスタＴｒ８はオフ状態となる一方、第
７トランジスタＴｒ７はオン状態となる。従って、有効化信号Ｓ’がアクティブ（Ｌレベ
ル）になると、遅延回路ｔｄｐは入力信号を遅延させる。一方、有効化信号Ｓ’がＨレベ
ルの場合、第７トランジスタＴｒ７はオフ状態となり、第８トランジスタＴｒ８はオン状
態となる。従って、有効化信号Ｓが非アクティブ（Ｈレベル）になると、遅延回路ｔｄｐ
は入力信号を遅延させない。即ち、有効信号Ｓ’によって、入力信号を遅延させるか、遅
延させないかを制御することができる。

図９に遅延回路ｔｄｐのタイミングチャートを示す。まず、有効化信号Ｓ’がＬレベルの場合の場合、第６トランジスタＴｒ６のゲートＧ６にはクロック信号ＣＬＫが供給されるので、時刻ｔ５から時刻ｔ７までの期間に第６トランジスタＴｒ６がオン状態となり、時刻ｔ７から時刻ｔ８までの期間に第６トランジスタＴｒ６がオフ状態となる。一方、第５トランジスタのゲートＧ５には、遅延されたクロック信号ＣＬＫが供給されるので、時刻ｔ６から時刻ｔ７までの期間に第５トランジスタＴｒ５がオン状態となり、時刻ｔ７から時刻ｔ８までの期間に第５トランジスタＴｒ５がオフ状態となる。第５トランジスタＴｒ５と第６トランジスタＴｒ６は直列に接続されているので、両者が共にオン状態とならない限り、図４に示す反転回路２０に電流は流れない。従って、遅延回路ｔｄｐを有する第１回路２２は、時刻ｔ６から時刻ｔ７までの期間に高電位側電源Ｖｄｄを反転回路２０に供給する。換言すれば遅延回路ｔｄｐは、クロック信号ＣＬＫの立ち下がりエッジのみを遅延させる遅延手段として機能する。

次に、有効化信号Ｓ’がＨレベルの場合について説明する。この場合、第７トランジスタＴｒ７は常にオン状態となるから、第５トランジスタＴｒ５のゲートＧ５は常にＬレベルとなる。一方、第６トランジスタＴｒ６のゲートＧ６にはクロック信号ＣＬＫが供給される。従って、第５トランジスタＴｒ５は常にオン状態となる一方、第６トランジスタＴｒ５はクロック信号ＣＬＫがＬレベルの期間にオン状態となり、クロック信号ＣＬＫがＨレベルの期間にオフ状態となる。従って、有効化信号Ｓ’が非アクティブの場合、遅延回路ｔｄｐは動作を停止し、第１回路２２はクロック信号ＣＬＫＢに従ってオン・オフする。

図１０にシフトレジスタ１のタイミングチャートを示す。同図（Ａ）は、転送パルスが
Ｈレベルでアクティブとなる正パルスの例であり、同図（Ｂ）は転送パルスがＬレベルで
アクティブとなる負パルスの例である。また、これらの例において、反転クロック信号Ｃ
ＬＫＢの立ち下がりエッジに対してクロック信号ＣＬＫの立ち上がりエッジが先行する場
合を想定する。単位回路Ｕａjと単位回路Ｕａj+1に着目すると、時刻ｔ１から時刻ｔ２ま
での期間において、出力信号Ｑj、クロック信号ＣＬＫ、及び反転クロック信号ＣＬＫＢ
はＨレベルとなる。ここで、単位回路Ｕj+1のクロックドインバータＩＮＶ１のクロック
入力端子Ａにはクロック信号ＣＬＫが供給され、クロック入力端子Ｂには反転クロック信
号ＣＬＫＢが供給される（図１参照）。

クロック入力端子Ａは第２回路２１と接続され、クロック入力端子Ｂは第１回路２２に接続される。クロック信号ＣＬＫと反転クロック信号ＣＬＫＢとの重複時間を「ｔｄ１」とする。単位回路Ｕj+1のクロックインバータＩＮＶ１において、遅延回路ｔｄｎの遅延時間を「ｔｄ２」とすれば、低電位側電源（接地電位）はクロック信号ＣＬＫの立ち上がりエッジから遅延時間ｔｄ２だけ遅れて反転回路２０に供給される。遅延時間ｔｄ２は重複時間ｔｄ１よりも長くなるように設定されている。このように遅延時間ｔｄ２を設定することによって、反転クロック信号ＣＬＫＢがＨレベルからＬレベルに立ち下がる時刻ｔ２より後にクロックインバータＩＮＶ１に低電位側電源を供給することが可能となる。この結果、Ｈレベルの突き抜けを防止して、パルスを確実に転送することが可能となる。なお、反転クロック信号ＣＬＫＢの立ち下がりエッジに対してクロック信号ＣＬＫの立ち上がりエッジが後行する場合は、遅延回路ｔｄｐによって高電位側電源の供給タイミングが遅延されるので、上述した場合と同様にパルスを確実に転送することができる。

このようにクロックドインバータ１１ｐｎを用いることによって、クロック信号ＣＬＫ
又は反転クロック信号ＣＬＫＢを所定時間だけ遅延させてシフトレジスタ１を動作させる
ことができる。これにより、クロックドインバータ１１ｐｎの外部に論理回路を設ける必
要がなくなるので、構成を簡易にできる。さらに、本実施形態の遅延回路ｔｄｎ及びｔｄ
ｐは、電源パスが増加しないので、消費電力を削減することが可能になる。くわえて、遅
延回路ｔｄｎ及びｔｄｐに有効化信号Ｓ及びＳ’を供給すれば、入力信号を遅延させるか
否かを制御することが可能となる。

なお、上述したシフトレジスタ１の各単位回路Ｕａ1〜Ｕａnにおいてクロックドインバ
ータ１３は、遅延回路ｔｄｐ及びｔｄｎを備えないものを一例として説明したが、図１１
に示すようにクロックドインバータ１３ｐｎとして遅延回路ｔｄｐ及びｔｄｎを備えるも
のを用いてもよい。この場合、有効化信号Ｓとして接地電位を供給してクロックドインバ
ータ１３ｐｎの遅延回路ｔｄｎを無効化し、有効化信号Ｓ’として高電位側電源Ｖｄｄを
供給して遅延回路ｔｄｐを無効化して、遅延機能を有しない通常のクロックドインバータ
として機能させればよい。

＜２．第２実施形態＞
次に、本発明に係る第２実施形態について説明する。
図１２に、第２実施形態に係るシフトレジスタ２のブロック図を示す。シフトレジスタ
２は、トランスファーゲートＴＧ１及びＴＧ２、並びにｎ個の単位回路Ｕｂ1〜Ｕｂnを備
える。このシフトレジスタ２には、転送方向を指示する転送方向制御信号ＤＩＲが供給さ
れる。転送方向制御信号ＤＩＲは、その論理レベルがＨレベルの場合に右方向の転送を指
示し、その論理レベルがＬレベルの場合に左方向の転送を指示する。なお、反転転送方向
制御信号ＤＩＲＢは転送方向制御信号ＤＩＲの論理レベルを反転したものである。

ここで、トランスファーゲートＴＧ１及びＴＧ２は、図１３に示すように構成されてい
る。トランスファーゲートＴＧ１には制御信号Ｃとして転送方向制御信号ＤＩＲが供給さ
れ、トランスファーゲートＴＧ２には制御信号Ｃとして反転方向制御信号ＤＩＲＢが供給
される。このため、転送方向制御信号ＤＩＲがＨレベルのとき、トランスファーゲートＴ
Ｇ１がオン状態となり、トランスファーゲートＴＧ２がオフ状態となる。一方、転送方向
制御信号ＤＩＲがＬレベルのとき、トランスファーゲートＴＧ１がオフ状態となり、トラ
ンスファーゲートＴＧ２がオン状態となる。即ち、転送方向制御信号ＤＩＲがＨレベルで
右方向のシフトを指示する場合、スタートパルスＳＰは右端の単位回路Ｕｂ１に供給され
、転送方向制御信号ＤＩＲがＨレベルで左方向のシフトを指示する場合、スタートパルス
ＳＰは左端の単位回路Ｕｂｎに供給される。

図１４にj番目の単位回路Ｕｂjの回路図を示す。なお、他の単位回路も同様に構成され
ている。同図に示すように単位回路Ｕｂjは、クロックドインバータ１１ｐｎ及び１３ｐ
ｎ、並びに１４及び１５を備える。転送方向を右方向としたとき、転送方向制御信号ＤＩ
ＲはＨレベルとなるので、クロックドインバータ１１ｐｎの遅延回路ｔｄｎ及びｔｄｐが
有効となる一方、クロックドインバータ１３ｐｎは遅延回路ｔｄｎ及びｔｄｐが無効とな
る。さらに、クロックドインバータ１５はインバータとして機能する一方、クロックドイ
ンバータ１４の出力端子はハイインピーダンス状態となる。この結果、転送方向が右方向
の場合、単位回路Ｕｂjは図２示す第１実施形態の単位回路Ｕａjと等価となる。この場合
、シフトレジスタ２のタイミングチャートは、図１０に示すものと同様となる。

また、転送方向を左方向としたとき、転送方向制御信号ＤＩＲはＬレベルとなるので、
クロックドインバータ１３ｐｎの遅延回路ｔｄｎ及びｔｄｐが有効となる一方、クロック
ドインバータ１１ｐｎは遅延回路ｔｄｎ及びｔｄｐが無効となる。さらに、クロックドイ
ンバータ１４はインバータとして機能する一方、クロックドインバータ１５の出力端子は
ハイインピーダンス状態となる。この結果、転送方向が左方向の場合、単位回路Ｕｂjは
図２示す第１実施形態の単位回路Ｕａjの左右を逆転した構成と等価となり、左から右へ
パルスを転送することが可能となる。この場合、シフトレジスタ２のタイミングチャート
は、図１５に示すものとなり、出力信号Ｑj+1→Ｑj→Ｑj-1の順にアクティブとなる。

このようにシフトレジスタ２によれば、クロックドインバータ１１ｐｎ及び１３ｐｎの
遅延機能を制御可能であるので、転送方向制御信号ＤＩＲ又は反転転送方向制御信号ＤＩ
ＲＢに基づいて開始パルスＳＰの転送方向を制御することが可能となる。これにより、構
成を簡易にできる。さらに、クロック信号ＣＬＫ又は反転クロック信号ＣＬＫＢを遅延さ
せる遅延回路は、一般に複数のインバータを直列に接続して構成されるため、電源パスが
増加して消費電力が増大する。これに対して、上述したクロックドインバータ１１ｐｎ及
び１３ｐｎの遅延回路ｔｄｎ及びｔｄｐは、電源パスが増加しないので、消費電力を削減
することが可能になる。

なお、上述したシフトレジスタ２の各単位回路Ｕｂ1〜Ｕｂnではクロックドインバータ１４及び１５を用いたが、これらの替わりに図１６に示すようにインバータ１７とトランスファーゲート１８及び１９を用いてもよい。この場合にも、転送方向を切り替えることが可能となる。
また、上述した第１実施形態及び第２実施形態において、第１回路２２の遅延回路ｔｄｎは、第２トランジスタＴｒ２のゲートに供給される信号を遅延して第１トランジスタＴｒ１に供給したが、遅延回路ｔｄｎを第２トランジスタｔｒ２の入力段に設けて、第１トランジスタＴｒ１に供給される信号を遅延して第２トランジスタＴｒ２のゲートに供給してもよい。加えて、第１回路２２の遅延回路ｔｄｐは、第６トランジスタＴｒ６のゲートに供給される信号を遅延して第５トランジスタＴｒ５に供給したが、遅延回路ｔｄｐを第５トランジスタｔｒ５の入力段に設けて、第５トランジスタＴｒ５に供給される信号を遅延して第６トランジスタＴｒ６のゲートに供給してもよい。

＜３．第３実施形態＞
次に、上述したシフトレジスタ２を駆動回路に用いた電気光学装置について説明する。
図１７は、本発明に係る電気光学装置５００の電気的構成を示すブロック図である。こ
の電気光学装置５００は電気光学材料として液晶を用いる。電気光学装置５００は、主要
部として液晶パネルＡＡを備える。液晶パネルＡＡは、スイッチング素子として薄膜トラ
ンジスタ（Thin Film Transistor：以下、「ＴＦＴ」と称する）を形成した素子基板と対
向基板とを互いに電極形成面を対向させて、かつ、一定の間隙を保って貼付し、この間隙
に液晶が挟持されている。

また、電気光学装置５００は、液晶パネルＡＡ、タイミング発生回路３００および画像
処理回路４００を備える。液晶パネルＡＡは、その素子基板上に画像表示領域Ａ、走査線
駆動回路１００、データ線駆動回路２００、サンプリング回路２４０および画像信号供給
線Ｌを備える。この電気光学装置５００に供給される入力画像データＤは、例えば、３ビ
ットパラレルの形式である。タイミング発生回路３００は、入力画像データＤに同期して
Ｙクロック信号ＹＣＫ、Ｘクロック信号ＸＣＫ、Ｙ転送開始パルスＤＹ、Ｘ転送開始パル
スＤＸ、及び転送方向制御信号ＤＩＲを生成して、走査線駆動回路１００およびデータ線
駆動回路２００に供給する。また、タイミング発生回路３００は、画像処理回路４００を
制御する各種のタイミング信号を生成し、これを出力する。なお、Ｙクロック信号ＹＣＫ
及びＸクロック信号ＸＣＫは上述したクロック信号ＣＫに相当し、Ｙ転送開始パルスＤＹ
及びＸ転送開始パルスＤＸは上述したスタートパルスＳＰに相当する。

ここで、Ｙクロック信号ＹＣＫは、走査線５２を選択する期間を特定し、Ｘクロック信
号ＸＣＫは、データ線５２を選択する期間を特定する。また、Ｙ転送開始パルスＤＹは走
査線５２の選択開始を指示するパルスであり、一方、Ｘ転送開始パルスＤＸはデータ線５
２の選択開始を指示するパルスである。さらに、転送方向制御信号ＤＩＲは、走査線５２
およびデータ線５２の選択順序を指示する信号である。その論理レベルがＨレベルのとき
、転送方向制御信号ＤＩＲは、各走査線５２を上から下に順次選択するとともに各データ
線５２を左から右に選択することを指示する。以下の説明では、この場合の表示態様を正
転画像表示と称する。一方、転送方向制御信号ＤＩＲの論理レベルがＬレベルのとき、転
送方向制御信号ＤＩＲは、各走査線５２を下から上に順次選択するとともに各データ線５
２を右から左に選択することを指示する。以下の説明では、この場合の表示態様を反転画
像表示と称する。この例では、走査線駆動回路１００およびデータ線駆動回路２００に対
して、共通の転送方向制御信号ＤＩＲを供給しているが、タイミング発生回路３００にお
いて、走査線の選択用の信号とデータ線の選択用の信号とを個別に生成して、これらを走
査線駆動回路１００およびデータ線駆動回路２００に供給してもよいことは勿論である。

次に、画像処理回路４００は、入力画像データＤに、液晶パネルの光透過特性を考慮し
たガンマ補正等を施した後、ＲＧＢ各色の画像データをＤ／Ａ変換して、画像信号ＶＩＤ
を生成して液晶パネルＡＡに供給する。
次に、画像表示領域Ａには、図１７に示されるように、ｍ（ｍは２以上の自然数）本の
走査線５２が、Ｘ方向に沿って平行に配列して形成される一方、ｎ（ｎは２以上の自然数
）本のデータ線５２が、Ｙ方向に沿って平行に配列して形成されている。そして、走査線
５２とデータ線５２との交差付近においては、ＴＦＴ５０のゲートが走査線５２に接続さ
れる一方、ＴＦＴ５０のソースがデータ線５２に接続されるとともに、ＴＦＴ５０のドレ
インが画素電極５６に接続される。そして、各画素は、画素電極５６と、対向基板に形成
される対向電極（後述する）と、これら両電極間に挟持された液晶とによって構成される
。この結果、走査線５２とデータ線５２との各交差に対応して、画素はマトリクス状に配
列されることとなる。

また、ＴＦＴ５０のゲートが接続される各走査線５２には、走査信号Ｙ１、Ｙ２、…、
Ｙｍが、パルス的に線順次で印加されるようになっている。このため、ある走査線５２に
走査信号が供給されると、当該走査線に接続されるＴＦＴ５０がオンするので、データ線
５２から所定のタイミングで供給される画像信号Ｘ１、Ｘ２、…、Ｘｎは、対応する画素
に順番に書き込まれた後、所定の期間保持されることとなる。

各画素に印加される電圧レベルに応じて液晶分子の配向や秩序が変化するので、光変調
による階調表示が可能となる。例えば、液晶を通過する光量は、ノーマリーホワイトモー
ドであれば、印加電圧が高くなるにつれて制限される一方、ノーマリーブラックモードで
あれば、印加電圧が高くなるにつれて緩和されるので、電気光学装置５００全体では、画
像信号に応じたコントラストを持つ光が各画素毎に出射される。このため、所定の表示が
可能となる。また、保持された画像信号がリークするのを防ぐために、蓄積容量５１が、
画素電極５６と対向電極との間に形成される液晶容量と並列に付加される。例えば、画素
電極５６の電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量５１
により保持されるので、保持特性が改善される結果、高コントラスト比が実現されること
となる。

次に、データ線駆動回路２００は、Ｘクロック信号ＸＣＫに同期して順次アクティブと
なるサンプリング信号ＳＲ１〜ＳＲｎを生成する。また、データ線駆動回路２００は、転
送方向制御信号ＤＩＲによってサンプリング信号ＳＲ１〜ＳＲｎをアクティブにする順番
を制御することが可能である。具体的には、転送方向制御信号ＤＩＲがＨレベルである場
合、サンプリング信号はＳＲ１→ＳＲ２→…ＳＲｎの順にアクティブとなり、転送方向制
御信号ＤＩＲがＬレベルである場合、サンプリング信号はＳＲｎ→ＳＲｎ−１→…ＳＲ１
の順にアクティブとなる。

サンプリング回路２４０は、ｎ個のスイッチＳＷ１〜ＳＷｎを備える。各スイッチＳＷ
１〜ＳＷｎは、ＴＦＴによって構成されている。そして、ゲートに供給される各サンプリ
ング信号ＳＲ１〜ＳＲｎが順次アクティブになると、各スイッチＳＷ１〜ＳＷｎが順次オ
ン状態となる。すると、画像信号供給線Ｌを介して供給される画像信号ＶＩＤがサンプリ
ングされ、各データ線５２に順次供給される。したがって、ＳＲ１→ＳＲ２→…ＳＲｎの
順にサンプリング信号がアクティブとなれば、データ線５２は左から右に順次選択される
一方、ＳＲｎ→ＳＲｎ−１→…ＳＲ１の順にサンプリング信号がアクティブとなれば、デ
ータ線５２は右から左に順次選択されることになる。なお、サンプリング回路２４０をデ
ータ線駆動回路２００に含めてもよいことは勿論である。

次に、図１８はデータ線駆動回路２００の詳細な構成を示すブロック図である。図に示
すようにデータ線駆動回路２００は、シフトレジスタ２とｎ個のＮＡＮＤ回路２１０及び
インバータ２２０を備える。但し、シフトレジスタ２はｎ＋１段で構成される。ＮＡＮＤ
回路２１０は、隣接するシフト信号の論理積の否定を演算し、インバータ２２０は再否定
を演算してサンプリング信号ＳＲ１、ＳＲ２、…、ＳＲｎを出力する。

図１９に転送方向を右方向とした場合のデータ線駆動回路２００のタイミングチャート
を示す。サンプリング信号ＳＲj-1は出力信号Ｑj-2（図示せず）と出力信号Ｑj-1との論
理積として与えられ、サンプリング信号ＳＲjは出力信号Ｑjと出力信号Ｑj+1との論理積
として与えられ、サンプリング信号ＳＲj+1は出力信号Ｑj+1と出力信号Ｑj+2との論理積
として与えられる。上述したように各単位回路Ｕｂ1〜Ｕｂn+1において、Ｘクロック信号
ＸＣＫと反転Ｘクロック信号ＸＣＫＢとが同時にＨレベルになる期間があっても、上述し
たように各単位回路Ｕｂ1〜Ｕｂn+1はパルスを順次転送することができるので、サンプリ
ング信号ＳＲ１〜ＳＲｎが誤動作することが無くなる。しかも、遅延回路ｔｄｐ及びｔｄ
ｎは、電源パスを増加させないので消費電力を削減することができる。

図２０に走査線駆動回路１００の回路図を示す。図に示すように走査線駆動回路１００
は、シフトレジスタ２とｍ個のＮＡＮＤ回路１１０及びインバータ１２０を備える。但し
、シフトレジスタ２はｍ＋１段で構成される。ＮＡＮＤ回路１１０は、隣接するシフト信
号の論理積の否定を演算し、インバータ１２０は再否定を演算して走査信号Ｙ１、Ｙ２、
…、Ｙｍを出力する。

次に、上述した電気光学装置５００の表示動作について、図２１を参照して説明する。
まず、垂直走査方向が下方向であって、水平走査方向が右方向である場合の正転画像表示
動作について説明する。この場合、転送方向制御信号ＤＩＲがＨレベルとなるので、図１
２に示すトランスファーゲートＴＧ１がオン状態となり、トランスファーゲートＴＧ２が
オフ状態となる。この結果、垂直走査期間の最初を規定するＹ転送開始パルスＤＹが上か
ら数えて１段の単位回路の上端に供給される。このため、図２１に示されるように、走査
信号Ｙ１、Ｙ２、…、Ｙｍが、順番で出力される。

具体的には、図２０において上から数えて１段、２段、３段、…、ｍ段のシフトレジス
タ２から出力されるシフト信号Ｑ１、Ｑ２、…、Ｑｍ＋１は、Ｙ転送開始パルスＤＹをＹ
クロック信号ＹＣＫの立ち下がりで取り込んだものを、半周期ずつ順次シフトしたものと
なり、さらに、各行に対応するＮＡＮＤ回路１１０及びインバータ１２０によって、互い
に隣接する段から出力されるシフト信号同士の重複部分が取り出されて、走査信号Ｙ１、
Ｙ２、Ｙ３、…、Ｙｍとして出力される。

ここで、走査信号Ｙ１がＨレベルとなると、１行目の走査線５２にゲートが接続された
ＴＦＴ５０がすべてオンになる。一方、走査信号Ｙ１がＨレベルになる期間では、各画素
に対応する画像信号ＶＩＤが、サンプリング信号ＳＲ１、ＳＲ２、…、ＳＲｎの供給にそ
れぞれ同期して、画像信号供給線Ｌ１を介して順番に供給される。ここで、サンプリング
信号ＳＲ１がＨレベルになると、１列目のサンプリングスイッチＳＷ１がオンするので、
画像信号ＶＩＤが、１列目のデータ線５２にサンプリングされる。そして、１列目のデー
タ線５２にサンプリングされた画像信号ＶＩＤは、オンとなっているＴＦＴ５０を介して
、１行１列の画素電極５６に印加されて、その液晶容量に書き込まれる。

次に、サンプリング信号ＳＲ２がＨレベルになると、２列目のサンプリングスイッチＳ
Ｗ２がオンするので、画像信号ＶＩＤが、２列目のデータ線５２にサンプリングされて、
オンとなっているＴＦＴ５０を介し、１行２列の液晶容量に書き込まれる。以下同様にし
て、画像信号ＶＩＤがサンプリングされて、１行ｎ列の液晶容量まで書き込まれることに
なる。こうして、１行目における１列からｎ列までに至る液晶容量の書き込みが完了する
。以降、走査信号Ｙ２、Ｙ３、…、Ｙｍが順番にＨレベルになると、２行目、３行目、…
、ｍ行目において、それぞれ１列からｎ列までに至る液晶容量の書き込みが、１行目と同
様にして実行される。こうして、垂直走査方向が下方向であって、水平走査方向が右方向
である正転画像が形成されることになる。

次に、垂直走査方向が上方向であって、水平走査方向が左方向である場合の反転画像表
示動作について図２２を参照して説明する。この場合、転送方向制御信号ＤＩＲがＬレベ
ルとなるので、図６に示すトランスファーゲートＴＧ１がオフ状態となり、トランスファ
ーゲートＴＧ２がオン状態となる。この結果、Ｙ転送開始パルスＤＹが上からｍ＋１段の
単位回路の下端に供給される。このため、図２８に示されるように、走査信号Ｙｍ、Ｙｍ
−１、Ｙｍ−２、……、Ｙ１が、順番で出力される。ここで、走査信号ＹｍがＨレベルと
なると、ｍ行目の走査線５２にゲートが接続されたＴＦＴ５０がすべてオンになる。一方
、走査信号ＹｍがＨレベルになる期間では、画像信号ＶＩＤが、サンプリング信号ＳＲｎ
、ＳＲｎ−１、…、ＳＲ１の供給にそれぞれ同期して、画像信号供給線Ｌを介して順番に
供給される。ここで、サンプリング信号ＳＲｎがＨレベルになると、ｎ列目のサンプリン
グスイッチＳＷｎがオンするので、ｍ行ｎ列の画素に対応する画像信号ＶＩＤが、ｎ列目
のデータ線５２にサンプリングされる。そして、ｎ列目のデータ線５２にサンプリングさ
れた画像信号ＶＩＤは、オンとなっているＴＦＴ５０を介して、ｍ行ｎ列の画素電極５６
に印加されて、その液晶容量に書き込まれる。

次に、サンプリング信号ＳＲｎ−１がＨレベルになると、ｎ−１列目のサンプリングス
イッチＳＷｎ−１がオンするので、画像信号ＶＩＤが、（ｎ−１）列目のデータ線５２に
サンプリングされて、オンとなっているＴＦＴ５０を介し、ｍ行（ｎ−１）列の液晶容量
に書き込まれる。以下同様にして、画像信号ＶＩＤがサンプリングされて、ｍ行１列の液
晶容量まで書き込まれる。こうして、ｍ行目におけるｎ列から１列までに至る液晶容量の
書き込みが完了することになる。以降、走査信号Ｙｍ−１、Ｙｍ−２、…、Ｙ１が順番に
Ｈレベルになると、（ｍ−１）行目、（ｍ−１）行目、…、１行目において、それそれｎ
列から１列までに至る液晶容量の書き込みが、ｍ行目と同様にして実行されて、１フレー
ムの反転画像が形成されることになる。このように上述した電気光学装置５００によれば
、正転画像表示と反転画像表示とが可能となる。

なお、電気光学装置５００が正転画像表示のみに対応すればよいのであれば、走査線駆
動回路１００及びデータ線駆動回路２００に第１実施形態のシフトレジスタ１を用いれば
よい。くわえて、上述した電気光学装置５００は、電気光学物質に液晶を用いた液晶表示
装置であり、この液晶表示装置は、透過型、反射型または半透過半反射型のいずれにも適
用可能である。また、アクティブ・マトリクス方式のみならす、パッシブ・マトリクス方
式にても適用可能である。さらには、電気光学装置としては、有機ＥＬ装置や、蛍光表示
管、プラズマ・ディスプレイ・パネル、ディジタルミラーデバイスなど種々のものに適用
可能である。

＜４．電子機器＞
次に、上述した実施形態に係る電気光学装置を用いた電子機器のいくつかについて説明
する。
図２３に、電気光学装置５００を適用したモバイル型のパーソナルコンピュータの構成
を示す。パーソナルコンピュータ１０００は、表示ユニットとしての電気光学装置５００
と本体部１０１０を備える。本体部１０１０には、電源スイッチ１００１及びキーボード
１００２が設けられている。この場合、電気光学装置５００の液晶パネルＡＡは、特に、
反転画像表示を行う必要がない。しかしながら、反転画像表示が必要な他の種類の機器と
電気光学装置５００兼用することができる。即ち、正転画像表示と反転画像表示が可能な
電気光学装置５００は、汎用性が向上し、これを組み込む機器のコストを削減することが
可能となる。

図２４に電子光学装置５００を用いたプロジェクタの構成を示す。この図に示されるよ
うに、プロジェクタ２０００内部には、ハロゲンランプ等の白色光源からなるランプユニ
ット２００２が設けられている。このランプユニット２００２から射出された投射光は、
内部に配置された３枚のミラー２００６および２枚のダイクロイックミラー２００８によ
ってＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色に分離されて、各原色に対応するライトバル
ブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。ここで、ライトバルブ１００
Ｒ、１００Ｇ及び１００Ｂは、上述した実施形態に係る電気光学装置５００、即ち、透過
型の液晶表示装置と基本的には同様である。ライトバルブ１００Ｒ、１００Ｇ、１００Ｂ
は、それぞれＲＧＢの各原色画像を生成する光変調器として機能するものである。また、
Ｂの光は、他のＲやＧの光と比較すると、光路が長いので、その損失を防ぐために、入射
レンズ２０２２、リレーレンズ２０２３および出射レンズ２０２４からなるリレーレンズ
系２０２１を介して導かれる。ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれ
ぞれ変調された光は、ダイクロイックプリズム２０１２に３方向から入射する。そして、
このダイクロイックプリズム２０１２において、Ｒ及びＢの光は９０度に屈折する一方、
Ｇの光は直進する。これにより、各原色画像の合成したカラー画像が、投射レンズ２０１
４を介して、スクリーン２０２０に投射されることになる。ここで、机上に載置したプロ
ジェクタ２０００を、その底面を天井面に向けて吊り下げて使用する場合、ライトバルブ
による変調像の上下左右を、机上に使用するときと比較して反転させる必要があるが、本
実施形態では、上述したように走査線駆動回路１００による垂直走査方向を上方向とし、
データ線駆動回路２００による水平走査方向を左方向とすれば、反転画像が形成される。

図２５に電気光学装置５００を用いたビデオカメラの構成を示す。この図に示されるよ
うに、ビデオカメラ３０００の本体２２１０には、モニタ５１０として用いられる電気光
学装置５００のほか、光学系３０１２などが設けられる。ここで、電気光学装置５００は
、軸３０２４を中心にして、ヒンジ３０１６に対し回動自在に取り付けられ、さらに、ヒ
ンジ３０１６は、軸３０２２を中心にして、本体３０１０に対し開閉する構造となってい
る。
このため、電気光学装置５００は、図に示される態様と、撮影者が図の奥側に位置して
ファインダで用いる態様とでは、表示画像の上下左右が反転した関係にさせる必要がある
。ここで、本実施形態では、上述したように走査線駆動回路１００による垂直走査方向、
及び、データ線駆動回路２００による水平走査方向をそれぞれ互いに逆向きとすれば、表
示画像の上下左右を反転させることができる。なお、電子機器としては、図２３〜図２５
を参照して説明した例に限られず、他にも、各種状況に応じて画像の上下、左右を反転さ
せる必要のある機器のすべてに適用可能である。

本発明の第１実施形態に係るシフトレジスタ１の構成を示すブロック図である。 シフトレジスタ１に用いる単位回路Ｕａjの構成を示す回路図である。 （Ａ）はインバータの回路図であり、（Ｂ）は通常のクロックドインバータの回路図である。 クロックドインバータ１１ｐｎの構成を示す回路図である。 反転回路２０の構成を示す回路図である。 遅延回路ｔｄｎの構成を示す回路図である。 遅延回路ｔｄｎの動作を示すタイミングチャートである。 遅延回路ｔｄｐの構成を示す回路図である。 遅延回路ｔｄｐの動作を示すタイミングチャートである。 シフトレジスタ１の動作を示すタイミングチャートである。 単位回路Ｕａjの他の構成例を示す回路図である。 本発明の第２実施形態に係るシフトレジスタ２の構成を示すブロック図である。 シフトレジスタ２に用いるトランスファーゲートの構成を示す回路図である。 シフトレジスタ２に用いる単位回路Ｕｂjの構成を示す回路図である。 シフトレジスタ２の動作を示すタイミングチャートである。 単位回路Ｕｂjの他の構成例を示す回路図である。 本発明に係わる電気光学装置５００の構成を示すブロック図である。 同装置に用いるデータ線駆動回路２００の回路図である。 同データ線駆動回路２００の動作を説明するためのタイミングチャートである。 同装置に用いる走査線駆動回路１００の回路図である。 正転画像表示における同装置の動作を説明するためのタイミングチャートである。 反転画像表示における同装置の動作を説明するためのタイミングチャートである。 同装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。 同装置を適用した電子機器の一例たるプロジェクタのブロック図である。 同装置を適用した電子機器の一例たるビデオカメラのブロック図である。 従来のシフトレジスタの一例を示す回路図である。 図２６に示すシフトレジスタが誤動作する場合の等価回路を示す回路図である。 図２６に示すシフトレジスタの動作を示すタイミングチャートである。

符号の説明

１，２…シフトレジスタ、ＣＬＫ…クロック信号（第１クロック信号）、ＣＬＫＢ…反転クロック信号（第２クロック信号）、１１ｐｎ，１３ｐｎ…クロックドインバータ、ｔｄｎ，ｔｄｐ…遅延回路、Ｕａ１〜Ｕａｎ，Ｕｂ１〜Ｕｂｎ…単位回路、ＤＩＲ…転送方向制御信号、２１…第２回路、２２…第１回路、Ｔｒ１〜Ｔｒ８…第１〜第８トランジスタ、２…走査線、３…データ線、１００…走査線駆動回路、２００…データ線駆動回路、５００…電気光学装置。

Claims (8)

1. 第１回路と第２回路とを備え、前記第１回路を介して低電圧側電源が供給され、前記第２回路を介して高位側電源が供給され、入力信号を反転した出力信号を生成する反転回路を有するクロックドインバータ回路において、
   前記第１回路は、
   第１クロック信号が供給され、前記第１クロック信号を遅延させる第１遅延手段と、
   前記第１遅延手段の出力信号によってオン・オフが制御される第１スイッチ手段とを備え、
   前記第２回路は、
   前記第１クロック信号を反転した第２クロック信号が供給され、前記第２クロック信号を遅延させる第２遅延手段と、
   前記第２遅延手段の出力信号によってオン・オフが制御される第２スイッチ手段とを備え、
   前記第１クロック信号と第２クロック信号は、同時にＨレベルまたはＬレベルとなる重複期間を備え、前記第１遅延手段は前記重複期間よりも長く前記第１クロック信号を遅延し、前記第２遅延手段は前記重複期間よりも長く前記第２クロック信号を遅延する、
   ことを特徴とするクロックドインバータ回路。
2. 前記第２スイッチ手段は、前記低電位側電源と前記反転回路との間に直列に接続されたＮチャネルの第１トランジスタ及び第２トランジスタを備え、
   前記第１トランジスタ又は前記第２トランジスタの一方に前記第２クロック信号が供給され、
   前記第１トランジスタ又は前記第２トランジスタの他方に前記第２遅延手段の出力信号が供給され、
   前記第２クロック信号の立ち下がりエッジと立ち上がりエッジのうち前記立ち上がりエッジのみを遅延させ、
   前記第１スイッチ手段は、前記高電位側電源と前記反転回路との間に直列に接続されたＰチャネルの第５トランジスタ及び第６トランジスタを備え、
   前記第５トランジスタ又は前記第６トランジスタの一方に前記第１クロック信号が供給され、
   前記第５トランジスタ又は前記第６トランジスタの他方に前記第１遅延手段の出力信号が供給され、
   前記第１クロック信号の立ち下がりエッジと立ち上がりエッジのうち前記立ち下がりエッジのみを遅延させる、
   ことを特徴とする請求項１に記載のクロックドインバータ回路。
3. 前記第２遅延手段は、
   前記第１トランジスタ及び前記第２トランジスタのうち当該第２遅延手段の出力信号が供給されるトランジスタと前記高電位側電源との間に設けられ、遅延を有効化することを指示する第２有効化信号によってオン・オフが制御される第３トランジスタと、
   前記第１トランジスタのゲートと前記第２トランジスタのゲートとの間に設けられ、前記第１有効化信号を反転した反転第２有効化信号によってオン・オフが制御される第４トランジスタとを備え、
   前記第１遅延手段は、
   前記第５トランジスタ及び前記第６トランジスタのうち当該第１遅延手段の出力信号が供給されるトランジスタと前記低電位側電源との間に設けられ、遅延を有効化することを指示する第１有効化信号によってオン・オフが制御される第７トランジスタと、
   前記第５トランジスタのゲートと前記第６トランジスタのゲートとの間に設けられ、前記第１有効化信号を反転した反転第１有効化信号によってオン・オフが制御される第８トランジスタと、
   を備えることを特徴とする請求項１又は２に記載のクロックドインバータ回路。
4. パルスを順次転送する複数の単位回路を備えたシフトレジスタであって、
   前記単位回路は、
   請求項１乃至３のうちいずれか１項に記載のクロックドインバータ回路と、
   前記クロックドインバータ回路の出力信号をラッチするラッチ回路と、
   を備えることを特徴とするシフトレジスタ。
5. 複数の走査線と、複数のデータ線と、前記走査線と前記データ線の交差に対応して設けられた電気光学素子とを備えた電気光学装置に用いられる走査線駆動回路であって、
   請求項４に記載のシフトレジスタと、
   前記パルスをシフトして前記複数の単位回路から出力される各出力信号に基づいて、前記複数の走査線を排他的に順次選択する複数の走査線選択信号を生成する生成手段と、
   を備える走査線駆動回路。
6. 複数の走査線と、複数のデータ線と、前記走査線と前記データ線の交差に対応して設けられた電気光学素子とを備えた電気光学装置に用いられるデータ線駆動回路であって、
   請求項４に記載のシフトレジスタと、
   前記パルスをシフトして前記複数の単位回路から出力される各出力信号に基づいて、前記複数のデータ線を排他的に順次選択する複数のデータ線選択信号を生成する生成手段と、
   を備えるデータ線駆動回路。
7. 複数の走査線と、
   複数のデータ線と、
   前記走査線と前記データ線の交差に対応して設けられた電気光学素子と、
   請求項５に記載の走査線駆動回路又は請求項６に記載のデータ線駆動回路と、
   を備えることを特徴とする電気光学装置。
8. 請求項７に記載の電気光学装置を備えた電子機器。

Images