JP3780852B2 - シフトレジスタ、電気光学装置、駆動回路、パルス信号の転送方法および電子機器 - Google Patents
シフトレジスタ、電気光学装置、駆動回路、パルス信号の転送方法および電子機器 Download PDFInfo
- Publication number
- JP3780852B2 JP3780852B2 JP2001023344A JP2001023344A JP3780852B2 JP 3780852 B2 JP3780852 B2 JP 3780852B2 JP 2001023344 A JP2001023344 A JP 2001023344A JP 2001023344 A JP2001023344 A JP 2001023344A JP 3780852 B2 JP3780852 B2 JP 3780852B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock signal
- circuit
- output
- threshold value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、入力信号を誤ってラッチする、という誤動作の発生を防止したシフトレジスタ、並びに、該シフトレジスタを用いた電気光学装置、その駆動回路、パルス信号の転送方法および電子機器に関する。
【０００２】
【従来の技術】
近年、液晶や有機ＥＬ（エレクトロ・ルミネッセンス）などの電気光学物質の電気光学的な変化により表示を行う電気光学装置が、陰極線管（ＣＲＴ）に代わるディスプレイデバイスとして、各種情報処理機器やテレビジョンなどに広く用いられつつある。
ここで、電気光学装置は、駆動方式等によって分類すると、画素スイッチにより画素を駆動するアクティブ・マトリクス型と、画素スイッチを用いないで画素を駆動するパッシブ・マトリクス型とに大別することができる。このうち、前者に係るアクティブ・マトリクス型の電気光学装置は、次のような構成となっている。
【０００３】
すなわち、アクティブ・マトリクス型の電気光学装置においては、行方向に延在する走査線と、列方向に延在するデータ線との交差に対応して画素電極が形成されるとともに、さらに、画素電極とデータ線との間に、走査線に供給される走査信号にしたがってオンオフする薄膜トランジスタなどの画素スイッチが介挿される一方、画素電極には対向電極が電気光学物質を介して対向する構成となっている。
【０００４】
このような構成において、走査線にオン電圧の走査信号が印加されると、当該走査線に接続された画素スイッチがオン状態となる。このオン状態の際に、データ線に、階調（濃度）に応じたデータ信号を供給すると、当該データ信号は画素スイッチを介して画素電極に印加されるので、当該画素電極および対向電極の間に挟持された電気光学物質には、当該データ信号に応じた電圧が印加されることになる。これによって該電気光学物質は電気光学的に変化する結果、画素における透過光量、反射光量または発光量（いずれにせよ、観察者側に視認される光量）が、画素電極に印加されたデータ信号の電圧に応じたものとなる。したがって、このような制御を画素毎に実行することによって、所定の表示が可能になる。
【０００５】
ところで、走査信号は、シフトレジスタを備える走査線駆動回路において生成される。このシフトレジスタは、水平走査を規定するクロック信号に従って、パルス信号を順次シフトする転送単位回路を複数接続してなるものである。そして、走査線駆動回路は、転送単位回路によってシフトされたパルス信号に基づき、順次排他的にアクティブなレベルとなる走査信号を生成して、それぞれ走査線に供給する構成となっている。
【０００６】
ここで、シフトレジスタを構成する転送単位回路においては、低消費電力化や高速動作等のためにＰチャネル型トランジスタとＮチャネル型トランジスタとを相補型に組み合わせた構成が採用される場合が多い。このため、転送単位回路には、クロック信号とともに、この論理レベルを反転した反転クロック信号が供給される構成が一般的である。
【０００７】
【発明が解決しようとする課題】
しかしながら、本来ならば、位相が互いに１８０度異なるべきクロック信号と反転クロック信号との供給タイミングにズレが生じると、転送単位回路においてシフト動作が誤って実行される、といった問題があった。すなわち、転送単位回路において、電源の高位側に接続されるＰチャネル型トランジスタと、電源の低位側に接続されるＮチャネル型トランジスタとは、同一期間にオンオフすべきであるが、クロック信号の供給タイミングにズレが生じると、いずれか一方のチャネル型のみのトランジスタがオンすることに起因して、シフト動作が誤って実行される、といった問題があった。なお、このようにシフト動作が誤って実行されると、走査信号が正常に供給されないので、当然のことながら、正しい画面が表されないことになる。
【０００８】
本発明は、上述した事情に鑑みてなされたものであり、その目的とするところは、クロック信号の供給タイミングのズレに起因する誤動作の発生を未然に防止したシフトレジスタ、電気光学装置、駆動回路、パルス信号の転送方法および電子機器を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るシフトレジスタにあっては、第１または第２のクロック信号における一方の電圧がしきい値以上であればオンするスイッチング素子と、前記第１または第２のクロック信号における他方の電圧がしきい値以下であればオンするスイッチング素子との相補的な組み合わせを含むクロックドインバータと、前記クロックドインバータの出力と所定の制御信号との論理演算を行う論理手段と、を含む転送単位回路を縦続接続してなるシフトレジスタであって、前記クロックドインバータと前記論理手段は、前記第１および第２のクロック信号の論理レベルが相反する定常状態のうち、いずれか一方の状態にて、ラッチ回路を形成し、前記ラッチ回路は、前記一方の状態となる前の遷移期間であって、前記第１または第２のクロック信号における一方の電圧がしきい値以上となってから他方の電圧がしきい値以下となるまでの遷移期間を、もしくは、前記第１または第２のクロック信号における他方の電圧がしきい値以下となってから一方の電圧がしきい値以上となるまでの遷移期間を少なくとも含む期間にわたって、出力を該遷移期間前における論理レベルに固定することを特徴としている。
この構成によれば、誤動作の原因となるクロック信号の遷移期間では、ラッチ回路の出力が、その直前における論理レベルに固定化されるので、その直後の定常状態では、ラッチ動作が正常に実行されることになる。
【００１０】
ここで、上記シフトレジスタにおいて、前記第１または第２のクロック信号における一方の立ち上がりを示す信号、もしくは、前記第１または第２のクロック信号における他方の立ち下がりを示す信号によって、前記ラッチ回路の出力を制御することが好ましい。このような構成によれば、比較的簡易な構成によってラッチ回路の出力の制御が実現できる。
【００１１】
また、上記目的を達成するために、本発明に係る電気光学装置の駆動回路は、異なる２方向に向かってマトリクス状に配列された画素を駆動するための回路であって、前記２方向のうち、一の方向に沿って出力信号を出力する上記シフトレジスタと、該シフトレジスタのうち、ある段のラッチ回路による出力信号の論理レベルと、次段のラッチ回路による出力信号の論理レベルとが互いに重複する期間に対応した信号を求めて、前記画素を駆動するためのパルス信号として出力する波形選択回路とを備える構成を特徴としている。
この構成によれば、上記シフトレジスタを備えるので、クロック信号の供給タイミングのズレに起因する誤動作が防止される結果、画素を安定して駆動することが可能となる。
【００１２】
さらに、上記目的を達成するために、本発明に係る電気光学装置は、異なる２方向に向かってマトリクス状に配列された画素と、前記２方向のうち、一の方向に沿って出力信号を出力する請求項１に記載のシフトレジスタと、該シフトレジスタのうち、ある段のラッチ回路による出力信号の論理レベルと、次段のラッチ回路による出力信号の論理レベルとが互いに重複する期間に対応した信号を求めて、前記画素を駆動するためのパルス信号として出力する波形選択回路とを備える構成を特徴としている。
この構成によれば、上記シフトレジスタを備えるので、クロック信号の供給タイミングのズレに起因する誤動作が防止される結果、安定した表示が可能となる。
【００１３】
さらに、本発明に係る電子機器は、上記電気光学装置を表示部に備えるので、安定した表示が可能になる。なお、このような電子機器としては、画像を拡大投射するプロジェクタのほか、パーソナルコンピュータや、携帯電話などが想定される。
【００１４】
また、上記目的を達成するため、本発明に係るパルス信号の転送方法は、第１または第２のクロック信号における一方の電圧がしきい値以上であればオンするスイッチング素子と、前記第１または第２のクロック信号における他方の電圧がしきい値以下であればオンするスイッチング素子との相補的な組み合わせを含むクロックドインバータと、前記クロックドインバータの出力と所定の制御信号との論理演算を行う論理手段と、によりラッチ回路を形成し、前記ラッチ回路によってパルス信号を転送するパルス信号転送方法であって、前記第１および第２のクロック信号の論理レベルが相反する定常状態のうち、いずれか一方の状態となる前の遷移期間であって、前記第１または第２のクロック信号における一方の電圧がしきい値以上となってから他方の電圧がしきい値以下となるまでの遷移期間を、もしくは、前記第１または第２のクロック信号における他方の電圧がしきい値以下となってから一方の電圧がしきい値以上となるまでの遷移期間を少なくとも含む期間にわたって、前記ラッチ回路の出力を、該遷移期間前における論理レベルに固定させる過程を有することを特徴としている。
この方法によれば、誤動作の原因となるクロック信号の遷移期間では、ラッチ回路の出力が、その直前における論理レベルに固定化されるので、その直後の定常状態では、ラッチ動作が正常に実行されることになる。
【００１５】
【発明の実施の形態】
以下、本発明に係る実施形態について説明する。
【００１６】
＜電気光学装置の全体＞
まず、説明の便宜上、本発明の実施形態に係るシフトレジスタを備える駆動回路によって駆動される電気光学装置の全体について説明する。この電気光学装置は、電気光学物質として液晶を用いて表示を行うものであり、図１は、この構成を示すブロック図である。
【００１７】
同図に示されるように、この電気光学装置１００においては、複数ｍ本の走査線１１２が、行（Ｘ）方向に沿って延在して形成される一方、複数ｎ本のデータ線１１４が、列（Ｙ）方向に沿って延在して形成されている。そして、これらの走査線１１２とデータ線１１４との交差に対応して画素１２０が形成されている。
【００１８】
詳述すると、画素１２０には、走査線１１２とデータ線１１４とが互いに交差する部分（電気的には絶縁状態にある部分）に対応して、薄膜トランジスタ（T hin Film Transistor：以下「ＴＦＴ」と称する）１１６が設けられるとともに、そのゲートが走査線１１２に接続され、そのソースがデータ線１１４に接続され、そのドレインが画素電極１１８に接続されている。本実施形態において、ＴＦＴ１１６をＮチャネル型とした場合、走査線１１２に供給される走査信号がＨレベルになると、ＴＦＴ１１６はソース・ドレイン間にてオンすることとなる。一方、画素電極１１８は、一定電圧が共通印加される対向電極１０８と対向するものである。そして、両電極と、両電極間に挟持された液晶１０５とによって、液晶容量が形成されて、両電極間に印加される電圧実効値に応じて、その透過光量が変化する構成となっている。
【００１９】
さて、走査線駆動回路１３０Ａは、詳細については後述するが、実施形態に係るシフトレジスタを含むものであって、垂直走査期間の開始を規定するパルス的な信号ＤＹを、クロック信号ＹＣＬおよび反転クロック信号ＹＣＬINVにしたがってラッチすることにより、１垂直走査期間にわたって順次排他的にＨレベルとなる走査信号Ｙ1、Ｙ2、Ｙ3、…、Ｙmを生成して、それぞれ１行目、２行目、３行目、…、ｍ行目の走査線に供給するものである。
【００２０】
一方、データ線駆動回路１４０は、水平走査期間の開始を規定するパルス的な信号ＤＸを、クロック信号ＸＣＬ、この反転クロック信号ＸＣＬINVにしたがってラッチすることにより、１水平走査期間にわたって順次排他的にＨレベルとなるサンプリング制御信号Ｘ1、Ｘ2、…、Ｘnを、サンプリングスイッチ１５１にそれぞれ供給するものである。ここで、サンプリングスイッチ１５１は、１列目、２列目、３列目、…、ｎ列目のデータ線１１４の一端と、画素の階調（濃度）を指示するデータ信号ＶＩＤが供給される画像信号線１７１との間に介挿されて、対応するサンプリング制御信号がＨレベルとなったときにオンするものである。
【００２１】
この構成によれば、一般的にｉ（ｉは、１≦ｉ≦ｍを満たす整数）行目の走査線１１２に供給される走査信号ＹiがＨレベルになると、当該走査線１１２にゲートが接続されたＴＦＴ１１６がオンする一方、１列目、２列目、３列目、…、ｎ列目のサンプリングスイッチ１５１が順番にオンして、画像信号線１７１に供給されたデータ信号ＶＩＤがサンプリングされる。さらに、サンプリングされたデータ信号ＶＩＤが、オンしたＴＦＴ１１６を介して画素電極１１８に供給されるため、液晶容量には、サンプリングされたデータ信号の電圧に応じた電荷が蓄積されることになる。このような動作が、１垂直走査期間にわたって、１行目、２行目、…、ｍ行目の走査線１１２の各々に位置する画素１２０に対して行われる。
【００２２】
ここで、液晶容量に蓄積された電荷は、ＴＦＴ１１６がオフしても、液晶容量自身の容量性や図示しない蓄積容量などによって保持されるので、当該液晶容量を通過する光量は、画素電極１１８に供給された電圧と対向電極１０８に印加された電圧との差であって、１垂直走査期間を単位とした電圧実効値にしたがって変化することになる。したがって、画素１２０の各々においては、順次供給されたデータ信号ＶＩＤに対応した表示がそれぞれ行われることになる。
【００２３】
＜走査線駆動回路＞
次に、図１における走査線駆動回路１３０Ａの詳細について説明する。この走査線駆動回路１３０Ａに供給される反転クロック信号ＹＣＬINVは、例えば図２に示されるように否定回路を奇数段接続した回路に、クロック信号ＹＣＬを入力することによって生成される。このため反転クロック信号ＹＣＬINVは、本実施形態では、クロック信号ＹＣＬよりも位相が１８０度以上遅延して供給されることになる。
【００２４】
図３は、走査線駆動回路１３０Ａの構成を示すブロック図である。同図に示されるように、走査線駆動回路１３０Ａは、転送単位回路Ｕa0〜Ｕamを縦続接続してなるシフトレジスタ１３１Ａと、波形選択単位回路Ｕb1〜Ｕbmからなる波形選択回路１３２とを備えている。すなわち、転送単位回路は、走査線１１２の本数ｍよりも１だけ多い個数にて設けられるが、波形選択単位回路は、走査線１１２の各々に対応して設けられている。このため、転送単位回路Ｕa0は、実際の走査線１１２に対応するものではないが、説明の便宜上、仮想的に０行目に対応するものとして説明する。
【００２５】
そこでまず、０行目の転送単位回路Ｕa0について説明する。この転送単位回路Ｕa0は、クロックドインバータ５０１−０、５０２−０およびＮＡＮＤ回路５０３ａ−０からなる。詳細には、クロックドインバータ５０１−０は、垂直走査期間の開始を規定する信号ＤＹを、入力信号とするものであり、ＮＡＮＤ回路５０３ａ−０は、クロックドインバータ５０１−０（または５０２−０）の出力信号と制御信号ＰＷＭ２との否定論理積を演算し、その演算結果を信号Ｃ0として出力するものであり、また、クロックドインバータ５０２−０は、信号Ｃ0を入力して、ＮＡＮＤ回路５０３ａ−０における入力の一方に帰還するものである。
【００２６】
次に、１行目の転送単位回路Ｕa1について説明する。この転送単位回路Ｕa1が、０行目の転送単位回路Ｕa0と相違する点は、ＮＡＮＤ回路５０３ａ−０の替わりに、クロックドインバータ５０１−１（または５０２−１）の出力信号と制御信号ＰＷＭ１との否定論理和を演算し、その演算結果を信号Ｃ1として出力するＮＯＲ回路５０３ｂ−１が配置する点と、クロックドインバータへのクロック信号の供給関係が逆転して、その動作も全く反対である点との２点である。
続いて、２行目の転送単位回路Ｕa2についてみると、この転送単位回路Ｕa2が０行目の転送単位回路Ｕa0と相違する点は、ＮＡＮＤ回路５０３ａ−２における入力の他方が、制御信号ＰＷＭ２ではなく、制御信号ＰＷＭ４である点にある。さらに、３行目の転送単位回路Ｕa3についてみると、この転送単位回路Ｕa3が１行目の転送単位回路Ｕa1と相違する点は、ＮＯＲ回路５０３ｂ−３における入力の他方が、制御信号ＰＷＭ１ではなく、制御信号ＰＷＭ３である点にある。
そして、シフトレジスタ１３１Ａは、このような転送単位回路Ｕa0、Ｕa1、Ｕa2およびＵa3を１ユニットとみなして、該ユニットを複数繰り返して接続した構成となっている。
【００２７】
一方、１行目の波形選択単位回路Ｕb1は、該行よりも１行前に対応する０行目の転送単位回路Ｕa0によって出力される信号Ｃ0と、１行目に対応する転送単位回路Ｕa1によって出力される信号Ｃ1との否定論理積を求めて、信号Ｓ1として出力するＮＡＮＤ回路５０４−１と、信号Ｓ1の否定信号を求め、走査信号Ｙ1として出力する否定回路５０５−１とからなる。
続いて、２行目の波形選択単位回路Ｕb2は、当該行よりも１行前に対応する信号Ｃ1と、２行目の対応する信号Ｃ2との否定論理積を求め、信号Ｓ2として出力するＮＡＮＤ回路５０４−２と、信号Ｓ2の否定信号を求め、走査信号Ｙ2として出力する否定回路５０５−２とからなる。
以下同様に、ｍ行目の波形選択単位回路Ｕbmは、当該行よりも１行前に対応する信号Ｃm-1と、ｍ行目の対応する信号Ｃmとの否定論理積を求め、信号Ｓmとして出力するＮＡＮＤ回路５０４−ｍと、信号Ｓmの否定信号を求め、走査信号Ｙmとして出力する否定回路５０５−ｍとからなる。
【００２８】
なお、以降においては、転送単位回路を構成するクロックドインバータ、ＮＡＮＤ回路、ＮＯＲ回路、および、波形選択単位回路を構成するＮＡＮＤ回路、否定回路とについて、特定の行に対応するものに言及する場合には、−（ハイフン）以下に、行の番号を付与するが、それ以外の場合には、ハイフン以下を省略することがある。
【００２９】
次に、説明の便宜上、各転送単位回路におけるクロックドインバータ５０１、５０２について説明する。ここで、図４（ａ）は、偶数（０、２、４、…）行における転送単位回路のクロックドインバータ５０１、または、奇数（１、３、５、…）行における転送単位回路のクロックドインバータ５０２の構成を示す回路図である。
図４（ａ）に示されるようにクロックドインバータは、電源の高位側電位（Ｖdd）と低位側電位（Ｖss）との間に、Ｐチャネル型ＴＦＴｐ１、ｐ２と、Ｎチャネル型ＴＦＴｎ２、ｎ１とを順番に介挿した構成となっている。このうち、ＴＦＴｐ１のゲートには、反転クロック信号ＹＣＬINVが供給されている。このため、反転クロック信号ＹＣＬINVの電圧がしきい値Ｖpth以下となれば、ＴＦＴｐ１がオンすることになる。一方、ＴＦＴｎ１のゲートには、クロック信号ＹＣＬが供給されている。このため、クロック信号ＹＣＬの電圧がしきい値Ｖnth以上となれば、ＴＦＴｎ１がオンすることになる。また、ＴＦＴｐ２、ｎ２とによってインバータ回路が形成されている。
このため、図示のクロックドインバータは、クロック信号ＹＣＬがＬレベルであって、反転クロック信号ＹＣＬINVがＨレベルであれば、その出力がハイインピーダンス状態となる一方、クロック信号ＹＣＬがＨレベルであって、反転クロック信号ＹＣＬINVがＬレベルであれば、反転動作を行うことになる。
【００３０】
次に、図４（ｂ）は、偶数行目における転送単位回路のクロックドインバータ５０２、または、奇数行目における転送単位回路のクロックドインバータ５０１の構成を示す回路図である。この図に示されるクロックドインバータが、図４（ａ）に示されるものと相違する点は、クロック信号ＹＣＬおよび反転クロック信号ＹＣＬINVの供給関係が逆転した点にある。このため、図４（ｂ）に示されるクロックドインバータは、反転クロック信号ＹＣＬINVがＬレベルであって、クロック信号ＹＣＬがＨレベルであれば、その出力がハイインピーダンス状態となる一方、反転クロック信号ＹＣＬINVがＨレベルであって、クロック信号ＹＣＬがＬレベルであれば、反転動作を行うことになる。
【００３１】
したがって、図４（ａ）に示されるクロックドインバータを符号５０１とし、図４（ｂ）に示されるクロックドインバータを符号５０２として備える偶数行目の転送単位回路では、制御信号ＰＷＭ１またはＰＷＭ３がＬレベルであるとした場合に、クロック信号ＹＣＬがＨレベルであって、反転クロック信号ＹＣＬINVがＬレベルであるときには、入力信号の論理レベルが正転して出力される一方、クロック信号ＹＣＬがＬレベルであって、反転クロック信号ＹＣＬINVがＨレベルであるときには、クロックドインバータ５０２およびＮＡＮＤ回路５０３ａのループからなるラッチ回路が形成される結果、その直前レベルがラッチされて出力されることになる。
一方、図４（ａ）に示されるクロックドインバータを符号５０２とし、図４（ｂ）に示されるクロックドインバータを符号５０１として備える奇数行目の転送単位回路では、制御信号ＰＷＭ２またはＰＷＭ４がＨレベルであるとした場合に、クロック信号ＹＣＬがＬレベルであって、反転クロック信号ＹＣＬINVがＨレベルであるときには、入力信号の論理レベルが正転して出力される一方、クロック信号ＹＣＬがＨレベルであって、反転クロック信号ＹＣＬINVがＬレベルであるときには、クロックドインバータ５０２およびＮＯＲ回路５０３ｂのループからなるラッチ回路が形成される結果、その直前レベルがラッチされて出力されることになる。
【００３２】
次に、制御信号ＰＷＭ１〜ＰＷＭ４について説明する。制御信号ＰＷＭ１〜ＰＷＭ４は、クロック信号ＹＣＬと、これに対して遅延する反転クロック信号ＹＣＬINVとの関係において、図５に示されるようなタイミングにてそれぞれ順番に供給されるパルス信号である。
詳細には、制御信号ＰＷＭ１で示されるパルス信号は、信号ＤＹがＨレベルになった後に、クロック信号ＹＣＬにおける最初の立ち上がり開始時点から、期間Ｗ1だけ出力され、以降、クロック信号ＹＣＬが２回立ち上がる毎に１回の割合で出力される。なお、クロック信号ＹＣＬの立ち上がりのうち、制御信号ＰＷＭ１で示されるパルス信号が出力されない期間Ｗ3に、制御信号ＰＷＭ３で示されるパルス信号が出力される。
ここで、制御信号ＰＷＭ１、ＰＷＭ３で示されるパルス信号は、クロック信号ＹＣＬがしきい値Ｖnth以上となって、ＴＦＴｎ１（図４（ａ）参照）がオンしてから、反転クロック信号ＹＣＬINVがしきい値Ｖnth以下となってＴＦＴｎ１（図４（ｂ）参照）がオフするまでの遷移期間を少なくとも含むように出力される。
【００３３】
また、制御信号ＰＷＭ２は、制御信号ＰＷＭ１で示されるパルス信号が出力された後に、クロック信号ＹＣＬにおける立ち下がり開始時点から、期間Ｗ3だけ出力され、以降、クロック信号ＹＣＬが２回立ち下がる毎に１回の割合で出力される。なお、クロック信号ＹＣＬの立ち下がりのうち、制御信号ＰＷＭ２で示されるパルス信号が出力されない期間Ｗ4に、制御信号ＰＷＭ４で示されるパルス信号が出力される。
ここで、制御信号ＰＷＭ２、ＰＷＭ４で示されるパルス信号は、クロック信号ＹＣＬがしきい値Ｖpth以下となってＴＦＴｐ１（図４（ｂ）参照）がオンしてから、反転クロック信号ＹＣＬINVがしきい値以上となってＴＦＴｐ１（図４（ａ）参照）がオフするまでの遷移期間を少なくとも含むように出力される。
【００３４】
なお、これらの制御信号ＰＷＭ１〜ＰＷＭ４は、例えば、電気光学装置が備えるタイミングジェネレータ（図示省略）において、クロック信号ＹＣＬと、図２において生成された反転クロック信号ＹＣＬINVとの論理演算によって容易に生成可能である。
【００３５】
ここで、本実施形態に対する比較例について説明する。図６は、比較例に係る従来の走査線駆動回路１３０’の構成を示すブロック図である。なお、本実施形態に対応する部分については、同一の符号を付して、その説明を省略する。
図６に示される従来の走査線駆動回路１３０’が、図３に示される走査線駆動回路１３０Ａと相違する点は、制御信号ＰＷＭ１〜ＰＷＭ４が供給されない点と、各行の転送単位回路におけるＮＡＮＤ回路５０３ａまたはＮＯＲ回路５０３ｂの一方が否定回路ＩＶに置換している点とである。
【００３６】
この図６に示される構成では、例えば、反転クロック信号ＹＣＬINVが、クロック信号ＹＣＬに対し、本来のタイミングから遅延して供給されると、図７に示されるような第１の誤動作モードや、図９に示されるような第２の誤動作モードが発生する可能性がある。
ここで、図７に示される第１の誤動作モードとは、１行目以降の転送単位回路から出力される信号Ｃ1、Ｃ2、Ｃ3、…、が、正常であれば破線で示されるように立ち上がるべきであるのに、実線で示されるように一斉に立ち上がってしまう状態をいい、また、図９に示される第２の誤動作モードとは、２行目以降の転送単位回路から出力される信号Ｃ2、Ｃ3、…、が、本来であれば破線で示されるように立ち下がる、または、Ｈレベルとして出力されるべきであるのに、実線で示されるように、本来よりも早く立ち下がる、または、常にＬレベルとなる、といった状態をいう。
【００３７】
まず、図７に示される第１の誤動作モードの発生原因について説明する。ここでは、信号ＤＹがＨレベルに遷移した後において、クロック信号ＹＣＬが立ち上がってＨレベルになり、反転クロック信号ＹＣＬINVが立ち下がってＬレベルになる期間ｔ1について着目する。この期間ｔ1では、偶数行目の転送単位回路におけるクロックドインバータ５０１は反転動作を行う。このため、信号ＤＹのＨレベルは、０行目のクロックドインバータ５０１−０およびインバータＩＶ−０を介して正転されるので、信号Ｃ0はＨレベルとなる。
一方、期間ｔ1では、奇数行目の転送単位回路におけるクロックドインバータ５０１の出力は、ハイインピーダンス状態となる。このため、正常であれば、１行目のクロックドインバータ５０１−１がハイインピーダンス状態となるので、信号Ｃ1は、期間ｔ1以前の状態を維持する結果、図７において破線で示されるようにＬレベルとなるはずである。
【００３８】
しかしながら、反転クロック信号ＹＣＬINVが、クロック信号ＹＣＬに対し、本来のタイミングから遅延して供給されると、０行目のクロックドインバータ５０１−０では、図８（ａ）から判るように、ＴＦＴｎ１が、ＴＦＴｐ１（いずれも図４（ａ）参照）よりも先行してオンするので、クロックドインバータ５０１−０の出力信号Ａ0を、否定回路ＩＶ−０により反転した信号Ｃ0は、比較的早いタイミングで立ち上がりが完了してしまう。
一方、１行目のクロックドインバータ５０１−１では、図８（ｂ）から判るように、さらに遅れてＴＦＴｎ１（図４（ｂ）参照）のオンが継続してしまう。しかも、このＴＦＴｎ１のオンは、相補の相手先となるＴＦＴｐ１（図４（ｂ）参照）のオンよりも遅延して継続する。
【００３９】
このため、クロック信号同士の遅延の程度や、ＴＦＴｎ１のオン電流の程度によっては、比較的早いタイミングで立ち上がる信号Ｃ0が貫通電流となって、各行の転送単位回路を通過する事態が発生し得る。このような事態に至ると、立ち上がった信号Ｃ0を入力したクロックドインバータ５０１−１では、ＴＦＴｎ１のみのオンによって、その出力信号Ａ1が誤ってＬレベルに遷移する。このため、信号Ａ1を否定回路ＩＶ−１により反転した信号Ｃ1も誤ってＨレベルに遷移することになる。そして、この誤動作は、１行目を含む奇数行目のクロックドインバータ５０１においても同様に発生するので、結果的に、図７に示されるように、１行目以降の転送単位回路から出力される信号Ｃ1、Ｃ2、Ｃ3、…、が、複数段分一斉に立ち上がってしまうことになる。
なお、第１の誤動作モードでは、信号Ｃ1、Ｃ2、Ｃ3、…、の立ち下がりについては、正常に行われる。このため、第１の誤動作モードでは、信号Ｃ1、Ｃ2、Ｃ3、…、のパルス幅が、正常な場合と比較して幅広となる。また、この第１の誤動作モードが発生すると、複数本の走査線１１２が同時に選択されるので、意図しない画素１２０にまで、データ信号が書き込まれてしまうことになる。
【００４０】
次に、図９に示される第２の誤動作モードの発生原因について説明する。ここでは、信号ＤＹがＬレベルに遷移した後において、クロック信号ＹＣＬが立ち下がってＬレベルになり、反転クロック信号ＹＣＬINVが立ち上がってＨレベルになる期間ｔ4について着目する。この期間ｔ4では、奇数行目の転送単位回路におけるクロックドインバータ５０１は反転動作を行う。このため、信号Ｃ0のＬレベルは、１行目のクロックドインバータ５０１−１およびインバータＩＶ−１を介して正転されるので、信号Ｃ1はＬレベルに遷移する。
一方、期間ｔ4では、偶数行目の転送単位回路におけるクロックドインバータ５０１の出力は、ハイインピーダンス状態となる。このため、正常であれば、２行目のクロックドインバータ５０１−２がハイインピーダンス状態となるので、信号Ｃ2は、期間ｔ4以前の状態を維持する結果、図７において破線で示されるようにＨレベルとなるはずである。
【００４１】
しかしながら、反転クロック信号ＹＣＬINVが、クロック信号ＹＣＬに対し、本来のタイミングから遅延して供給されると、１行目のクロックドインバータ５０１−１では、図１０（ａ）から判るように、ＴＦＴｐ１が、ＴＦＴｎ１（いずれも図４（ｂ）参照）よりも先行してオンするので、クロックドインバータ５０１−１の出力信号Ａ1を、否定回路ＩＶ−１により反転した信号Ｃ1は、比較的早いタイミングで立ち下がりが完了してしまう。
一方、２行目のクロックドインバータ５０１−２では、図８（ｂ）から判るように、さらに遅れてＴＦＴｐ１（図４（ａ）参照）のオンが継続してしまう。しかも、このＴＦＴｐ１のオンは、相補の相手先となるＴＦＴｎ１（図４（ａ）参照）のオンよりも遅延して継続する。
【００４２】
このため、クロック信号同士の遅延の程度や、ＴＦＴｐ１のオン電流の程度によっては、比較的早いタイミングで立ち下がる信号Ｃ1が貫通電流となって、各行の転送単位回路を通過する事態が発生し得る。このような事態に至ると、立ち下がった信号Ｃ1を入力したクロックドインバータ５０１−２では、ＴＦＴｐ１のみのオンによって、その出力信号Ａ2が誤ってＨレベルに遷移する。このため、信号Ａ2を否定回路ＩＶ−１により反転した信号Ｃ2も誤ってＬレベルに遷移することになる。このため、３段目以降の転送単位回路は、転送の対象となるパルス信号を失うことになるので、信号Ｃ3以降は、常にＬレベルとなってしまうことになる。
なお、この第２の誤動作モードが発生すると、走査線１１２の選択が途中で終了してしまうので、ごく数行分の画素１２０によってのみ表示が行われて、他の画素については全く表示が行われないことになる。
【００４３】
これに対して本実施形態に係る電気光学装置の走査線駆動回路１３０Ａでは、図５で示される期間Ｗ1において供給される制御信号ＰＷＭ１により、１行目のＮＯＲ回路５０３ｂ−１による信号Ｃ1が、クロックドインバータ５０１−１の出力とは無関係に強制的にＬレベルにされる。同様に、期間Ｗ3において供給される制御信号ＰＷＭ３により、３行目のＮＯＲ回路５０３ｂ−３による信号Ｃ3が、クロックドインバータ５０１−３の出力とは無関係に、強制的にＬレベルにされる。以降同様にして、奇数行目のＮＯＲ回路５０３ｂによる出力信号は、制御信号ＰＷＭ１またはＰＷＭ３で示されるパルス信号により、該行目のクロックドインバータ５０１の出力とは無関係に、強制的にＬレベルにされる。これにより本実施形態では、第１の誤動作モードが未然に防止されることになる。
【００４４】
さらに、本実施形態に係る電気光学装置の走査線駆動回路１３０Ａによれば、期間Ｗ2において、２行目のＮＡＮＤ回路５０３ａ−２による信号Ｃ2は、クロックドインバータ５０１−２の出力とは無関係に、制御信号ＰＷＭ４を反転させたものとなる。また、期間Ｗ6において、４行目のＮＡＮＤ回路５０３ａ−４による信号Ｃ4（図示省略）は、クロックドインバータ５０１−４の出力とは無関係に、制御信号ＰＷＭ２を反転させたものとなる。以降同様に、偶数行目のＮＡＮＤ回路５０３ａによる出力信号は、該行目のクロックドインバータ５０１の出力とは無関係に、制御信号ＰＷＭ２またはＰＷＭ４を反転させたものとなる。これにより本実施形態では、第２の誤動作モードが未然に防止されることになる。
なお、本実施形態では、偶数行目に対応する信号Ｃ2、Ｃ4、…、には、制御信号ＰＷＭ２またはＰＷＭ４を反転させたことに伴うスパイク状のノイズＮが重畳されるが、このノイズＮは、波形選択回路１３２により除去されるので、最終的な出力となる走査信号Ｙ1、Ｙ2、Ｙ3、…、Ｙmに影響を与えることはない。
【００４５】
このように、本実施形態によれば、特に転送動作に寄与するＮＡＮＤ回路５０３ａ（またはＮＯＲ回路５０３ｂ）の出力信号が、クロックドインバータ５０２とＮＡＮＤ回路５０３ａ（またはＮＯＲ回路５０３ｂ）のループによるラッチ回路が形成される直前の論理レベルに、制御信号ＰＷＭ１〜ＰＷＭ４によって維持されるので、上述した第１の誤動作モードや、第２の誤動作モードの発生を未然に防止することが可能となる。
なお、このような第１の誤動作モードや、第２の誤動作モードは、クロック信号同士の遅延がなくても、クロックドインバータ５０１、５０２を構成するＰチャネル型ＴＦＴ・Ｎチャネル型ＴＦＴにおけるオン電流やしきい値が不均一であれば発生し得るが、本実施形態によれば、制御信号ＰＷＭ１〜ＰＷＭ４のパルス幅を適宜調整するだけによって、このような誤動作が防止される。したがって、本実施形態では、走査線駆動回路１３０Ａの動作マージンを拡大することが可能となる。
【００４６】
なお、本実施形態では、反転クロック信号ＹＣＬINVが、クロック信号ＹＣＬに対して本来のタイミングから遅延した状態を前提としていたが、これとは逆に、クロック信号ＹＣＬが、反転クロック信号ＹＣＬINVに対して遅延した状態としても良い。そこで、このような状態を前提とする構成について説明する。なお、このようなクロック信号ＹＣＬおよび反転クロック信号ＹＣＬINVについては、例えば図１１に示されるように、クロック信号ＹＣＬについては、否定回路を偶数段接続した回路に入力して遅延させる一方、反転クロック信号ＹＣＬINVについては、否定回路をそれより少ない奇数段接続した回路に入力して遅延させることによって生成される。
ここで、図１２は、クロック信号ＹＣＬが、反転クロック信号ＹＣＬINVに対して遅延した状態を前提とする場合に適用される走査線駆動回路１３０Ｂの構成を示す回路図である。
【００４７】
この図に示される走査線駆動回路１３０Ｂが図３に示される走査線駆動回路１３０Ａと相違する点は、走査線駆動回路１３０Ａにおいて偶数行目の転送単位回路にＮＡＮＤ回路５０３ａに替わって、ＮＯＲ回路５０３ｂが配置するとともに、奇数行目の転送単位回路にＮＯＲ回路５０３ｂに替わって、ＮＡＮＤ回路５０３ａが配置する点にある。すなわち、走査線駆動回路１３０Ｂは、図３に示される走査線駆動回路１３０ＡにおいてＮＯＲ回路５０３ｂとＮＡＮＤ回路５０３ａとを互いに入れ替えたものである。
【００４８】
また、制御信号ＰＷＭ１〜ＰＷＭ４は、反転クロック信号ＹＣＬINVと、これよりも遅延したクロック信号ＹＣＬとの関係において、図１３に示されるようなタイミングにてそれぞれ順番に供給されるパルス信号である。
詳細には、制御信号ＰＷＭ３で示されるパルス信号は、信号ＤＹがＨレベルになった後に、反転クロック信号ＹＣＬINVにおける最初の立ち下がり開始時点から、期間Ｗ11だけ出力され、以降、クロック信号ＹＣＬが２回立ち下がる毎に１回の割合で出力される。なお、クロック信号ＹＣＬの立ち下がりのうち、制御信号ＰＷＭ３で示されるパルス信号が出力されない期間Ｗ13に、制御信号ＰＷＭ１で示されるパルス信号が出力される。
ここで、制御信号ＰＷＭ１、ＰＷＭ３で示されるパルス信号は、反転クロック信号ＹＣＬINVがしきい値Ｖpth以下となってＴＦＴｐ１（図４（ａ）参照）がオンしてから、クロック信号ＹＣＬがしきい値Ｖpth以上となってＴＦＴｐ１（図４（ｂ）参照）がオフするまでの遷移期間を少なくとも含むように出力される。
【００４９】
一方、制御信号ＰＷＭ４は、制御信号ＰＷＭ３で示されるパルス信号が出力された後に、反転クロック信号ＹＣＬINVにおける立ち上がり開始時点から、期間Ｗ12だけ出力され、以降、反転クロック信号ＹＣＬINVが２回立ち上がる毎に１回の割合で出力される。なお、反転クロック信号ＹＣＬINVの立ち上がりのうち、制御信号ＰＷＭ４で示されるパルス信号が出力されない期間Ｗ14に、制御信号ＰＷＭ２で示されるパルス信号が出力される。
ここで、制御信号ＰＷＭ２、ＰＷＭ４で示されるパルス信号は、反転クロック信号ＹＣＬINVがしきいＶnth値以上となってＴＦＴｎ１（図４（ｂ）参照）がオンしてから、クロック信号ＹＣＬがしきい値Ｖnth以下となってＴＦＴｐ１（図４（ａ）参照）がオフするまでの遷移期間を少なくとも含むように出力される。
【００５０】
さて、図６に示される従来の走査線駆動回路１３０’において、クロック信号ＹＣＬが、反転クロック信号ＹＣＬINVに対し遅延していると、図１４に示されるような第１の誤動作モードや、図１６に示されるような第２の誤動作モードが発生する可能性がある。
なお、第１の誤動作モードの発生原因についてはすでに述べているので、図１５（ａ）および図１５（ｂ）の説明から容易に類推されるであろう。ここで、図１５（ａ）は、図１４において、信号ＤＹがＨレベルに遷移した後に、反転クロック信号ＹＣＬINVが立ち上がってＨレベルになり、クロック信号ＹＣＬが立ち下がってＬレベルになる期間ｔ12を拡大して、１行目のクロックドインバータ５０１−１の出力信号Ａ1および同行目の否定回路ＩＶ−１の出力信号Ｃ1をそれぞれ説明するための図であり、図１５（ｂ）は、期間ｔ12において、２行目のクロックドインバータ５０１−２の出力信号Ａ2および同行目の否定回路ＩＶ−２の出力信号Ｃ2をそれぞれ説明するための図である。
また、第２の誤動作モードの発生原因についてもすでに述べているので、図１７（ａ）および図１７（ｂ）の説明から容易に類推されるであろう。ここで、図１７（ａ）は、図１６において、信号ＤＹがＬレベルに遷移した後において、反転クロック信号ＹＣＬINVが立ち下がってＬレベルになり、クロック信号ＹＣＬが立ち上がってＨレベルになる期間ｔ13を拡大して、０行目のクロックドインバータ５０１−０の出力信号Ａ0および同行目の否定回路ＩＶ−０の出力信号Ｃ0を説明するための図であり、図１７（ｂ）は、期間ｔ13において、１行目のクロックドインバータ５０１−１の出力信号Ａ1および同行目の否定回路ＩＶ−１の出力信号Ｃ1をそれぞれ説明するための図である。
【００５１】
これに対して走査線駆動回路１３０Ｂでは、偶数行目のＮＯＲ回路５０３ｂによる出力信号が、制御信号ＰＷＭ２またはＰＷＭ４で示されるパルス信号により、該行目のクロックドインバータ５０１の出力とは無関係に、強制的にＬレベルにされる。これにより本実施形態では、第１の誤動作モードが未然に防止されることになる。
奇数行目のＮＡＮＤ回路５０３ａによる出力信号は、該行目のクロックドインバータ５０１の出力とは無関係に、制御信号ＰＷＭ１またはＰＷＭ３を反転させたものとなる。これにより本実施形態では、第２の誤動作モードが未然に防止されることになる。なお、走査線駆動回路１３０Ｂは、奇数数行目に対応する信号Ｃ1、Ｃ3、…、には、制御信号ＰＷＭ１またはＰＷＭ３を反転させたことに伴うスパイク状のノイズＮが重畳されるが、このノイズＮは、波形選択回路１３２により除去されるので、最終的な出力となる走査信号Ｙ1、Ｙ2、Ｙ3、…、Ｙmに影響を与えることはない。
したがって、このような走査線駆動回路１３０Ｂにおいても、走査線駆動回路１３０Ａと同様な効果を奏することが可能となる。
【００５２】
なお、上述した走査線駆動回路１３０Ａ、１３０Ｂにおいては、波形選択回路１３２によって、転送単位回路の各々による信号Ｃ0、Ｃ1、Ｃ2、Ｃ3、…、Ｃmのうち、互いに隣接するパルス同士の論理積信号を求めて、これを走査信号Ｙ1、Ｙ2、Ｙ3、…、Ｙmとして供給する構成としたが、互いに重複するパルスが存在しないように演算処理した上で、さらに波形整形を施す構成を付加しても良い。
また、上述した転送単位回路Ｕa0〜Ｕamおよび波形選択単位回路Ｕb1〜Ｕbmについては、常に電源に接続される構成として説明したが、消費電力を抑える観点から言えば、転送動作に必要なものだけ（または、これらに前後する数行を含めたものだけ）を電源に接続する構成としても良い。
【００５３】
さらに、データ線駆動回路１４０から出力されるサンプリング制御信号Ｘ1、Ｘ2、…、Ｘnは、走査線駆動回路１３０Ａ、１３０Ｂから出力される走査信号Ｙ1、Ｙ2、Ｙ3、…、Ｙmとは、周期等の点において相違するものの、順番かつ排他的に出力すべき点では共通である。このため、データ線駆動回路１４０についても、例えば図１８に示されるように、走査線駆動回路１３０Ａ、１３０Ｂに近似する構成としても良い。
なお、図１８において、Ｘシフトレジスタ１４１は、シフトレジスタ１３１Ａ（１３１Ｂ）と同様に転送単位回路Ｕa0〜Ｕanからなり、また、波形選択単位回路１４２は、データ線１１４の各々に対応する波形選択単位回路Ｕb1〜Ｕbnからなる。また、信号ＤＸは、水平走査期間の最初を規定するパルス的な信号であり、クロック信号ＸＣＬ（および反転クロック信号ＸＣＬINV）は、ドットクロックに同期するものである。
【００５４】
くわえて、上述した電気光学装置は、液晶表示装置の透過型を例にとって説明したが、透過型のほか、反射型、半透過半反射型のいずれにも適用可能である。また、アクティブ・マトリクス方式のみならす、パッシブ・マトリクス方式にても適用可能である。
さらには、電気光学装置としては、有機ＥＬ装置や、蛍光表示管、プラズマ・ディスプレイ・パネル、ディジタルミラーデバイスなど種々のものに適用可能である。
【００５５】
＜電子機器＞
次に、上述した実施形態に係る電気光学装置を用いた電子機器のいくつかについて説明する。
【００５６】
＜その１：プロジェクタ＞
まず、上述した電子光学装置１００をライトバルブとして用いたプロジェクタについて説明する。図１９は、このプロジェクタの構成を示す平面図である。
この図に示されるように、プロジェクタ２１００内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。
【００５７】
ここで、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂは、上述した実施形態に係る電気光学装置１００、すなわち、透過型の液晶表示装置と基本的には同様である。すなわち、ライトバルブ１００Ｒ、１００Ｇ、１００Ｂは、それぞれＲＧＢの各原色画像を生成する光変調器として機能するものである。
また、Ｂの光は、他のＲやＧの光と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。
【００５８】
さて、ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、ＲおよびＢの光は９０度に屈折する一方、Ｇの光は直進する。これにより、各原色画像の合成したカラー画像が、投射レンズ２１１４を介して、スクリーン２１２０に投射されることになる。
なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２１０８によって、ＲＧＢの各原色に対応する光が入射するので、カラーフィルタを設ける必要がない。
【００５９】
＜その２：パーソナルコンピュータ＞
次に、上述した電気光学装置１００を、マルチメディア対応のパーソナルコンピュータの表示部に適用した例について説明する。図２０は、このパーソナルコンピュータの構成を示す斜視図である。
この図に示されるように、コンピュータ２２００の本体２２１０には、表示部として用いられる電気光学装置１００や、光学ディスクの読取・書込ドライブ２２１２、磁気ディスクの読取・書込ドライブ２２１４、ステレオ用スピーカ２２１６などが備えられる。また、キーボード２２２２およびポインティングデバイス（マウス）２２２４は、本体２２１０とは入力信号・制御信号等の授受を、赤外線等を介してワイヤレスで行う構成となっている。
この電気光学装置１００は、直視型として用いられるので、ＲＧＢの３画素で１ドットが構成されるとともに、各画素に応じてカラーフィルタが設けられる。また、電気光学装置１００として、液晶表示装置を用いる場合には、暗所での視認性を確保するため、透過型であればバックライトユニットが、反射型であればフロントライト（いずれも図示省略）が、それぞれ設けられる。
【００６０】
＜その３：携帯電話＞
さらに、上述した液晶パネル１００を、携帯電話の表示部に適用した例について説明する。図１３は、この携帯電話の構成を示す斜視図である。図において、携帯電話２３００は、複数の操作ボタン２３０２のほか、受話口２３０４、送話口２３０６とともに、上述した電気光学装置１００を備えるものである。なお、電気光学装置１００として、液晶表示装置を用いる場合には、暗所での視認性を確保するため、透過型または半透過半反射型であれば、バックライトユニットが、反射型であればフロントライト（いずれも図示省略）が、それぞれ設けられる。
【００６１】
＜電子機器のまとめ＞
なお、電子機器としては、図１９、図２０および図２１を参照して説明した他にも、液晶テレビや、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラ、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、実施形態や応用・変形例に係る液晶表示装置が適用可能なのは言うまでもない。
【００６２】
【発明の効果】
以上説明したように、本件の発明によれば、クロック信号の供給タイミングのズレに起因する誤動作の発生を未然に防止することが可能になる。
【図面の簡単な説明】
【図１】 本発明の実施形態に係るシフトレジスタが適用される電気光学装置の全体構成を示すブロック図である。
【図２】 同電気光学装置への反転クロック信号をクロック信号に対して遅延させるための回路を示す図である。
【図３】 同電気光学装置における走査線駆動回路の構成を示す回路図である。
【図４】 （ａ）および（ｂ）は、それぞれ同走査線駆動回路におけるクロックドインバータの構成を示す回路図である。
【図５】 同走査線駆動回路の動作を示すタイミングチャートである。
【図６】 従来の走査線駆動回路の構成を示す回路図である。
【図７】 従来の走査線駆動回路における第１の誤動作モードを説明するためのタイミングチャートである。
【図８】 （ａ）および（ｂ）は、それぞれ第１の誤動作モードを説明するための図である。
【図９】 従来の走査線駆動回路における第２の誤動作モードを説明するためのタイミングチャートである。
【図１０】 （ａ）および（ｂ）は、それぞれ第２の誤動作モードを説明するための図である。
【図１１】 同電気光学装置へのクロック信号を反転クロック信号に対して遅延させるための回路を示す図である。
【図１２】 本発明の変形例に係るシフトレジスタを適用した走査線駆動回路の構成を示す回路図である。
【図１３】 同走査線駆動回路の動作を示すタイミングチャートである。
【図１４】 クロック信号が反転クロック信号に対して遅延している場合に、従来の走査線駆動回路における第１の誤動作モードを説明するためのタイミングチャートである。
【図１５】 （ａ）および（ｂ）は、それぞれ同場合における第１の誤動作モードを説明するための図である。
【図１６】 クロック信号が反転クロック信号に対して遅延している場合に、従来の走査線駆動回路における第２の誤動作モードを説明するためのタイミングチャートである。
【図１７】 （ａ）および（ｂ）は、それぞれ同場合における第２の誤動作モードを説明するための図である。
【図１８】 実施形態に係るシフトレジスタを適用したデータ線駆動回路の構成を示す回路図である。
【図１９】 実施形態に係るシフトレジスタが適用された電気光学装置を備える電子機器の一例たるプロジェクタの構成を示す図である。
【図２０】 実施形態に係る電気光学装置を備える電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図２１】 実施形態に係る電気光学装置を備える電子機器の一例たる携帯電話の構成を示す斜視図である。
【符号の説明】
１１２…走査線
１１４…データ線
１１６…ＴＦＴ
１１８…画素電極
１３０Ａ、１３０Ｂ…走査線駆動回路
１３１Ａ、１３１Ｂ…シフトレジスタ
Ｕb1〜Ｕbn…波形選択単位回路
１３２…波形選択回路
Ｕa0〜Ｕam…転送単位回路
５０１、５０２…クロックドインバータ
５０３ａ…ＮＡＮＤ回路
５０３ｂ…ＮＯＲ回路
【発明の属する技術分野】
本発明は、入力信号を誤ってラッチする、という誤動作の発生を防止したシフトレジスタ、並びに、該シフトレジスタを用いた電気光学装置、その駆動回路、パルス信号の転送方法および電子機器に関する。
【０００２】
【従来の技術】
近年、液晶や有機ＥＬ（エレクトロ・ルミネッセンス）などの電気光学物質の電気光学的な変化により表示を行う電気光学装置が、陰極線管（ＣＲＴ）に代わるディスプレイデバイスとして、各種情報処理機器やテレビジョンなどに広く用いられつつある。
ここで、電気光学装置は、駆動方式等によって分類すると、画素スイッチにより画素を駆動するアクティブ・マトリクス型と、画素スイッチを用いないで画素を駆動するパッシブ・マトリクス型とに大別することができる。このうち、前者に係るアクティブ・マトリクス型の電気光学装置は、次のような構成となっている。
【０００３】
すなわち、アクティブ・マトリクス型の電気光学装置においては、行方向に延在する走査線と、列方向に延在するデータ線との交差に対応して画素電極が形成されるとともに、さらに、画素電極とデータ線との間に、走査線に供給される走査信号にしたがってオンオフする薄膜トランジスタなどの画素スイッチが介挿される一方、画素電極には対向電極が電気光学物質を介して対向する構成となっている。
【０００４】
このような構成において、走査線にオン電圧の走査信号が印加されると、当該走査線に接続された画素スイッチがオン状態となる。このオン状態の際に、データ線に、階調（濃度）に応じたデータ信号を供給すると、当該データ信号は画素スイッチを介して画素電極に印加されるので、当該画素電極および対向電極の間に挟持された電気光学物質には、当該データ信号に応じた電圧が印加されることになる。これによって該電気光学物質は電気光学的に変化する結果、画素における透過光量、反射光量または発光量（いずれにせよ、観察者側に視認される光量）が、画素電極に印加されたデータ信号の電圧に応じたものとなる。したがって、このような制御を画素毎に実行することによって、所定の表示が可能になる。
【０００５】
ところで、走査信号は、シフトレジスタを備える走査線駆動回路において生成される。このシフトレジスタは、水平走査を規定するクロック信号に従って、パルス信号を順次シフトする転送単位回路を複数接続してなるものである。そして、走査線駆動回路は、転送単位回路によってシフトされたパルス信号に基づき、順次排他的にアクティブなレベルとなる走査信号を生成して、それぞれ走査線に供給する構成となっている。
【０００６】
ここで、シフトレジスタを構成する転送単位回路においては、低消費電力化や高速動作等のためにＰチャネル型トランジスタとＮチャネル型トランジスタとを相補型に組み合わせた構成が採用される場合が多い。このため、転送単位回路には、クロック信号とともに、この論理レベルを反転した反転クロック信号が供給される構成が一般的である。
【０００７】
【発明が解決しようとする課題】
しかしながら、本来ならば、位相が互いに１８０度異なるべきクロック信号と反転クロック信号との供給タイミングにズレが生じると、転送単位回路においてシフト動作が誤って実行される、といった問題があった。すなわち、転送単位回路において、電源の高位側に接続されるＰチャネル型トランジスタと、電源の低位側に接続されるＮチャネル型トランジスタとは、同一期間にオンオフすべきであるが、クロック信号の供給タイミングにズレが生じると、いずれか一方のチャネル型のみのトランジスタがオンすることに起因して、シフト動作が誤って実行される、といった問題があった。なお、このようにシフト動作が誤って実行されると、走査信号が正常に供給されないので、当然のことながら、正しい画面が表されないことになる。
【０００８】
本発明は、上述した事情に鑑みてなされたものであり、その目的とするところは、クロック信号の供給タイミングのズレに起因する誤動作の発生を未然に防止したシフトレジスタ、電気光学装置、駆動回路、パルス信号の転送方法および電子機器を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るシフトレジスタにあっては、第１または第２のクロック信号における一方の電圧がしきい値以上であればオンするスイッチング素子と、前記第１または第２のクロック信号における他方の電圧がしきい値以下であればオンするスイッチング素子との相補的な組み合わせを含むクロックドインバータと、前記クロックドインバータの出力と所定の制御信号との論理演算を行う論理手段と、を含む転送単位回路を縦続接続してなるシフトレジスタであって、前記クロックドインバータと前記論理手段は、前記第１および第２のクロック信号の論理レベルが相反する定常状態のうち、いずれか一方の状態にて、ラッチ回路を形成し、前記ラッチ回路は、前記一方の状態となる前の遷移期間であって、前記第１または第２のクロック信号における一方の電圧がしきい値以上となってから他方の電圧がしきい値以下となるまでの遷移期間を、もしくは、前記第１または第２のクロック信号における他方の電圧がしきい値以下となってから一方の電圧がしきい値以上となるまでの遷移期間を少なくとも含む期間にわたって、出力を該遷移期間前における論理レベルに固定することを特徴としている。
この構成によれば、誤動作の原因となるクロック信号の遷移期間では、ラッチ回路の出力が、その直前における論理レベルに固定化されるので、その直後の定常状態では、ラッチ動作が正常に実行されることになる。
【００１０】
ここで、上記シフトレジスタにおいて、前記第１または第２のクロック信号における一方の立ち上がりを示す信号、もしくは、前記第１または第２のクロック信号における他方の立ち下がりを示す信号によって、前記ラッチ回路の出力を制御することが好ましい。このような構成によれば、比較的簡易な構成によってラッチ回路の出力の制御が実現できる。
【００１１】
また、上記目的を達成するために、本発明に係る電気光学装置の駆動回路は、異なる２方向に向かってマトリクス状に配列された画素を駆動するための回路であって、前記２方向のうち、一の方向に沿って出力信号を出力する上記シフトレジスタと、該シフトレジスタのうち、ある段のラッチ回路による出力信号の論理レベルと、次段のラッチ回路による出力信号の論理レベルとが互いに重複する期間に対応した信号を求めて、前記画素を駆動するためのパルス信号として出力する波形選択回路とを備える構成を特徴としている。
この構成によれば、上記シフトレジスタを備えるので、クロック信号の供給タイミングのズレに起因する誤動作が防止される結果、画素を安定して駆動することが可能となる。
【００１２】
さらに、上記目的を達成するために、本発明に係る電気光学装置は、異なる２方向に向かってマトリクス状に配列された画素と、前記２方向のうち、一の方向に沿って出力信号を出力する請求項１に記載のシフトレジスタと、該シフトレジスタのうち、ある段のラッチ回路による出力信号の論理レベルと、次段のラッチ回路による出力信号の論理レベルとが互いに重複する期間に対応した信号を求めて、前記画素を駆動するためのパルス信号として出力する波形選択回路とを備える構成を特徴としている。
この構成によれば、上記シフトレジスタを備えるので、クロック信号の供給タイミングのズレに起因する誤動作が防止される結果、安定した表示が可能となる。
【００１３】
さらに、本発明に係る電子機器は、上記電気光学装置を表示部に備えるので、安定した表示が可能になる。なお、このような電子機器としては、画像を拡大投射するプロジェクタのほか、パーソナルコンピュータや、携帯電話などが想定される。
【００１４】
また、上記目的を達成するため、本発明に係るパルス信号の転送方法は、第１または第２のクロック信号における一方の電圧がしきい値以上であればオンするスイッチング素子と、前記第１または第２のクロック信号における他方の電圧がしきい値以下であればオンするスイッチング素子との相補的な組み合わせを含むクロックドインバータと、前記クロックドインバータの出力と所定の制御信号との論理演算を行う論理手段と、によりラッチ回路を形成し、前記ラッチ回路によってパルス信号を転送するパルス信号転送方法であって、前記第１および第２のクロック信号の論理レベルが相反する定常状態のうち、いずれか一方の状態となる前の遷移期間であって、前記第１または第２のクロック信号における一方の電圧がしきい値以上となってから他方の電圧がしきい値以下となるまでの遷移期間を、もしくは、前記第１または第２のクロック信号における他方の電圧がしきい値以下となってから一方の電圧がしきい値以上となるまでの遷移期間を少なくとも含む期間にわたって、前記ラッチ回路の出力を、該遷移期間前における論理レベルに固定させる過程を有することを特徴としている。
この方法によれば、誤動作の原因となるクロック信号の遷移期間では、ラッチ回路の出力が、その直前における論理レベルに固定化されるので、その直後の定常状態では、ラッチ動作が正常に実行されることになる。
【００１５】
【発明の実施の形態】
以下、本発明に係る実施形態について説明する。
【００１６】
＜電気光学装置の全体＞
まず、説明の便宜上、本発明の実施形態に係るシフトレジスタを備える駆動回路によって駆動される電気光学装置の全体について説明する。この電気光学装置は、電気光学物質として液晶を用いて表示を行うものであり、図１は、この構成を示すブロック図である。
【００１７】
同図に示されるように、この電気光学装置１００においては、複数ｍ本の走査線１１２が、行（Ｘ）方向に沿って延在して形成される一方、複数ｎ本のデータ線１１４が、列（Ｙ）方向に沿って延在して形成されている。そして、これらの走査線１１２とデータ線１１４との交差に対応して画素１２０が形成されている。
【００１８】
詳述すると、画素１２０には、走査線１１２とデータ線１１４とが互いに交差する部分（電気的には絶縁状態にある部分）に対応して、薄膜トランジスタ（T hin Film Transistor：以下「ＴＦＴ」と称する）１１６が設けられるとともに、そのゲートが走査線１１２に接続され、そのソースがデータ線１１４に接続され、そのドレインが画素電極１１８に接続されている。本実施形態において、ＴＦＴ１１６をＮチャネル型とした場合、走査線１１２に供給される走査信号がＨレベルになると、ＴＦＴ１１６はソース・ドレイン間にてオンすることとなる。一方、画素電極１１８は、一定電圧が共通印加される対向電極１０８と対向するものである。そして、両電極と、両電極間に挟持された液晶１０５とによって、液晶容量が形成されて、両電極間に印加される電圧実効値に応じて、その透過光量が変化する構成となっている。
【００１９】
さて、走査線駆動回路１３０Ａは、詳細については後述するが、実施形態に係るシフトレジスタを含むものであって、垂直走査期間の開始を規定するパルス的な信号ＤＹを、クロック信号ＹＣＬおよび反転クロック信号ＹＣＬINVにしたがってラッチすることにより、１垂直走査期間にわたって順次排他的にＨレベルとなる走査信号Ｙ1、Ｙ2、Ｙ3、…、Ｙmを生成して、それぞれ１行目、２行目、３行目、…、ｍ行目の走査線に供給するものである。
【００２０】
一方、データ線駆動回路１４０は、水平走査期間の開始を規定するパルス的な信号ＤＸを、クロック信号ＸＣＬ、この反転クロック信号ＸＣＬINVにしたがってラッチすることにより、１水平走査期間にわたって順次排他的にＨレベルとなるサンプリング制御信号Ｘ1、Ｘ2、…、Ｘnを、サンプリングスイッチ１５１にそれぞれ供給するものである。ここで、サンプリングスイッチ１５１は、１列目、２列目、３列目、…、ｎ列目のデータ線１１４の一端と、画素の階調（濃度）を指示するデータ信号ＶＩＤが供給される画像信号線１７１との間に介挿されて、対応するサンプリング制御信号がＨレベルとなったときにオンするものである。
【００２１】
この構成によれば、一般的にｉ（ｉは、１≦ｉ≦ｍを満たす整数）行目の走査線１１２に供給される走査信号ＹiがＨレベルになると、当該走査線１１２にゲートが接続されたＴＦＴ１１６がオンする一方、１列目、２列目、３列目、…、ｎ列目のサンプリングスイッチ１５１が順番にオンして、画像信号線１７１に供給されたデータ信号ＶＩＤがサンプリングされる。さらに、サンプリングされたデータ信号ＶＩＤが、オンしたＴＦＴ１１６を介して画素電極１１８に供給されるため、液晶容量には、サンプリングされたデータ信号の電圧に応じた電荷が蓄積されることになる。このような動作が、１垂直走査期間にわたって、１行目、２行目、…、ｍ行目の走査線１１２の各々に位置する画素１２０に対して行われる。
【００２２】
ここで、液晶容量に蓄積された電荷は、ＴＦＴ１１６がオフしても、液晶容量自身の容量性や図示しない蓄積容量などによって保持されるので、当該液晶容量を通過する光量は、画素電極１１８に供給された電圧と対向電極１０８に印加された電圧との差であって、１垂直走査期間を単位とした電圧実効値にしたがって変化することになる。したがって、画素１２０の各々においては、順次供給されたデータ信号ＶＩＤに対応した表示がそれぞれ行われることになる。
【００２３】
＜走査線駆動回路＞
次に、図１における走査線駆動回路１３０Ａの詳細について説明する。この走査線駆動回路１３０Ａに供給される反転クロック信号ＹＣＬINVは、例えば図２に示されるように否定回路を奇数段接続した回路に、クロック信号ＹＣＬを入力することによって生成される。このため反転クロック信号ＹＣＬINVは、本実施形態では、クロック信号ＹＣＬよりも位相が１８０度以上遅延して供給されることになる。
【００２４】
図３は、走査線駆動回路１３０Ａの構成を示すブロック図である。同図に示されるように、走査線駆動回路１３０Ａは、転送単位回路Ｕa0〜Ｕamを縦続接続してなるシフトレジスタ１３１Ａと、波形選択単位回路Ｕb1〜Ｕbmからなる波形選択回路１３２とを備えている。すなわち、転送単位回路は、走査線１１２の本数ｍよりも１だけ多い個数にて設けられるが、波形選択単位回路は、走査線１１２の各々に対応して設けられている。このため、転送単位回路Ｕa0は、実際の走査線１１２に対応するものではないが、説明の便宜上、仮想的に０行目に対応するものとして説明する。
【００２５】
そこでまず、０行目の転送単位回路Ｕa0について説明する。この転送単位回路Ｕa0は、クロックドインバータ５０１−０、５０２−０およびＮＡＮＤ回路５０３ａ−０からなる。詳細には、クロックドインバータ５０１−０は、垂直走査期間の開始を規定する信号ＤＹを、入力信号とするものであり、ＮＡＮＤ回路５０３ａ−０は、クロックドインバータ５０１−０（または５０２−０）の出力信号と制御信号ＰＷＭ２との否定論理積を演算し、その演算結果を信号Ｃ0として出力するものであり、また、クロックドインバータ５０２−０は、信号Ｃ0を入力して、ＮＡＮＤ回路５０３ａ−０における入力の一方に帰還するものである。
【００２６】
次に、１行目の転送単位回路Ｕa1について説明する。この転送単位回路Ｕa1が、０行目の転送単位回路Ｕa0と相違する点は、ＮＡＮＤ回路５０３ａ−０の替わりに、クロックドインバータ５０１−１（または５０２−１）の出力信号と制御信号ＰＷＭ１との否定論理和を演算し、その演算結果を信号Ｃ1として出力するＮＯＲ回路５０３ｂ−１が配置する点と、クロックドインバータへのクロック信号の供給関係が逆転して、その動作も全く反対である点との２点である。
続いて、２行目の転送単位回路Ｕa2についてみると、この転送単位回路Ｕa2が０行目の転送単位回路Ｕa0と相違する点は、ＮＡＮＤ回路５０３ａ−２における入力の他方が、制御信号ＰＷＭ２ではなく、制御信号ＰＷＭ４である点にある。さらに、３行目の転送単位回路Ｕa3についてみると、この転送単位回路Ｕa3が１行目の転送単位回路Ｕa1と相違する点は、ＮＯＲ回路５０３ｂ−３における入力の他方が、制御信号ＰＷＭ１ではなく、制御信号ＰＷＭ３である点にある。
そして、シフトレジスタ１３１Ａは、このような転送単位回路Ｕa0、Ｕa1、Ｕa2およびＵa3を１ユニットとみなして、該ユニットを複数繰り返して接続した構成となっている。
【００２７】
一方、１行目の波形選択単位回路Ｕb1は、該行よりも１行前に対応する０行目の転送単位回路Ｕa0によって出力される信号Ｃ0と、１行目に対応する転送単位回路Ｕa1によって出力される信号Ｃ1との否定論理積を求めて、信号Ｓ1として出力するＮＡＮＤ回路５０４−１と、信号Ｓ1の否定信号を求め、走査信号Ｙ1として出力する否定回路５０５−１とからなる。
続いて、２行目の波形選択単位回路Ｕb2は、当該行よりも１行前に対応する信号Ｃ1と、２行目の対応する信号Ｃ2との否定論理積を求め、信号Ｓ2として出力するＮＡＮＤ回路５０４−２と、信号Ｓ2の否定信号を求め、走査信号Ｙ2として出力する否定回路５０５−２とからなる。
以下同様に、ｍ行目の波形選択単位回路Ｕbmは、当該行よりも１行前に対応する信号Ｃm-1と、ｍ行目の対応する信号Ｃmとの否定論理積を求め、信号Ｓmとして出力するＮＡＮＤ回路５０４−ｍと、信号Ｓmの否定信号を求め、走査信号Ｙmとして出力する否定回路５０５−ｍとからなる。
【００２８】
なお、以降においては、転送単位回路を構成するクロックドインバータ、ＮＡＮＤ回路、ＮＯＲ回路、および、波形選択単位回路を構成するＮＡＮＤ回路、否定回路とについて、特定の行に対応するものに言及する場合には、−（ハイフン）以下に、行の番号を付与するが、それ以外の場合には、ハイフン以下を省略することがある。
【００２９】
次に、説明の便宜上、各転送単位回路におけるクロックドインバータ５０１、５０２について説明する。ここで、図４（ａ）は、偶数（０、２、４、…）行における転送単位回路のクロックドインバータ５０１、または、奇数（１、３、５、…）行における転送単位回路のクロックドインバータ５０２の構成を示す回路図である。
図４（ａ）に示されるようにクロックドインバータは、電源の高位側電位（Ｖdd）と低位側電位（Ｖss）との間に、Ｐチャネル型ＴＦＴｐ１、ｐ２と、Ｎチャネル型ＴＦＴｎ２、ｎ１とを順番に介挿した構成となっている。このうち、ＴＦＴｐ１のゲートには、反転クロック信号ＹＣＬINVが供給されている。このため、反転クロック信号ＹＣＬINVの電圧がしきい値Ｖpth以下となれば、ＴＦＴｐ１がオンすることになる。一方、ＴＦＴｎ１のゲートには、クロック信号ＹＣＬが供給されている。このため、クロック信号ＹＣＬの電圧がしきい値Ｖnth以上となれば、ＴＦＴｎ１がオンすることになる。また、ＴＦＴｐ２、ｎ２とによってインバータ回路が形成されている。
このため、図示のクロックドインバータは、クロック信号ＹＣＬがＬレベルであって、反転クロック信号ＹＣＬINVがＨレベルであれば、その出力がハイインピーダンス状態となる一方、クロック信号ＹＣＬがＨレベルであって、反転クロック信号ＹＣＬINVがＬレベルであれば、反転動作を行うことになる。
【００３０】
次に、図４（ｂ）は、偶数行目における転送単位回路のクロックドインバータ５０２、または、奇数行目における転送単位回路のクロックドインバータ５０１の構成を示す回路図である。この図に示されるクロックドインバータが、図４（ａ）に示されるものと相違する点は、クロック信号ＹＣＬおよび反転クロック信号ＹＣＬINVの供給関係が逆転した点にある。このため、図４（ｂ）に示されるクロックドインバータは、反転クロック信号ＹＣＬINVがＬレベルであって、クロック信号ＹＣＬがＨレベルであれば、その出力がハイインピーダンス状態となる一方、反転クロック信号ＹＣＬINVがＨレベルであって、クロック信号ＹＣＬがＬレベルであれば、反転動作を行うことになる。
【００３１】
したがって、図４（ａ）に示されるクロックドインバータを符号５０１とし、図４（ｂ）に示されるクロックドインバータを符号５０２として備える偶数行目の転送単位回路では、制御信号ＰＷＭ１またはＰＷＭ３がＬレベルであるとした場合に、クロック信号ＹＣＬがＨレベルであって、反転クロック信号ＹＣＬINVがＬレベルであるときには、入力信号の論理レベルが正転して出力される一方、クロック信号ＹＣＬがＬレベルであって、反転クロック信号ＹＣＬINVがＨレベルであるときには、クロックドインバータ５０２およびＮＡＮＤ回路５０３ａのループからなるラッチ回路が形成される結果、その直前レベルがラッチされて出力されることになる。
一方、図４（ａ）に示されるクロックドインバータを符号５０２とし、図４（ｂ）に示されるクロックドインバータを符号５０１として備える奇数行目の転送単位回路では、制御信号ＰＷＭ２またはＰＷＭ４がＨレベルであるとした場合に、クロック信号ＹＣＬがＬレベルであって、反転クロック信号ＹＣＬINVがＨレベルであるときには、入力信号の論理レベルが正転して出力される一方、クロック信号ＹＣＬがＨレベルであって、反転クロック信号ＹＣＬINVがＬレベルであるときには、クロックドインバータ５０２およびＮＯＲ回路５０３ｂのループからなるラッチ回路が形成される結果、その直前レベルがラッチされて出力されることになる。
【００３２】
次に、制御信号ＰＷＭ１〜ＰＷＭ４について説明する。制御信号ＰＷＭ１〜ＰＷＭ４は、クロック信号ＹＣＬと、これに対して遅延する反転クロック信号ＹＣＬINVとの関係において、図５に示されるようなタイミングにてそれぞれ順番に供給されるパルス信号である。
詳細には、制御信号ＰＷＭ１で示されるパルス信号は、信号ＤＹがＨレベルになった後に、クロック信号ＹＣＬにおける最初の立ち上がり開始時点から、期間Ｗ1だけ出力され、以降、クロック信号ＹＣＬが２回立ち上がる毎に１回の割合で出力される。なお、クロック信号ＹＣＬの立ち上がりのうち、制御信号ＰＷＭ１で示されるパルス信号が出力されない期間Ｗ3に、制御信号ＰＷＭ３で示されるパルス信号が出力される。
ここで、制御信号ＰＷＭ１、ＰＷＭ３で示されるパルス信号は、クロック信号ＹＣＬがしきい値Ｖnth以上となって、ＴＦＴｎ１（図４（ａ）参照）がオンしてから、反転クロック信号ＹＣＬINVがしきい値Ｖnth以下となってＴＦＴｎ１（図４（ｂ）参照）がオフするまでの遷移期間を少なくとも含むように出力される。
【００３３】
また、制御信号ＰＷＭ２は、制御信号ＰＷＭ１で示されるパルス信号が出力された後に、クロック信号ＹＣＬにおける立ち下がり開始時点から、期間Ｗ3だけ出力され、以降、クロック信号ＹＣＬが２回立ち下がる毎に１回の割合で出力される。なお、クロック信号ＹＣＬの立ち下がりのうち、制御信号ＰＷＭ２で示されるパルス信号が出力されない期間Ｗ4に、制御信号ＰＷＭ４で示されるパルス信号が出力される。
ここで、制御信号ＰＷＭ２、ＰＷＭ４で示されるパルス信号は、クロック信号ＹＣＬがしきい値Ｖpth以下となってＴＦＴｐ１（図４（ｂ）参照）がオンしてから、反転クロック信号ＹＣＬINVがしきい値以上となってＴＦＴｐ１（図４（ａ）参照）がオフするまでの遷移期間を少なくとも含むように出力される。
【００３４】
なお、これらの制御信号ＰＷＭ１〜ＰＷＭ４は、例えば、電気光学装置が備えるタイミングジェネレータ（図示省略）において、クロック信号ＹＣＬと、図２において生成された反転クロック信号ＹＣＬINVとの論理演算によって容易に生成可能である。
【００３５】
ここで、本実施形態に対する比較例について説明する。図６は、比較例に係る従来の走査線駆動回路１３０’の構成を示すブロック図である。なお、本実施形態に対応する部分については、同一の符号を付して、その説明を省略する。
図６に示される従来の走査線駆動回路１３０’が、図３に示される走査線駆動回路１３０Ａと相違する点は、制御信号ＰＷＭ１〜ＰＷＭ４が供給されない点と、各行の転送単位回路におけるＮＡＮＤ回路５０３ａまたはＮＯＲ回路５０３ｂの一方が否定回路ＩＶに置換している点とである。
【００３６】
この図６に示される構成では、例えば、反転クロック信号ＹＣＬINVが、クロック信号ＹＣＬに対し、本来のタイミングから遅延して供給されると、図７に示されるような第１の誤動作モードや、図９に示されるような第２の誤動作モードが発生する可能性がある。
ここで、図７に示される第１の誤動作モードとは、１行目以降の転送単位回路から出力される信号Ｃ1、Ｃ2、Ｃ3、…、が、正常であれば破線で示されるように立ち上がるべきであるのに、実線で示されるように一斉に立ち上がってしまう状態をいい、また、図９に示される第２の誤動作モードとは、２行目以降の転送単位回路から出力される信号Ｃ2、Ｃ3、…、が、本来であれば破線で示されるように立ち下がる、または、Ｈレベルとして出力されるべきであるのに、実線で示されるように、本来よりも早く立ち下がる、または、常にＬレベルとなる、といった状態をいう。
【００３７】
まず、図７に示される第１の誤動作モードの発生原因について説明する。ここでは、信号ＤＹがＨレベルに遷移した後において、クロック信号ＹＣＬが立ち上がってＨレベルになり、反転クロック信号ＹＣＬINVが立ち下がってＬレベルになる期間ｔ1について着目する。この期間ｔ1では、偶数行目の転送単位回路におけるクロックドインバータ５０１は反転動作を行う。このため、信号ＤＹのＨレベルは、０行目のクロックドインバータ５０１−０およびインバータＩＶ−０を介して正転されるので、信号Ｃ0はＨレベルとなる。
一方、期間ｔ1では、奇数行目の転送単位回路におけるクロックドインバータ５０１の出力は、ハイインピーダンス状態となる。このため、正常であれば、１行目のクロックドインバータ５０１−１がハイインピーダンス状態となるので、信号Ｃ1は、期間ｔ1以前の状態を維持する結果、図７において破線で示されるようにＬレベルとなるはずである。
【００３８】
しかしながら、反転クロック信号ＹＣＬINVが、クロック信号ＹＣＬに対し、本来のタイミングから遅延して供給されると、０行目のクロックドインバータ５０１−０では、図８（ａ）から判るように、ＴＦＴｎ１が、ＴＦＴｐ１（いずれも図４（ａ）参照）よりも先行してオンするので、クロックドインバータ５０１−０の出力信号Ａ0を、否定回路ＩＶ−０により反転した信号Ｃ0は、比較的早いタイミングで立ち上がりが完了してしまう。
一方、１行目のクロックドインバータ５０１−１では、図８（ｂ）から判るように、さらに遅れてＴＦＴｎ１（図４（ｂ）参照）のオンが継続してしまう。しかも、このＴＦＴｎ１のオンは、相補の相手先となるＴＦＴｐ１（図４（ｂ）参照）のオンよりも遅延して継続する。
【００３９】
このため、クロック信号同士の遅延の程度や、ＴＦＴｎ１のオン電流の程度によっては、比較的早いタイミングで立ち上がる信号Ｃ0が貫通電流となって、各行の転送単位回路を通過する事態が発生し得る。このような事態に至ると、立ち上がった信号Ｃ0を入力したクロックドインバータ５０１−１では、ＴＦＴｎ１のみのオンによって、その出力信号Ａ1が誤ってＬレベルに遷移する。このため、信号Ａ1を否定回路ＩＶ−１により反転した信号Ｃ1も誤ってＨレベルに遷移することになる。そして、この誤動作は、１行目を含む奇数行目のクロックドインバータ５０１においても同様に発生するので、結果的に、図７に示されるように、１行目以降の転送単位回路から出力される信号Ｃ1、Ｃ2、Ｃ3、…、が、複数段分一斉に立ち上がってしまうことになる。
なお、第１の誤動作モードでは、信号Ｃ1、Ｃ2、Ｃ3、…、の立ち下がりについては、正常に行われる。このため、第１の誤動作モードでは、信号Ｃ1、Ｃ2、Ｃ3、…、のパルス幅が、正常な場合と比較して幅広となる。また、この第１の誤動作モードが発生すると、複数本の走査線１１２が同時に選択されるので、意図しない画素１２０にまで、データ信号が書き込まれてしまうことになる。
【００４０】
次に、図９に示される第２の誤動作モードの発生原因について説明する。ここでは、信号ＤＹがＬレベルに遷移した後において、クロック信号ＹＣＬが立ち下がってＬレベルになり、反転クロック信号ＹＣＬINVが立ち上がってＨレベルになる期間ｔ4について着目する。この期間ｔ4では、奇数行目の転送単位回路におけるクロックドインバータ５０１は反転動作を行う。このため、信号Ｃ0のＬレベルは、１行目のクロックドインバータ５０１−１およびインバータＩＶ−１を介して正転されるので、信号Ｃ1はＬレベルに遷移する。
一方、期間ｔ4では、偶数行目の転送単位回路におけるクロックドインバータ５０１の出力は、ハイインピーダンス状態となる。このため、正常であれば、２行目のクロックドインバータ５０１−２がハイインピーダンス状態となるので、信号Ｃ2は、期間ｔ4以前の状態を維持する結果、図７において破線で示されるようにＨレベルとなるはずである。
【００４１】
しかしながら、反転クロック信号ＹＣＬINVが、クロック信号ＹＣＬに対し、本来のタイミングから遅延して供給されると、１行目のクロックドインバータ５０１−１では、図１０（ａ）から判るように、ＴＦＴｐ１が、ＴＦＴｎ１（いずれも図４（ｂ）参照）よりも先行してオンするので、クロックドインバータ５０１−１の出力信号Ａ1を、否定回路ＩＶ−１により反転した信号Ｃ1は、比較的早いタイミングで立ち下がりが完了してしまう。
一方、２行目のクロックドインバータ５０１−２では、図８（ｂ）から判るように、さらに遅れてＴＦＴｐ１（図４（ａ）参照）のオンが継続してしまう。しかも、このＴＦＴｐ１のオンは、相補の相手先となるＴＦＴｎ１（図４（ａ）参照）のオンよりも遅延して継続する。
【００４２】
このため、クロック信号同士の遅延の程度や、ＴＦＴｐ１のオン電流の程度によっては、比較的早いタイミングで立ち下がる信号Ｃ1が貫通電流となって、各行の転送単位回路を通過する事態が発生し得る。このような事態に至ると、立ち下がった信号Ｃ1を入力したクロックドインバータ５０１−２では、ＴＦＴｐ１のみのオンによって、その出力信号Ａ2が誤ってＨレベルに遷移する。このため、信号Ａ2を否定回路ＩＶ−１により反転した信号Ｃ2も誤ってＬレベルに遷移することになる。このため、３段目以降の転送単位回路は、転送の対象となるパルス信号を失うことになるので、信号Ｃ3以降は、常にＬレベルとなってしまうことになる。
なお、この第２の誤動作モードが発生すると、走査線１１２の選択が途中で終了してしまうので、ごく数行分の画素１２０によってのみ表示が行われて、他の画素については全く表示が行われないことになる。
【００４３】
これに対して本実施形態に係る電気光学装置の走査線駆動回路１３０Ａでは、図５で示される期間Ｗ1において供給される制御信号ＰＷＭ１により、１行目のＮＯＲ回路５０３ｂ−１による信号Ｃ1が、クロックドインバータ５０１−１の出力とは無関係に強制的にＬレベルにされる。同様に、期間Ｗ3において供給される制御信号ＰＷＭ３により、３行目のＮＯＲ回路５０３ｂ−３による信号Ｃ3が、クロックドインバータ５０１−３の出力とは無関係に、強制的にＬレベルにされる。以降同様にして、奇数行目のＮＯＲ回路５０３ｂによる出力信号は、制御信号ＰＷＭ１またはＰＷＭ３で示されるパルス信号により、該行目のクロックドインバータ５０１の出力とは無関係に、強制的にＬレベルにされる。これにより本実施形態では、第１の誤動作モードが未然に防止されることになる。
【００４４】
さらに、本実施形態に係る電気光学装置の走査線駆動回路１３０Ａによれば、期間Ｗ2において、２行目のＮＡＮＤ回路５０３ａ−２による信号Ｃ2は、クロックドインバータ５０１−２の出力とは無関係に、制御信号ＰＷＭ４を反転させたものとなる。また、期間Ｗ6において、４行目のＮＡＮＤ回路５０３ａ−４による信号Ｃ4（図示省略）は、クロックドインバータ５０１−４の出力とは無関係に、制御信号ＰＷＭ２を反転させたものとなる。以降同様に、偶数行目のＮＡＮＤ回路５０３ａによる出力信号は、該行目のクロックドインバータ５０１の出力とは無関係に、制御信号ＰＷＭ２またはＰＷＭ４を反転させたものとなる。これにより本実施形態では、第２の誤動作モードが未然に防止されることになる。
なお、本実施形態では、偶数行目に対応する信号Ｃ2、Ｃ4、…、には、制御信号ＰＷＭ２またはＰＷＭ４を反転させたことに伴うスパイク状のノイズＮが重畳されるが、このノイズＮは、波形選択回路１３２により除去されるので、最終的な出力となる走査信号Ｙ1、Ｙ2、Ｙ3、…、Ｙmに影響を与えることはない。
【００４５】
このように、本実施形態によれば、特に転送動作に寄与するＮＡＮＤ回路５０３ａ（またはＮＯＲ回路５０３ｂ）の出力信号が、クロックドインバータ５０２とＮＡＮＤ回路５０３ａ（またはＮＯＲ回路５０３ｂ）のループによるラッチ回路が形成される直前の論理レベルに、制御信号ＰＷＭ１〜ＰＷＭ４によって維持されるので、上述した第１の誤動作モードや、第２の誤動作モードの発生を未然に防止することが可能となる。
なお、このような第１の誤動作モードや、第２の誤動作モードは、クロック信号同士の遅延がなくても、クロックドインバータ５０１、５０２を構成するＰチャネル型ＴＦＴ・Ｎチャネル型ＴＦＴにおけるオン電流やしきい値が不均一であれば発生し得るが、本実施形態によれば、制御信号ＰＷＭ１〜ＰＷＭ４のパルス幅を適宜調整するだけによって、このような誤動作が防止される。したがって、本実施形態では、走査線駆動回路１３０Ａの動作マージンを拡大することが可能となる。
【００４６】
なお、本実施形態では、反転クロック信号ＹＣＬINVが、クロック信号ＹＣＬに対して本来のタイミングから遅延した状態を前提としていたが、これとは逆に、クロック信号ＹＣＬが、反転クロック信号ＹＣＬINVに対して遅延した状態としても良い。そこで、このような状態を前提とする構成について説明する。なお、このようなクロック信号ＹＣＬおよび反転クロック信号ＹＣＬINVについては、例えば図１１に示されるように、クロック信号ＹＣＬについては、否定回路を偶数段接続した回路に入力して遅延させる一方、反転クロック信号ＹＣＬINVについては、否定回路をそれより少ない奇数段接続した回路に入力して遅延させることによって生成される。
ここで、図１２は、クロック信号ＹＣＬが、反転クロック信号ＹＣＬINVに対して遅延した状態を前提とする場合に適用される走査線駆動回路１３０Ｂの構成を示す回路図である。
【００４７】
この図に示される走査線駆動回路１３０Ｂが図３に示される走査線駆動回路１３０Ａと相違する点は、走査線駆動回路１３０Ａにおいて偶数行目の転送単位回路にＮＡＮＤ回路５０３ａに替わって、ＮＯＲ回路５０３ｂが配置するとともに、奇数行目の転送単位回路にＮＯＲ回路５０３ｂに替わって、ＮＡＮＤ回路５０３ａが配置する点にある。すなわち、走査線駆動回路１３０Ｂは、図３に示される走査線駆動回路１３０ＡにおいてＮＯＲ回路５０３ｂとＮＡＮＤ回路５０３ａとを互いに入れ替えたものである。
【００４８】
また、制御信号ＰＷＭ１〜ＰＷＭ４は、反転クロック信号ＹＣＬINVと、これよりも遅延したクロック信号ＹＣＬとの関係において、図１３に示されるようなタイミングにてそれぞれ順番に供給されるパルス信号である。
詳細には、制御信号ＰＷＭ３で示されるパルス信号は、信号ＤＹがＨレベルになった後に、反転クロック信号ＹＣＬINVにおける最初の立ち下がり開始時点から、期間Ｗ11だけ出力され、以降、クロック信号ＹＣＬが２回立ち下がる毎に１回の割合で出力される。なお、クロック信号ＹＣＬの立ち下がりのうち、制御信号ＰＷＭ３で示されるパルス信号が出力されない期間Ｗ13に、制御信号ＰＷＭ１で示されるパルス信号が出力される。
ここで、制御信号ＰＷＭ１、ＰＷＭ３で示されるパルス信号は、反転クロック信号ＹＣＬINVがしきい値Ｖpth以下となってＴＦＴｐ１（図４（ａ）参照）がオンしてから、クロック信号ＹＣＬがしきい値Ｖpth以上となってＴＦＴｐ１（図４（ｂ）参照）がオフするまでの遷移期間を少なくとも含むように出力される。
【００４９】
一方、制御信号ＰＷＭ４は、制御信号ＰＷＭ３で示されるパルス信号が出力された後に、反転クロック信号ＹＣＬINVにおける立ち上がり開始時点から、期間Ｗ12だけ出力され、以降、反転クロック信号ＹＣＬINVが２回立ち上がる毎に１回の割合で出力される。なお、反転クロック信号ＹＣＬINVの立ち上がりのうち、制御信号ＰＷＭ４で示されるパルス信号が出力されない期間Ｗ14に、制御信号ＰＷＭ２で示されるパルス信号が出力される。
ここで、制御信号ＰＷＭ２、ＰＷＭ４で示されるパルス信号は、反転クロック信号ＹＣＬINVがしきいＶnth値以上となってＴＦＴｎ１（図４（ｂ）参照）がオンしてから、クロック信号ＹＣＬがしきい値Ｖnth以下となってＴＦＴｐ１（図４（ａ）参照）がオフするまでの遷移期間を少なくとも含むように出力される。
【００５０】
さて、図６に示される従来の走査線駆動回路１３０’において、クロック信号ＹＣＬが、反転クロック信号ＹＣＬINVに対し遅延していると、図１４に示されるような第１の誤動作モードや、図１６に示されるような第２の誤動作モードが発生する可能性がある。
なお、第１の誤動作モードの発生原因についてはすでに述べているので、図１５（ａ）および図１５（ｂ）の説明から容易に類推されるであろう。ここで、図１５（ａ）は、図１４において、信号ＤＹがＨレベルに遷移した後に、反転クロック信号ＹＣＬINVが立ち上がってＨレベルになり、クロック信号ＹＣＬが立ち下がってＬレベルになる期間ｔ12を拡大して、１行目のクロックドインバータ５０１−１の出力信号Ａ1および同行目の否定回路ＩＶ−１の出力信号Ｃ1をそれぞれ説明するための図であり、図１５（ｂ）は、期間ｔ12において、２行目のクロックドインバータ５０１−２の出力信号Ａ2および同行目の否定回路ＩＶ−２の出力信号Ｃ2をそれぞれ説明するための図である。
また、第２の誤動作モードの発生原因についてもすでに述べているので、図１７（ａ）および図１７（ｂ）の説明から容易に類推されるであろう。ここで、図１７（ａ）は、図１６において、信号ＤＹがＬレベルに遷移した後において、反転クロック信号ＹＣＬINVが立ち下がってＬレベルになり、クロック信号ＹＣＬが立ち上がってＨレベルになる期間ｔ13を拡大して、０行目のクロックドインバータ５０１−０の出力信号Ａ0および同行目の否定回路ＩＶ−０の出力信号Ｃ0を説明するための図であり、図１７（ｂ）は、期間ｔ13において、１行目のクロックドインバータ５０１−１の出力信号Ａ1および同行目の否定回路ＩＶ−１の出力信号Ｃ1をそれぞれ説明するための図である。
【００５１】
これに対して走査線駆動回路１３０Ｂでは、偶数行目のＮＯＲ回路５０３ｂによる出力信号が、制御信号ＰＷＭ２またはＰＷＭ４で示されるパルス信号により、該行目のクロックドインバータ５０１の出力とは無関係に、強制的にＬレベルにされる。これにより本実施形態では、第１の誤動作モードが未然に防止されることになる。
奇数行目のＮＡＮＤ回路５０３ａによる出力信号は、該行目のクロックドインバータ５０１の出力とは無関係に、制御信号ＰＷＭ１またはＰＷＭ３を反転させたものとなる。これにより本実施形態では、第２の誤動作モードが未然に防止されることになる。なお、走査線駆動回路１３０Ｂは、奇数数行目に対応する信号Ｃ1、Ｃ3、…、には、制御信号ＰＷＭ１またはＰＷＭ３を反転させたことに伴うスパイク状のノイズＮが重畳されるが、このノイズＮは、波形選択回路１３２により除去されるので、最終的な出力となる走査信号Ｙ1、Ｙ2、Ｙ3、…、Ｙmに影響を与えることはない。
したがって、このような走査線駆動回路１３０Ｂにおいても、走査線駆動回路１３０Ａと同様な効果を奏することが可能となる。
【００５２】
なお、上述した走査線駆動回路１３０Ａ、１３０Ｂにおいては、波形選択回路１３２によって、転送単位回路の各々による信号Ｃ0、Ｃ1、Ｃ2、Ｃ3、…、Ｃmのうち、互いに隣接するパルス同士の論理積信号を求めて、これを走査信号Ｙ1、Ｙ2、Ｙ3、…、Ｙmとして供給する構成としたが、互いに重複するパルスが存在しないように演算処理した上で、さらに波形整形を施す構成を付加しても良い。
また、上述した転送単位回路Ｕa0〜Ｕamおよび波形選択単位回路Ｕb1〜Ｕbmについては、常に電源に接続される構成として説明したが、消費電力を抑える観点から言えば、転送動作に必要なものだけ（または、これらに前後する数行を含めたものだけ）を電源に接続する構成としても良い。
【００５３】
さらに、データ線駆動回路１４０から出力されるサンプリング制御信号Ｘ1、Ｘ2、…、Ｘnは、走査線駆動回路１３０Ａ、１３０Ｂから出力される走査信号Ｙ1、Ｙ2、Ｙ3、…、Ｙmとは、周期等の点において相違するものの、順番かつ排他的に出力すべき点では共通である。このため、データ線駆動回路１４０についても、例えば図１８に示されるように、走査線駆動回路１３０Ａ、１３０Ｂに近似する構成としても良い。
なお、図１８において、Ｘシフトレジスタ１４１は、シフトレジスタ１３１Ａ（１３１Ｂ）と同様に転送単位回路Ｕa0〜Ｕanからなり、また、波形選択単位回路１４２は、データ線１１４の各々に対応する波形選択単位回路Ｕb1〜Ｕbnからなる。また、信号ＤＸは、水平走査期間の最初を規定するパルス的な信号であり、クロック信号ＸＣＬ（および反転クロック信号ＸＣＬINV）は、ドットクロックに同期するものである。
【００５４】
くわえて、上述した電気光学装置は、液晶表示装置の透過型を例にとって説明したが、透過型のほか、反射型、半透過半反射型のいずれにも適用可能である。また、アクティブ・マトリクス方式のみならす、パッシブ・マトリクス方式にても適用可能である。
さらには、電気光学装置としては、有機ＥＬ装置や、蛍光表示管、プラズマ・ディスプレイ・パネル、ディジタルミラーデバイスなど種々のものに適用可能である。
【００５５】
＜電子機器＞
次に、上述した実施形態に係る電気光学装置を用いた電子機器のいくつかについて説明する。
【００５６】
＜その１：プロジェクタ＞
まず、上述した電子光学装置１００をライトバルブとして用いたプロジェクタについて説明する。図１９は、このプロジェクタの構成を示す平面図である。
この図に示されるように、プロジェクタ２１００内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。
【００５７】
ここで、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂは、上述した実施形態に係る電気光学装置１００、すなわち、透過型の液晶表示装置と基本的には同様である。すなわち、ライトバルブ１００Ｒ、１００Ｇ、１００Ｂは、それぞれＲＧＢの各原色画像を生成する光変調器として機能するものである。
また、Ｂの光は、他のＲやＧの光と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。
【００５８】
さて、ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、ＲおよびＢの光は９０度に屈折する一方、Ｇの光は直進する。これにより、各原色画像の合成したカラー画像が、投射レンズ２１１４を介して、スクリーン２１２０に投射されることになる。
なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２１０８によって、ＲＧＢの各原色に対応する光が入射するので、カラーフィルタを設ける必要がない。
【００５９】
＜その２：パーソナルコンピュータ＞
次に、上述した電気光学装置１００を、マルチメディア対応のパーソナルコンピュータの表示部に適用した例について説明する。図２０は、このパーソナルコンピュータの構成を示す斜視図である。
この図に示されるように、コンピュータ２２００の本体２２１０には、表示部として用いられる電気光学装置１００や、光学ディスクの読取・書込ドライブ２２１２、磁気ディスクの読取・書込ドライブ２２１４、ステレオ用スピーカ２２１６などが備えられる。また、キーボード２２２２およびポインティングデバイス（マウス）２２２４は、本体２２１０とは入力信号・制御信号等の授受を、赤外線等を介してワイヤレスで行う構成となっている。
この電気光学装置１００は、直視型として用いられるので、ＲＧＢの３画素で１ドットが構成されるとともに、各画素に応じてカラーフィルタが設けられる。また、電気光学装置１００として、液晶表示装置を用いる場合には、暗所での視認性を確保するため、透過型であればバックライトユニットが、反射型であればフロントライト（いずれも図示省略）が、それぞれ設けられる。
【００６０】
＜その３：携帯電話＞
さらに、上述した液晶パネル１００を、携帯電話の表示部に適用した例について説明する。図１３は、この携帯電話の構成を示す斜視図である。図において、携帯電話２３００は、複数の操作ボタン２３０２のほか、受話口２３０４、送話口２３０６とともに、上述した電気光学装置１００を備えるものである。なお、電気光学装置１００として、液晶表示装置を用いる場合には、暗所での視認性を確保するため、透過型または半透過半反射型であれば、バックライトユニットが、反射型であればフロントライト（いずれも図示省略）が、それぞれ設けられる。
【００６１】
＜電子機器のまとめ＞
なお、電子機器としては、図１９、図２０および図２１を参照して説明した他にも、液晶テレビや、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラ、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、実施形態や応用・変形例に係る液晶表示装置が適用可能なのは言うまでもない。
【００６２】
【発明の効果】
以上説明したように、本件の発明によれば、クロック信号の供給タイミングのズレに起因する誤動作の発生を未然に防止することが可能になる。
【図面の簡単な説明】
【図１】 本発明の実施形態に係るシフトレジスタが適用される電気光学装置の全体構成を示すブロック図である。
【図２】 同電気光学装置への反転クロック信号をクロック信号に対して遅延させるための回路を示す図である。
【図３】 同電気光学装置における走査線駆動回路の構成を示す回路図である。
【図４】 （ａ）および（ｂ）は、それぞれ同走査線駆動回路におけるクロックドインバータの構成を示す回路図である。
【図５】 同走査線駆動回路の動作を示すタイミングチャートである。
【図６】 従来の走査線駆動回路の構成を示す回路図である。
【図７】 従来の走査線駆動回路における第１の誤動作モードを説明するためのタイミングチャートである。
【図８】 （ａ）および（ｂ）は、それぞれ第１の誤動作モードを説明するための図である。
【図９】 従来の走査線駆動回路における第２の誤動作モードを説明するためのタイミングチャートである。
【図１０】 （ａ）および（ｂ）は、それぞれ第２の誤動作モードを説明するための図である。
【図１１】 同電気光学装置へのクロック信号を反転クロック信号に対して遅延させるための回路を示す図である。
【図１２】 本発明の変形例に係るシフトレジスタを適用した走査線駆動回路の構成を示す回路図である。
【図１３】 同走査線駆動回路の動作を示すタイミングチャートである。
【図１４】 クロック信号が反転クロック信号に対して遅延している場合に、従来の走査線駆動回路における第１の誤動作モードを説明するためのタイミングチャートである。
【図１５】 （ａ）および（ｂ）は、それぞれ同場合における第１の誤動作モードを説明するための図である。
【図１６】 クロック信号が反転クロック信号に対して遅延している場合に、従来の走査線駆動回路における第２の誤動作モードを説明するためのタイミングチャートである。
【図１７】 （ａ）および（ｂ）は、それぞれ同場合における第２の誤動作モードを説明するための図である。
【図１８】 実施形態に係るシフトレジスタを適用したデータ線駆動回路の構成を示す回路図である。
【図１９】 実施形態に係るシフトレジスタが適用された電気光学装置を備える電子機器の一例たるプロジェクタの構成を示す図である。
【図２０】 実施形態に係る電気光学装置を備える電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図２１】 実施形態に係る電気光学装置を備える電子機器の一例たる携帯電話の構成を示す斜視図である。
【符号の説明】
１１２…走査線
１１４…データ線
１１６…ＴＦＴ
１１８…画素電極
１３０Ａ、１３０Ｂ…走査線駆動回路
１３１Ａ、１３１Ｂ…シフトレジスタ
Ｕb1〜Ｕbn…波形選択単位回路
１３２…波形選択回路
Ｕa0〜Ｕam…転送単位回路
５０１、５０２…クロックドインバータ
５０３ａ…ＮＡＮＤ回路
５０３ｂ…ＮＯＲ回路
Claims (6)
- 第１または第２のクロック信号における一方の電圧がしきい値以上であればオンするスイッチング素子と、前記第１または第２のクロック信号における他方の電圧がしきい値以下であればオンするスイッチング素子との相補的な組み合わせを含むクロックドインバータと、
前記クロックドインバータの出力と所定の制御信号との論理演算を行う論理手段と、を含む転送単位回路を縦続接続してなるシフトレジスタであって、
前記クロックドインバータと前記論理手段は、前記第１および第２のクロック信号の論理レベルが相反する定常状態のうち、いずれか一方の状態にて、ラッチ回路を形成し、
前記ラッチ回路は、
前記一方の状態となる前の遷移期間であって、前記第１または第２のクロック信号における一方の電圧がしきい値以上となってから他方の電圧がしきい値以下となるまでの遷移期間を、もしくは、前記第１または第２のクロック信号における他方の電圧がしきい値以下となってから一方の電圧がしきい値以上となるまでの遷移期間を少なくとも含む期間にわたって、出力を該遷移期間前における論理レベルに固定する
ことを特徴とするシフトレジスタ。 - 前記第１または第２のクロック信号における一方の立ち上がりを示す信号、もしくは、前記第１または第２のクロック信号における他方の立ち下がりを示す信号によって、前記ラッチ回路の出力を制御する
ことを特徴とする請求項１に記載のシフトレジスタ。 - 異なる２方向に向かってマトリクス状に配列された画素を駆動するための回路であって、
前記２方向のうち、一の方向に沿って出力信号を出力する請求項１に記載のシフトレジスタと、
該シフトレジスタのうち、ある段のラッチ回路による出力信号の論理レベルと、次段のラッチ回路による出力信号の論理レベルとが互いに重複する期間に対応した信号を求めて、前記画素を駆動するためのパルス信号として出力する波形選択回路と
を備えることを特徴とする電気光学装置の駆動回路。 - 異なる２方向に向かってマトリクス状に配列された画素と、 前記２方向のうち、一の方向に沿って出力信号を出力する請求項１に記載のシフトレジスタと、
該シフトレジスタのうち、ある段のラッチ回路による出力信号の論理レベルと、次段のラッチ回路による出力信号の論理レベルとが互いに重複する期間に対応した信号を求めて、前記画素を駆動するためのパルス信号として出力する波形選択回路と
を備えることを特徴とする電気光学装置。 - 請求項４に記載の電気光学装置を表示部に備えることを特徴とする電子機器。
- 第１または第２のクロック信号における一方の電圧がしきい値以上であればオンするスイッチング素子と、前記第１または第２のクロック信号における他方の電圧がしきい値以下であればオンするスイッチング素子との相補的な組み合わせを含むクロックドインバータと、前記クロックドインバータの出力と所定の制御信号との論理演算を行う論理手段と、によりラッチ回路を形成し、前記ラッチ回路によってパルス信号を転送するパルス信号転送方法であって、
前記第１および第２のクロック信号の論理レベルが相反する定常状態のうち、いずれか一方の状態となる前の遷移期間であって、前記第１または第２のクロック信号における一方の電圧がしきい値以上となってから他方の電圧がしきい値以下となるまでの遷移期間を、もしくは、前記第１または第２のクロック信号における他方の電圧がしきい値以下となってから一方の電圧がしきい値以上となるまでの遷移期間を少なくとも含む期間にわたって、前記ラッチ回路の出力を、該遷移期間前における論理レベルに固定させる過程
を有することを特徴とするパルス信号の転送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001023344A JP3780852B2 (ja) | 2001-01-31 | 2001-01-31 | シフトレジスタ、電気光学装置、駆動回路、パルス信号の転送方法および電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001023344A JP3780852B2 (ja) | 2001-01-31 | 2001-01-31 | シフトレジスタ、電気光学装置、駆動回路、パルス信号の転送方法および電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002229500A JP2002229500A (ja) | 2002-08-14 |
| JP3780852B2 true JP3780852B2 (ja) | 2006-05-31 |
Family
ID=18888642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001023344A Expired - Lifetime JP3780852B2 (ja) | 2001-01-31 | 2001-01-31 | シフトレジスタ、電気光学装置、駆動回路、パルス信号の転送方法および電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3780852B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019037496A1 (zh) * | 2017-08-21 | 2019-02-28 | 京东方科技集团股份有限公司 | 移位寄存器、其驱动方法、栅极驱动电路及显示装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4474821B2 (ja) * | 2002-04-16 | 2010-06-09 | セイコーエプソン株式会社 | シフトレジスタ、データ線駆動回路および走査線駆動回路 |
| JP4082384B2 (ja) | 2004-05-24 | 2008-04-30 | セイコーエプソン株式会社 | シフトレジスタ、データ線駆動回路、走査線駆動回路、電気光学装置、および電子機器 |
| KR100969773B1 (ko) | 2008-07-04 | 2010-07-13 | 삼성모바일디스플레이주식회사 | 주사구동부 및 그를 이용한 유기전계발광표시장치 |
| CN113838398B (zh) * | 2020-06-24 | 2023-07-18 | 京东方科技集团股份有限公司 | 显示面板、显示装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06202588A (ja) * | 1992-12-29 | 1994-07-22 | Canon Inc | シフトレジスタ及びこれを用いた液晶表示装置 |
| JPH0863127A (ja) * | 1994-08-23 | 1996-03-08 | Asahi Glass Co Ltd | 画像表示装置 |
| JP3536657B2 (ja) * | 1998-03-30 | 2004-06-14 | セイコーエプソン株式会社 | 電気光学装置の駆動回路、電気光学装置、及び電子機器 |
| JP3635972B2 (ja) * | 1999-02-23 | 2005-04-06 | セイコーエプソン株式会社 | 電気光学装置の駆動回路、電気光学装置および電子機器 |
| JP3346327B2 (ja) * | 1999-03-24 | 2002-11-18 | 日本電気株式会社 | 走査回路 |
-
2001
- 2001-01-31 JP JP2001023344A patent/JP3780852B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019037496A1 (zh) * | 2017-08-21 | 2019-02-28 | 京东方科技集团股份有限公司 | 移位寄存器、其驱动方法、栅极驱动电路及显示装置 |
| US11227562B2 (en) | 2017-08-21 | 2022-01-18 | Boe Technology Group Co., Ltd. | Shift register, driving method thereof, gate driver circuit and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002229500A (ja) | 2002-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3832125B2 (ja) | 電気光学装置及び電子機器 | |
| US7295647B2 (en) | Driver for bidirectional shift register | |
| JP4474821B2 (ja) | シフトレジスタ、データ線駆動回路および走査線駆動回路 | |
| US7495650B2 (en) | Electro-optical device and electronic apparatus | |
| US8558778B2 (en) | Shift register, scanning-line drive circuit, data-line drive circuit, electro-optical device, and electronic apparatus | |
| JP2008140489A (ja) | シフトレジスタ、走査線駆動回路、データ線駆動回路、電気光学装置及び電子機器 | |
| EP1580723A2 (en) | Electro-optical display device and electronic apparatus comprising such a device | |
| JP2000081858A (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 | |
| JP4232819B2 (ja) | 電気光学装置、駆動方法および電子機器 | |
| JP3758503B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
| JP2008287134A (ja) | パルス出力回路、シフトレジスタ、走査線駆動回路、データ線駆動回路、電気光学装置及び電子機器 | |
| JP3780852B2 (ja) | シフトレジスタ、電気光学装置、駆動回路、パルス信号の転送方法および電子機器 | |
| JPH11218738A (ja) | 電気光学装置の駆動回路、電気光学装置及び電子機器 | |
| JP3855575B2 (ja) | 電気光学装置の駆動回路、電気光学装置および電子機器 | |
| JP4016605B2 (ja) | シフトレジスタ、電気光学装置、駆動回路および電子機器 | |
| JP3893819B2 (ja) | 電気光学装置の駆動回路、データ線駆動回路、走査線駆動回路、電気光学装置、および電子機器 | |
| JP2012168226A (ja) | 電気光学装置の駆動回路、電気光学装置及び電子機器 | |
| JP4258501B2 (ja) | 電気光学装置及び電子機器並びに電気光学装置の駆動方法 | |
| JP2005166139A (ja) | シフトレジスタ及びその駆動方法、駆動回路、電気光学装置並びに電子機器 | |
| JP3826902B2 (ja) | 電気光学装置及び電子機器 | |
| JP3747799B2 (ja) | 出力制限回路、出力制限方法、電気光学装置、駆動回路、および電子機器 | |
| TWI304566B (en) | Driving circuit, driving method of electro-optical device, electro-optical device, and electronic apparatus | |
| JP2000310964A (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 | |
| JP4353203B2 (ja) | 電気光学装置及び電子機器並びに電気光学装置の駆動方法 | |
| JP4367342B2 (ja) | クロックドインバータ回路、シフトレジスタ、走査線駆動回路、データ線駆動回路、電気光学装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051115 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060112 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060227 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090317 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120317 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120317 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130317 Year of fee payment: 7 |