JP3826902B2 - 電気光学装置及び電子機器 - Google Patents
電気光学装置及び電子機器 Download PDFInfo
- Publication number
- JP3826902B2 JP3826902B2 JP2003199989A JP2003199989A JP3826902B2 JP 3826902 B2 JP3826902 B2 JP 3826902B2 JP 2003199989 A JP2003199989 A JP 2003199989A JP 2003199989 A JP2003199989 A JP 2003199989A JP 3826902 B2 JP3826902 B2 JP 3826902B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- sampling circuit
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（以下、適宜ＴＦＴと称す ）駆動等によるアクティブマトリクス駆動方式の電気光学装置の駆動回路、該駆動回路を備えた電気光学装置、該駆動回路が基板上に設けられた電気光学装置、又は当該電気光学装置を用いた電子機器の技術分野に属し、特に、サンプリング回路を備えた駆動回路、電気光学装置、及び電子機器の技術分野に属する。
【０００２】
【従来の技術】
従来、ＴＦＴ駆動によるアクティブマトリクス駆動方式の液晶装置においては、縦横に夫々配列された多数の走査線及びデータ線と、走査線及びデータ線の各交点に対応する多数の画素電極がＴＦＴアレイ基板上に設けられている。そして、これらに加えて、走査線駆動回路、データ線駆動回路、サンプリング回路などのＴＦＴを構成要素とする各種の周辺回路が、このようなＴＦＴアレイ基板上に設けられる場合がある。
【０００３】
前記走査線駆動回路及びデータ線駆動回路には、夫々シフトレジスタが備えられており、画像信号または走査信号を前記データ線または走査線毎に書き込ませるための駆動信号が、前記走査線駆動回路及びデータ線駆動回路の各出力段から順次出力されるように構成されている。
【０００４】
図２２に従来のデータ線駆動回路の一例を示す。図２２に示す回路では、クロックドインバータ回路及びインバータによりシフトレジスタ４０１’が構成されており、シフトレジスタ４０１’の各出力段からは出力信号Ｑ１〜Ｑｎが図２３に示すように順次転送されて出力される。従って、この出力信号Ｑ１〜Ｑｎを用いてサンプリング回路３０１のスイッチング素子ＳＨ１〜ＳＨｎの導通タイミングを制御することにより、画像信号線３０４に供給される画像信号ＶＩＤの各データ線に対する書き込みタイミングを、走査信号の走査線に対する書き込みタイミングと同期させることができる。
【０００５】
しかし、これらの出力信号Ｑ１〜Ｑｎのパルス幅は図２３に示すようにスタート信号ＳＰＸのパルス幅と等しく、出力信号Ｑ１〜Ｑｎの転送はクロック信号ＣＬＸ及び該クロック信号の反転クロック信号ＣＬＸINVの半周期ずつずれて行われるので、隣接する出力段からの出力信号（Ｑ１とＱ２、Ｑ２とＱ３等）は図２３に示すようにクロック信号ＣＬＸの半周期に相当する期間において重複することになる。従って、出力信号Ｑ１〜Ｑｎをそのままサンプリング回路３０１のスイッチング素子ＳＨ１〜ＳＨｎに供給すると、前記重複する期間において、隣接するスイッチング素子ＳＨ１〜ＳＨｎが同時に導通し、データ線において画像信号のゴーストが発生してしまう。
【０００６】
そこで、従来は図２２に示すような選択回路４０３’を設けている。選択回路４０３’は、２入力ＮＡＮＤ回路５００から構成されており、２入力ＮＡＮＤ回路５００の入力端子には、シフトレジスタ４０１’の隣接する出力段の出力信号が入力される。このように構成した結果、図２３のタイミングチャートに示すように、出力信号Ｑ１〜Ｑｎは、シフトレジスタ４０１’の隣接する出力段の出力信号（Ｑ１とＱ２，Ｑ２とＱ３，〜Ｑｎ−１とＱｎ）が共にハイレベルになる期間だけ選択され、サンプリング回路駆動信号Ｓ１〜Ｓｎとしてサンプリング回路３０１の各スイッチング素子ＳＨ１〜ＳＨｎに供給されるので、上述したようなゴーストを発生させることなく、良好な画像を表示させることができる。
【０００７】
【発明が解決しようとする課題】
しかしながら、このような従来の構成では、シフトレジスタ４０１’の出力信号Ｑ１〜Ｑｎに遅延が生じると、バッファー回路４０２’の出力信号であるサンプリング回路駆動信号Ｓ１〜Ｓｎが図２３に点線で示すように遅延し、例えば１段目のサンプリング回路駆動信号Ｓ１と２段目のサンプリング回路駆動信号Ｓ２は図２３にＴ１で示す期間に重複することになる。
【０００８】
このような重複が生じると、例えば図２４に示すように５番目のデータ線に書き込まれるべき画像信号が６番目のデータ線にも書き込まれ、以下一つずつ隣のデータ線に画像信号が書き込まれるため、図２４に斜線で示すようにゴースト画像が生じるという間題があった。
【０００９】
特に、シリアル信号として出力される画像信号をパラレルな画像信号に相展開する場合には、複数本前の画像信号が書き込まれるため、ゴースト画像は、より広い領域に、より顕著に発生することになる。例えば、ＸＧＡやＥＷＳといった表示モードにおいては、ドット周波数が高速になるため、画像信号の相展開を行わないと、図２５に示すように、サンプリング回路駆動信号Ｓ１、Ｓ２、Ｓ３、…のハイレベルの期間を十分に確保することができず、各データ線に十分な画像信号の書き込みを行うことができなくなってしまう。そこで、従来は、図２６に示すように、例えば６相に相展開されたパラレルな画像信号ＶＩＤ１〜ＶｌＤ６の夫々をサンプリング回路３０１に接続すると共に、１個のバッファー回路４０２’と複数個の隣接するサンプリング回路３０１のスイッチング素子とを接続し、一度に複数個のスイッチング素子を導通させるように構成した。このように構成すれば、図２７に示すように、サンプリング回路駆動信号Ｓ１〜Ｓｍのハイレベルの期間を十分に確保することができ、良好な表示を行うことができた。
【００１０】
しかしながら、このような構成においても、ＮＡＮＤ回路５００やバッファー回路４０２’のトランジスタ特性が劣化している場合、あるいはシフトレジスタ４０１’の出力信号に遅延が生じている場合には、図２７に示すように、サンプリング回路駆動信号Ｓ１〜Ｓｍの遅延が生じ、図２７にＴ２で示す期間において、スイッチング素子ＳＨ１〜ＳＨｍの導通期間に重複が生じる。図２７に示す期間Ｔ２においては、１番目〜６番目のデータ線に対して画像信号を書き込むために、サンプリング回路３０１のスイッチング素子ＳＨ１〜ＳＨ６を導通状態とするサンプリング回路駆動信号Ｓ１〜Ｓ６がハイレベルな信号となっており、同時に、７番目〜１２番目のデータ線に画像信号を書き込むためにスイッチング素子ＳＨ７〜ＳＨ１２を導通状態とするサンプリング回路駆動信号Ｓ７〜Ｓ１２がハイレベルな信号となっている。従って、例えば５番目のデータ線に対する画像信号はＶｌＤ５であり、このＶｌＤ５はスイッチング素子ＳＨ５だけでなく、６本後のデータ線に対するスイッチング素子ＳＨ１１にも供給される。また、６番目のデータ線に対する画像信号ＶＩＤ６はスイッチング素子ＳＨ６だけでなく、６本後のデータ線に対するスイッチング素子Ｓ１２にも供給される。その結果、図２８に示すように、１１番目から１６番目のデータ線には、５番目〜１０番目のデータ線に対する画像信号が書き込まれ、斜線で示すようなゴースト画像が生じてしまう。
【００１１】
このようなゴースト画像の発生は、一度に駆動するサンプリング回路のスイッチング素子の個数が多ければ多い程顕著であり、例えば図２９に示すように、画像信号を１２相展開すると共に、１２個のスイッチング素子を同時に駆動するような構成の場合には、図３０に示すように、１番目〜１２番目のデータ線に書き込まれる画像信号が、１２本後の１３番目〜２４番目のデータ線に書き込まれることになり、斜線で示すようなゴースト画像が発生してしまう。
【００１２】
ゴースト画像が生じると、画像のコントラストが低下し、鮮明な画像を表示することができなくなる。特に、動画を表示する場合には、本来の画像に追従してゴースト画像が動いて表示されるため、極めて見づらい画像となってしまう。また、階調表示を行う場合には、単に画素に対する画像信号の書き込みのオンオフだけでなく、書き込む電圧値を階調レベルに応じた値にする必要があるが、ゴースト画像の影響により適切な電圧値を得ることができず、正確な階調表示を行うことができなくなってしまう。また、画素の微細化等により表示画像の高解像度化を図った場合でも、以上のようなゴースト画像が生じてしまうと、実質的に画像の精細度が失われ、表示品位を劣化させることになる。
【００１３】
ゴースト画像を除去するためには、シフトレジスタ４０１の出力信号Ｑｌ〜Ｑｎをクロック信号のＣＬＸの１周期ずつシフトさせ、出力信号Ｑ１〜Ｑｎの重複期間を無くすことができれば良い。しかし、出力信号Ｑ１〜Ｑｎをクロック信号ＣＬＸの１周期ずつシフトさせるには、極めて複雑な構成のシフトレジスタを用いる必要があり、高コスト化、シフトレジスタの占有面積の増大に基づく液晶装置の大型化等の間題を招くことになる。
【００１４】
本発明は上述した問題点に鑑みなされたものであり、画像信号をデータ線の線順次に書き込む場合でも、簡易な構成で確実にゴースト等の表示品位の劣化を防ぐことのできる電気光学装置の駆動回路、電気光学装置、及び電子機器を提供することを課題としている。
【００１５】
【課題を解決するための手段】
本発明の電気光学装置は、画像信号が供給される複数のデータ線と、複数の出力段を有するシフトレジスタと、前記シフトレジスタの出力段からの出力信号に基づいて、サンプリング回路駆動信号を出力するバッファー回路と、前記サンプリング回路駆動信号に基づいて前記画像信号をサンプリングして前記データ線に供給するサンプリング回路と、を具備し、前記サンプリング回路は相補型のトランスミッションゲートで構成され、前記シフトレジスタの各出力段からの出力信号は、二系統に分岐された後、前記バッファー回路に供給され、前記バッファー回路は、前記二系統に分岐された出力信号のうち一方の出力信号が入力され、当該一方の出力信号を反転して出力する第１インバータと、前記第１インバータから出力された前記一方の出力信号と前記二系統に分岐された出力信号のうち他方の出力信号とが入力され、当該他方の出力信号に対する当該一方の出力信号の遅延を解消する双安定回路と、前記双安定回路に接続され、前記双安定回路から出力された前記一方の出力信号が入力される第２インバータと、前記双安定回路に接続され、前記双安定回路から出力された前記他方の出力信号が入力される第３インバータと、を有し、前記第２インバータから出力された前記一方の出力信号が前記サンプリング回路駆動信号として前記サンプリング回路の相補型のトランスミッションゲートを構成する一方の導電型のトランジスタのゲートに供給され、前記第３インバータから出力された前記他方の出力信号が前記サンプリング回路駆動信号として、前記サンプリング回路の相補型のトランスミッションゲートを構成する他方の導電型のトランジスタのゲートに供給されることを特徴とする。
【００１６】
この駆動回路によれば、反転信号を生成する際に生じた遅延を双安定回路によって解消できるため、トランジスタ特性が多少劣化している場合でも、確実な動作を保証することができ、正確なタイミングでデータ線の駆動制御を行うことが可能である。
【００１７】
従って、シフトレジスタの各出力段のスイッチング特性が劣化していても、隣接するサンプリング回路間における駆動信号の重なりを防止して、ゴースト現象等の表示品位の劣化を防ぐことができる。
【００１８】
また、前記トランスミッションゲートは、相補型ＴＦＴ構造であることが好ましい。
【００３２】
本発明のこのような作用及び他の利得は次に説明する参考形態及び実施の形態から明らかにする。
【００３３】
【参考形態】
以下、本発明の参考形態を図面に基づいて説明する。
【００３４】
（電気光学装置の構成）
電気光学装置の一例としての液晶装置について説明する。
【００３５】
先ず、液晶装置の全体構成について、図１から図３を参照して説明する。図１は、液晶装置の参考の形態におけるＴＦＴアレイ基板上に設けられた各種配線、周辺回路等の構成を示すブロック図である。
【００３６】
図１において、液晶装置１０は、例えば石英基板、ハードガラス、シリコン基板等からなるＴＦＴアレイ基板上に、マトリクス状に設けられた複数の画素電極１１と、Ｘ方向に複数配列されており夫々がＹ方向に沿って伸びるデータ線３５と、Ｙ方向に複数配列されており夫々がＸ方向に沿って伸びる走査線３１と、各データ線３５と画素電極１１との間に夫々介在すると共に該間における導通状態及び非導通状態を、走査線３１を介して夫々供給される走査信号に応じて夫々制御する画素駆動手段の一例としての複数のＴＦＴ３０とが形成されている。また、図示を省略しているが、ＴＦＴアレイ基板上には、蓄積容量のための配線である容量線が、走査線３１に沿ってほぼ平行に、あるいは前段の走査線下を利用して形成されている。
【００３７】
また、ＴＦＴアレイ基板上には、画像信号をサンプリングして複数のデータ線３５に夫々供給するサンプリング回路３０１と、データ線駆動回路１０１と、走査線駆動回路１０４とが形成されている。
【００３８】
データ線駆動回路１０１は、シフトレジスタ回路４０１を備えて構成されており、外部制御回路（図示せず）から供給される基準クロック信号ＣＬＸ及びその反転クロック信号ＣＬＸINV 、スタート信号ＳＰＸ等に基づいて、サンプリング駆動信号Ｓ１〜Ｓｎが順次サンプリング駆動信号線３０６に供給される。
【００３９】
走査線駆動回路１０４は、データ線駆動回路１０１とほぼ同様に構成されており、走査線駆動回路１０４中にシフトレジスタ回路を備え、スタート信号ＳＰＹ、基準クロック信号ＣＬＹ及びその反転クロック信号ＣＬＹINV等に基づいて、所定タイミングで走査線３１に走査信号Ｙ１〜Ｙｐをパルス的に線順次で印加する。
【００４０】
サンプリング回路３０１は、ＴＦＴから構成されるスイッチング素子ＳＨ１〜ＳＨｎを各データ線３５毎に備えている。スイッチング素子ＳＨ１〜ＳＨｎのソース電極には、画像信号線３０４が電気的に接続されており、スイッチング素子ＳＨ１〜ＳＨｎのゲート電極には、サンプリング回路駆動信号線３０６が電気的に接続されている。従って、データ線駆動回路１０１からサンプリング回路駆動信号線３０６を介してサンプリング回路駆動信号Ｓ１〜Ｓｎが入力されると、外部制御回路（図示せず）から画像信号線３０４を介して供給される画像信号Ｄ１〜Ｄｎがサンプリングされ、データ線３５に順次供給される。尚、画像信号のドット周波数が速い場合には、周波数を低減するために画像信号ＶＩＤを相展開しても良い。画像信号の相展開数には制約がないが、ビデオ表示させる場合には、ＲＧＢ各々に信号線が必要なことから３の倍数で構成すると外部制御回路が比較的容易に構成できる。また、少なくとも画像信号の相展開数分だけ画像信号線３０４が必要なことは言うまでもない。
【００４１】
（駆動回路の第１の参考の形態）
次に、本参考形態の液晶装置１０における駆動回路の第１の参考の形態について図１から図３を参照して説明する。なお、以下の説明ではデータ線駆動回路を例に挙げて説明するが、走査線駆動回路についてもデータ線駆動回路と同様な構成が適用可能である。
【００４２】
図１に示すように、データ線駆動回路１０１は、シフトレジスタ４０１とバッファー回路４０２と、ゴーストを除去する選択回路４０３とを含んで構成される。
【００４３】
本実施の形態では、シフトレジスタ４０１は、図１に示すＡからＢへ方向の転送方向で、シフトレジスタ４０１の各段から出力信号Ｑ１〜Ｑｎを順次出力する機能を有している。これらの出力信号Ｑ１〜Ｑｎは、選択回路４０３あるいはバッファー回路４０２を介してサンプリング回路駆動信号Ｓ１〜Ｓｎとしてサンプリング回路３０１に供給される。
【００４４】
次に、シフトレジスタ４０１の構成例について図２及び図３に基づいて説明する。
【００４５】
図２に示すように、シフトレジスタ４０１の各段は、２個のクロックドインバータ１３０，１３２と１個のインバータ１３１により構成されている。このように構成されるシフトレジスタ４０１において、図３に示すようにスタート信号ＳＰＸが供給されると、当該スタート信号ＳＰＸは、タイミングｔ０で示すクロック信号ＣＬＸの立ち上がりで１段目のクロックドインバータ１３０によって取り込まれ、次に、タイミングｔ１のクロック信号ＣＬＸの立ち下がり、即ち反転信号ＣＬＸINVの立ち上がりからインバータ１３１及びクロックドインバータ１３２により帰還が行われて、図３に示すようにクロック信号ＣＬＸの１周期分と同じ幅のパルス信号である１段目の出力信号Ｑ１が得られる。
【００４６】
次に、２段目においては、クロック信号ＣＬＸの反転信号ＣＬＸINVの立ち上がりにより前記出力信号Ｑ１が取り込まれ、クロック信号ＣＬＸの立ち上がりで帰還が行われるので、前記出力信号Ｑ１よりもクロック信号ＣＬＸの半周期遅れた出力信号Ｑ２が得られる。
【００４７】
以下、各段において次々にクロック信号ＣＬＸの半周期ずれたタイミングでの信号の取り込みと帰還が行われ、順次クロック信号ＣＬＸの半周期ずつずれた出力信号Ｑ１〜Ｑｎが得られることになる。
【００４８】
以上のように、本参考形態のシフトレジスタ４０１によれば、シフトレジスタ４０１の各出力段の出力信号Ｑ１〜Ｑｎが、クロック信号ＣＬＸの半周期ずつずれて次段へと転送されるので、これらの出力信号Ｑ１〜Ｑｎを用いてサンプリング回路３０１の各スイッチング素子ＳＨ１〜ＳＨｎを駆動すれば、データ線３５に線順次に画像信号を書き込むことができる。
【００４９】
そして、本参考形態においては、さらに図１に示すような選択回路４０３を備えており、より具体的には、３入力ＮＡＮＤ回路４０４からなる選択回路が備えられている。当該３入力ＮＡＮＤ回路４０４の夫々には、シフトレジスタ回路４０１の一の出力段の出力信号とイネーブル信号ＥＮＢを入力すると共に、当該一の出力段に隣接する出力段の出力信号をも入力するように構成されている。そして、本参考形態においては、シフトレジスタ回路４０１の各出力段の出力信号の有効期間を、互いに隣接する出力段の出力信号が共にハイレベルとなる期間内において、イネーブル信号ＥＮＢを有効にすることにより選択するのである。このように構成することで、イネーブル信号ＥＮＢを、選択回路４０３を構成する全ての３入力ＮＡＮＤ回路４０４に共通して用いることができ、このイネーブル信号ＥＮＢを供給するためのイネーブル信号線も１本で済む。従って、基板上における配線の引き回しが容易となり、選択回路を基板上に容易に内蔵することができる。
【００５０】
また、本参考形態においては、イネーブル信号ＥＮＢのパルス幅は、図３に示すように、クロック信号ＣＬＫの半周期よりも短い幅に設定されている。このように構成することにより、選択回路４０３及びバッファー回路４０２を介して出力されるサンプリング回路駆動信号Ｓ１〜Ｓｎは、隣接段のサンプリング回路駆動信号Ｓ１〜Ｓｎに対して、常に時間ｔｍ分の余裕を持って出力されることになり、たとえシフトレジスタ４０１にて出力信号の遅延が生じた場合でも、従来のような信号遅延による重複した画像信号の書き込みを生じさせない。即ち、出力信号Ｑ１〜Ｑｎをそのまま各スイッチング素子ＳＨ１〜ＳＨｎに供給したのでは、クロック信号ＣＬＸの半周期にわたって隣接するスイッチング素子ＳＨ１〜ＳＨｎが同時に導通状態になってしまい、重複した画像信号の書き込みが生じるが、本参考形態によればこのような問題を避けることができるのである。
【００５１】
以上のように本参考形態によれば、簡易な構成のシフトレジスタを用いつつ、簡単な構成で選択回路を基板に内蔵させることができ、当該選択回路によって確実にゴースト画像を除去することができるので、低コストで高品質な画像を表示することのできる液晶装置を提供することができる。
【００５２】
（サンプリング回路の実施の形態）
次に、以上のように波形成形された駆動信号Ｓ１〜Ｓｎが供給されるサンプリング回路３０１の一実施形態について説明する。
【００５３】
図４は、サンプリング回路３０１のスイッチング素子ＳＨ１〜ＳＨｎを構成する各種のＴＦＴを示す回路図である。
【００５４】
図４（１）に示すようにサンプリング回路３０１のスイッチング素子ＳＨ１〜ＳＨｎ（図１参照）は、例えばＮチャネル型のＴＦＴ３０２ａから構成することができる。また、図４（２）に示すようにＰチャネル型のＴＦＴ３０２ｂから構成されてもよいし、図４（３）に示すようにＮチャネル型のＴＦＴ及びＰチャネル型のＴＦＴからなる相補型のＴＦＴ３０２ｃから構成されてもよい。尚、図４（１）から図４（３）において、図１に示した画像信号線３０４を介して入力される画像信号ＶＩＤは、ソース或いはドレイン電圧として各ＴＦＴ３０２ａ〜３０２ｃに入力され、同じく図１に示したデータ線駆動回路１０１からサンプリング回路駆動信号線３０６を介して入力されるサンプリング回路駆動信号３０６ａ，３０６ｂは、ゲート電圧として各ＴＦＴ３０２ａ〜３０２ｃに入力される。
【００５５】
また、サンプリング回路３０１においては、Ｎチャネル型のＴＦＴ３０２ａにサンプリング回路駆動信号線３０６を介してゲート電圧として印加されるサンプリング回路駆動信号３０６ａと、Ｐチャネル型のＴＦＴ３０２ｂにサンプリング回路駆動信号線３０６を介してゲート電圧として印加されるサンプリング回路駆動信号３０６ｂとは、相互に反転信号である。従って、サンプリング回路３０１を前記相補型のＴＦＴ３０２ｃで構成する場合には、互いに反転信号であるサンプリング回路駆動信号用のサンプリング回路駆動信号線３０６が少なくとも２本以上必要である。
【００５６】
（駆動回路の第２の参考形態）
次に、本発明の駆動回路の第２の参考形態を、図５乃至図７に基づいて説明する。尚、第１の参考形態との共通箇所には同一符号を付して説明を省略する。
【００５７】
本参考形態は、データ線駆動回路１０１のシフトレジスタとして双方向性シフトレジスタ４０５を用いたところが第１の参考形態と異なる。
【００５８】
双方向性シフトレジスタ４０５は、図５及び図６に示すように、シフトレジスタを全てクロックドインバータで構成した。
【００５９】
尚、この場合、図示を省略するが、走査線駆動回路１０４についてもデータ線駆動回路１０１と同様な双方向性シフトレジスタとバッファー回路等を備えて構成することができる。
【００６０】
図５に示すように、双方向性シフトレジスタ４０５は、第１の参考形態で説明したシフトレジスタの各段を全てクロックドインバータにより構成するともに、第１の参考形態で説明したシフトレジスタの各段に更にクロックドインバータを１つ追加し、合計で４個のクロックドインバータ１３０，１３２，１３３，１３４により各段を構成する。そして、クロック信号ＣＬＸとその反転クロック信号ＣＬＸINVを入力するクロックドインバータ１３０，１３２以外のクロックドインバータ１３３，１３４には、夫々転送方向制御信号ＤＸとその反転転送方向制御信号ＤＸINVを入力する。
【００６１】
このような構成において、転送方向制御信号ＤＸがハイレベル信号である場合には、第１の参考形態のシフトレジスタ４０１と同様に、ＡからＢへ向かう方向への転送が行われる。この時のタイミングチャートは図３に示すようになる。しかし、転送方向制御信号ＤＸの反転信号ＤＸINVがハイレベル信号である場合には、出力信号Ｑｎ〜Ｑ１は、ＢからＡへ向かう方向へ転送される。この時のタイミングチャートは図６に示すようになる。尚、夫々の転送方向における出力信号の転送の機構は第１の参考形態で説明したシフトレジスタ４０１と同様である。
【００６２】
そして、シフトレジスタとしてこのような双方向性シフトレジスタ４０５を用いた場合でも、前記選択回路４０３の構成及びイネーブル信号ＥＮＢの構成を第１の参考形態通りに適用することができる。
【００６３】
つまり、イネーブル信号ＥＮＢは選択回路４０３の各３入力ＮＡＮＤ回路４０４に共通に入力される信号であるため、図６に示すように、シフトレジスタ４０５のｎ段目の出力信号Ｑｎから、ｎ−１段目の出力信号Ｑｎ−１、 ｎ−２段目の出力信号Ｑｎ−２という順序で出力信号が転送される場合でも、隣接する出力段の出力信号が共にハイレベルになる期間において、各出力信号の有効期間を選択することができ、互いに期間ｔｍの余裕を持つサンプリング回路駆動信号Ｓｎ〜Ｓ１を出力させる。
【００６４】
このように、転送方向に応じて信号の極性を反転させる必要がなく、１系統のイネーブル信号ＥＮＢにより、双方向に転送されるサンプリング回路駆動信号を生成することができるので、配線の引き回し上有利であり、駆動回路を基板上に容易に内蔵することができる。
【００６５】
また、以上のような双方向性シフトレジスタ４０５を、液晶プロジェクタのライトバルブとして液晶装置に用いる場合には、色無しの（即ち、カラーフィルタが形成されていない）液晶装置をＲＧＢ別に３枚用いる複板方式を採用することができ、表示画面を明るくして高品位の画質が得られる。この複板方式によれば、３枚の液晶装置により別々に光変調された３色光は、プリズムやダイクロイックミラーにより一つの投射光に合成された後、スクリーン上に投射される。このように、プリズム等で合成すると、図７に示すように、ＲＧＢ用の３枚のライトバルブ５００Ｒ、５００Ｇ及び、５００Ｂによる変調後にプリズム５０２で反射するＲ光及びＢ光と比べると、Ｇ光は、プリズム５０２で反射されない。即ち、光の反転回数が一回だけＧ光について少なくなる。この現象は、もちろんＧ光の代わりに、Ｒ光又はＢ光がプリズムで反射されないように光学系を構成しても同じであり、更に、ダイクロイックミラー等用いて３色光を合成した場合にも同様に起こる。従って、このような場合、Ｇ光についての画像信号を何等かの形で左右にひっくり返す必要性が生じる。
【００６６】
そこで、本参考形態のような双方向性シフトレジスタを備えた液晶装置を用いれば、画像信号を左右にひっくり返すことができ、上述のような複板方式の液晶プロジェクタを構成することができる。
【００６７】
また、前記ライトバルブを備えた液晶プロジェクタには、色付きの（即ち、対向基板にカラーフィルタが形成された）液晶装置を１枚だけ用いる単板方式があるが、データ線駆動回路１０１だけでなく、走査線駆動回路１０４も双方向性シフトレジスタ４０５で構成すれば、画像信号を上下左右にひっくり返すことができ、このような単板方式の液晶プロジェクタ、あるいは上述した複板方式の液晶プロジェクタを、床に普通に設置する床置きタイプとしても、天井に逆さに取り付けて設置する天吊りタイプとしても使用可能に構成することが出来る。また、携帯型ビデオカメラの液晶モニタのように、単板方式の液晶装置である液晶モニタを、ユーザの撮影姿勢に応じて、例えばフレキシブルジョイントを支点にひっくり返して見ることができるようにすることも可能である。そして、このような表示の可能な液晶モニタにおいてもゴースト等の表示品位の劣化を確実に防止することができる。
【００６８】
（駆動回路の第３の参考形態）
次に、本発明の駆動回路の第３の参考形態を、図８及び図９に基づいて説明する。尚、第１の参考形態との共通箇所には同一符号を付して説明を省略する。
【００６９】
本参考形態は、選択回路４０３を、図８に示すように、３入力ＮＯＲ回路４０６で構成したところが第１の参考形態と異なる。
【００７０】
３入力ＮＯＲ回路４０６を用いる場合には、スタート信号ＳＰＸ、イネーブル信号ＥＮＢは、ローアクティブに設定する必要があり、これに伴い、３入力ＮＯＲ回路４０６の出力段には、バッファー回路４０２との関係で、インバータ回路４０７が必要となる。すなわち、これはＯＲ回路を構成することを意味する。
【００７１】
このような構成では、図９に示すように、シフトレジスタ４０１の出力信号Ｑ１〜Ｑｎ、イネーブル信号ＥＮＢの全てがローレベルの信号になった時に、３入力ＮＯＲ回路４０６の出力がハイレベルとなり、この出力がインバータ４０７にて反転されて、バッファー回路４０２を介してサンプリング回路３０１に供給される。
【００７２】
本参考形態においても、配線の引き回しを複雑にすることなく、ゴースト等の表示品位の劣化を確実に防止することができる。
【００７３】
（駆動回路の第４の参考形態）
次に、本発明の駆動回路の第４の参考形態を、図１０乃至図１２を用いて説明する。尚、第１の参考形態との共通箇所には同一符号を付して説明を省略する。
【００７４】
本参考形態は、図１０に示すように、シリアル信号として出力される画像信号ＶＩＤＥＯを、表示情報処理回路（外部ＩＣ）で、例えばパラレルな画像信号ＶＩＤ１〜ＶＩＤ６に相展開する方式の液晶装置に本発明を適用したものである。
【００７５】
本参考形態においても、図１１に示すように、第１の参考形態で説明したものと同様な構成の選択回路４０３を用い、外部からの１系統のイネーブル信号ＥＮＢで、波形の調整を行うように構成した。
【００７６】
このように構成すれば、相展開を行う場合であっても、図１２に示すように、たとえサンプリング回路駆動信号Ｓ１〜Ｓｍの遅延が生ずる場合に、サンプリング回路駆動信号Ｓ１〜Ｓｍの重複を確実に防止することができ、従来の技術で説明したようなゴースト画像の発生を確実に防止することができる。
【００７７】
従って、相展開を行うように構成することにより、 ＸＧＡやＥＷＳといった高速な表示モードにおいても、シフトレジスタの駆動周波数を低減することが可能となり、外部制御回路の負荷を軽減することができるだけでなく、ゴースト画像のない高品質の画像表示を行うことができる。
【００７８】
更に、シフトレジスタの駆動周波数が低減されると、消費電流を小さくすることができるばかりでなく、シフトレジスタを構成するＴＦＴの寿命を延ばすことができ、信頼性の高い液晶装置を提供することができる。
【００７９】
なお、相展開を行う数と、一度に駆動するサンプリング回路の個数は、同じでなくとも良い。つまり、一度に駆動するサンプリング回路の個数を減らし、サンプリング回路駆動信号の出力期間を短くした場合でも、サンプリング回路を構成するトランジスタの駆動性能が良好な場合には、良好な表示を行うことができる。
【００８０】
（駆動回路の第５の参考形態）
次に、本発明の駆動回路の第５の参考形態を、図１３及び図１４を用いて説明する。尚、第１の参考形態との共通箇所には同一符号を付して説明を省略する。
【００８１】
本参考形態は、双方向性シフトレジスタをトランスミッションゲートを用いて構成した例である。
【００８２】
図１３に示す双方向性シフトレジスタ４０５は、転送方向制御信号ＤＸ及び反転信号ＤＸINVに応じて転送方向が固定される転送方向制御部が、トランスミッションゲート４１０で構成されており、クロック信号ＣＬＸ及び反転信号ＣＬＸINVに基づいて信号を取り込む信号取込部及び帰還部がクロックドインバータ１３０,１３１により構成されている。
【００８３】
また、図１４に示す双方向性シフトレジスタ４０５は、転送方向制御部だけでなく、信号取り込み部、帰還部をもトランスミッションゲート４１０で構成した例である。
【００８４】
トランスミッションゲート４１０は、ゲート電極に印加される方向制御信号ＤＸまたはクロック信号ＣＬＸと、転送信号の入力側電極または出力側電極に印加される転送信号との電位差に応じてＮチャネルＴＦＴとＰチャネルＴＦＴが同時に導通状態になるため、クロックドインバータのように正電源ＶＤＤ及び負電源ＶＳＳの供給を必要としない。従って、これらの電源バターンを引き回す必要がなくなり、双方向性シフトレジスタの隣接する各段の間隔を従来に比べて狭くすることができ、液晶装置の小型化が可能である。
【００８５】
また、図１４に示すように、双方向性シフトレジスタ４０５を全てトランスミッションゲート４１０で構成し、かつ、本発明のゴーストを除去するための選択回路４０３を用いることで、より一層液晶装置を小型化することが可能である。
【００８６】
（本発明の実施形態）
次に、本発明の駆動回路の実施形態を、図１５を用いて説明する。尚、第１の参考形態との共通箇所には同一符号を付して説明を省略する。
【００８７】
本実施形態は、バッファー回路４０２とサンプリング回路３０１の他の構成例を示すものである。
【００８８】
例えば、図１５（ａ）に示すように、バッファー回路４０２のインバーターを多段に重ねて構成した例である。このように構成することにより、信号の劣化を確実に防ぐことができ、サンプリング回路３０１をより一層正確に駆動することができる。
【００８９】
また、図１５（ｂ）に示すように、サンプリング回路３０１をＰチャネル型ＴＦＴ及びＮチャネル型ＴＦＴからなる相補型ＴＦＴ構造のトランスミッションゲート４１０で構成した例である。この場合、正負両極性の信号をトランスミッションゲート４１０に入力する必要があるため、バッファー回路４０２においてインバーターにより反転信号を生成する。そして、インバーターにより反転信号を生成した場合には、信号の遅延が生ずるため、図１５（ｂ）に示すように、正帰還部を有する双安定回路４１１を備え、この信号の遅延を解消するようにすれば良い。このような構成により、トランジスタ特性が多少劣化している場合でも、より確実な動作を保証することができ、正確なタイミングでデータ線の駆動制御を行うことが可能である。
【００９０】
以上、夫々駆動回路の実施形態について説明したが、データ線駆動回路の双方向性シフトレジスタ、サンプリング回路、又は走査線駆動回路は、夫々画素領域のＴＦＴ３０と同一の薄膜形成工程で形成することができ、製造上有利である。
【００９１】
尚、上述した各実施形態においては、データ線駆動回路及び走査線駆動回路に対して、クロック信号あるいは画像信号等を出力する外部制御回路を、液晶装置の外部に設けた場合について説明したが、本発明はこれに限られるものではなく、当該制御回路を液晶装置内に設けるようにしても良い。
【００９２】
（液晶装置１０の他の構成要素）
また、以上のような本実施形態の液晶装置１０には、次のような各手段が備えられている。
【００９３】
図１６及び図１７において、ＴＦＴアレイ基板１の上には、複数の画素電極１１により規定される画面表示領域（即ち、実際に液晶層５０の配向状態変化により画像が表示される液晶装置の領域）の周囲において両基板を貼り合わせて液晶層５０を包囲するシール部材の一例としての光硬化性樹脂からなるシール材５２が、画面表示領域に沿って設けられている。そして、対向基板２上における画面表示領域とシール材５２との間には、遮光性の周辺見切り５３が設けられている。
【００９４】
周辺見切り５３は、後に画面表示領域に対応して開口部が設けられた遮光性のケースにＴＦＴアレイ基板１が入れられた場合に、当該画面表示領域が製造誤差等により当該ケースの開口の縁に隠れてしまわないように、即ち、例えばＴＦＴアレイ基板１のケースに対する数百μｍ程度のずれを許容するように、画面表示領域の周囲に少なくとも５００μｍ以上の幅を持つ帯状の遮光性材料から形成されたものである。このような遮光性の周辺見切り５３は、例えば、Ｃｒ（クロム）やＮｉ（ニッケル）などの金属材料を用いたスパッタリング、フォトリソグラフィ及びエッチングにより対向基板２に形成される。或いは、カーボンやＴｉ（チタン）をフォトレジストに分散した樹脂ブラックなどの材料から形成される。また、遮光性の周辺見切り５３をＴＦＴアレイ基板１上に設けても良いことは言うまでもない。更に、サンプリング回路３０１を周辺見切り５３の下部に設けるようにすれば、データ線駆動回路１０１の占有面積を縮小することができるため、液晶装置１０の小型化が実現できる利点がある。
【００９５】
シール材５２の外側の領域には、画面表示領域の下辺に沿ってデータ線駆動回路１０１及び実装端子１０２が設けられており、画面表示領域の左右の２辺に沿って走査線駆動回路１０４が画面表示領域の両側に設けられている。ここで、走査線３１の走査信号遅延が問題にならないような場合、走査線駆動回路１０４は走査線１０３に対して片側のみに形成しても良い。更に画面表示領域の上辺には、複数の配線１０５が設けられている。また、対向基板２のコーナー部の少なくとも一箇所で、ＴＦＴアレイ基板１と対向基板２との間で電気的導通をとるための上下導通材１０６が設けられている。そして、シール材５２とほぼ同じ輪郭を持つ対向基板２が当該シール材５２によりＴＦＴアレイ基板１に固着されている。
【００９６】
以上説明した液晶装置１０は、カラー液晶プロジェクタに適用されるため、３つの液晶装置１０がＲＧＢ用のライトバルブとして夫々用いられ、各パネルには夫々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が入射光として夫々入射されることになる。従って、各実施の形態では、対向基板２に、カラーフィルタは設けられていない。しかしながら、液晶装置１０においても遮光膜２３の形成されていない画素電極１１に対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２上に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に本実施の形態の液晶装置を適用できる。
【００９７】
また、液晶装置１０のスイッチング素子は、正スタガ型又はコプラナー型のポリシリコンＴＦＴでも良いし、逆スタガ型のＴＦＴやアモルファスシリコンＴＦＴ等の他の形式のＴＦＴに対しても、本実施の形態は有効である。
【００９８】
尚、データ線駆動回路１０１及び走査線駆動回路１０４は、ＴＦＴアレイ基板１の上に設ける代わりに、例えばＴＡＢ（テープオートメイテッドボンディング基板）上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。
【００９９】
（電子機器）
次に、以上詳細に説明した液晶装置１０を備えた電子機器の実施の形態について図１８から図２２を参照して説明する。
【０１００】
先ず図１８に、このように液晶装置１０を備えた電子機器の概略構成を示す。
【０１０１】
図１８において、電子機器は、表示情報出力源１０００、上述した外部表示情報処理回路１００２、前述の走査線駆動回路１０４及びデータ線駆動回路１０１を含む表示駆動回路１００４、液晶装置１０、クロック発生回路１００８並びに電源回路１０１０を備えて構成されている。表示情報出力源１０００は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、光ディスク装置などのメモリ、テレビ信号を同調して出力する同調回路等を含んで構成され、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力する。表示情報処理回路１００２は、増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック発生回路１００８からのクロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号CLKと共に表示駆動回路１００４に出力する。表示駆動回路１００４は、走査線駆動回路１０４及びデータ線駆動回路１０１によって前述の駆動方法により液晶装置１０を駆動する。電源回路１０１０は、上述の各回路に所定電源を供給する。尚、液晶装置１０を構成するＴＦＴアレイ基板の上に、表示駆動回路１００４を搭載してもよく、これに加えて表示情報処理回路１００２を搭載してもよい。
【０１０２】
このような構成の電子機器として、図１９に示す液晶プロジェクタ、図２０に示すマルチメディア対応のパーソナルコンピユータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、あるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテーブレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などを挙げることができる。
【０１０３】
次に図１９から図２１に、このように構成された電子機器の具体例を夫々示す。
【０１０４】
図１９において、電子機器の一例たる液晶プロジェクタ１１００は、投射型の液晶プロジェクタであり、光源１１１０と、ダイクロイックミラー１１１３，１１１４と、反射ミラー１１１５，１１１６，１１１７と、入射レンズ１１１８，リレーレンズ１１１９，出射レンズ１１２０と、液晶ライトバルブ１１２２，１１２３，１１２４と、クロスダイクロイックプリズム１１２５と、投射レンズ１１２６とを備えて構成されている。液晶ライトバルブ１１２２，１１２３，１１２４は、上述した駆動回路１００４がＴＦＴアレイ基板上に搭載された液晶装置１０を含む液晶表示モジュールを３個用意し、夫々液晶ライトバルブとして用いたものである。また、光源１１１０はメタルハライド等のランプ１１１１とランプ１１１１の光を反射するリフレクタ１１１２とからなる。
【０１０５】
以上のように構成される液晶プロジェクタ１１００においては、青色光・緑色光反射のダイクロイックミラー１１１３は、光源１１１０からの白色光束のうちの赤色光を透過させるとともに、青色光と緑色光とを反射する。透過した赤色光は反射ミラー１１１７で反射されて、赤色光用液晶ライトバルブ１１２２に入射される。一方、ダイクロイックミラー１１１３で反射された色光のうち緑色光は緑色光反射のダイクロイックミラー１１１４によって反射され、緑色光用液晶ライトバルブ１１２３に入射される。また、青色光は第２のダイクロイックミラー１１１４も透過する。青色光に対しては、長い光路による光損失を防ぐため、入射レンズ１１１８、リレーレンズ１１１９、出射レンズ１１２０を含むリレーレンズ系からなる導光手段１１２１が設けられ、これを介して青色光が青色光用液晶ライトバルブ１１２４に入射される。各ライトバルブにより変調された３つの色光はクロスダイクロイックプリズム１１２５に入射する。このプリズムは４つの直角プリズムが貼り合わされ、その内面に赤光を反射する誘電体多層膜と青光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が形成される。合成された光は、投射光学系である投射レンズ１１２６によってスクリーン１１２７上に投射され、画像が拡大されて表示される。
【０１０６】
図２０において、電子機器の他の例たるラップトップ型のパーソナルコンピュータ１２００は、上述した液晶装置１０がトップカバーケース内に備えられた液晶ディスプレイ１２０６と、ＣＰＵ、メモリ、モデム等を収容すると共にキーボード１２０２が組み込まれた本体部１２０４とを有する。
【０１０７】
また、これらに代えて、図２１に示すように、液晶装置１０を構成する２枚の透明基板１３０４ａ，１３０４ｂの一方に、金属の導電膜が形成されたポリイミドテーブ１３２２にＩＣチップ１３２４を実装したＴＣＰ（Tape Carrier Package）１３２０を接続して、電子機器用の一部品である液晶装置として生産、販売、使用することもできる。
【０１０８】
以上、図１９から図２１を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダー型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、ワークステーション、携帯電話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が図１８に示した電子機器の例として挙げられる。
【０１０９】
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明は上述の各種の液晶装置の駆動に適用されるものに限らず、エレクトロルミネッセンス、プラズマディスブレ一装置にも適用可能である。
【０１１０】
以上説明したように、本実施の形態によれば、ゴースト等の表示品位の劣化を確実に防止して、良好な画像表示の可能な液晶装置を備えた各種の電子機器を実現できる。
【０１１１】
【発明の効果】
以上説明したように、本発明によれば、サンプリング回路への駆動信号の選択期間を制御する選択手段を、シフトレジスタの一の出力段の出力線と、当該一の出力段に隣接する出力段の出力線と、各選択手段に共通の制御信号線とが入力端子に接続された３入力論理回路から構成したので、配線の引き回しが容易であり、電気光学装置に容易に設けることができる。また、各データ線に対して十分なサンプリング期間を確保して、確実な画像信号の書き込みを可能とすると共に、ゴースト画像の発生を確実に防止することができ、高品位な画像表示あるいはライトバルブ動作の可能な電気光学装置の駆動回路、電気光学装置、及び電子機器を提供することができる。
【図面の簡単な説明】
【図１】 液晶装置の第１の実施形態におけるＴＦＴアレイ基板上に形成された各種配線、周辺回路等のブロック図である。
【図２】 図１のデータ線駆動回路を構成するシフトレジスタの回路図である。
【図３】 図１の液晶装置におけるデータ線駆動回路及びサンプリング回路の動作を示すタイミングチャートである。
【図４】 図１の液晶装置に設けられたサンプリング回路を構成するＴＦＴの回路図である。
【図５】 本発明の第２の実施形態のデータ線駆動回路の構成を示すブロック図である。
【図６】 本発明の第２の実施形態におけるデータ線駆動回路及びサンプリング回路の動作を示すタイミングチャートである。
【図７】 本発明の第２の実施形態における液晶装置を用いた液晶プロジェクタのＲＧＢの３色光を合成するプリズム光学系を示す概念図である。
【図８】 本発明の第３の実施形態におけるデータ線駆動回路のブロック図である。
【図９】 本発明の第３の実施形態におけるデータ線駆動回路及びサンプリング回路の動作を示すタイミングチャートである。
【図１０】 本発明の第４の実施形態における液晶装置に供給される画像信号の態様を示すブロック図である。
【図１１】 本発明の第４の実施形態におけるデータ線駆動回路のシフトレジスタ及びサンプリング回路の回路図である。
【図１２】 本発明の第４の実施形態におけるデータ線駆動回路及びサンプリング回路の動作を示すタイミングチャートである。
【図１３】 本発明の第５の実施形態におけるデータ線駆動回路のシフトレジスタ及びサンプリング回路の回路図である。
【図１４】 本発明の第５の実施形態におけるデータ線駆動回路のシフトレジスタ及びサンプリング回路の他の例の回路図である。
【図１５】 （ａ）は本発明の第６の実施形態におけるデータ線駆動回路のバッファー回路及びサンプリング回路の一例の回路図、（ｂ）は本発明の第６の実施形態におけるデータ線駆動回路のバッファー回路及びサンプリング回路の他例の回路図である。
【図１６】 図１の液晶装置の全体構成を示す平面図である。
【図１７】 図１の液晶装置の全体構成を示す断面図である。
【図１８】 本発明による電子機器の実施の形態の概略構成を示すブロック図である。
【図１９】 電子機器の一例としての液晶プロジェクタを示す断面図である。
【図２０】 電子機器の他の例としてのパーソナルコンピュータを示す正面図である。
【図２１】 電子機器の一例としてのＴＣＰを用いた液晶装置を示す斜視図である。
【図２２】 従来の液晶装置におけるデータ線駆動回路及びサンプリング回路の回路図である。
【図２３】 図２２の液晶装置におけるデータ線駆動回路及びサンプリング回路の動作を示すタイミングチャートである。
【図２４】 図２２のデータ線駆動回路及びサンプリング回路において発生するゴースト画像を示す図である。
【図２５】 画像信号を多相に相展開し、サンプリング回路を個別に駆動する場合の従来のデータ線駆動回路及びサンプリング回路の動作を示すタイミングチャートである。
【図２６】 画像信号を６相に相展開し、複数のサンプリング回路を一度に駆動する場合の従来のデータ線駆動回路及びサンプリング回路の回路図である。
【図２７】 図２６のデータ線駆動回路及びサンプリング回路の動作を示すタイミングチャートである。
【図２８】 図２６のデータ線駆動回路及びサンプリング回路を用いた液晶装置において発生するゴースト画像を示す図である。
【図２９】 画像信号を１２相に相展開し、複数のサンプリング回路を一度に駆動する場合の従来のデータ線駆動回路及びサンプリング回路の回路図である。
【図３０】 図２９のデータ線駆動回路及びサンプリング回路を用いた場合に発生するゴースト画像を示す図である。
【符号の説明】
１…ＴＦＴアレイ基板
２…対向基板
１０…液晶装置
１１…画素電極
２１…共通電極
２３…遮光膜
３０…ＴＦＴ
３１…走査線
３５…データ線
５０…液晶層
５２…シール材
５３…周辺見切り
１０１…データ線駆動回路
１０２…実装端子
１３０、１３２、１３３、１３４…クロックドインバータ
３０１…サンプリング回路
３０４…画像信号線
３０６…サンプリング回路駆動信号線
４０１…シフトレジスタ
４０２…バッファー回路
４０３…選択回路
４０４…３入力ＮＡＮＤ回路
４０５…双方向性シフトレジスタ
４０６…３入力ＮＯＲ回路
４１０…トランスミッションゲート
【発明の属する技術分野】
本発明は、薄膜トランジスタ（以下、適宜ＴＦＴと称す ）駆動等によるアクティブマトリクス駆動方式の電気光学装置の駆動回路、該駆動回路を備えた電気光学装置、該駆動回路が基板上に設けられた電気光学装置、又は当該電気光学装置を用いた電子機器の技術分野に属し、特に、サンプリング回路を備えた駆動回路、電気光学装置、及び電子機器の技術分野に属する。
【０００２】
【従来の技術】
従来、ＴＦＴ駆動によるアクティブマトリクス駆動方式の液晶装置においては、縦横に夫々配列された多数の走査線及びデータ線と、走査線及びデータ線の各交点に対応する多数の画素電極がＴＦＴアレイ基板上に設けられている。そして、これらに加えて、走査線駆動回路、データ線駆動回路、サンプリング回路などのＴＦＴを構成要素とする各種の周辺回路が、このようなＴＦＴアレイ基板上に設けられる場合がある。
【０００３】
前記走査線駆動回路及びデータ線駆動回路には、夫々シフトレジスタが備えられており、画像信号または走査信号を前記データ線または走査線毎に書き込ませるための駆動信号が、前記走査線駆動回路及びデータ線駆動回路の各出力段から順次出力されるように構成されている。
【０００４】
図２２に従来のデータ線駆動回路の一例を示す。図２２に示す回路では、クロックドインバータ回路及びインバータによりシフトレジスタ４０１’が構成されており、シフトレジスタ４０１’の各出力段からは出力信号Ｑ１〜Ｑｎが図２３に示すように順次転送されて出力される。従って、この出力信号Ｑ１〜Ｑｎを用いてサンプリング回路３０１のスイッチング素子ＳＨ１〜ＳＨｎの導通タイミングを制御することにより、画像信号線３０４に供給される画像信号ＶＩＤの各データ線に対する書き込みタイミングを、走査信号の走査線に対する書き込みタイミングと同期させることができる。
【０００５】
しかし、これらの出力信号Ｑ１〜Ｑｎのパルス幅は図２３に示すようにスタート信号ＳＰＸのパルス幅と等しく、出力信号Ｑ１〜Ｑｎの転送はクロック信号ＣＬＸ及び該クロック信号の反転クロック信号ＣＬＸINVの半周期ずつずれて行われるので、隣接する出力段からの出力信号（Ｑ１とＱ２、Ｑ２とＱ３等）は図２３に示すようにクロック信号ＣＬＸの半周期に相当する期間において重複することになる。従って、出力信号Ｑ１〜Ｑｎをそのままサンプリング回路３０１のスイッチング素子ＳＨ１〜ＳＨｎに供給すると、前記重複する期間において、隣接するスイッチング素子ＳＨ１〜ＳＨｎが同時に導通し、データ線において画像信号のゴーストが発生してしまう。
【０００６】
そこで、従来は図２２に示すような選択回路４０３’を設けている。選択回路４０３’は、２入力ＮＡＮＤ回路５００から構成されており、２入力ＮＡＮＤ回路５００の入力端子には、シフトレジスタ４０１’の隣接する出力段の出力信号が入力される。このように構成した結果、図２３のタイミングチャートに示すように、出力信号Ｑ１〜Ｑｎは、シフトレジスタ４０１’の隣接する出力段の出力信号（Ｑ１とＱ２，Ｑ２とＱ３，〜Ｑｎ−１とＱｎ）が共にハイレベルになる期間だけ選択され、サンプリング回路駆動信号Ｓ１〜Ｓｎとしてサンプリング回路３０１の各スイッチング素子ＳＨ１〜ＳＨｎに供給されるので、上述したようなゴーストを発生させることなく、良好な画像を表示させることができる。
【０００７】
【発明が解決しようとする課題】
しかしながら、このような従来の構成では、シフトレジスタ４０１’の出力信号Ｑ１〜Ｑｎに遅延が生じると、バッファー回路４０２’の出力信号であるサンプリング回路駆動信号Ｓ１〜Ｓｎが図２３に点線で示すように遅延し、例えば１段目のサンプリング回路駆動信号Ｓ１と２段目のサンプリング回路駆動信号Ｓ２は図２３にＴ１で示す期間に重複することになる。
【０００８】
このような重複が生じると、例えば図２４に示すように５番目のデータ線に書き込まれるべき画像信号が６番目のデータ線にも書き込まれ、以下一つずつ隣のデータ線に画像信号が書き込まれるため、図２４に斜線で示すようにゴースト画像が生じるという間題があった。
【０００９】
特に、シリアル信号として出力される画像信号をパラレルな画像信号に相展開する場合には、複数本前の画像信号が書き込まれるため、ゴースト画像は、より広い領域に、より顕著に発生することになる。例えば、ＸＧＡやＥＷＳといった表示モードにおいては、ドット周波数が高速になるため、画像信号の相展開を行わないと、図２５に示すように、サンプリング回路駆動信号Ｓ１、Ｓ２、Ｓ３、…のハイレベルの期間を十分に確保することができず、各データ線に十分な画像信号の書き込みを行うことができなくなってしまう。そこで、従来は、図２６に示すように、例えば６相に相展開されたパラレルな画像信号ＶＩＤ１〜ＶｌＤ６の夫々をサンプリング回路３０１に接続すると共に、１個のバッファー回路４０２’と複数個の隣接するサンプリング回路３０１のスイッチング素子とを接続し、一度に複数個のスイッチング素子を導通させるように構成した。このように構成すれば、図２７に示すように、サンプリング回路駆動信号Ｓ１〜Ｓｍのハイレベルの期間を十分に確保することができ、良好な表示を行うことができた。
【００１０】
しかしながら、このような構成においても、ＮＡＮＤ回路５００やバッファー回路４０２’のトランジスタ特性が劣化している場合、あるいはシフトレジスタ４０１’の出力信号に遅延が生じている場合には、図２７に示すように、サンプリング回路駆動信号Ｓ１〜Ｓｍの遅延が生じ、図２７にＴ２で示す期間において、スイッチング素子ＳＨ１〜ＳＨｍの導通期間に重複が生じる。図２７に示す期間Ｔ２においては、１番目〜６番目のデータ線に対して画像信号を書き込むために、サンプリング回路３０１のスイッチング素子ＳＨ１〜ＳＨ６を導通状態とするサンプリング回路駆動信号Ｓ１〜Ｓ６がハイレベルな信号となっており、同時に、７番目〜１２番目のデータ線に画像信号を書き込むためにスイッチング素子ＳＨ７〜ＳＨ１２を導通状態とするサンプリング回路駆動信号Ｓ７〜Ｓ１２がハイレベルな信号となっている。従って、例えば５番目のデータ線に対する画像信号はＶｌＤ５であり、このＶｌＤ５はスイッチング素子ＳＨ５だけでなく、６本後のデータ線に対するスイッチング素子ＳＨ１１にも供給される。また、６番目のデータ線に対する画像信号ＶＩＤ６はスイッチング素子ＳＨ６だけでなく、６本後のデータ線に対するスイッチング素子Ｓ１２にも供給される。その結果、図２８に示すように、１１番目から１６番目のデータ線には、５番目〜１０番目のデータ線に対する画像信号が書き込まれ、斜線で示すようなゴースト画像が生じてしまう。
【００１１】
このようなゴースト画像の発生は、一度に駆動するサンプリング回路のスイッチング素子の個数が多ければ多い程顕著であり、例えば図２９に示すように、画像信号を１２相展開すると共に、１２個のスイッチング素子を同時に駆動するような構成の場合には、図３０に示すように、１番目〜１２番目のデータ線に書き込まれる画像信号が、１２本後の１３番目〜２４番目のデータ線に書き込まれることになり、斜線で示すようなゴースト画像が発生してしまう。
【００１２】
ゴースト画像が生じると、画像のコントラストが低下し、鮮明な画像を表示することができなくなる。特に、動画を表示する場合には、本来の画像に追従してゴースト画像が動いて表示されるため、極めて見づらい画像となってしまう。また、階調表示を行う場合には、単に画素に対する画像信号の書き込みのオンオフだけでなく、書き込む電圧値を階調レベルに応じた値にする必要があるが、ゴースト画像の影響により適切な電圧値を得ることができず、正確な階調表示を行うことができなくなってしまう。また、画素の微細化等により表示画像の高解像度化を図った場合でも、以上のようなゴースト画像が生じてしまうと、実質的に画像の精細度が失われ、表示品位を劣化させることになる。
【００１３】
ゴースト画像を除去するためには、シフトレジスタ４０１の出力信号Ｑｌ〜Ｑｎをクロック信号のＣＬＸの１周期ずつシフトさせ、出力信号Ｑ１〜Ｑｎの重複期間を無くすことができれば良い。しかし、出力信号Ｑ１〜Ｑｎをクロック信号ＣＬＸの１周期ずつシフトさせるには、極めて複雑な構成のシフトレジスタを用いる必要があり、高コスト化、シフトレジスタの占有面積の増大に基づく液晶装置の大型化等の間題を招くことになる。
【００１４】
本発明は上述した問題点に鑑みなされたものであり、画像信号をデータ線の線順次に書き込む場合でも、簡易な構成で確実にゴースト等の表示品位の劣化を防ぐことのできる電気光学装置の駆動回路、電気光学装置、及び電子機器を提供することを課題としている。
【００１５】
【課題を解決するための手段】
本発明の電気光学装置は、画像信号が供給される複数のデータ線と、複数の出力段を有するシフトレジスタと、前記シフトレジスタの出力段からの出力信号に基づいて、サンプリング回路駆動信号を出力するバッファー回路と、前記サンプリング回路駆動信号に基づいて前記画像信号をサンプリングして前記データ線に供給するサンプリング回路と、を具備し、前記サンプリング回路は相補型のトランスミッションゲートで構成され、前記シフトレジスタの各出力段からの出力信号は、二系統に分岐された後、前記バッファー回路に供給され、前記バッファー回路は、前記二系統に分岐された出力信号のうち一方の出力信号が入力され、当該一方の出力信号を反転して出力する第１インバータと、前記第１インバータから出力された前記一方の出力信号と前記二系統に分岐された出力信号のうち他方の出力信号とが入力され、当該他方の出力信号に対する当該一方の出力信号の遅延を解消する双安定回路と、前記双安定回路に接続され、前記双安定回路から出力された前記一方の出力信号が入力される第２インバータと、前記双安定回路に接続され、前記双安定回路から出力された前記他方の出力信号が入力される第３インバータと、を有し、前記第２インバータから出力された前記一方の出力信号が前記サンプリング回路駆動信号として前記サンプリング回路の相補型のトランスミッションゲートを構成する一方の導電型のトランジスタのゲートに供給され、前記第３インバータから出力された前記他方の出力信号が前記サンプリング回路駆動信号として、前記サンプリング回路の相補型のトランスミッションゲートを構成する他方の導電型のトランジスタのゲートに供給されることを特徴とする。
【００１６】
この駆動回路によれば、反転信号を生成する際に生じた遅延を双安定回路によって解消できるため、トランジスタ特性が多少劣化している場合でも、確実な動作を保証することができ、正確なタイミングでデータ線の駆動制御を行うことが可能である。
【００１７】
従って、シフトレジスタの各出力段のスイッチング特性が劣化していても、隣接するサンプリング回路間における駆動信号の重なりを防止して、ゴースト現象等の表示品位の劣化を防ぐことができる。
【００１８】
また、前記トランスミッションゲートは、相補型ＴＦＴ構造であることが好ましい。
【００３２】
本発明のこのような作用及び他の利得は次に説明する参考形態及び実施の形態から明らかにする。
【００３３】
【参考形態】
以下、本発明の参考形態を図面に基づいて説明する。
【００３４】
（電気光学装置の構成）
電気光学装置の一例としての液晶装置について説明する。
【００３５】
先ず、液晶装置の全体構成について、図１から図３を参照して説明する。図１は、液晶装置の参考の形態におけるＴＦＴアレイ基板上に設けられた各種配線、周辺回路等の構成を示すブロック図である。
【００３６】
図１において、液晶装置１０は、例えば石英基板、ハードガラス、シリコン基板等からなるＴＦＴアレイ基板上に、マトリクス状に設けられた複数の画素電極１１と、Ｘ方向に複数配列されており夫々がＹ方向に沿って伸びるデータ線３５と、Ｙ方向に複数配列されており夫々がＸ方向に沿って伸びる走査線３１と、各データ線３５と画素電極１１との間に夫々介在すると共に該間における導通状態及び非導通状態を、走査線３１を介して夫々供給される走査信号に応じて夫々制御する画素駆動手段の一例としての複数のＴＦＴ３０とが形成されている。また、図示を省略しているが、ＴＦＴアレイ基板上には、蓄積容量のための配線である容量線が、走査線３１に沿ってほぼ平行に、あるいは前段の走査線下を利用して形成されている。
【００３７】
また、ＴＦＴアレイ基板上には、画像信号をサンプリングして複数のデータ線３５に夫々供給するサンプリング回路３０１と、データ線駆動回路１０１と、走査線駆動回路１０４とが形成されている。
【００３８】
データ線駆動回路１０１は、シフトレジスタ回路４０１を備えて構成されており、外部制御回路（図示せず）から供給される基準クロック信号ＣＬＸ及びその反転クロック信号ＣＬＸINV 、スタート信号ＳＰＸ等に基づいて、サンプリング駆動信号Ｓ１〜Ｓｎが順次サンプリング駆動信号線３０６に供給される。
【００３９】
走査線駆動回路１０４は、データ線駆動回路１０１とほぼ同様に構成されており、走査線駆動回路１０４中にシフトレジスタ回路を備え、スタート信号ＳＰＹ、基準クロック信号ＣＬＹ及びその反転クロック信号ＣＬＹINV等に基づいて、所定タイミングで走査線３１に走査信号Ｙ１〜Ｙｐをパルス的に線順次で印加する。
【００４０】
サンプリング回路３０１は、ＴＦＴから構成されるスイッチング素子ＳＨ１〜ＳＨｎを各データ線３５毎に備えている。スイッチング素子ＳＨ１〜ＳＨｎのソース電極には、画像信号線３０４が電気的に接続されており、スイッチング素子ＳＨ１〜ＳＨｎのゲート電極には、サンプリング回路駆動信号線３０６が電気的に接続されている。従って、データ線駆動回路１０１からサンプリング回路駆動信号線３０６を介してサンプリング回路駆動信号Ｓ１〜Ｓｎが入力されると、外部制御回路（図示せず）から画像信号線３０４を介して供給される画像信号Ｄ１〜Ｄｎがサンプリングされ、データ線３５に順次供給される。尚、画像信号のドット周波数が速い場合には、周波数を低減するために画像信号ＶＩＤを相展開しても良い。画像信号の相展開数には制約がないが、ビデオ表示させる場合には、ＲＧＢ各々に信号線が必要なことから３の倍数で構成すると外部制御回路が比較的容易に構成できる。また、少なくとも画像信号の相展開数分だけ画像信号線３０４が必要なことは言うまでもない。
【００４１】
（駆動回路の第１の参考の形態）
次に、本参考形態の液晶装置１０における駆動回路の第１の参考の形態について図１から図３を参照して説明する。なお、以下の説明ではデータ線駆動回路を例に挙げて説明するが、走査線駆動回路についてもデータ線駆動回路と同様な構成が適用可能である。
【００４２】
図１に示すように、データ線駆動回路１０１は、シフトレジスタ４０１とバッファー回路４０２と、ゴーストを除去する選択回路４０３とを含んで構成される。
【００４３】
本実施の形態では、シフトレジスタ４０１は、図１に示すＡからＢへ方向の転送方向で、シフトレジスタ４０１の各段から出力信号Ｑ１〜Ｑｎを順次出力する機能を有している。これらの出力信号Ｑ１〜Ｑｎは、選択回路４０３あるいはバッファー回路４０２を介してサンプリング回路駆動信号Ｓ１〜Ｓｎとしてサンプリング回路３０１に供給される。
【００４４】
次に、シフトレジスタ４０１の構成例について図２及び図３に基づいて説明する。
【００４５】
図２に示すように、シフトレジスタ４０１の各段は、２個のクロックドインバータ１３０，１３２と１個のインバータ１３１により構成されている。このように構成されるシフトレジスタ４０１において、図３に示すようにスタート信号ＳＰＸが供給されると、当該スタート信号ＳＰＸは、タイミングｔ０で示すクロック信号ＣＬＸの立ち上がりで１段目のクロックドインバータ１３０によって取り込まれ、次に、タイミングｔ１のクロック信号ＣＬＸの立ち下がり、即ち反転信号ＣＬＸINVの立ち上がりからインバータ１３１及びクロックドインバータ１３２により帰還が行われて、図３に示すようにクロック信号ＣＬＸの１周期分と同じ幅のパルス信号である１段目の出力信号Ｑ１が得られる。
【００４６】
次に、２段目においては、クロック信号ＣＬＸの反転信号ＣＬＸINVの立ち上がりにより前記出力信号Ｑ１が取り込まれ、クロック信号ＣＬＸの立ち上がりで帰還が行われるので、前記出力信号Ｑ１よりもクロック信号ＣＬＸの半周期遅れた出力信号Ｑ２が得られる。
【００４７】
以下、各段において次々にクロック信号ＣＬＸの半周期ずれたタイミングでの信号の取り込みと帰還が行われ、順次クロック信号ＣＬＸの半周期ずつずれた出力信号Ｑ１〜Ｑｎが得られることになる。
【００４８】
以上のように、本参考形態のシフトレジスタ４０１によれば、シフトレジスタ４０１の各出力段の出力信号Ｑ１〜Ｑｎが、クロック信号ＣＬＸの半周期ずつずれて次段へと転送されるので、これらの出力信号Ｑ１〜Ｑｎを用いてサンプリング回路３０１の各スイッチング素子ＳＨ１〜ＳＨｎを駆動すれば、データ線３５に線順次に画像信号を書き込むことができる。
【００４９】
そして、本参考形態においては、さらに図１に示すような選択回路４０３を備えており、より具体的には、３入力ＮＡＮＤ回路４０４からなる選択回路が備えられている。当該３入力ＮＡＮＤ回路４０４の夫々には、シフトレジスタ回路４０１の一の出力段の出力信号とイネーブル信号ＥＮＢを入力すると共に、当該一の出力段に隣接する出力段の出力信号をも入力するように構成されている。そして、本参考形態においては、シフトレジスタ回路４０１の各出力段の出力信号の有効期間を、互いに隣接する出力段の出力信号が共にハイレベルとなる期間内において、イネーブル信号ＥＮＢを有効にすることにより選択するのである。このように構成することで、イネーブル信号ＥＮＢを、選択回路４０３を構成する全ての３入力ＮＡＮＤ回路４０４に共通して用いることができ、このイネーブル信号ＥＮＢを供給するためのイネーブル信号線も１本で済む。従って、基板上における配線の引き回しが容易となり、選択回路を基板上に容易に内蔵することができる。
【００５０】
また、本参考形態においては、イネーブル信号ＥＮＢのパルス幅は、図３に示すように、クロック信号ＣＬＫの半周期よりも短い幅に設定されている。このように構成することにより、選択回路４０３及びバッファー回路４０２を介して出力されるサンプリング回路駆動信号Ｓ１〜Ｓｎは、隣接段のサンプリング回路駆動信号Ｓ１〜Ｓｎに対して、常に時間ｔｍ分の余裕を持って出力されることになり、たとえシフトレジスタ４０１にて出力信号の遅延が生じた場合でも、従来のような信号遅延による重複した画像信号の書き込みを生じさせない。即ち、出力信号Ｑ１〜Ｑｎをそのまま各スイッチング素子ＳＨ１〜ＳＨｎに供給したのでは、クロック信号ＣＬＸの半周期にわたって隣接するスイッチング素子ＳＨ１〜ＳＨｎが同時に導通状態になってしまい、重複した画像信号の書き込みが生じるが、本参考形態によればこのような問題を避けることができるのである。
【００５１】
以上のように本参考形態によれば、簡易な構成のシフトレジスタを用いつつ、簡単な構成で選択回路を基板に内蔵させることができ、当該選択回路によって確実にゴースト画像を除去することができるので、低コストで高品質な画像を表示することのできる液晶装置を提供することができる。
【００５２】
（サンプリング回路の実施の形態）
次に、以上のように波形成形された駆動信号Ｓ１〜Ｓｎが供給されるサンプリング回路３０１の一実施形態について説明する。
【００５３】
図４は、サンプリング回路３０１のスイッチング素子ＳＨ１〜ＳＨｎを構成する各種のＴＦＴを示す回路図である。
【００５４】
図４（１）に示すようにサンプリング回路３０１のスイッチング素子ＳＨ１〜ＳＨｎ（図１参照）は、例えばＮチャネル型のＴＦＴ３０２ａから構成することができる。また、図４（２）に示すようにＰチャネル型のＴＦＴ３０２ｂから構成されてもよいし、図４（３）に示すようにＮチャネル型のＴＦＴ及びＰチャネル型のＴＦＴからなる相補型のＴＦＴ３０２ｃから構成されてもよい。尚、図４（１）から図４（３）において、図１に示した画像信号線３０４を介して入力される画像信号ＶＩＤは、ソース或いはドレイン電圧として各ＴＦＴ３０２ａ〜３０２ｃに入力され、同じく図１に示したデータ線駆動回路１０１からサンプリング回路駆動信号線３０６を介して入力されるサンプリング回路駆動信号３０６ａ，３０６ｂは、ゲート電圧として各ＴＦＴ３０２ａ〜３０２ｃに入力される。
【００５５】
また、サンプリング回路３０１においては、Ｎチャネル型のＴＦＴ３０２ａにサンプリング回路駆動信号線３０６を介してゲート電圧として印加されるサンプリング回路駆動信号３０６ａと、Ｐチャネル型のＴＦＴ３０２ｂにサンプリング回路駆動信号線３０６を介してゲート電圧として印加されるサンプリング回路駆動信号３０６ｂとは、相互に反転信号である。従って、サンプリング回路３０１を前記相補型のＴＦＴ３０２ｃで構成する場合には、互いに反転信号であるサンプリング回路駆動信号用のサンプリング回路駆動信号線３０６が少なくとも２本以上必要である。
【００５６】
（駆動回路の第２の参考形態）
次に、本発明の駆動回路の第２の参考形態を、図５乃至図７に基づいて説明する。尚、第１の参考形態との共通箇所には同一符号を付して説明を省略する。
【００５７】
本参考形態は、データ線駆動回路１０１のシフトレジスタとして双方向性シフトレジスタ４０５を用いたところが第１の参考形態と異なる。
【００５８】
双方向性シフトレジスタ４０５は、図５及び図６に示すように、シフトレジスタを全てクロックドインバータで構成した。
【００５９】
尚、この場合、図示を省略するが、走査線駆動回路１０４についてもデータ線駆動回路１０１と同様な双方向性シフトレジスタとバッファー回路等を備えて構成することができる。
【００６０】
図５に示すように、双方向性シフトレジスタ４０５は、第１の参考形態で説明したシフトレジスタの各段を全てクロックドインバータにより構成するともに、第１の参考形態で説明したシフトレジスタの各段に更にクロックドインバータを１つ追加し、合計で４個のクロックドインバータ１３０，１３２，１３３，１３４により各段を構成する。そして、クロック信号ＣＬＸとその反転クロック信号ＣＬＸINVを入力するクロックドインバータ１３０，１３２以外のクロックドインバータ１３３，１３４には、夫々転送方向制御信号ＤＸとその反転転送方向制御信号ＤＸINVを入力する。
【００６１】
このような構成において、転送方向制御信号ＤＸがハイレベル信号である場合には、第１の参考形態のシフトレジスタ４０１と同様に、ＡからＢへ向かう方向への転送が行われる。この時のタイミングチャートは図３に示すようになる。しかし、転送方向制御信号ＤＸの反転信号ＤＸINVがハイレベル信号である場合には、出力信号Ｑｎ〜Ｑ１は、ＢからＡへ向かう方向へ転送される。この時のタイミングチャートは図６に示すようになる。尚、夫々の転送方向における出力信号の転送の機構は第１の参考形態で説明したシフトレジスタ４０１と同様である。
【００６２】
そして、シフトレジスタとしてこのような双方向性シフトレジスタ４０５を用いた場合でも、前記選択回路４０３の構成及びイネーブル信号ＥＮＢの構成を第１の参考形態通りに適用することができる。
【００６３】
つまり、イネーブル信号ＥＮＢは選択回路４０３の各３入力ＮＡＮＤ回路４０４に共通に入力される信号であるため、図６に示すように、シフトレジスタ４０５のｎ段目の出力信号Ｑｎから、ｎ−１段目の出力信号Ｑｎ−１、 ｎ−２段目の出力信号Ｑｎ−２という順序で出力信号が転送される場合でも、隣接する出力段の出力信号が共にハイレベルになる期間において、各出力信号の有効期間を選択することができ、互いに期間ｔｍの余裕を持つサンプリング回路駆動信号Ｓｎ〜Ｓ１を出力させる。
【００６４】
このように、転送方向に応じて信号の極性を反転させる必要がなく、１系統のイネーブル信号ＥＮＢにより、双方向に転送されるサンプリング回路駆動信号を生成することができるので、配線の引き回し上有利であり、駆動回路を基板上に容易に内蔵することができる。
【００６５】
また、以上のような双方向性シフトレジスタ４０５を、液晶プロジェクタのライトバルブとして液晶装置に用いる場合には、色無しの（即ち、カラーフィルタが形成されていない）液晶装置をＲＧＢ別に３枚用いる複板方式を採用することができ、表示画面を明るくして高品位の画質が得られる。この複板方式によれば、３枚の液晶装置により別々に光変調された３色光は、プリズムやダイクロイックミラーにより一つの投射光に合成された後、スクリーン上に投射される。このように、プリズム等で合成すると、図７に示すように、ＲＧＢ用の３枚のライトバルブ５００Ｒ、５００Ｇ及び、５００Ｂによる変調後にプリズム５０２で反射するＲ光及びＢ光と比べると、Ｇ光は、プリズム５０２で反射されない。即ち、光の反転回数が一回だけＧ光について少なくなる。この現象は、もちろんＧ光の代わりに、Ｒ光又はＢ光がプリズムで反射されないように光学系を構成しても同じであり、更に、ダイクロイックミラー等用いて３色光を合成した場合にも同様に起こる。従って、このような場合、Ｇ光についての画像信号を何等かの形で左右にひっくり返す必要性が生じる。
【００６６】
そこで、本参考形態のような双方向性シフトレジスタを備えた液晶装置を用いれば、画像信号を左右にひっくり返すことができ、上述のような複板方式の液晶プロジェクタを構成することができる。
【００６７】
また、前記ライトバルブを備えた液晶プロジェクタには、色付きの（即ち、対向基板にカラーフィルタが形成された）液晶装置を１枚だけ用いる単板方式があるが、データ線駆動回路１０１だけでなく、走査線駆動回路１０４も双方向性シフトレジスタ４０５で構成すれば、画像信号を上下左右にひっくり返すことができ、このような単板方式の液晶プロジェクタ、あるいは上述した複板方式の液晶プロジェクタを、床に普通に設置する床置きタイプとしても、天井に逆さに取り付けて設置する天吊りタイプとしても使用可能に構成することが出来る。また、携帯型ビデオカメラの液晶モニタのように、単板方式の液晶装置である液晶モニタを、ユーザの撮影姿勢に応じて、例えばフレキシブルジョイントを支点にひっくり返して見ることができるようにすることも可能である。そして、このような表示の可能な液晶モニタにおいてもゴースト等の表示品位の劣化を確実に防止することができる。
【００６８】
（駆動回路の第３の参考形態）
次に、本発明の駆動回路の第３の参考形態を、図８及び図９に基づいて説明する。尚、第１の参考形態との共通箇所には同一符号を付して説明を省略する。
【００６９】
本参考形態は、選択回路４０３を、図８に示すように、３入力ＮＯＲ回路４０６で構成したところが第１の参考形態と異なる。
【００７０】
３入力ＮＯＲ回路４０６を用いる場合には、スタート信号ＳＰＸ、イネーブル信号ＥＮＢは、ローアクティブに設定する必要があり、これに伴い、３入力ＮＯＲ回路４０６の出力段には、バッファー回路４０２との関係で、インバータ回路４０７が必要となる。すなわち、これはＯＲ回路を構成することを意味する。
【００７１】
このような構成では、図９に示すように、シフトレジスタ４０１の出力信号Ｑ１〜Ｑｎ、イネーブル信号ＥＮＢの全てがローレベルの信号になった時に、３入力ＮＯＲ回路４０６の出力がハイレベルとなり、この出力がインバータ４０７にて反転されて、バッファー回路４０２を介してサンプリング回路３０１に供給される。
【００７２】
本参考形態においても、配線の引き回しを複雑にすることなく、ゴースト等の表示品位の劣化を確実に防止することができる。
【００７３】
（駆動回路の第４の参考形態）
次に、本発明の駆動回路の第４の参考形態を、図１０乃至図１２を用いて説明する。尚、第１の参考形態との共通箇所には同一符号を付して説明を省略する。
【００７４】
本参考形態は、図１０に示すように、シリアル信号として出力される画像信号ＶＩＤＥＯを、表示情報処理回路（外部ＩＣ）で、例えばパラレルな画像信号ＶＩＤ１〜ＶＩＤ６に相展開する方式の液晶装置に本発明を適用したものである。
【００７５】
本参考形態においても、図１１に示すように、第１の参考形態で説明したものと同様な構成の選択回路４０３を用い、外部からの１系統のイネーブル信号ＥＮＢで、波形の調整を行うように構成した。
【００７６】
このように構成すれば、相展開を行う場合であっても、図１２に示すように、たとえサンプリング回路駆動信号Ｓ１〜Ｓｍの遅延が生ずる場合に、サンプリング回路駆動信号Ｓ１〜Ｓｍの重複を確実に防止することができ、従来の技術で説明したようなゴースト画像の発生を確実に防止することができる。
【００７７】
従って、相展開を行うように構成することにより、 ＸＧＡやＥＷＳといった高速な表示モードにおいても、シフトレジスタの駆動周波数を低減することが可能となり、外部制御回路の負荷を軽減することができるだけでなく、ゴースト画像のない高品質の画像表示を行うことができる。
【００７８】
更に、シフトレジスタの駆動周波数が低減されると、消費電流を小さくすることができるばかりでなく、シフトレジスタを構成するＴＦＴの寿命を延ばすことができ、信頼性の高い液晶装置を提供することができる。
【００７９】
なお、相展開を行う数と、一度に駆動するサンプリング回路の個数は、同じでなくとも良い。つまり、一度に駆動するサンプリング回路の個数を減らし、サンプリング回路駆動信号の出力期間を短くした場合でも、サンプリング回路を構成するトランジスタの駆動性能が良好な場合には、良好な表示を行うことができる。
【００８０】
（駆動回路の第５の参考形態）
次に、本発明の駆動回路の第５の参考形態を、図１３及び図１４を用いて説明する。尚、第１の参考形態との共通箇所には同一符号を付して説明を省略する。
【００８１】
本参考形態は、双方向性シフトレジスタをトランスミッションゲートを用いて構成した例である。
【００８２】
図１３に示す双方向性シフトレジスタ４０５は、転送方向制御信号ＤＸ及び反転信号ＤＸINVに応じて転送方向が固定される転送方向制御部が、トランスミッションゲート４１０で構成されており、クロック信号ＣＬＸ及び反転信号ＣＬＸINVに基づいて信号を取り込む信号取込部及び帰還部がクロックドインバータ１３０,１３１により構成されている。
【００８３】
また、図１４に示す双方向性シフトレジスタ４０５は、転送方向制御部だけでなく、信号取り込み部、帰還部をもトランスミッションゲート４１０で構成した例である。
【００８４】
トランスミッションゲート４１０は、ゲート電極に印加される方向制御信号ＤＸまたはクロック信号ＣＬＸと、転送信号の入力側電極または出力側電極に印加される転送信号との電位差に応じてＮチャネルＴＦＴとＰチャネルＴＦＴが同時に導通状態になるため、クロックドインバータのように正電源ＶＤＤ及び負電源ＶＳＳの供給を必要としない。従って、これらの電源バターンを引き回す必要がなくなり、双方向性シフトレジスタの隣接する各段の間隔を従来に比べて狭くすることができ、液晶装置の小型化が可能である。
【００８５】
また、図１４に示すように、双方向性シフトレジスタ４０５を全てトランスミッションゲート４１０で構成し、かつ、本発明のゴーストを除去するための選択回路４０３を用いることで、より一層液晶装置を小型化することが可能である。
【００８６】
（本発明の実施形態）
次に、本発明の駆動回路の実施形態を、図１５を用いて説明する。尚、第１の参考形態との共通箇所には同一符号を付して説明を省略する。
【００８７】
本実施形態は、バッファー回路４０２とサンプリング回路３０１の他の構成例を示すものである。
【００８８】
例えば、図１５（ａ）に示すように、バッファー回路４０２のインバーターを多段に重ねて構成した例である。このように構成することにより、信号の劣化を確実に防ぐことができ、サンプリング回路３０１をより一層正確に駆動することができる。
【００８９】
また、図１５（ｂ）に示すように、サンプリング回路３０１をＰチャネル型ＴＦＴ及びＮチャネル型ＴＦＴからなる相補型ＴＦＴ構造のトランスミッションゲート４１０で構成した例である。この場合、正負両極性の信号をトランスミッションゲート４１０に入力する必要があるため、バッファー回路４０２においてインバーターにより反転信号を生成する。そして、インバーターにより反転信号を生成した場合には、信号の遅延が生ずるため、図１５（ｂ）に示すように、正帰還部を有する双安定回路４１１を備え、この信号の遅延を解消するようにすれば良い。このような構成により、トランジスタ特性が多少劣化している場合でも、より確実な動作を保証することができ、正確なタイミングでデータ線の駆動制御を行うことが可能である。
【００９０】
以上、夫々駆動回路の実施形態について説明したが、データ線駆動回路の双方向性シフトレジスタ、サンプリング回路、又は走査線駆動回路は、夫々画素領域のＴＦＴ３０と同一の薄膜形成工程で形成することができ、製造上有利である。
【００９１】
尚、上述した各実施形態においては、データ線駆動回路及び走査線駆動回路に対して、クロック信号あるいは画像信号等を出力する外部制御回路を、液晶装置の外部に設けた場合について説明したが、本発明はこれに限られるものではなく、当該制御回路を液晶装置内に設けるようにしても良い。
【００９２】
（液晶装置１０の他の構成要素）
また、以上のような本実施形態の液晶装置１０には、次のような各手段が備えられている。
【００９３】
図１６及び図１７において、ＴＦＴアレイ基板１の上には、複数の画素電極１１により規定される画面表示領域（即ち、実際に液晶層５０の配向状態変化により画像が表示される液晶装置の領域）の周囲において両基板を貼り合わせて液晶層５０を包囲するシール部材の一例としての光硬化性樹脂からなるシール材５２が、画面表示領域に沿って設けられている。そして、対向基板２上における画面表示領域とシール材５２との間には、遮光性の周辺見切り５３が設けられている。
【００９４】
周辺見切り５３は、後に画面表示領域に対応して開口部が設けられた遮光性のケースにＴＦＴアレイ基板１が入れられた場合に、当該画面表示領域が製造誤差等により当該ケースの開口の縁に隠れてしまわないように、即ち、例えばＴＦＴアレイ基板１のケースに対する数百μｍ程度のずれを許容するように、画面表示領域の周囲に少なくとも５００μｍ以上の幅を持つ帯状の遮光性材料から形成されたものである。このような遮光性の周辺見切り５３は、例えば、Ｃｒ（クロム）やＮｉ（ニッケル）などの金属材料を用いたスパッタリング、フォトリソグラフィ及びエッチングにより対向基板２に形成される。或いは、カーボンやＴｉ（チタン）をフォトレジストに分散した樹脂ブラックなどの材料から形成される。また、遮光性の周辺見切り５３をＴＦＴアレイ基板１上に設けても良いことは言うまでもない。更に、サンプリング回路３０１を周辺見切り５３の下部に設けるようにすれば、データ線駆動回路１０１の占有面積を縮小することができるため、液晶装置１０の小型化が実現できる利点がある。
【００９５】
シール材５２の外側の領域には、画面表示領域の下辺に沿ってデータ線駆動回路１０１及び実装端子１０２が設けられており、画面表示領域の左右の２辺に沿って走査線駆動回路１０４が画面表示領域の両側に設けられている。ここで、走査線３１の走査信号遅延が問題にならないような場合、走査線駆動回路１０４は走査線１０３に対して片側のみに形成しても良い。更に画面表示領域の上辺には、複数の配線１０５が設けられている。また、対向基板２のコーナー部の少なくとも一箇所で、ＴＦＴアレイ基板１と対向基板２との間で電気的導通をとるための上下導通材１０６が設けられている。そして、シール材５２とほぼ同じ輪郭を持つ対向基板２が当該シール材５２によりＴＦＴアレイ基板１に固着されている。
【００９６】
以上説明した液晶装置１０は、カラー液晶プロジェクタに適用されるため、３つの液晶装置１０がＲＧＢ用のライトバルブとして夫々用いられ、各パネルには夫々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が入射光として夫々入射されることになる。従って、各実施の形態では、対向基板２に、カラーフィルタは設けられていない。しかしながら、液晶装置１０においても遮光膜２３の形成されていない画素電極１１に対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２上に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に本実施の形態の液晶装置を適用できる。
【００９７】
また、液晶装置１０のスイッチング素子は、正スタガ型又はコプラナー型のポリシリコンＴＦＴでも良いし、逆スタガ型のＴＦＴやアモルファスシリコンＴＦＴ等の他の形式のＴＦＴに対しても、本実施の形態は有効である。
【００９８】
尚、データ線駆動回路１０１及び走査線駆動回路１０４は、ＴＦＴアレイ基板１の上に設ける代わりに、例えばＴＡＢ（テープオートメイテッドボンディング基板）上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。
【００９９】
（電子機器）
次に、以上詳細に説明した液晶装置１０を備えた電子機器の実施の形態について図１８から図２２を参照して説明する。
【０１００】
先ず図１８に、このように液晶装置１０を備えた電子機器の概略構成を示す。
【０１０１】
図１８において、電子機器は、表示情報出力源１０００、上述した外部表示情報処理回路１００２、前述の走査線駆動回路１０４及びデータ線駆動回路１０１を含む表示駆動回路１００４、液晶装置１０、クロック発生回路１００８並びに電源回路１０１０を備えて構成されている。表示情報出力源１０００は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、光ディスク装置などのメモリ、テレビ信号を同調して出力する同調回路等を含んで構成され、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力する。表示情報処理回路１００２は、増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック発生回路１００８からのクロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号CLKと共に表示駆動回路１００４に出力する。表示駆動回路１００４は、走査線駆動回路１０４及びデータ線駆動回路１０１によって前述の駆動方法により液晶装置１０を駆動する。電源回路１０１０は、上述の各回路に所定電源を供給する。尚、液晶装置１０を構成するＴＦＴアレイ基板の上に、表示駆動回路１００４を搭載してもよく、これに加えて表示情報処理回路１００２を搭載してもよい。
【０１０２】
このような構成の電子機器として、図１９に示す液晶プロジェクタ、図２０に示すマルチメディア対応のパーソナルコンピユータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、あるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテーブレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などを挙げることができる。
【０１０３】
次に図１９から図２１に、このように構成された電子機器の具体例を夫々示す。
【０１０４】
図１９において、電子機器の一例たる液晶プロジェクタ１１００は、投射型の液晶プロジェクタであり、光源１１１０と、ダイクロイックミラー１１１３，１１１４と、反射ミラー１１１５，１１１６，１１１７と、入射レンズ１１１８，リレーレンズ１１１９，出射レンズ１１２０と、液晶ライトバルブ１１２２，１１２３，１１２４と、クロスダイクロイックプリズム１１２５と、投射レンズ１１２６とを備えて構成されている。液晶ライトバルブ１１２２，１１２３，１１２４は、上述した駆動回路１００４がＴＦＴアレイ基板上に搭載された液晶装置１０を含む液晶表示モジュールを３個用意し、夫々液晶ライトバルブとして用いたものである。また、光源１１１０はメタルハライド等のランプ１１１１とランプ１１１１の光を反射するリフレクタ１１１２とからなる。
【０１０５】
以上のように構成される液晶プロジェクタ１１００においては、青色光・緑色光反射のダイクロイックミラー１１１３は、光源１１１０からの白色光束のうちの赤色光を透過させるとともに、青色光と緑色光とを反射する。透過した赤色光は反射ミラー１１１７で反射されて、赤色光用液晶ライトバルブ１１２２に入射される。一方、ダイクロイックミラー１１１３で反射された色光のうち緑色光は緑色光反射のダイクロイックミラー１１１４によって反射され、緑色光用液晶ライトバルブ１１２３に入射される。また、青色光は第２のダイクロイックミラー１１１４も透過する。青色光に対しては、長い光路による光損失を防ぐため、入射レンズ１１１８、リレーレンズ１１１９、出射レンズ１１２０を含むリレーレンズ系からなる導光手段１１２１が設けられ、これを介して青色光が青色光用液晶ライトバルブ１１２４に入射される。各ライトバルブにより変調された３つの色光はクロスダイクロイックプリズム１１２５に入射する。このプリズムは４つの直角プリズムが貼り合わされ、その内面に赤光を反射する誘電体多層膜と青光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が形成される。合成された光は、投射光学系である投射レンズ１１２６によってスクリーン１１２７上に投射され、画像が拡大されて表示される。
【０１０６】
図２０において、電子機器の他の例たるラップトップ型のパーソナルコンピュータ１２００は、上述した液晶装置１０がトップカバーケース内に備えられた液晶ディスプレイ１２０６と、ＣＰＵ、メモリ、モデム等を収容すると共にキーボード１２０２が組み込まれた本体部１２０４とを有する。
【０１０７】
また、これらに代えて、図２１に示すように、液晶装置１０を構成する２枚の透明基板１３０４ａ，１３０４ｂの一方に、金属の導電膜が形成されたポリイミドテーブ１３２２にＩＣチップ１３２４を実装したＴＣＰ（Tape Carrier Package）１３２０を接続して、電子機器用の一部品である液晶装置として生産、販売、使用することもできる。
【０１０８】
以上、図１９から図２１を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダー型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、ワークステーション、携帯電話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が図１８に示した電子機器の例として挙げられる。
【０１０９】
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明は上述の各種の液晶装置の駆動に適用されるものに限らず、エレクトロルミネッセンス、プラズマディスブレ一装置にも適用可能である。
【０１１０】
以上説明したように、本実施の形態によれば、ゴースト等の表示品位の劣化を確実に防止して、良好な画像表示の可能な液晶装置を備えた各種の電子機器を実現できる。
【０１１１】
【発明の効果】
以上説明したように、本発明によれば、サンプリング回路への駆動信号の選択期間を制御する選択手段を、シフトレジスタの一の出力段の出力線と、当該一の出力段に隣接する出力段の出力線と、各選択手段に共通の制御信号線とが入力端子に接続された３入力論理回路から構成したので、配線の引き回しが容易であり、電気光学装置に容易に設けることができる。また、各データ線に対して十分なサンプリング期間を確保して、確実な画像信号の書き込みを可能とすると共に、ゴースト画像の発生を確実に防止することができ、高品位な画像表示あるいはライトバルブ動作の可能な電気光学装置の駆動回路、電気光学装置、及び電子機器を提供することができる。
【図面の簡単な説明】
【図１】 液晶装置の第１の実施形態におけるＴＦＴアレイ基板上に形成された各種配線、周辺回路等のブロック図である。
【図２】 図１のデータ線駆動回路を構成するシフトレジスタの回路図である。
【図３】 図１の液晶装置におけるデータ線駆動回路及びサンプリング回路の動作を示すタイミングチャートである。
【図４】 図１の液晶装置に設けられたサンプリング回路を構成するＴＦＴの回路図である。
【図５】 本発明の第２の実施形態のデータ線駆動回路の構成を示すブロック図である。
【図６】 本発明の第２の実施形態におけるデータ線駆動回路及びサンプリング回路の動作を示すタイミングチャートである。
【図７】 本発明の第２の実施形態における液晶装置を用いた液晶プロジェクタのＲＧＢの３色光を合成するプリズム光学系を示す概念図である。
【図８】 本発明の第３の実施形態におけるデータ線駆動回路のブロック図である。
【図９】 本発明の第３の実施形態におけるデータ線駆動回路及びサンプリング回路の動作を示すタイミングチャートである。
【図１０】 本発明の第４の実施形態における液晶装置に供給される画像信号の態様を示すブロック図である。
【図１１】 本発明の第４の実施形態におけるデータ線駆動回路のシフトレジスタ及びサンプリング回路の回路図である。
【図１２】 本発明の第４の実施形態におけるデータ線駆動回路及びサンプリング回路の動作を示すタイミングチャートである。
【図１３】 本発明の第５の実施形態におけるデータ線駆動回路のシフトレジスタ及びサンプリング回路の回路図である。
【図１４】 本発明の第５の実施形態におけるデータ線駆動回路のシフトレジスタ及びサンプリング回路の他の例の回路図である。
【図１５】 （ａ）は本発明の第６の実施形態におけるデータ線駆動回路のバッファー回路及びサンプリング回路の一例の回路図、（ｂ）は本発明の第６の実施形態におけるデータ線駆動回路のバッファー回路及びサンプリング回路の他例の回路図である。
【図１６】 図１の液晶装置の全体構成を示す平面図である。
【図１７】 図１の液晶装置の全体構成を示す断面図である。
【図１８】 本発明による電子機器の実施の形態の概略構成を示すブロック図である。
【図１９】 電子機器の一例としての液晶プロジェクタを示す断面図である。
【図２０】 電子機器の他の例としてのパーソナルコンピュータを示す正面図である。
【図２１】 電子機器の一例としてのＴＣＰを用いた液晶装置を示す斜視図である。
【図２２】 従来の液晶装置におけるデータ線駆動回路及びサンプリング回路の回路図である。
【図２３】 図２２の液晶装置におけるデータ線駆動回路及びサンプリング回路の動作を示すタイミングチャートである。
【図２４】 図２２のデータ線駆動回路及びサンプリング回路において発生するゴースト画像を示す図である。
【図２５】 画像信号を多相に相展開し、サンプリング回路を個別に駆動する場合の従来のデータ線駆動回路及びサンプリング回路の動作を示すタイミングチャートである。
【図２６】 画像信号を６相に相展開し、複数のサンプリング回路を一度に駆動する場合の従来のデータ線駆動回路及びサンプリング回路の回路図である。
【図２７】 図２６のデータ線駆動回路及びサンプリング回路の動作を示すタイミングチャートである。
【図２８】 図２６のデータ線駆動回路及びサンプリング回路を用いた液晶装置において発生するゴースト画像を示す図である。
【図２９】 画像信号を１２相に相展開し、複数のサンプリング回路を一度に駆動する場合の従来のデータ線駆動回路及びサンプリング回路の回路図である。
【図３０】 図２９のデータ線駆動回路及びサンプリング回路を用いた場合に発生するゴースト画像を示す図である。
【符号の説明】
１…ＴＦＴアレイ基板
２…対向基板
１０…液晶装置
１１…画素電極
２１…共通電極
２３…遮光膜
３０…ＴＦＴ
３１…走査線
３５…データ線
５０…液晶層
５２…シール材
５３…周辺見切り
１０１…データ線駆動回路
１０２…実装端子
１３０、１３２、１３３、１３４…クロックドインバータ
３０１…サンプリング回路
３０４…画像信号線
３０６…サンプリング回路駆動信号線
４０１…シフトレジスタ
４０２…バッファー回路
４０３…選択回路
４０４…３入力ＮＡＮＤ回路
４０５…双方向性シフトレジスタ
４０６…３入力ＮＯＲ回路
４１０…トランスミッションゲート
Claims (3)
- 画像信号が供給される複数のデータ線と、
複数の出力段を有するシフトレジスタと、
前記シフトレジスタの出力段からの出力信号に基づいて、サンプリング回路駆動信号を出力するバッファー回路と、
前記サンプリング回路駆動信号に基づいて前記画像信号をサンプリングして前記データ線に供給するサンプリング回路と、
を具備し、
前記サンプリング回路は相補型のトランスミッションゲートで構成され、
前記シフトレジスタの各出力段からの出力信号は、二系統に分岐された後、前記バッファー回路に供給され、
前記バッファー回路は、
前記二系統に分岐された出力信号のうち一方の出力信号が入力され、当該一方の出力信号を反転して出力する第１インバータと、
前記第１インバータから出力された前記一方の出力信号と前記二系統に分岐された出力信号のうち他方の出力信号とが入力され、当該他方の出力信号に対する当該一方の出力信号の遅延を解消する双安定回路と、
前記双安定回路に接続され、前記双安定回路から出力された前記一方の出力信号が入力される第２インバータと、
前記双安定回路に接続され、前記双安定回路から出力された前記他方の出力信号が入力される第３インバータと、を有し、
前記第２インバータから出力された前記一方の出力信号が前記サンプリング回路駆動信号として前記サンプリング回路の相補型のトランスミッションゲートを構成する一方の導電型のトランジスタのゲートに供給され、
前記第３インバータから出力された前記他方の出力信号が前記サンプリング回路駆動信号として、前記サンプリング回路の相補型のトランスミッションゲートを構成する他方の導電型のトランジスタのゲートに供給される
ことを特徴とする電気光学装置。 - 前記トランスミッションゲートは、相補型ＴＦＴ構造であることを特徴とする請求項１に記載の電気光学装置。
- 請求項１または２に記載の電気光学装置を備えたことを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003199989A JP3826902B2 (ja) | 2003-07-22 | 2003-07-22 | 電気光学装置及び電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003199989A JP3826902B2 (ja) | 2003-07-22 | 2003-07-22 | 電気光学装置及び電子機器 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08231598A Division JP3536653B2 (ja) | 1998-03-27 | 1998-03-27 | 電気光学装置のデータ線駆動回路、電気光学装置、及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004046201A JP2004046201A (ja) | 2004-02-12 |
| JP3826902B2 true JP3826902B2 (ja) | 2006-09-27 |
Family
ID=31712520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003199989A Expired - Lifetime JP3826902B2 (ja) | 2003-07-22 | 2003-07-22 | 電気光学装置及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3826902B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100624306B1 (ko) * | 2004-05-28 | 2006-09-18 | 삼성에스디아이 주식회사 | 주사 구동장치와 이를 가지는 평판 표시장치 및 그의구동방법 |
| JP4049162B2 (ja) * | 2004-06-18 | 2008-02-20 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP4400508B2 (ja) | 2004-07-09 | 2010-01-20 | セイコーエプソン株式会社 | 電気光学装置用駆動回路並びに電気光学装置及び電子機器 |
| JP4661182B2 (ja) * | 2004-11-19 | 2011-03-30 | セイコーエプソン株式会社 | 電気光学装置用駆動回路及び方法、並びに電気光学装置及び電子機器 |
-
2003
- 2003-07-22 JP JP2003199989A patent/JP3826902B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004046201A (ja) | 2004-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3846057B2 (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 | |
| US6377235B1 (en) | Drive circuit for electro-optic apparatus, method of driving the electro-optic apparatus, electro-optic apparatus, and electronic apparatus | |
| JP3536653B2 (ja) | 電気光学装置のデータ線駆動回路、電気光学装置、及び電子機器 | |
| JP4793121B2 (ja) | 電気光学装置、及びこれを備えた電子機器 | |
| JP3536657B2 (ja) | 電気光学装置の駆動回路、電気光学装置、及び電子機器 | |
| US7315297B2 (en) | Electro-optical apparatus and electronic system | |
| JP3520756B2 (ja) | 電気光学装置の駆動回路、電気光学装置及び電子機器 | |
| JP3635972B2 (ja) | 電気光学装置の駆動回路、電気光学装置および電子機器 | |
| JP3826902B2 (ja) | 電気光学装置及び電子機器 | |
| JP3841072B2 (ja) | 電気光学装置、および電子機器 | |
| JP3484963B2 (ja) | 電気光学装置の駆動回路、電気光学装置、及び電子機器 | |
| JP3893819B2 (ja) | 電気光学装置の駆動回路、データ線駆動回路、走査線駆動回路、電気光学装置、および電子機器 | |
| JP3843658B2 (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 | |
| JP2007272162A (ja) | 電気光学装置、及びこれを備えた電子機器 | |
| JP3757646B2 (ja) | 電気光学装置の駆動回路及び電気光学装置 | |
| JP3780852B2 (ja) | シフトレジスタ、電気光学装置、駆動回路、パルス信号の転送方法および電子機器 | |
| JP3767599B2 (ja) | 電気光学装置の駆動回路、電気光学装置の駆動方法、電気光学装置及び電子機器 | |
| JP4599808B2 (ja) | 電気光学パネルの駆動回路並びにこれを備えた電気光学装置及び電子機器 | |
| JP2000310964A (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 | |
| JP4155309B2 (ja) | 電気光学装置の駆動回路、電気光学装置、及び電子機器 | |
| JP4720654B2 (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 | |
| JP2007249134A (ja) | 電気光学装置及びこれを備えた電子機器 | |
| JP4406231B2 (ja) | 電気光学装置及び電子機器 | |
| JP2006208599A (ja) | 電気光学装置及び電子機器 | |
| JP2006243759A (ja) | 電気光学装置の駆動回路、データ線駆動回路、走査線駆動回路、電気光学装置、および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051025 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051215 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060307 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060426 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060518 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060613 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060626 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130714 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |