JP3536653B2 - 電気光学装置のデータ線駆動回路、電気光学装置、及び電子機器 - Google Patents

電気光学装置のデータ線駆動回路、電気光学装置、及び電子機器

Info

Publication number
JP3536653B2
JP3536653B2 JP08231598A JP8231598A JP3536653B2 JP 3536653 B2 JP3536653 B2 JP 3536653B2 JP 08231598 A JP08231598 A JP 08231598A JP 8231598 A JP8231598 A JP 8231598A JP 3536653 B2 JP3536653 B2 JP 3536653B2
Authority
JP
Japan
Prior art keywords
signal
output
circuit
data line
shift register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP08231598A
Other languages
English (en)
Other versions
JPH11282426A (ja
Inventor
正夫 村出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP08231598A priority Critical patent/JP3536653B2/ja
Publication of JPH11282426A publication Critical patent/JPH11282426A/ja
Application granted granted Critical
Publication of JP3536653B2 publication Critical patent/JP3536653B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、薄膜トランジスタ
(以下、適宜TFTと称す )駆動等によるアクティブ
マトリクス駆動方式の電気光学装置の駆動回路、該駆動
回路を備えた電気光学装置、該駆動回路が基板上に設け
られた電気光学装置、又は当該電気光学装置を用いた電
子機器の技術分野に属し、特に、サンプリング回路を備
えた駆動回路、電気光学装置、及び電子機器の技術分野
に属する。
【0002】
【従来の技術】従来、TFT駆動によるアクティブマト
リクス駆動方式の液晶装置においては、縦横に夫々配列
された多数の走査線及びデータ線と、走査線及びデータ
線の各交点に対応する多数の画素電極がTFTアレイ基
板上に設けられている。そして、これらに加えて、走査
線駆動回路、データ線駆動回路、サンプリング回路など
のTFTを構成要素とする各種の周辺回路が、このよう
なTFTアレイ基板上に設けられる場合がある。
【0003】前記走査線駆動回路及びデータ線駆動回路
には、夫々シフトレジスタが備えられており、画像信号
または走査信号を前記データ線または走査線毎に書き込
ませるための駆動信号が、前記走査線駆動回路及びデー
タ線駆動回路の各出力段から順次出力されるように構成
されている。
【0004】図22に従来のデータ線駆動回路の一例を
示す。図22に示す回路では、クロックドインバータ回
路及びインバータによりシフトレジスタ401’が構成
されており、シフトレジスタ401’の各出力段からは
出力信号Q1〜Qnが図23に示すように順次転送され
て出力される。従って、この出力信号Q1〜Qnを用い
てサンプリング回路301のスイッチング素子SH1〜
SHnの導通タイミングを制御することにより、画像信
号線304に供給される画像信号VIDの各データ線に
対する書き込みタイミングを、走査信号の走査線に対す
る書き込みタイミングと同期させることができる。
【0005】しかし、これらの出力信号Q1〜Qnのパ
ルス幅は図23に示すようにスタート信号SPXのパル
ス幅と等しく、出力信号Q1〜Qnの転送はクロック信
号CLX及び該クロック信号の反転クロック信号CLX
INVの半周期ずつずれて行われるので、隣接する出力段
からの出力信号(Q1とQ2、Q2とQ3等)は図23
に示すようにクロック信号CLXの半周期に相当する期
間において重複することになる。従って、出力信号Q1
〜Qnをそのままサンプリング回路301のスイッチン
グ素子SH1〜SHnに供給すると、前記重複する期間
において、隣接するスイッチング素子SH1〜SHnが
同時に導通し、データ線において画像信号のゴーストが
発生してしまう。
【0006】そこで、従来は図22に示すような選択回
路403’を設けている。選択回路403’は、2入力
NAND回路500から構成されており、2入力NAN
D回路500の入力端子には、シフトレジスタ401’
の隣接する出力段の出力信号が入力される。このように
構成した結果、図23のタイミングチャートに示すよう
に、出力信号Q1〜Qnは、シフトレジスタ401’の
隣接する出力段の出力信号(Q1とQ2,Q2とQ3,
〜Qn−1とQn)が共にハイレベルになる期間だけ選
択され、サンプリング回路駆動信号S1〜Snとしてサ
ンプリング回路301の各スイッチング素子SH1〜S
Hnに供給されるので、上述したようなゴーストを発生
させることなく、良好な画像を表示させることができ
る。
【0007】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の構成では、シフトレジスタ401’の出力信
号Q1〜Qnに遅延が生じると、バッファー回路40
2’の出力信号であるサンプリング回路駆動信号S1〜
Snが図23に点線で示すように遅延し、例えば1段目
のサンプリング回路駆動信号S1と2段目のサンプリン
グ回路駆動信号S2は図23にT1で示す期間に重複す
ることになる。
【0008】このような重複が生じると、例えば図24
に示すように5番目のデータ線に書き込まれるべき画像
信号が6番目のデータ線にも書き込まれ、以下一つずつ
隣のデータ線に画像信号が書き込まれるため、図24に
斜線で示すようにゴースト画像が生じるという間題があ
った。
【0009】特に、シリアル信号として出力される画像
信号をパラレルな画像信号に相展開する場合には、複数
本前の画像信号が書き込まれるため、ゴースト画像は、
より広い領域に、より顕著に発生することになる。例え
ば、XGAやEWSといった表示モードにおいては、ド
ット周波数が高速になるため、画像信号の相展開を行わ
ないと、図25に示すように、サンプリング回路駆動信
号S1、S2、S3、…のハイレベルの期間を十分に確
保することができず、各データ線に十分な画像信号の書
き込みを行うことができなくなってしまう。そこで、従
来は、図26に示すように、例えば6相に相展開された
パラレルな画像信号VID1〜VlD6の夫々をサンプ
リング回路301に接続すると共に、1個のバッファー
回路402’と複数個の隣接するサンプリング回路30
1のスイッチング素子とを接続し、一度に複数個のスイ
ッチング素子を導通させるように構成した。このように
構成すれば、図27に示すように、サンプリング回路駆
動信号S1〜Smのハイレベルの期間を十分に確保する
ことができ、良好な表示を行うことができた。
【0010】しかしながら、このような構成において
も、NAND回路500やバッファー回路402’のト
ランジスタ特性が劣化している場合、あるいはシフトレ
ジスタ401’の出力信号に遅延が生じている場合に
は、図27に示すように、サンプリング回路駆動信号S
1〜Smの遅延が生じ、図27にT2で示す期間におい
て、スイッチング素子SH1〜SHmの導通期間に重複
が生じる。図27に示す期間T2においては、1番目〜
6番目のデータ線に対して画像信号を書き込むために、
サンプリング回路301のスイッチング素子SH1〜S
H6を導通状態とするサンプリング回路駆動信号S1〜
S6がハイレベルな信号となっており、同時に、7番目
〜12番目のデータ線に画像信号を書き込むためにスイ
ッチング素子SH7〜SH12を導通状態とするサンプ
リング回路駆動信号S7〜S12がハイレベルな信号と
なっている。従って、例えば5番目のデータ線に対する
画像信号はVlD5であり、このVlD5はスイッチン
グ素子SH5だけでなく、6本後のデータ線に対するス
イッチング素子SH11にも供給される。また、6番目
のデータ線に対する画像信号VID6はスイッチング素
子SH6だけでなく、6本後のデータ線に対するスイッ
チング素子S12にも供給される。その結果、図28に
示すように、11番目から16番目のデータ線には、5
番目〜10番目のデータ線に対する画像信号が書き込ま
れ、斜線で示すようなゴースト画像が生じてしまう。
【0011】このようなゴースト画像の発生は、一度に
駆動するサンプリング回路のスイッチング素子の個数が
多ければ多い程顕著であり、例えば図29に示すよう
に、画像信号を12相展開すると共に、12個のスイッ
チング素子を同時に駆動するような構成の場合には、図
30に示すように、1番目〜12番目のデータ線に書き
込まれる画像信号が、12本後の13番目〜24番目の
データ線に書き込まれることになり、斜線で示すような
ゴースト画像が発生してしまう。
【0012】ゴースト画像が生じると、画像のコントラ
ストが低下し、鮮明な画像を表示することができなくな
る。特に、動画を表示する場合には、本来の画像に追従
してゴースト画像が動いて表示されるため、極めて見づ
らい画像となってしまう。また、階調表示を行う場合に
は、単に画素に対する画像信号の書き込みのオンオフだ
けでなく、書き込む電圧値を階調レベルに応じた値にす
る必要があるが、ゴースト画像の影響により適切な電圧
値を得ることができず、正確な階調表示を行うことがで
きなくなってしまう。また、画素の微細化等により表示
画像の高解像度化を図った場合でも、以上のようなゴー
スト画像が生じてしまうと、実質的に画像の精細度が失
われ、表示品位を劣化させることになる。
【0013】ゴースト画像を除去するためには、シフト
レジスタ401の出力信号Ql〜Qnをクロック信号の
CLXの1周期ずつシフトさせ、出力信号Q1〜Qnの
重複期間を無くすことができれば良い。しかし、出力信
号Q1〜Qnをクロック信号CLXの1周期ずつシフト
させるには、極めて複雑な構成のシフトレジスタを用い
る必要があり、高コスト化、シフトレジスタの占有面積
の増大に基づく液晶装置の大型化等の間題を招くことに
なる。
【0014】本発明は上述した問題点に鑑みなされたも
のであり、画像信号をデータ線の線順次に書き込む場合
でも、簡易な構成で確実にゴースト等の表示品位の劣化
を防ぐことのできる電気光学装置の駆動回路、電気光学
装置、及び電子機器を提供することを課題としている。
【0015】
【課題を解決するための手段】課題を解決するために本
願発明の電気光学装置のデータ線駆動回路は、画像信号
が供給される複数のデータ線と、走査信号が供給される
複数の走査線と、前記各データ線及び前記各走査線の交
差に対応して設けられたスイッチング手段とを備えた電
気光学装置のデータ線駆動回路であって、前記画像信号
を駆動信号の選択期間にサンプリングして前記データ線
に供給するサンプリング回路と、複数の出力段を有し、
当該複数の出力段からクロック信号の半周期分ずれた出
力をなすシフトレジスタと、前記シフトレジスタの各出
力段に対応して設けられ、前記サンプリング回路への前
記駆動信号の選択期間を制御する選択手段とを具備し、
前記各選択手段は前記シフトレジスタの一の出力段の出
力と、一の出力段に隣接する出力段の出力と、各選択手
段に共通の制御信号線からの出力とが入力端子に供給さ
れた3入力NAND回路からなり、 前記シフトレジス
タの一の出力段に隣接する出力段の出力信号は、前記一
の出力段の出力信号より前記クロック信号の半周期分遅
れて出力され、前記共通の制御信号線からの出力信号
は、前記クロック信号の半周期より短いパルス幅を持
ち、前記各選択手段から出力される前記駆動信号は、前
記共通の制御信号線からの出力信号のパルス幅と同じ期
間の選択期間を有し、かつ、隣り合う前記各選択手段か
ら出力される前記駆動信号は、互いに、所定の時間間隔
をあけて、前記サンプリング回路に供給されることを特
徴とする。
【0016】本願発明の電気光学装置のデータ線駆動回
路によれば、1水平走査期間における画像信号の書き込
み期間が終了し、シフトレジスタに対して転送開始信号
が入力されると、この転送開始信号に基づいて駆動信号
が生成され、シフトレジスタの各出力段から出力される
と共に、シフトレジスタの次段における入力信号として
出力される。次段においても同様にして駆動信号が生成
され、この段における駆動信号として出力されると共
に、更に次段における入力信号として出力される。
【0017】以下、同様にして、次々に駆動信号がシフ
トレジスタの各段によって転送されながら各段の出力信
号として出力され、各データ線に対応するサンプリング
回路に、前記出力段の夫々に対応して設けられた選択手
段を介して供給される。
【0018】各選択手段は、対応するシフトレジスタの
一の出力段の出力と、及び当該一の出力段に隣接する一
の出力段の出力と、外部から出力される制御信号線の出
力とが入力端子に供給されており、夫々の信号が有効と
なる期間を、前記駆動信号の有効な期間として選択す
る。そして、前記制御信号線は、各選択手段に共通の制
御信号線として接続されている。従って、シフトレジス
タの各出力段のスイッチング特性が劣化して、転送され
る信号の遅延が生じる場合でも、前記駆動信号の有効な
期間を外部からの前記制御信号により強制的に定めるこ
とができ、隣接するサンプリング回路間における前記駆
動信号の重なりを防止して、ゴースト現象等の表示品位
の劣化を確実に防ぐことができる。
【0019】つまり、サンプリング回路は、重なりのな
い、かつ、十分に長い期間に設定された前記駆動信号に
より導通され、画像信号の供給線から供給される画像信
号を各データ線に対して線順次に供給し、画像信号の書
き込みを行うことになる。
【0020】
【0021】また、本願発明の電気光学装置のデータ線
駆動回路によれば、夫々の3入力NAND回路には、シ
フトレジスタの一の出力段の出力、及び当該一の出力段
に隣接する一の出力段の出力、並びに外部から出力され
る制御信号線の出力の夫々が供給される。従って、各信
号が正の極性で有効となった場合にのみ、負極性の出力
が行われることになり、前記制御信号線を介して入力す
る制御信号により前記有効期間の調整を行うことができ
る。
【0022】また、本願発明の電気光学装置のデータ線
駆動回路の他の態様は、画像信号が供給される複数のデ
ータ線と、走査信号が供給される複数の走査線と、前記
各データ線及び前記各走査線の交差に対応して設けられ
たスイッチング手段とを備えた電気光学装置のデータ線
駆動回路であって、前記画像信号を駆動信号の選択期間
にサンプリングして前記データ線に供給するサンプリン
グ回路と、複数の出力段を有し、当該複数の出力段から
クロック信号の半周期分ずれた出力をなすシフトレジス
タと、前記シフトレジスタの各出力段に対応して設けら
れ、前記サンプリング回路への前記駆動信号の選択期間
を制御する選択手段とを具備し、前記各選択手段は前記
シフトレジスタの一の出力段の出力と、一の出力段に隣
接する出力段の出力と、各選択手段に共通の制御信号線
からの出力とが入力端子に供給された3入力NOR回路
からなり、 前記シフトレジスタの一の出力段に隣接す
る出力段の出力信号は、前記一の出力段の出力信号より
前記クロック信号の半周期分遅れて出力され、前記共通
の制御信号線からの出力信号は、前記クロック信号の半
周期より短いパルス幅を持ち、前記各選択手段から出力
される前記駆動信号は、前記共通の制御信号線からの出
力信号のパルス幅と同じ期間の選択期間を有し、かつ、
隣り合う前記各選択手段から出力される前記駆動信号
は、互いに、所定の時間間隔をあけて、前記サンプリン
グ回路に供給されることを特徴とする。
【0023】この電気光学装置のデータ線駆動回路によ
れば、夫々の3入力NOR回路には、シフトレジスタの
一の出力段の出力、及び当該一の出力段に隣接する一の
出力段の出力、並びに外部から出力される制御信号線か
らの出力の夫々が供給される。従って、各信号が負の極
性で有効となった場合にのみ、負極性の出力が行われる
ことになり、前記制御信号線を介して入力する制御信号
により前記有効期間の調整を行うことができる。
【0024】また前記データ線駆動回路のシフトレジス
タは、信号の転送方向を前記外部から供給される方向制
御信号に基づいて所定方向に制限する転送方向制御部を
更に備えた双方向性シフトレジスタであってもよい。
【0025】この電気光学装置のデータ線駆動回路によ
れば、前記シフトレジスタに対して、信号の転送方向を
決定するための方向制御信号が外部から供給されると、
前記シフトレジスタにおいては、転送方向制御部によ
り、当該方向制御信号に基づいて転送方向が所定方向に
制限される。従って、前記選択手段に供給する出力信号
を所望の方向に適切に転送し、ゴースト画像の無い反転
表示を可能とする。
【0026】また、上記電気光学装置の駆動回路におい
て、前記サンプリング回路は、相展開して出力される画
像信号の供給線に接続されており、前記選択手段は、前
記サンプリング回路の複数段に対して一度に前記駆動信
号を供給するように接続されていてもよい。
【0027】この電気光学装置のデータ線駆動回路によ
れば、前記画像信号は、外部の制御手段により相展開し
て出力され、サンプリング回路に供給される。一方、サ
ンプリング回路の駆動信号は、前記選択手段により、サ
ンプリング回路の複数段に対して一度に供給される。従
って、ドット周波数が速い場合でも、十分なサンプリン
グ期間が確保されると共に、前記制御信号線を介して入
力される制御信号により適切な有効期間の選択が行わ
れ、ゴースト画像を生じさせない。
【0028】本願発明の電気光学装置は、前記課題を解
決するために、上記電気光学装置のデータ線駆動回路
と、電気信号により光学的特性を可逆的に変化させる電
気光学部材を画素部に備えた画像表示手段とを備えたこ
とを特徴とする。
【0029】この電気光学装置によれば、上記データ線
駆動回路と、電気信号により光学的特性を可逆的に変化
させる電気光学部材を画素部に備えた画像表示手段とを
備えているので、十分なサンプリング期間が確保される
と共に、前記制御線を介して入力される制御信号により
適切な有効期間の選択が行われ、ゴーストのない良好な
画像が表示可能であって、且つ小型の電気光学装置が提
供される。
【0030】本願発明の電子機器は、前記課題を解決す
るために、上記の電気光学装置を備えたことを特徴とす
る。
【0031】この電子機器によれば、電子機器は、上述
した本願発明の電気光学装置を備えており、十分なサン
プリング期間が確保されると共に、前記制御信号線を介
して入力される制御信号により適切な有効期間の選択が
行われ、ゴーストのない良好な画像が表示可能な電気光
学装置により、高品質の画像表示が行われる。また、電
気光学装置の小型化が可能なので、電子機器の小型化を
実現することができる。
【0032】本発明のこのような作用及び他の利得は次
に説明する実施の形態から明らかにする。
【0033】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
【0034】(電気光学装置の構成)電気光学装置の一
例としての液晶装置について説明する。
【0035】先ず、液晶装置の全体構成について、図1
から図3を参照して説明する。図1は、液晶装置の実施
の形態におけるTFTアレイ基板上に設けられた各種配
線、周辺回路等の構成を示すブロック図である。
【0036】図1において、液晶装置10は、例えば石
英基板、ハードガラス、シリコン基板等からなるTFT
アレイ基板上に、マトリクス状に設けられた複数の画素
電極11と、X方向に複数配列されており夫々がY方向
に沿って伸びるデータ線35と、Y方向に複数配列され
ており夫々がX方向に沿って伸びる走査線31と、各デ
ータ線35と画素電極11との間に夫々介在すると共に
該間における導通状態及び非導通状態を、走査線31を
介して夫々供給される走査信号に応じて夫々制御する画
素駆動手段の一例としての複数のTFT30とが形成さ
れている。また、図示を省略しているが、TFTアレイ
基板上には、蓄積容量のための配線である容量線が、走
査線31に沿ってほぼ平行に、あるいは前段の走査線下
を利用して形成されている。
【0037】また、TFTアレイ基板上には、画像信号
をサンプリングして複数のデータ線35に夫々供給する
サンプリング回路301と、データ線駆動回路101
と、走査線駆動回路104とが形成されている。
【0038】データ線駆動回路101は、シフトレジス
タ回路401を備えて構成されており、外部制御回路
(図示せず)から供給される基準クロック信号CLX及
びその反転クロック信号CLXINV 、スタート信号SP
X等に基づいて、サンプリング駆動信号S1〜Snが順
次サンプリング駆動信号線306に供給される。
【0039】走査線駆動回路104は、データ線駆動回
路101とほぼ同様に構成されており、走査線駆動回路
104中にシフトレジスタ回路を備え、スタート信号S
PY、基準クロック信号CLY及びその反転クロック信
号CLYINV等に基づいて、所定タイミングで走査線3
1に走査信号Y1〜Ypをパルス的に線順次で印加す
る。
【0040】サンプリング回路301は、TFTから構
成されるスイッチング素子SH1〜SHnを各データ線
35毎に備えている。スイッチング素子SH1〜SHn
のソース電極には、画像信号線304が電気的に接続さ
れており、スイッチング素子SH1〜SHnのゲート電
極には、サンプリング回路駆動信号線306が電気的に
接続されている。従って、データ線駆動回路101から
サンプリング回路駆動信号線306を介してサンプリン
グ回路駆動信号S1〜Snが入力されると、外部制御回
路(図示せず)から画像信号線304を介して供給され
る画像信号D1〜Dnがサンプリングされ、データ線3
5に順次供給される。尚、画像信号のドット周波数が速
い場合には、周波数を低減するために画像信号VIDを
相展開しても良い。画像信号の相展開数には制約がない
が、ビデオ表示させる場合には、RGB各々に信号線が
必要なことから3の倍数で構成すると外部制御回路が比
較的容易に構成できる。また、少なくとも画像信号の相
展開数分だけ画像信号線304が必要なことは言うまで
もない。
【0041】(駆動回路の第1の実施の形態)次に、本
実施形態の液晶装置10における駆動回路の第1の実施
の形態について図1から図3を参照して説明する。な
お、以下の説明ではデータ線駆動回路を例に挙げて説明
するが、走査線駆動回路についてもデータ線駆動回路と
同様な構成が適用可能である。
【0042】図1に示すように、データ線駆動回路10
1は、シフトレジスタ401とバッファー回路402
と、ゴーストを除去する選択回路403とを含んで構成
される。
【0043】本実施の形態では、シフトレジスタ401
は、図1に示すAからBへ方向の転送方向で、シフトレ
ジスタ401の各段から出力信号Q1〜Qnを順次出力
する機能を有している。これらの出力信号Q1〜Qn
は、選択回路403あるいはバッファー回路402を介
してサンプリング回路駆動信号S1〜Snとしてサンプ
リング回路301に供給される。
【0044】次に、シフトレジスタ401の構成例につ
いて図2及び図3に基づいて説明する。
【0045】図2に示すように、シフトレジスタ401
の各段は、2個のクロックドインバータ130,132
と1個のインバータ131により構成されている。この
ように構成されるシフトレジスタ401において、図3
に示すようにスタート信号SPXが供給されると、当該
スタート信号SPXは、タイミングt0で示すクロック
信号CLXの立ち上がりで1段目のクロックドインバー
タ130によって取り込まれ、次に、タイミングt1の
クロック信号CLXの立ち下がり、即ち反転信号CLX
INVの立ち上がりからインバータ131及びクロックド
インバータ132により帰還が行われて、図3に示すよ
うにクロック信号CLXの1周期分と同じ幅のパルス信
号である1段目の出力信号Q1が得られる。
【0046】次に、2段目においては、クロック信号C
LXの反転信号CLXINVの立ち上がりにより前記出力
信号Q1が取り込まれ、クロック信号CLXの立ち上が
りで帰還が行われるので、前記出力信号Q1よりもクロ
ック信号CLXの半周期遅れた出力信号Q2が得られ
る。
【0047】以下、各段において次々にクロック信号C
LXの半周期ずれたタイミングでの信号の取り込みと帰
還が行われ、順次クロック信号CLXの半周期ずつずれ
た出力信号Q1〜Qnが得られることになる。
【0048】以上のように、本実施形態のシフトレジス
タ401によれば、シフトレジスタ401の各出力段の
出力信号Q1〜Qnが、クロック信号CLXの半周期ず
つずれて次段へと転送されるので、これらの出力信号Q
1〜Qnを用いてサンプリング回路301の各スイッチ
ング素子SH1〜SHnを駆動すれば、データ線35に
線順次に画像信号を書き込むことができる。
【0049】そして、本実施形態においては、さらに図
1に示すような選択回路403を備えており、より具体
的には、3入力NAND回路404からなる選択回路が
備えられている。当該3入力NAND回路404の夫々
には、シフトレジスタ回路401の一の出力段の出力信
号とイネーブル信号ENBを入力すると共に、当該一の
出力段に隣接する出力段の出力信号をも入力するように
構成されている。そして、本実施形態においては、シフ
トレジスタ回路401の各出力段の出力信号の有効期間
を、互いに隣接する出力段の出力信号が共にハイレベル
となる期間内において、イネーブル信号ENBを有効に
することにより選択するのである。このように構成する
ことで、イネーブル信号ENBを、選択回路403を構
成する全ての3入力NAND回路404に共通して用い
ることができ、このイネーブル信号ENBを供給するた
めのイネーブル信号線も1本で済む。従って、基板上に
おける配線の引き回しが容易となり、選択回路を基板上
に容易に内蔵することができる。
【0050】また、本実施形態においては、イネーブル
信号ENBのパルス幅は、図3に示すように、クロック
信号CLKの半周期よりも短い幅に設定されている。こ
のように構成することにより、選択回路403及びバッ
ファー回路402を介して出力されるサンプリング回路
駆動信号S1〜Snは、隣接段のサンプリング回路駆動
信号S1〜Snに対して、常に時間tm分の余裕を持っ
て出力されることになり、たとえシフトレジスタ401
にて出力信号の遅延が生じた場合でも、従来のような信
号遅延による重複した画像信号の書き込みを生じさせな
い。即ち、出力信号Q1〜Qnをそのまま各スイッチン
グ素子SH1〜SHnに供給したのでは、クロック信号
CLXの半周期にわたって隣接するスイッチング素子S
H1〜SHnが同時に導通状態になってしまい、重複し
た画像信号の書き込みが生じるが、本実施形態によれば
このような問題を避けることができるのである。
【0051】以上のように本実施形態によれば、簡易な
構成のシフトレジスタを用いつつ、簡単な構成で選択回
路を基板に内蔵させることができ、当該選択回路によっ
て確実にゴースト画像を除去することができるので、低
コストで高品質な画像を表示することのできる液晶装置
を提供することができる。
【0052】(サンプリング回路の実施の形態)次に、
以上のように波形成形された駆動信号S1〜Snが供給
されるサンプリング回路301の一実施形態について説
明する。
【0053】図4は、サンプリング回路301のスイッ
チング素子SH1〜SHnを構成する各種のTFTを示
す回路図である。
【0054】図4(1)に示すようにサンプリング回路
301のスイッチング素子SH1〜SHn(図1参照)
は、例えばNチャネル型のTFT302aから構成する
ことができる。また、図4(2)に示すようにPチャネ
ル型のTFT302bから構成されてもよいし、図4
(3)に示すようにNチャネル型のTFT及びPチャネ
ル型のTFTからなる相補型のTFT302cから構成
されてもよい。尚、図4(1)から図4(3)におい
て、図1に示した画像信号線304を介して入力される
画像信号VIDは、ソース或いはドレイン電圧として各
TFT302a〜302cに入力され、同じく図1に示
したデータ線駆動回路101からサンプリング回路駆動
信号線306を介して入力されるサンプリング回路駆動
信号306a,306bは、ゲート電圧として各TFT
302a〜302cに入力される。
【0055】また、サンプリング回路301において
は、Nチャネル型のTFT302aにサンプリング回路
駆動信号線306を介してゲート電圧として印加される
サンプリング回路駆動信号306aと、Pチャネル型の
TFT302bにサンプリング回路駆動信号線306を
介してゲート電圧として印加されるサンプリング回路駆
動信号306bとは、相互に反転信号である。従って、
サンプリング回路301を前記相補型のTFT302c
で構成する場合には、互いに反転信号であるサンプリン
グ回路駆動信号用のサンプリング回路駆動信号線306
が少なくとも2本以上必要である。
【0056】(駆動回路の第2の実施形態)次に、本発
明の駆動回路の第2の実施形態を、図5乃至図7に基づ
いて説明する。尚、第1の実施形態との共通箇所には同
一符号を付して説明を省略する。
【0057】本実施形態は、データ線駆動回路101の
シフトレジスタとして双方向性シフトレジスタ405を
用いたところが第1の実施形態と異なる。
【0058】双方向性シフトレジスタ405は、図5及
び図6に示すように、シフトレジスタを全てクロックド
インバータで構成した。
【0059】尚、この場合、図示を省略するが、走査線
駆動回路104についてもデータ線駆動回路101と同
様な双方向性シフトレジスタとバッファー回路等を備え
て構成することができる。
【0060】図5に示すように、双方向性シフトレジス
タ405は、第1の実施形態で説明したシフトレジスタ
の各段を全てクロックドインバータにより構成するとも
に、第1の実施形態で説明したシフトレジスタの各段に
更にクロックドインバータを1つ追加し、合計で4個の
クロックドインバータ130,132,133,134
により各段を構成する。そして、クロック信号CLXと
その反転クロック信号CLXINVを入力するクロックド
インバータ130,132以外のクロックドインバータ
133,134には、夫々転送方向制御信号DXとその
反転転送方向制御信号DXINVを入力する。
【0061】このような構成において、転送方向制御信
号DXがハイレベル信号である場合には、第1の実施形
態のシフトレジスタ401と同様に、AからBへ向かう
方向への転送が行われる。この時のタイミングチャート
は図3に示すようになる。しかし、転送方向制御信号D
Xの反転信号DXINVがハイレベル信号である場合に
は、出力信号Qn〜Q1は、BからAへ向かう方向へ転
送される。この時のタイミングチャートは図6に示すよ
うになる。尚、夫々の転送方向における出力信号の転送
の機構は第1の実施形態で説明したシフトレジスタ40
1と同様である。
【0062】そして、シフトレジスタとしてこのような
双方向性シフトレジスタ405を用いた場合でも、前記
選択回路403の構成及びイネーブル信号ENBの構成
を第1の実施形態通りに適用することができる。
【0063】つまり、イネーブル信号ENBは選択回路
403の各3入力NAND回路404に共通に入力され
る信号であるため、図6に示すように、シフトレジスタ
405のn段目の出力信号Qnから、n−1段目の出力
信号Qn−1、 n−2段目の出力信号Qn−2という
順序で出力信号が転送される場合でも、隣接する出力段
の出力信号が共にハイレベルになる期間において、各出
力信号の有効期間を選択することができ、互いに期間t
mの余裕を持つサンプリング回路駆動信号Sn〜S1を
出力させる。
【0064】このように、転送方向に応じて信号の極性
を反転させる必要がなく、1系統のイネーブル信号EN
Bにより、双方向に転送されるサンプリング回路駆動信
号を生成することができるので、配線の引き回し上有利
であり、駆動回路を基板上に容易に内蔵することができ
る。
【0065】また、以上のような双方向性シフトレジス
タ405を、液晶プロジェクタのライトバルブとして液
晶装置に用いる場合には、色無しの(即ち、カラーフィ
ルタが形成されていない)液晶装置をRGB別に3枚用
いる複板方式を採用することができ、表示画面を明るく
して高品位の画質が得られる。この複板方式によれば、
3枚の液晶装置により別々に光変調された3色光は、プ
リズムやダイクロイックミラーにより一つの投射光に合
成された後、スクリーン上に投射される。このように、
プリズム等で合成すると、図7に示すように、RGB用
の3枚のライトバルブ500R、500G及び、500
Bによる変調後にプリズム502で反射するR光及びB
光と比べると、G光は、プリズム502で反射されな
い。即ち、光の反転回数が一回だけG光について少なく
なる。この現象は、もちろんG光の代わりに、R光又は
B光がプリズムで反射されないように光学系を構成して
も同じであり、更に、ダイクロイックミラー等用いて3
色光を合成した場合にも同様に起こる。従って、このよ
うな場合、G光についての画像信号を何等かの形で左右
にひっくり返す必要性が生じる。
【0066】そこで、本実施形態のような双方向性シフ
トレジスタを備えた液晶装置を用いれば、画像信号を左
右にひっくり返すことができ、上述のような複板方式の
液晶プロジェクタを構成することができる。
【0067】また、前記ライトバルブを備えた液晶プロ
ジェクタには、色付きの(即ち、対向基板にカラーフィ
ルタが形成された)液晶装置を1枚だけ用いる単板方式
があるが、データ線駆動回路101だけでなく、走査線
駆動回路104も双方向性シフトレジスタ405で構成
すれば、画像信号を上下左右にひっくり返すことがで
き、このような単板方式の液晶プロジェクタ、あるいは
上述した複板方式の液晶プロジェクタを、床に普通に設
置する床置きタイプとしても、天井に逆さに取り付けて
設置する天吊りタイプとしても使用可能に構成すること
が出来る。また、携帯型ビデオカメラの液晶モニタのよ
うに、単板方式の液晶装置である液晶モニタを、ユーザ
の撮影姿勢に応じて、例えばフレキシブルジョイントを
支点にひっくり返して見ることができるようにすること
も可能である。そして、このような表示の可能な液晶モ
ニタにおいてもゴースト等の表示品位の劣化を確実に防
止することができる。
【0068】(駆動回路の第3の実施形態)次に、本発
明の駆動回路の第3の実施形態を、図8及び図9に基づ
いて説明する。尚、第1の実施形態との共通箇所には同
一符号を付して説明を省略する。
【0069】本実施形態は、選択回路403を、図8に
示すように、3入力NOR回路406で構成したところ
が第1の実施形態と異なる。
【0070】3入力NOR回路406を用いる場合に
は、スタート信号SPX、イネーブル信号ENBは、ロ
ーアクティブに設定する必要があり、これに伴い、3入
力NOR回路406の出力段には、バッファー回路40
2との関係で、インバータ回路407が必要となる。す
なわち、これはOR回路を構成することを意味する。
【0071】このような構成では、図9に示すように、
シフトレジスタ401の出力信号Q1〜Qn、イネーブ
ル信号ENBの全てがローレベルの信号になった時に、
3入力NOR回路406の出力がハイレベルとなり、こ
の出力がインバータ407にて反転されて、バッファー
回路402を介してサンプリング回路301に供給され
る。
【0072】本実施形態においても、配線の引き回しを
複雑にすることなく、ゴースト等の表示品位の劣化を確
実に防止することができる。
【0073】(駆動回路の第4の実施形態)次に、本発
明の駆動回路の第4の実施形態を、図10乃至図12を
用いて説明する。尚、第1の実施形態との共通箇所には
同一符号を付して説明を省略する。
【0074】本実施形態は、図10に示すように、シリ
アル信号として出力される画像信号VIDEOを、表示
情報処理回路(外部IC)で、例えばパラレルな画像信
号VID1〜VID6に相展開する方式の液晶装置に本
発明を適用したものである。
【0075】本実施形態においても、図11に示すよう
に、第1の実施形態で説明したものと同様な構成の選択
回路403を用い、外部からの1系統のイネーブル信号
ENBで、波形の調整を行うように構成した。
【0076】このように構成すれば、相展開を行う場合
であっても、図12に示すように、たとえサンプリング
回路駆動信号S1〜Smの遅延が生ずる場合に、サンプ
リング回路駆動信号S1〜Smの重複を確実に防止する
ことができ、従来の技術で説明したようなゴースト画像
の発生を確実に防止することができる。
【0077】従って、相展開を行うように構成すること
により、 XGAやEWSといった高速な表示モードに
おいても、シフトレジスタの駆動周波数を低減すること
が可能となり、外部制御回路の負荷を軽減することがで
きるだけでなく、ゴースト画像のない高品質の画像表示
を行うことができる。
【0078】更に、シフトレジスタの駆動周波数が低減
されると、消費電流を小さくすることができるばかりで
なく、シフトレジスタを構成するTFTの寿命を延ばす
ことができ、信頼性の高い液晶装置を提供することがで
きる。
【0079】なお、相展開を行う数と、一度に駆動する
サンプリング回路の個数は、同じでなくとも良い。つま
り、一度に駆動するサンプリング回路の個数を減らし、
サンプリング回路駆動信号の出力期間を短くした場合で
も、サンプリング回路を構成するトランジスタの駆動性
能が良好な場合には、良好な表示を行うことができる。
【0080】(駆動回路の第5の実施形態)次に、本発
明の駆動回路の第5の実施形態を、図13及び図14を
用いて説明する。尚、第1の実施形態との共通箇所には
同一符号を付して説明を省略する。
【0081】本実施形態は、双方向性シフトレジスタを
トランスミッションゲートを用いて構成した例である。
【0082】図13に示す双方向性シフトレジスタ40
5は、転送方向制御信号DX及び反転信号DXINVに応
じて転送方向が固定される転送方向制御部が、トランス
ミッションゲート410で構成されており、クロック信
号CLX及び反転信号CLXINVに基づいて信号を取り
込む信号取込部及び帰還部がクロックドインバータ13
0,131により構成されている。
【0083】また、図14に示す双方向性シフトレジス
タ405は、転送方向制御部だけでなく、信号取り込み
部、帰還部をもトランスミッションゲート410で構成
した例である。
【0084】トランスミッションゲート410は、ゲー
ト電極に印加される方向制御信号DXまたはクロック信
号CLXと、転送信号の入力側電極または出力側電極に
印加される転送信号との電位差に応じてNチャネルTF
TとPチャネルTFTが同時に導通状態になるため、ク
ロックドインバータのように正電源VDD及び負電源V
SSの供給を必要としない。従って、これらの電源バタ
ーンを引き回す必要がなくなり、双方向性シフトレジス
タの隣接する各段の間隔を従来に比べて狭くすることが
でき、液晶装置の小型化が可能である。
【0085】また、図14に示すように、双方向性シフ
トレジスタ405を全てトランスミッションゲート41
0で構成し、かつ、本発明のゴーストを除去するための
選択回路403を用いることで、より一層液晶装置を小
型化することが可能である。
【0086】(駆動回路の第6の実施形態)次に、本発
明の駆動回路の第6の実施形態を、図15を用いて説明
する。尚、第1の実施形態との共通箇所には同一符号を
付して説明を省略する。
【0087】本実施形態は、バッファー回路402とサ
ンプリング回路301の他の構成例を示すものである。
【0088】例えば、図15(a)に示すように、バッ
ファー回路402のインバーターを多段に重ねて構成し
た例である。このように構成することにより、信号の劣
化を確実に防ぐことができ、サンプリング回路301を
より一層正確に駆動することができる。
【0089】また、図15(b)に示すように、サンプ
リング回路301をPチャネル型TFT及びNチャネル
型TFTからなる相補型TFT構造のトランスミッショ
ンゲート410で構成した例である。この場合、正負両
極性の信号をトランスミッションゲート410に入力す
る必要があるため、バッファー回路402においてイン
バーターにより反転信号を生成する。そして、インバー
ターにより反転信号を生成した場合には、信号の遅延が
生ずるため、図15(b)に示すように、正帰還部を有
する双安定回路411を備え、この信号の遅延を解消す
るようにすれば良い。このような構成により、トランジ
スタ特性が多少劣化している場合でも、より確実な動作
を保証することができ、正確なタイミングでデータ線の
駆動制御を行うことが可能である。
【0090】以上、夫々駆動回路の実施形態について説
明したが、データ線駆動回路の双方向性シフトレジス
タ、サンプリング回路、又は走査線駆動回路は、夫々画
素領域のTFT30と同一の薄膜形成工程で形成するこ
とができ、製造上有利である。
【0091】尚、上述した各実施形態においては、デー
タ線駆動回路及び走査線駆動回路に対して、クロック信
号あるいは画像信号等を出力する外部制御回路を、液晶
装置の外部に設けた場合について説明したが、本発明は
これに限られるものではなく、当該制御回路を液晶装置
内に設けるようにしても良い。
【0092】(液晶装置10の他の構成要素)また、以
上のような本実施形態の液晶装置10には、次のような
各手段が備えられている。
【0093】図16及び図17において、TFTアレイ
基板1の上には、複数の画素電極11により規定される
画面表示領域(即ち、実際に液晶層50の配向状態変化
により画像が表示される液晶装置の領域)の周囲におい
て両基板を貼り合わせて液晶層50を包囲するシール部
材の一例としての光硬化性樹脂からなるシール材52
が、画面表示領域に沿って設けられている。そして、対
向基板2上における画面表示領域とシール材52との間
には、遮光性の周辺見切り53が設けられている。
【0094】周辺見切り53は、後に画面表示領域に対
応して開口部が設けられた遮光性のケースにTFTアレ
イ基板1が入れられた場合に、当該画面表示領域が製造
誤差等により当該ケースの開口の縁に隠れてしまわない
ように、即ち、例えばTFTアレイ基板1のケースに対
する数百μm程度のずれを許容するように、画面表示領
域の周囲に少なくとも500μm以上の幅を持つ帯状の
遮光性材料から形成されたものである。このような遮光
性の周辺見切り53は、例えば、Cr(クロム)やNi
(ニッケル)などの金属材料を用いたスパッタリング、
フォトリソグラフィ及びエッチングにより対向基板2に
形成される。或いは、カーボンやTi(チタン)をフォ
トレジストに分散した樹脂ブラックなどの材料から形成
される。また、遮光性の周辺見切り53をTFTアレイ
基板1上に設けても良いことは言うまでもない。更に、
サンプリング回路301を周辺見切り53の下部に設け
るようにすれば、データ線駆動回路101の占有面積を
縮小することができるため、液晶装置10の小型化が実
現できる利点がある。
【0095】シール材52の外側の領域には、画面表示
領域の下辺に沿ってデータ線駆動回路101及び実装端
子102が設けられており、画面表示領域の左右の2辺
に沿って走査線駆動回路104が画面表示領域の両側に
設けられている。ここで、走査線31の走査信号遅延が
問題にならないような場合、走査線駆動回路104は走
査線103に対して片側のみに形成しても良い。更に画
面表示領域の上辺には、複数の配線105が設けられて
いる。また、対向基板2のコーナー部の少なくとも一箇
所で、TFTアレイ基板1と対向基板2との間で電気的
導通をとるための上下導通材106が設けられている。
そして、シール材52とほぼ同じ輪郭を持つ対向基板2
が当該シール材52によりTFTアレイ基板1に固着さ
れている。
【0096】以上説明した液晶装置10は、カラー液晶
プロジェクタに適用されるため、3つの液晶装置10が
RGB用のライトバルブとして夫々用いられ、各パネル
には夫々RGB色分解用のダイクロイックミラーを介し
て分解された各色の光が入射光として夫々入射されるこ
とになる。従って、各実施の形態では、対向基板2に、
カラーフィルタは設けられていない。しかしながら、液
晶装置10においても遮光膜23の形成されていない画
素電極11に対向する所定領域にRGBのカラーフィル
タをその保護膜と共に、対向基板2上に形成してもよ
い。このようにすれば、液晶プロジェクタ以外の直視型
や反射型のカラー液晶テレビなどのカラー液晶装置に本
実施の形態の液晶装置を適用できる。
【0097】また、液晶装置10のスイッチング素子
は、正スタガ型又はコプラナー型のポリシリコンTFT
でも良いし、逆スタガ型のTFTやアモルファスシリコ
ンTFT等の他の形式のTFTに対しても、本実施の形
態は有効である。
【0098】尚、データ線駆動回路101及び走査線駆
動回路104は、TFTアレイ基板1の上に設ける代わ
りに、例えばTAB(テープオートメイテッドボンディ
ング基板)上に実装された駆動用LSIに、TFTアレ
イ基板1の周辺部に設けられた異方性導電フィルムを介
して電気的及び機械的に接続するようにしてもよい。
【0099】(電子機器)次に、以上詳細に説明した液
晶装置10を備えた電子機器の実施の形態について図1
8から図22を参照して説明する。
【0100】先ず図18に、このように液晶装置10を
備えた電子機器の概略構成を示す。
【0101】図18において、電子機器は、表示情報出
力源1000、上述した外部表示情報処理回路100
2、前述の走査線駆動回路104及びデータ線駆動回路
101を含む表示駆動回路1004、液晶装置10、ク
ロック発生回路1008並びに電源回路1010を備え
て構成されている。表示情報出力源1000は、ROM
(Read Only Memory)、RAM(Random Access Me
mory)、光ディスク装置などのメモリ、テレビ信号を同
調して出力する同調回路等を含んで構成され、クロック
発生回路1008からのクロック信号に基づいて、所定
フォーマットの画像信号などの表示情報を表示情報処理
回路1002に出力する。表示情報処理回路1002
は、増幅・極性反転回路、相展開回路、ローテーション
回路、ガンマ補正回路、クランプ回路等の周知の各種処
理回路を含んで構成されており、クロック発生回路10
08からのクロック信号に基づいて入力された表示情報
からデジタル信号を順次生成し、クロック信号CLKと共
に表示駆動回路1004に出力する。表示駆動回路10
04は、走査線駆動回路104及びデータ線駆動回路1
01によって前述の駆動方法により液晶装置10を駆動
する。電源回路1010は、上述の各回路に所定電源を
供給する。尚、液晶装置10を構成するTFTアレイ基
板の上に、表示駆動回路1004を搭載してもよく、こ
れに加えて表示情報処理回路1002を搭載してもよ
い。
【0102】このような構成の電子機器として、図19
に示す液晶プロジェクタ、図20に示すマルチメディア
対応のパーソナルコンピユータ(PC)及びエンジニア
リング・ワークステーション(EWS)、あるいは携帯
電話、ワードプロセッサ、テレビ、ビューファインダ型
又はモニタ直視型のビデオテーブレコーダ、電子手帳、
電子卓上計算機、カーナビゲーション装置、POS端
末、タッチパネルを備えた装置などを挙げることができ
る。
【0103】次に図19から図21に、このように構成
された電子機器の具体例を夫々示す。
【0104】図19において、電子機器の一例たる液晶
プロジェクタ1100は、投射型の液晶プロジェクタで
あり、光源1110と、ダイクロイックミラー111
3,1114と、反射ミラー1115,1116,11
17と、入射レンズ1118,リレーレンズ1119,
出射レンズ1120と、液晶ライトバルブ1122,1
123,1124と、クロスダイクロイックプリズム1
125と、投射レンズ1126とを備えて構成されてい
る。液晶ライトバルブ1122,1123,1124
は、上述した駆動回路1004がTFTアレイ基板上に
搭載された液晶装置10を含む液晶表示モジュールを3
個用意し、夫々液晶ライトバルブとして用いたものであ
る。また、光源1110はメタルハライド等のランプ1
111とランプ1111の光を反射するリフレクタ11
12とからなる。
【0105】以上のように構成される液晶プロジェクタ
1100においては、青色光・緑色光反射のダイクロイ
ックミラー1113は、光源1110からの白色光束の
うちの赤色光を透過させるとともに、青色光と緑色光と
を反射する。透過した赤色光は反射ミラー1117で反
射されて、赤色光用液晶ライトバルブ1122に入射さ
れる。一方、ダイクロイックミラー1113で反射され
た色光のうち緑色光は緑色光反射のダイクロイックミラ
ー1114によって反射され、緑色光用液晶ライトバル
ブ1123に入射される。また、青色光は第2のダイク
ロイックミラー1114も透過する。青色光に対して
は、長い光路による光損失を防ぐため、入射レンズ11
18、リレーレンズ1119、出射レンズ1120を含
むリレーレンズ系からなる導光手段1121が設けら
れ、これを介して青色光が青色光用液晶ライトバルブ1
124に入射される。各ライトバルブにより変調された
3つの色光はクロスダイクロイックプリズム1125に
入射する。このプリズムは4つの直角プリズムが貼り合
わされ、その内面に赤光を反射する誘電体多層膜と青光
を反射する誘電体多層膜とが十字状に形成されている。
これらの誘電体多層膜によって3つの色光が合成され
て、カラー画像を表す光が形成される。合成された光
は、投射光学系である投射レンズ1126によってスク
リーン1127上に投射され、画像が拡大されて表示さ
れる。
【0106】図20において、電子機器の他の例たるラ
ップトップ型のパーソナルコンピュータ1200は、上
述した液晶装置10がトップカバーケース内に備えられ
た液晶ディスプレイ1206と、CPU、メモリ、モデ
ム等を収容すると共にキーボード1202が組み込まれ
た本体部1204とを有する。
【0107】また、これらに代えて、図21に示すよう
に、液晶装置10を構成する2枚の透明基板1304
a,1304bの一方に、金属の導電膜が形成されたポ
リイミドテーブ1322にICチップ1324を実装し
たTCP(Tape Carrier Package)1320を接続し
て、電子機器用の一部品である液晶装置として生産、販
売、使用することもできる。
【0108】以上、図19から図21を参照して説明し
た電子機器の他にも、液晶テレビ、ビューファインダー
型又はモニタ直視型のビデオテープレコーダ、カーナビ
ゲーション装置、電子手帳、電卓、ワードプロセッサ、
ワークステーション、携帯電話、テレビ電話、POS端
末、タッチパネルを備えた装置等が図18に示した電子
機器の例として挙げられる。
【0109】なお、本発明は上記実施例に限定されるも
のではなく、本発明の要旨の範囲内で種々の変形実施が
可能である。例えば、本発明は上述の各種の液晶装置の
駆動に適用されるものに限らず、エレクトロルミネッセ
ンス、プラズマディスブレ一装置にも適用可能である。
【0110】以上説明したように、本実施の形態によれ
ば、ゴースト等の表示品位の劣化を確実に防止して、良
好な画像表示の可能な液晶装置を備えた各種の電子機器
を実現できる。
【0111】
【発明の効果】以上説明したように、本発明によれば、
サンプリング回路への駆動信号の選択期間を制御する選
択手段を、シフトレジスタの一の出力段の出力線と、当
該一の出力段に隣接する出力段の出力線と、各選択手段
に共通の制御信号線とが入力端子に接続された3入力論
理回路から構成したので、配線の引き回しが容易であ
り、電気光学装置に容易に設けることができる。また、
各データ線に対して十分なサンプリング期間を確保し
て、確実な画像信号の書き込みを可能とすると共に、ゴ
ースト画像の発生を確実に防止することができ、高品位
な画像表示あるいはライトバルブ動作の可能な電気光学
装置の駆動回路、電気光学装置、及び電子機器を提供す
ることができる。
【図面の簡単な説明】
【図1】 液晶装置の第1の実施形態におけるTFTア
レイ基板上に形成された各種配線、周辺回路等のブロッ
ク図である。
【図2】 図1のデータ線駆動回路を構成するシフトレ
ジスタの回路図である。
【図3】 図1の液晶装置におけるデータ線駆動回路及
びサンプリング回路の動作を示すタイミングチャートで
ある。
【図4】 図1の液晶装置に設けられたサンプリング回
路を構成するTFTの回路図である。
【図5】 本発明の第2の実施形態のデータ線駆動回路
の構成を示すブロック図である。
【図6】 本発明の第2の実施形態におけるデータ線駆
動回路及びサンプリング回路の動作を示すタイミングチ
ャートである。
【図7】 本発明の第2の実施形態における液晶装置を
用いた液晶プロジェクタのRGBの3色光を合成するプ
リズム光学系を示す概念図である。
【図8】 本発明の第3の実施形態におけるデータ線駆
動回路のブロック図である。
【図9】 本発明の第3の実施形態におけるデータ線駆
動回路及びサンプリング回路の動作を示すタイミングチ
ャートである。
【図10】 本発明の第4の実施形態における液晶装置
に供給される画像信号の態様を示すブロック図である。
【図11】 本発明の第4の実施形態におけるデータ線
駆動回路のシフトレジスタ及びサンプリング回路の回路
図である。
【図12】 本発明の第4の実施形態におけるデータ線
駆動回路及びサンプリング回路の動作を示すタイミング
チャートである。
【図13】 本発明の第5の実施形態におけるデータ線
駆動回路のシフトレジスタ及びサンプリング回路の回路
図である。
【図14】 本発明の第5の実施形態におけるデータ線
駆動回路のシフトレジスタ及びサンプリング回路の他の
例の回路図である。
【図15】 (a)は本発明の第6の実施形態における
データ線駆動回路のバッファー回路及びサンプリング回
路の一例の回路図、(b)は本発明の第6の実施形態に
おけるデータ線駆動回路のバッファー回路及びサンプリ
ング回路の他例の回路図である。
【図16】 図1の液晶装置の全体構成を示す平面図で
ある。
【図17】 図1の液晶装置の全体構成を示す断面図で
ある。
【図18】 本発明による電子機器の実施の形態の概略
構成を示すブロック図である。
【図19】 電子機器の一例としての液晶プロジェクタ
を示す断面図である。
【図20】 電子機器の他の例としてのパーソナルコン
ピュータを示す正面図である。
【図21】 電子機器の一例としてのTCPを用いた液
晶装置を示す斜視図である。
【図22】 従来の液晶装置におけるデータ線駆動回路
及びサンプリング回路の回路図である。
【図23】 図22の液晶装置におけるデータ線駆動回
路及びサンプリング回路の動作を示すタイミングチャー
トである。
【図24】 図22のデータ線駆動回路及びサンプリン
グ回路において発生するゴースト画像を示す図である。
【図25】 画像信号を多相に相展開し、サンプリング
回路を個別に駆動する場合の従来のデータ線駆動回路及
びサンプリング回路の動作を示すタイミングチャートで
ある。
【図26】 画像信号を6相に相展開し、複数のサンプ
リング回路を一度に駆動する場合の従来のデータ線駆動
回路及びサンプリング回路の回路図である。
【図27】 図26のデータ線駆動回路及びサンプリン
グ回路の動作を示すタイミングチャートである。
【図28】 図26のデータ線駆動回路及びサンプリン
グ回路を用いた液晶装置において発生するゴースト画像
を示す図である。
【図29】 画像信号を12相に相展開し、複数のサン
プリング回路を一度に駆動する場合の従来のデータ線駆
動回路及びサンプリング回路の回路図である。
【図30】 図29のデータ線駆動回路及びサンプリン
グ回路を用いた場合に発生するゴースト画像を示す図で
ある。
【符号の説明】
1…TFTアレイ基板 2…対向基板 10…液晶装置 11…画素電極 21…共通電極 23…遮光膜 30…TFT 31…走査線 35…データ線 50…液晶層 52…シール材 53…周辺見切り 101…データ線駆動回路 102…実装端子 130、132、133、134…クロックドインバー
タ 301…サンプリング回路 304…画像信号線 306…サンプリング回路駆動信号線 401…シフトレジスタ 402…バッファー回路 403…選択回路 404…3入力NAND回路 405…双方向性シフトレジスタ 406…3入力NOR回路 410…トランスミッションゲート
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G09G 3/00 - 3/38 G02F 1/133

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 画像信号が供給される複数のデータ線
    と、走査信号が供給される複数の走査線と、前記各デー
    タ線及び前記各走査線の交差に対応して設けられたスイ
    ッチング手段とを備えた電気光学装置のデータ線駆動回
    路であって、 前記画像信号を駆動信号の選択期間にサンプリングして
    前記データ線に供給するサンプリング回路と、 複数の出力段を有し、当該複数の出力段からクロック信
    号の半周期分ずれた出力をなすシフトレジスタと、 前記シフトレジスタの各出力段に対応して設けられ、前
    記サンプリング回路への前記駆動信号の選択期間を制御
    する選択手段とを具備し、 前記各選択手段は前記シフトレジスタの一の出力段の出
    力と、一の出力段に隣接する出力段の出力と、各選択手
    段に共通の制御信号線からの出力とが入力端子に供給さ
    れた3入力NAND回路からなり、 前記シフトレジスタの一の出力段に隣接する出力段の出
    力信号は、前記一の出力段の出力信号より前記クロック
    信号の半周期分遅れて出力され、 前記共通の制御信号線からの出力信号は、前記クロック
    信号の半周期より短いパルス幅を持ち、 前記各選択手段から出力される前記駆動信号は、前記共
    通の制御信号線からの出力信号のパルス幅と同じ期間の
    選択期間を有し、かつ、隣り合う前記各選択手段から出
    力される前記駆動信号は、互いに、所定の時間間隔をあ
    けて、前記サンプリング回路に供給されることを特徴と
    する電気光学装置のデータ線駆動回路。
  2. 【請求項2】 画像信号が供給される複数のデータ線
    と、走査信号が供給される複数の走査線と、前記各デー
    タ線及び前記各走査線の交差に対応して設けられたスイ
    ッチング手段とを備えた電気光学装置のデータ線駆動回
    路であって、 前記画像信号を駆動信号の選択期間にサンプリングして
    前記データ線に供給するサンプリング回路と、 複数の出力段を有し、当該複数の出力段からクロック信
    号の半周期分ずれた出力をなすシフトレジスタと、 前記シフトレジスタの各出力段に対応して設けられ、前
    記サンプリング回路への前記駆動信号の選択期間を制御
    する選択手段とを具備し、 前記各選択手段は前記シフトレジスタの一の出力段の出
    力と、一の出力段に隣接する出力段の出力と、各選択手
    段に共通の制御信号線からの出力とが入力端子に供給さ
    れた3入力NOR回路からなり、 前記シフトレジスタの一の出力段に隣接する出力段の出
    力信号は、前記一の出力段の出力信号より前記クロック
    信号の半周期分遅れて出力され、 前記共通の制御信号線からの出力信号は、前記クロック
    信号の半周期より短いパルス幅を持ち、 前記各選択手段から出力される前記駆動信号は、前記共
    通の制御信号線からの出力信号のパルス幅と同じ期間の
    選択期間を有し、かつ、隣り合う前記各選択手段から出
    力される前記駆動信号は、互いに、所定の時間間隔をあ
    けて、前記サンプリング回路に供給されることを特徴と
    する電気光学装置のデータ線駆動回路。
  3. 【請求項3】 前記シフトレジスタは、信号の転送方向
    を前記外部から供給される方向制御信号に基づいて所定
    方向に制限する転送方向制御部を更に備えた双方向性シ
    フトレジスタであることを特徴とする請求項1または請
    求項2のいずれかに記載の電気光学装置のデータ線駆動
    回路。
  4. 【請求項4】 前記サンプリング回路は、相展開して出
    力される画像信号の供給線に接続されており、前記選択
    手段は、前記サンプリング回路の複数段に対して一度に
    前記駆動信号を供給するように接続されていることを特
    徴とする請求項1乃至請求項3の何れか一項に記載の電
    気光学装置のデータ線駆動回路。
  5. 【請求項5】 請求項1乃至請求項4のいずれか一項に
    記載の電気光学装置のデータ線駆動回路と、電気信号に
    より光学的特性を可逆的に変化させる電気光学部材を画
    素部に備えた画像表示手段とを備えたことを特徴とする
    電気光学装置。
  6. 【請求項6】 請求項5に記載の電気光学装置を備えた
    ことを特徴とする電子機器。
JP08231598A 1998-03-27 1998-03-27 電気光学装置のデータ線駆動回路、電気光学装置、及び電子機器 Expired - Lifetime JP3536653B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08231598A JP3536653B2 (ja) 1998-03-27 1998-03-27 電気光学装置のデータ線駆動回路、電気光学装置、及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08231598A JP3536653B2 (ja) 1998-03-27 1998-03-27 電気光学装置のデータ線駆動回路、電気光学装置、及び電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003199989A Division JP3826902B2 (ja) 2003-07-22 2003-07-22 電気光学装置及び電子機器

Publications (2)

Publication Number Publication Date
JPH11282426A JPH11282426A (ja) 1999-10-15
JP3536653B2 true JP3536653B2 (ja) 2004-06-14

Family

ID=13771147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08231598A Expired - Lifetime JP3536653B2 (ja) 1998-03-27 1998-03-27 電気光学装置のデータ線駆動回路、電気光学装置、及び電子機器

Country Status (1)

Country Link
JP (1) JP3536653B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3968931B2 (ja) * 1999-11-19 2007-08-29 セイコーエプソン株式会社 表示装置の駆動方法、その駆動回路、表示装置、および、電子機器
JP3755360B2 (ja) * 1999-12-07 2006-03-15 セイコーエプソン株式会社 電気光学装置の駆動回路及びこれを用いた電気光学装置、電子機器、及び電気光学装置の制御信号の位相調整装置、並びに制御信号の位相調整方法
JP5323292B2 (ja) * 2000-11-10 2013-10-23 株式会社ジャパンディスプレイセントラル 液晶駆動回路
US7123235B2 (en) 2002-09-05 2006-10-17 Toppoly Optoelectronics Corp. Method and device for generating sampling signal
JP3846469B2 (ja) 2003-10-01 2006-11-15 セイコーエプソン株式会社 投写型表示装置および液晶パネル
JP4100383B2 (ja) 2003-10-31 2008-06-11 セイコーエプソン株式会社 画像信号処理装置、画像信号処理方法、電気光学装置および電子機器
JP4822041B2 (ja) * 2004-02-12 2011-11-24 セイコーエプソン株式会社 電気光学装置の製造方法
JP4691890B2 (ja) * 2004-03-19 2011-06-01 セイコーエプソン株式会社 電気光学装置および電子機器
JP4759925B2 (ja) 2004-03-19 2011-08-31 セイコーエプソン株式会社 電気光学装置および電子機器
JP2005321457A (ja) * 2004-05-06 2005-11-17 Seiko Epson Corp 走査線駆動回路、表示装置及び電子機器
KR100624306B1 (ko) * 2004-05-28 2006-09-18 삼성에스디아이 주식회사 주사 구동장치와 이를 가지는 평판 표시장치 및 그의구동방법
KR100590042B1 (ko) * 2004-08-30 2006-06-14 삼성에스디아이 주식회사 발광 표시 장치, 그 구동방법 및 신호구동장치
JP4661182B2 (ja) * 2004-11-19 2011-03-30 セイコーエプソン株式会社 電気光学装置用駆動回路及び方法、並びに電気光学装置及び電子機器
JP4794159B2 (ja) * 2004-11-25 2011-10-19 三洋電機株式会社 表示装置
KR100599657B1 (ko) 2005-01-05 2006-07-12 삼성에스디아이 주식회사 표시 장치 및 그 구동 방법
JP2006251122A (ja) 2005-03-09 2006-09-21 Seiko Epson Corp 液晶パネルの駆動装置および画像表示装置
KR100748321B1 (ko) 2006-04-06 2007-08-09 삼성에스디아이 주식회사 주사 구동회로와 이를 이용한 유기 전계발광 표시장치
CN105869590B (zh) * 2016-05-30 2018-12-11 武汉华星光电技术有限公司 液晶显示器及其多路输出选择器电路

Also Published As

Publication number Publication date
JPH11282426A (ja) 1999-10-15

Similar Documents

Publication Publication Date Title
JP3536653B2 (ja) 電気光学装置のデータ線駆動回路、電気光学装置、及び電子機器
US6377235B1 (en) Drive circuit for electro-optic apparatus, method of driving the electro-optic apparatus, electro-optic apparatus, and electronic apparatus
JP3846057B2 (ja) 電気光学装置の駆動回路及び電気光学装置並びに電子機器
JP2000310963A (ja) 電気光学装置の駆動回路及び電気光学装置並びに電子機器
JP2007086736A (ja) 電気光学装置、及びこれを備えた電子機器
JP3536657B2 (ja) 電気光学装置の駆動回路、電気光学装置、及び電子機器
JP2004334115A (ja) 電気光学パネルの駆動回路並びにこれを備えた電気光学装置及び電子機器
US7315297B2 (en) Electro-optical apparatus and electronic system
JP3520756B2 (ja) 電気光学装置の駆動回路、電気光学装置及び電子機器
JP4385967B2 (ja) 電気光学装置の駆動回路及びこれを備えた電気光学装置、並びに電子機器
JP3841072B2 (ja) 電気光学装置、および電子機器
JP3826902B2 (ja) 電気光学装置及び電子機器
JP3484963B2 (ja) 電気光学装置の駆動回路、電気光学装置、及び電子機器
JP3843658B2 (ja) 電気光学装置の駆動回路及び電気光学装置並びに電子機器
JP3893819B2 (ja) 電気光学装置の駆動回路、データ線駆動回路、走査線駆動回路、電気光学装置、および電子機器
JP3757646B2 (ja) 電気光学装置の駆動回路及び電気光学装置
US20040041776A1 (en) Electro-optical device, driver circuit for electro-optical device, drive method for driving electro-optical device, and electronic equipment
JP3767599B2 (ja) 電気光学装置の駆動回路、電気光学装置の駆動方法、電気光学装置及び電子機器
JP2001188520A (ja) 電気光学装置の駆動回路、電気光学装置及び電子機器
JP2000310964A (ja) 電気光学装置の駆動回路及び電気光学装置並びに電子機器
JP2002258765A (ja) 電気光学装置および電子機器
JP4155309B2 (ja) 電気光学装置の駆動回路、電気光学装置、及び電子機器
JP4720654B2 (ja) 電気光学装置の駆動回路及び電気光学装置並びに電子機器
JP2004334114A (ja) 電気光学パネルの駆動回路並びにこれを備えた電気光学装置及び電子機器
JP2007249134A (ja) 電気光学装置及びこれを備えた電子機器

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20031014

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031215

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20031224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040308

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080326

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090326

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090326

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110326

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120326

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120326

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140326

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term