JP3846469B2 - 投写型表示装置および液晶パネル - Google Patents
投写型表示装置および液晶パネル Download PDFInfo
- Publication number
- JP3846469B2 JP3846469B2 JP2003342821A JP2003342821A JP3846469B2 JP 3846469 B2 JP3846469 B2 JP 3846469B2 JP 2003342821 A JP2003342821 A JP 2003342821A JP 2003342821 A JP2003342821 A JP 2003342821A JP 3846469 B2 JP3846469 B2 JP 3846469B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- timing
- liquid crystal
- phase
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/041—Temperature compensation
Description
本発明は、液晶パネルを用いた液晶表示装置に係わり、特に、温度変化や経時変化による液晶パネル内での信号遅延の変動に起因する、表示画像でのゴーストの発生を抑制する技術に関する。
一般に、薄膜トランジスタ（Thin Film Transistor：以下、「ＴＦＴ」と呼ぶ。）駆動によるアクティブマトリクス駆動方式の液晶パネルを用いた液晶表示装置においては、縦横にそれぞれ配列された、多数の走査線およびデータ線と、この走査線とデータ線の各交点に対応する多数の画素電極とが、ガラス基板上に設けられている。そして、これに加えて、走査線駆動回路、データ線駆動回路、サンプリング回路、画素ＴＦＴ回路などの周辺回路が、このガラス基板上に設けられる場合がある。さらに、対向する２つのガラス基板の間に、上述の多数の画素電極の１つ１つに対応した液晶セルが封入され、液晶パネルが構成される。
上述のデータ線駆動回路では、タイミングジェネレータから出力される、タイミング信号に基づいて、サンプリング回路の駆動タイミングを決定するサンプリング回路駆動信号を生成し、このサンプリング回路駆動信号をサンプリング回路に対して出力する。
このサンプリング回路は、ＴＦＴ等のスイッチング素子から構成されており、上述のサンプリング回路駆動信号がハイレベルな期間だけ、別途外部より入力される画像信号を、画素ＴＦＴ回路に対して出力する。
画素ＴＦＴ回路には、走査線駆動回路から出力される走査信号が入力され、この走査信号がハイレベルな期間のみ、上述の画像信号を画素電極に対して出力する。
画素電極に、この画像信号が入力されると、対向電極との間の電圧が変化するため、画素電極と対向電極との間に封入されている液晶セルにおいて、その液晶分子の配列が変化する。その結果、この液晶セルを通過する光が、画像信号に応じて透過、もしくは遮断されて、変調されることによって、液晶パネル全体で、画像信号に基づく画像を表示することとなる。
このサンプリング回路は、ＴＦＴ等のスイッチング素子から構成されており、上述のサンプリング回路駆動信号がハイレベルな期間だけ、別途外部より入力される画像信号を、画素ＴＦＴ回路に対して出力する。
画素ＴＦＴ回路には、走査線駆動回路から出力される走査信号が入力され、この走査信号がハイレベルな期間のみ、上述の画像信号を画素電極に対して出力する。
画素電極に、この画像信号が入力されると、対向電極との間の電圧が変化するため、画素電極と対向電極との間に封入されている液晶セルにおいて、その液晶分子の配列が変化する。その結果、この液晶セルを通過する光が、画像信号に応じて透過、もしくは遮断されて、変調されることによって、液晶パネル全体で、画像信号に基づく画像を表示することとなる。
ここで、上述のサンプリング回路において、サンプリング回路駆動信号のハイレベルな期間が、別途外部より入力される画像信号の飽和レベルに達した期間と時間的に合っていれば、画像信号どおりに、適切な画像が表示されることとなるが、このハイレベルな期間が、製造時における液晶パネルごとの内部遅延のばらつきや、使用時における温度変化や経時変化による液晶パネルの内部遅延の変化に起因して、時間的にずれる場合には、画像にゴーストが発生することとなる。
以下、上述のサンプリング回路駆動信号のハイレベルな期間の時間的なずれと、ゴースト発生との関係について、図２を参照して説明する。
図２は、外部よりサンプリング回路に入力される、画像信号ＶＩＤと、データ線駆動回路からサンプリング回路に入力されるサンプリング回路駆動信号Ｓと、の時間的関係と、その時間的関係における液晶パネル２００上に表示される画像と、を示す説明図である。
なお、画像信号ＶＩＤは、薄い灰色の背景色に黒色の略四角形のウィンドウパターン２０１を示す画像信号であるものとする。また、この画像信号ＶＩＤは６相に展開され、画像信号ＶＩＤ１〜ＶＩＤ６として、連続する６つのサンプリング回路および画素ＴＦＴ回路を介して、連続する６つの画素電極に対して、それぞれ同時に入力される。
なお、サンプリング回路駆動信号Ｓは、上述の連続する６つのサンプリング回路ごとに、別のサンプリング回路駆動信号Ｓ１、Ｓ２、...として生成されるが、以下においては、一例として、連続する１２の画素Ｎ〜Ｎ＋１１についてゴーストの発生を説明することとするため、図２では、画素Ｎ〜Ｎ＋５に対応するサンプリング回路駆動信号Ｓｋ、および、画素Ｎ＋６〜Ｎ＋１１に対応するサンプリング回路駆動信号Ｓｋ＋１、の２つの信号のみを記載している。
また、画像信号ＶＩＤ１〜ＶＩＤ６は、黒色を示す電圧レベル（２Ｖ）と薄い灰色を示す電圧レベル（３Ｖ）とを有する波形で表されるものとするが、その波形は、内部回路によって積分されて鈍っているため、できるだけ飽和レベルに達した期間（例えば図２における、画像信号周期Ｔａ，Ｔｂ内のできるだけ遅い期間）において、画素ＴＦＴ回路に出力される必要がある。
なお、画像信号ＶＩＤは、薄い灰色の背景色に黒色の略四角形のウィンドウパターン２０１を示す画像信号であるものとする。また、この画像信号ＶＩＤは６相に展開され、画像信号ＶＩＤ１〜ＶＩＤ６として、連続する６つのサンプリング回路および画素ＴＦＴ回路を介して、連続する６つの画素電極に対して、それぞれ同時に入力される。
なお、サンプリング回路駆動信号Ｓは、上述の連続する６つのサンプリング回路ごとに、別のサンプリング回路駆動信号Ｓ１、Ｓ２、...として生成されるが、以下においては、一例として、連続する１２の画素Ｎ〜Ｎ＋１１についてゴーストの発生を説明することとするため、図２では、画素Ｎ〜Ｎ＋５に対応するサンプリング回路駆動信号Ｓｋ、および、画素Ｎ＋６〜Ｎ＋１１に対応するサンプリング回路駆動信号Ｓｋ＋１、の２つの信号のみを記載している。
また、画像信号ＶＩＤ１〜ＶＩＤ６は、黒色を示す電圧レベル（２Ｖ）と薄い灰色を示す電圧レベル（３Ｖ）とを有する波形で表されるものとするが、その波形は、内部回路によって積分されて鈍っているため、できるだけ飽和レベルに達した期間（例えば図２における、画像信号周期Ｔａ，Ｔｂ内のできるだけ遅い期間）において、画素ＴＦＴ回路に出力される必要がある。
図２において、（Ａ）は、画像信号ＶＩＤ１〜ＶＩＤ６と、サンプリング回路駆動信号ＳｋおよびＳｋ＋１と、の時間的関係が適切な状態を示し、（Ｂ）は、（Ａ）の状態から、サンプリング回路駆動信号ＳｋおよびＳｋ＋１が画像信号ＶＩＤ１〜ＶＩＤ６に対して時間的に進んだ状態を示し、（Ｃ）は、（Ａ）の状態から、サンプリング回路駆動信号ＳｋおよびＳｋ＋１が画像信号ＶＩＤ１〜ＶＩＤ６に対して時間的に遅れた状態を示している。
図２において、このサンプリング回路駆動信号Ｓｋのハイレベル期間Ｐａは、ウィンドウパターン２０１の左端をはさんで外側において連続する６つの画素Ｎ〜Ｎ＋５に対応する画素ＴＦＴ回路に対して、画像信号ＶＩＤ１〜ＶＩＤ６を入力させるタイミングを決定している。
図２（Ａ）の状態では、このハイレベル期間Ｐａは、画像信号ＶＩＤ１〜ＶＩＤ６における画像信号周期Ｔａの薄い灰色の飽和レベル（３Ｖ）に達した期間と時間的に合っており、画素Ｎ〜Ｎ＋５のそれぞれの画素電極には、薄い灰色を表す画像信号ＶＩＤ１〜ＶＩＤ６が入力されることとなる。
また、サンプリング回路駆動信号Ｓｋ＋１のハイレベル期間Ｐｂは、ウィンドウパターン２０１の左端をはさんで内側において連続する６つの画素Ｎ＋６〜Ｎ＋１１に対応する画素ＴＦＴ回路に対して、画像信号ＶＩＤ１〜ＶＩＤ６を入力させるタイミングを決定している。
図２（Ａ）の状態では、ハイレベル期間Ｐｂは、画像信号ＶＩＤ１〜ＶＩＤ６における画像信号周期Ｔｂの黒色飽和レベル（２Ｖ）に達した期間と時間的に合っており、画素Ｎ＋６〜Ｎ＋１１のそれぞれの画素電極には、黒色を表す画像信号ＶＩＤ１〜ＶＩＤ６が入力されることとなる。
従って、図２（Ａ）の状態では、ウィンドウパターン２０１の左端にゴーストは発生していない。
図２（Ａ）の状態では、このハイレベル期間Ｐａは、画像信号ＶＩＤ１〜ＶＩＤ６における画像信号周期Ｔａの薄い灰色の飽和レベル（３Ｖ）に達した期間と時間的に合っており、画素Ｎ〜Ｎ＋５のそれぞれの画素電極には、薄い灰色を表す画像信号ＶＩＤ１〜ＶＩＤ６が入力されることとなる。
また、サンプリング回路駆動信号Ｓｋ＋１のハイレベル期間Ｐｂは、ウィンドウパターン２０１の左端をはさんで内側において連続する６つの画素Ｎ＋６〜Ｎ＋１１に対応する画素ＴＦＴ回路に対して、画像信号ＶＩＤ１〜ＶＩＤ６を入力させるタイミングを決定している。
図２（Ａ）の状態では、ハイレベル期間Ｐｂは、画像信号ＶＩＤ１〜ＶＩＤ６における画像信号周期Ｔｂの黒色飽和レベル（２Ｖ）に達した期間と時間的に合っており、画素Ｎ＋６〜Ｎ＋１１のそれぞれの画素電極には、黒色を表す画像信号ＶＩＤ１〜ＶＩＤ６が入力されることとなる。
従って、図２（Ａ）の状態では、ウィンドウパターン２０１の左端にゴーストは発生していない。
なお、この時、ウィンドウパターン２０１の右端でも同様な現象が起きている。すなわち、ウィンドウパターン２０１の右端をはさんで内側において連続する６つの画素に対応するサンプリング回路駆動信号Ｓは、画像信号ＶＩＤ１〜ＶＩＤ６の画像信号周期の黒色の飽和レベル（２Ｖ）に達した期間と時間的に合っており、また、ウィンドウパターン２０１の右端をはさんで外側において連続する６つの画素に対応するサンプリング回路駆動信号Ｓは、画像信号ＶＩＤ１〜ＶＩＤ６の画像信号周期の薄い灰色の飽和レベル（３Ｖ）に達した期間と時間的に合っていることから、ウィンドウパターン２０１の右端にもゴーストは発生していない。
さらに、上述の現象は、画素Ｎ〜Ｎ＋１１のラインのみならず、液晶パネル上の全てのライン上において起きることとなるため、図２（Ａ）に示すように、画像全体としてゴーストは発生していない。
さらに、上述の現象は、画素Ｎ〜Ｎ＋１１のラインのみならず、液晶パネル上の全てのライン上において起きることとなるため、図２（Ａ）に示すように、画像全体としてゴーストは発生していない。
一方、図２（Ｂ）の状態では、サンプリング回路駆動信号ＳｋおよびＳｋ＋１が時間的に進むことにより、ハイレベル期間Ｐａおよびハイレベル期間Ｐｂも時間的に進み、特に、ハイレベル期間Ｐｂは、その一部が、画像信号ＶＩＤ１〜ＶＩＤ６における画像信号周期Ｔｂの黒色の飽和レベル（３Ｖ）からずれ、薄い灰色に近い電圧レベルと時間的に重なることとなる。そのため、画素Ｎ＋６〜Ｎ＋１１のそれぞれの画素電極には、黒色の飽和レベル（２Ｖ）に達した画像信号ＶＩＤ１〜ＶＩＤ６の他に、薄い灰色に近い電圧レベルの画像信号ＶＩＤ１〜ＶＩＤ６も、一部入力されることとなり、混合されてウィンドウパターン２０１の左端の内側に、濃い灰色Ａのゴーストが発生することとなる。
なお、この時ウィンドウパターン２０１の右端をはさんで外側において連続する６つの画素においても同様の現象が起こっている。すなわち、それぞれの画素電極には、薄い灰色の飽和レベル（３Ｖ）に達した画像信号ＶＩＤ１〜ＶＩＤ６の他に、黒色に近い電圧レベルの画像信号ＶＩＤ１〜ＶＩＤ６も、一部入力されることとなるため、混合されてウィンドウパターン２０１の右端の外側にも、濃い灰色Ｂのゴーストが発生することとなる。
また、上述の現象は、画素Ｎ〜Ｎ＋１１のラインのみならず、液晶パネル上の全てのライン上において起きることとなるため、図２（Ｂ）に示すように、ウィンドウパターン２０１の左端全体の内側に濃い灰色Ａのゴーストが発生し、また、ウィンドウパターン２０１の右端全体の外側に濃い灰色Ｂのゴーストが発生する。
なお、濃い灰色Ａ，Ｂのそれぞれの色の濃さは、サンプリング回路駆動Ｓｋ，Ｓｋ＋１の時間的な進みの度合いによって異なることとなる。
なお、この時ウィンドウパターン２０１の右端をはさんで外側において連続する６つの画素においても同様の現象が起こっている。すなわち、それぞれの画素電極には、薄い灰色の飽和レベル（３Ｖ）に達した画像信号ＶＩＤ１〜ＶＩＤ６の他に、黒色に近い電圧レベルの画像信号ＶＩＤ１〜ＶＩＤ６も、一部入力されることとなるため、混合されてウィンドウパターン２０１の右端の外側にも、濃い灰色Ｂのゴーストが発生することとなる。
また、上述の現象は、画素Ｎ〜Ｎ＋１１のラインのみならず、液晶パネル上の全てのライン上において起きることとなるため、図２（Ｂ）に示すように、ウィンドウパターン２０１の左端全体の内側に濃い灰色Ａのゴーストが発生し、また、ウィンドウパターン２０１の右端全体の外側に濃い灰色Ｂのゴーストが発生する。
なお、濃い灰色Ａ，Ｂのそれぞれの色の濃さは、サンプリング回路駆動Ｓｋ，Ｓｋ＋１の時間的な進みの度合いによって異なることとなる。
一方、図２（Ｃ）の状態では、サンプリング回路駆動信号ＳｋおよびＳｋ＋１が時間的に遅れることにより、ハイレベル期間Ｐａおよびハイレベル期間Ｐｂも時間的に遅れ、特に、ハイレベル期間Ｐａは、その一部が、画像信号ＶＩＤ１〜ＶＩＤ６における画像信号周期Ｔａの薄い灰色の飽和レベル（３Ｖ）からずれ、黒色に近い電圧レベルと時間的に重なることとなる。そのため、画素Ｎ〜Ｎ＋５のそれぞれの画素電極には、薄い灰色の飽和レベル（３Ｖ）に達した画像信号ＶＩＤ１〜ＶＩＤ６の他に、黒色に近い電圧レベルの画像信号ＶＩＤ１〜ＶＩＤ６も一部入力されることとなり、混合されてウィンドウパターン２０１の左端の外側に、濃い灰色Ｃのゴーストが発生することとなる。
なお、この時ウィンドウパターン２０１の右端をはさんで内側において連続する６つの画素においても同様の現象が起こっている。すなわち、それぞれの画素電極には、黒色の飽和レベル（２Ｖ）に達した画像信号ＶＩＤ１〜ＶＩＤ６の他に、薄い灰色に近い電圧レベルの画像信号ＶＩＤ１〜ＶＩＤ６も、一部入力されることとなるため、混合されてウィンドウパターン２０１の右端の内側にも、濃い灰色Ｄのゴーストが発生することとなる。
また、上述の現象は、画素Ｎ〜Ｎ＋１１のラインのみならず、液晶パネル上の全てのライン上において起きることとなるため、図２（Ｃ）に示すように、ウィンドウパターン２０１の左端全体の外側に濃い灰色Ｃのゴーストが発生し、また、ウィンドウパターン２０１の右端全体の内側に濃い灰色Ｄのゴーストが発生する。
なお、濃い灰色Ｃ，Ｄのそれぞれの色の濃さは、サンプリング回路駆動Ｓｋ，Ｓｋ＋１の時間的な遅れの度合いによって異なることとなる。
なお、この時ウィンドウパターン２０１の右端をはさんで内側において連続する６つの画素においても同様の現象が起こっている。すなわち、それぞれの画素電極には、黒色の飽和レベル（２Ｖ）に達した画像信号ＶＩＤ１〜ＶＩＤ６の他に、薄い灰色に近い電圧レベルの画像信号ＶＩＤ１〜ＶＩＤ６も、一部入力されることとなるため、混合されてウィンドウパターン２０１の右端の内側にも、濃い灰色Ｄのゴーストが発生することとなる。
また、上述の現象は、画素Ｎ〜Ｎ＋１１のラインのみならず、液晶パネル上の全てのライン上において起きることとなるため、図２（Ｃ）に示すように、ウィンドウパターン２０１の左端全体の外側に濃い灰色Ｃのゴーストが発生し、また、ウィンドウパターン２０１の右端全体の内側に濃い灰色Ｄのゴーストが発生する。
なお、濃い灰色Ｃ，Ｄのそれぞれの色の濃さは、サンプリング回路駆動Ｓｋ，Ｓｋ＋１の時間的な遅れの度合いによって異なることとなる。
以上の説明は、液晶パネルがモノクロ表示対応の場合であるが、カラー表示対応の場合、例えば、各画素毎に、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、のいずれかのカラーフィルタを用いて、透過する光に彩色する構成の場合においても、上述の現象は発生する。この場合には、３つの連続する画素で１つの色を合成するので、この３つの連続する画素が、上述のモノクロ表示対応の液晶パネルの１つの画素に相当することとなる。
上述のような回路構成をもつ液晶表示装置の一例としては、下記の特許文献１に記載されたものが知られている。
従来においては、製造工程において、液晶パネル毎に、ゴーストの発生原因となっている、上述の画像信号に対するサンプリング回路駆動信号の時間的なずれの調整を行っていた。
具体的には、図２で示すような薄い灰色の背景色に黒色のウィンドウパターン２０１を表示するゴースト観測用パターンを液晶パネルに表示して、背景色と、発生したゴーストと、の輝度差を測定して、その輝度差が最小となる時の、タイミング信号のタイミングを検出し、その検出したタイミングをメモリに格納する。その後、液晶表示装置をリセットして、メモリから上記タイミングを読み出して、タイミングジェネレータに内蔵されたタイミング設定レジスタの設定値として反映することにより、タイミング信号を適切なタイミングとし、このタイミング信号を基に生成されるサンプリング回路駆動信号の、画像信号に対する時間的なずれを調整していた。
具体的には、図２で示すような薄い灰色の背景色に黒色のウィンドウパターン２０１を表示するゴースト観測用パターンを液晶パネルに表示して、背景色と、発生したゴーストと、の輝度差を測定して、その輝度差が最小となる時の、タイミング信号のタイミングを検出し、その検出したタイミングをメモリに格納する。その後、液晶表示装置をリセットして、メモリから上記タイミングを読み出して、タイミングジェネレータに内蔵されたタイミング設定レジスタの設定値として反映することにより、タイミング信号を適切なタイミングとし、このタイミング信号を基に生成されるサンプリング回路駆動信号の、画像信号に対する時間的なずれを調整していた。
しかし、上記調整を行ったとしても、液晶パネルの使用時において、経時的変化や温度特性によって、液晶パネル内での信号遅延が変動し、これに起因して、サンプリング回路駆動信号が、画像信号に対して時間的にずれて、表示される画像にゴーストが発生してしまうという課題があった。
本発明は、従来技術における上述の課題を解決するためになされたものであり、液晶表示装置において、経時変化や温度変化による液晶パネル内での信号遅延の変動に起因する、サンプリング回路駆動信号の画像信号に対する時間的なずれを補正し、ゴーストの発生を抑制することを目的とする。
上述の課題の少なくとも一部を解決するために、本発明の液晶表示装置は、液晶パネル部と、前記液晶パネル部にタイミング信号を供給するタイミング供給部と、を備える液晶表示装置であって、
前記液晶パネル部は、
マトリクス状に配列された複数の液晶セルと、
各液晶セルにそれぞれに対応して設けられた複数の画素電極と、
各画素電極に画像信号を入力するための複数のデータ線と、
各データ線にそれぞれ対応して設けられ、サンプリング回路駆動信号に応じて、前記画像信号をサンプリングして、対応する前記データ線に出力する複数のサンプリング回路と、
前記タイミング信号に応じて、前記サンプリング回路駆動信号を生成する駆動信号生成部と、
を備えると共に、
前記タイミング供給部は、
前記タイミング信号を生成するタイミング生成部と、
生成された前記タイミング信号の位相を調整するタイミング調整部と、
を備え、
前記液晶パネル部は、さらに、少なくとも前記駆動信号生成部と同一の基板に形成され、前記タイミング信号が入力されるダミー素子を備え、
前記タイミング調整部は、前記タイミング信号に対して一定の位相関係を保つ基準信号の位相と、前記ダミー素子から出力された信号の位相と、を比較すると共に、前記ダミー素子から出力された信号が、前記基準信号に対して、特定の位相関係を保つように、前記タイミング信号の位相を調整することを要旨とする。
前記液晶パネル部は、
マトリクス状に配列された複数の液晶セルと、
各液晶セルにそれぞれに対応して設けられた複数の画素電極と、
各画素電極に画像信号を入力するための複数のデータ線と、
各データ線にそれぞれ対応して設けられ、サンプリング回路駆動信号に応じて、前記画像信号をサンプリングして、対応する前記データ線に出力する複数のサンプリング回路と、
前記タイミング信号に応じて、前記サンプリング回路駆動信号を生成する駆動信号生成部と、
を備えると共に、
前記タイミング供給部は、
前記タイミング信号を生成するタイミング生成部と、
生成された前記タイミング信号の位相を調整するタイミング調整部と、
を備え、
前記液晶パネル部は、さらに、少なくとも前記駆動信号生成部と同一の基板に形成され、前記タイミング信号が入力されるダミー素子を備え、
前記タイミング調整部は、前記タイミング信号に対して一定の位相関係を保つ基準信号の位相と、前記ダミー素子から出力された信号の位相と、を比較すると共に、前記ダミー素子から出力された信号が、前記基準信号に対して、特定の位相関係を保つように、前記タイミング信号の位相を調整することを要旨とする。
本発明の第１の液晶表示装置では、タイミング生成部は、タイミング信号を生成し、タイミング調整部は、そのタイミング信号の位相を調整している。そして、駆動信号生成部は、そのタイミング信号に応じてサンプリング回路駆動信号を生成し、また、ダミー素子は、そのタイミング信号を入力している。ここで、ダミー素子は、少なくとも駆動信号生成部と同一の基板に形成されているので、駆動信号生成部と同様の寄生容量や配線抵抗などを含み、ほぼ同等の遅延特性を持つものと考えられる。
今、画像信号に対するサンプリング回路駆動信号のタイミングが適切なタイミングとなっており、表示画像にゴーストが発生していない場合において、ダミー素子から出力される信号が、基準信号に対して、特定の位相関係にあるものとする。
そこで、温度変化や経時変化に起因して、駆動信号生成部での信号遅延が変動すると、画像信号に対してサンプリング回路駆動信号が進み（または遅れ）、画像信号に対するサンプリング回路駆動信号のタイミングがずれるので、表示画像にゴーストが発生する。このとき、ダミー素子での信号遅延も同様に変動すると考えられるので、基準信号に対して、ダミー素子から出力される信号も同様に進む（または遅れる）こととなる。このため、ダミー素子から出力される信号は、基準信号に対して、特定の位相関係を保てなくなる。
しかし、タイミング調整部は、ダミー素子から出力される信号が、基準信号に対して、特定の位相関係を保つように、タイミング信号の位相を遅らせる（または進ませる）ので、画像信号に対して進んでいた（または遅れていた）サンプリング回路駆動信号は元に戻り、画像信号に対するサンプリング回路駆動信号のタイミングのずれが解消されて、表示画像に発生していたゴーストを抑制することができる。
今、画像信号に対するサンプリング回路駆動信号のタイミングが適切なタイミングとなっており、表示画像にゴーストが発生していない場合において、ダミー素子から出力される信号が、基準信号に対して、特定の位相関係にあるものとする。
そこで、温度変化や経時変化に起因して、駆動信号生成部での信号遅延が変動すると、画像信号に対してサンプリング回路駆動信号が進み（または遅れ）、画像信号に対するサンプリング回路駆動信号のタイミングがずれるので、表示画像にゴーストが発生する。このとき、ダミー素子での信号遅延も同様に変動すると考えられるので、基準信号に対して、ダミー素子から出力される信号も同様に進む（または遅れる）こととなる。このため、ダミー素子から出力される信号は、基準信号に対して、特定の位相関係を保てなくなる。
しかし、タイミング調整部は、ダミー素子から出力される信号が、基準信号に対して、特定の位相関係を保つように、タイミング信号の位相を遅らせる（または進ませる）ので、画像信号に対して進んでいた（または遅れていた）サンプリング回路駆動信号は元に戻り、画像信号に対するサンプリング回路駆動信号のタイミングのずれが解消されて、表示画像に発生していたゴーストを抑制することができる。
また、本発明の第１の液晶表示装置において、
前記タイミング調整部は、
前記基準信号と前記ダミー素子からの出力信号とを位相比較し、比較結果に応じた位相差信号を出力する位相比較器と、
制御電圧を出力すると共に、前記位相比較器から出力される前記位相差信号に基づいて、前記制御電圧の電圧レベルを調整するチャージポンプと、
前記制御電圧の電圧レベルに応じて、前記タイミング信号の遅延量を変化させ、前記タイミング信号の位相を調整するディレイ素子と、
を備えてもよい。
前記タイミング調整部は、
前記基準信号と前記ダミー素子からの出力信号とを位相比較し、比較結果に応じた位相差信号を出力する位相比較器と、
制御電圧を出力すると共に、前記位相比較器から出力される前記位相差信号に基づいて、前記制御電圧の電圧レベルを調整するチャージポンプと、
前記制御電圧の電圧レベルに応じて、前記タイミング信号の遅延量を変化させ、前記タイミング信号の位相を調整するディレイ素子と、
を備えてもよい。
このような構成とすることで、基準信号に対して、ダミー素子からの出力信号が進んだ（または遅れた）場合においても、位相比較器は、この基準信号とダミー素子からの出力信号の位相比較をして、比較結果に応じた位相差信号を出力し、この位相差信号を入力したチャージポンプは、位相差信号に基づいて、ディレイ素子に対して出力する制御電圧の電圧レベルを変化させる。そして、ディレイ素子は、入力する制御電圧の電圧レベルに応じて、タイミング信号の遅延量を増やして（または減らして）、タイミング信号の位相を遅らせる（または進ませる）ことにより、基準信号に対して、進んでいた（または遅れていた）ダミー素子からの出力信号は元に戻り、基準信号に対するダミー素子からの出力信号の、特定の位相関係を保つことができる。
また、本発明の第１の液晶表示装置において、
前記タイミング調整部は、
前記基準信号と前記ダミー素子からの出力信号とを位相比較し、比較結果に応じた位相差信号を出力する位相比較器と、
クロック信号を出力すると共に、前記位相比較器から出力される前記位相差信号に基づいて、前記クロック信号の周波数を調整する発振器と、
前記クロック信号の周波数に応じて、前記タイミング信号の遅延量を変化させ、前記タイミング信号の位相を調整するディレイ素子と、
を備えてもよい。
前記タイミング調整部は、
前記基準信号と前記ダミー素子からの出力信号とを位相比較し、比較結果に応じた位相差信号を出力する位相比較器と、
クロック信号を出力すると共に、前記位相比較器から出力される前記位相差信号に基づいて、前記クロック信号の周波数を調整する発振器と、
前記クロック信号の周波数に応じて、前記タイミング信号の遅延量を変化させ、前記タイミング信号の位相を調整するディレイ素子と、
を備えてもよい。
このような構成とすることで、基準信号に対して、ダミー素子からの出力信号が進んだ（または遅れた）場合においても、位相比較器は、この基準信号とダミー素子からの出力信号の位相比較をして、比較結果に応じた位相差信号を出力し、この位相差信号を入力した発振器は、位相差信号に基づいて、ディレイ素子に対して出力するクロック信号の周波数を変化させる。そして、ディレイ素子は、入力するクロック信号の周波数に応じて、タイミング信号の遅延量を増やして（または減らして）、タイミング信号の位相を遅らせる（または進ませる）ことにより、基準信号に対して、進んでいた（または遅れていた）ダミー素子からの出力信号は元に戻り、基準信号に対するダミー素子からの出力信号の、特定の位相関係を保つことができる。
本発明の第２の液晶表示装置は、液晶パネル部と、前記液晶パネル部に画像信号を供給する画像信号供給部と、前記液晶パネル部にタイミング信号を供給するタイミング供給部と、前記画像信号供給部を制御する画像信号制御部と、を備える液晶表示装置であって、
前記液晶パネル部は、
マトリクス状に配列された複数の液晶セルと、
各液晶セルにそれぞれに対応して設けられた複数の画素電極と、
各画素電極に画像信号を入力するための複数のデータ線と、
各データ線にそれぞれ対応して設けられ、サンプリング回路駆動信号に応じて、前記画像信号をサンプリングして、対応する前記データ線に出力する複数のサンプリング回路と、
前記タイミング信号に応じて、前記サンプリング回路駆動信号を生成する駆動信号生成部と、
を備えると共に、
前記液晶パネル部は、さらに、少なくとも前記駆動信号生成部と同一の基板に形成され、前記タイミング信号が入力されるダミー素子を備え、
前記画像信号制御部は、前記タイミング信号に対して一定の位相関係を保つ基準信号の位相と、前記ダミー素子から出力された信号の位相と、を比較すると共に、前記画像信号供給部を制御して、前記ダミー素子から出力された信号と前記基準信号との位相関係に応じて、前記画像信号の位相を調整することを要旨とする。
本発明の第２の液晶表示装置では、温度変化や経時変化により駆動信号生成部での信号遅延が変動し、画像信号に対してサンプリング回路駆動信号が進んで（または遅れて）いたとしても、画像信号制御部が、画像信号供給部を制御して、ダミー素子から出力された信号と基準信号との位相関係に応じて、画像信号の位相を進ませる（または遅らせる）ので、進んでいた（または遅れていた）サンプリング回路駆動信号に対し画像信号が追いつき（または追いつかれ）、画像信号に対するサンプリング回路駆動信号のタイミングのずれが解消されて、表示画像に発生していたゴーストを抑制することができる。
前記液晶パネル部は、
マトリクス状に配列された複数の液晶セルと、
各液晶セルにそれぞれに対応して設けられた複数の画素電極と、
各画素電極に画像信号を入力するための複数のデータ線と、
各データ線にそれぞれ対応して設けられ、サンプリング回路駆動信号に応じて、前記画像信号をサンプリングして、対応する前記データ線に出力する複数のサンプリング回路と、
前記タイミング信号に応じて、前記サンプリング回路駆動信号を生成する駆動信号生成部と、
を備えると共に、
前記液晶パネル部は、さらに、少なくとも前記駆動信号生成部と同一の基板に形成され、前記タイミング信号が入力されるダミー素子を備え、
前記画像信号制御部は、前記タイミング信号に対して一定の位相関係を保つ基準信号の位相と、前記ダミー素子から出力された信号の位相と、を比較すると共に、前記画像信号供給部を制御して、前記ダミー素子から出力された信号と前記基準信号との位相関係に応じて、前記画像信号の位相を調整することを要旨とする。
本発明の第２の液晶表示装置では、温度変化や経時変化により駆動信号生成部での信号遅延が変動し、画像信号に対してサンプリング回路駆動信号が進んで（または遅れて）いたとしても、画像信号制御部が、画像信号供給部を制御して、ダミー素子から出力された信号と基準信号との位相関係に応じて、画像信号の位相を進ませる（または遅らせる）ので、進んでいた（または遅れていた）サンプリング回路駆動信号に対し画像信号が追いつき（または追いつかれ）、画像信号に対するサンプリング回路駆動信号のタイミングのずれが解消されて、表示画像に発生していたゴーストを抑制することができる。
また、本発明の第２の液晶表示装置において、
前記画像信号供給部は、
供給されたクロック信号に応じて、前記画像信号をデジタル信号からアナログ信号に変換するＤ／Ａ変換回路を備え、
前記画像信号制御部は、
前記Ｄ／Ａ変換回路に供給される前記クロック信号の位相を調整するタイミング調整部を備え、
前記タイミング調整部は、前記ダミー素子から出力された信号と前記基準信号との位相関係に応じて、前記クロック信号の位相を調整するようにしてもよい。
このように、画像信号をデジタル信号からアナログ信号に変換する際に、Ｄ／Ａ変換回路に供給されるクロック信号の位相を調整することで、画像信号の位相を進ませたり、遅らせたりして、調整することができる。
前記画像信号供給部は、
供給されたクロック信号に応じて、前記画像信号をデジタル信号からアナログ信号に変換するＤ／Ａ変換回路を備え、
前記画像信号制御部は、
前記Ｄ／Ａ変換回路に供給される前記クロック信号の位相を調整するタイミング調整部を備え、
前記タイミング調整部は、前記ダミー素子から出力された信号と前記基準信号との位相関係に応じて、前記クロック信号の位相を調整するようにしてもよい。
このように、画像信号をデジタル信号からアナログ信号に変換する際に、Ｄ／Ａ変換回路に供給されるクロック信号の位相を調整することで、画像信号の位相を進ませたり、遅らせたりして、調整することができる。
以下、本発明の実施の形態を実施例に基づいて以下の順序で説明する。
Ａ．実施例：
Ａ１．液晶表示装置の構成：
Ａ２．適切な状態における具体的な動作
Ａ３．進み状態における具体的な動作
Ａ４．遅れ状態における具体的な動作
Ａ５．Ｘタイミング自動調整回路の他の具体例：
Ｂ．変形例：
Ａ．実施例：
Ａ１．液晶表示装置の構成：
Ａ２．適切な状態における具体的な動作
Ａ３．進み状態における具体的な動作
Ａ４．遅れ状態における具体的な動作
Ａ５．Ｘタイミング自動調整回路の他の具体例：
Ｂ．変形例：
Ａ．実施例：
Ａ１．液晶表示装置の構成：
まず、本発明の実施例における、液晶表示装置全体の概略構成について、図３を参照して説明する。
Ａ１．液晶表示装置の構成：
まず、本発明の実施例における、液晶表示装置全体の概略構成について、図３を参照して説明する。
図３は、本発明の実施例における、液晶表示装置１０００の概略構成を示す説明図である。図３に示すように、液晶表示装置１０００は、液晶パネル部１０と、タイミング供給部１００と、画像処理部６００と、表示情報出力部７００と、クロック供給部８００と、電源供給部９００と、を備えている。
表示情報出力部７００は、外部から画像信号を入力し、クロック供給部８００からのクロック信号に基づいて、この画像信号を、所定フォーマットの画像信号に変換し、画像処理部６００に対して出力する。画像処理部６００では、入力された画像信号に対して、種々の画像処理を行って、液晶パネル部１０に対して出力するとともに、クロック信号ＣＬＫ、水平同期信号ＨＳＹＮＣ、および垂直同期信号ＶＳＹＮＣをタイミング供給部１００に出力する。タイミング供給部１００は、画像処理部６００より入力されたクロック信号ＣＬＫ、水平同期信号ＨＳＹＮＣ、および垂直同期信号ＶＳＹＮＣに基づき、液晶パネル部１０を駆動するタイミングを決定付けるタイミング信号を生成し、液晶パネル部１０に対して出力する。液晶パネル部１０は、タイミング供給部１００から供給されたタイミング信号に基づいて駆動し、画像処理部６００より入力された画像信号を、画像として表示すると同時に、モニタ信号ＭＯＮＩＴＯＲを、タイミング供給部１００に対して出力する。なお、電源供給部９００は、上述の各構成部に対して電力を供給する。
続いて、液晶表示装置１０００における、液晶パネル部１０と、タイミング供給部１００と、のそれぞれの概略構成について、図１を参照して説明する。
図１は、本発明の実施例における、タイミング供給部１００および液晶パネル部１０の概略構成を示す説明図である。図１に示すように、タイミング供給部１００は、タイミングジェネレータ１２０と、本発明の特徴部分であるＸタイミング自動調整回路１１０と、で構成される。
また、液晶パネル部１０は、データ線駆動回路２０と、走査線駆動回路３０と、画素電極４０と、走査線Ｙ１〜Ｙｍと、データ線Ｘ１〜Ｘｎと、サンプリング回路ＳＨ１〜ＳＨｎと、画素ＴＦＴ回路ＳＴ１〜ＳＴｎと、３入力ＡＮＤ回路Ｌ１〜Ｌｎと、本発明の特徴部分であるダミー素子５０と、で構成される。
また、液晶パネル部１０は、データ線駆動回路２０と、走査線駆動回路３０と、画素電極４０と、走査線Ｙ１〜Ｙｍと、データ線Ｘ１〜Ｘｎと、サンプリング回路ＳＨ１〜ＳＨｎと、画素ＴＦＴ回路ＳＴ１〜ＳＴｎと、３入力ＡＮＤ回路Ｌ１〜Ｌｎと、本発明の特徴部分であるダミー素子５０と、で構成される。
このうち、タイミングジェネレータ１２０は、図３における画像処理部６００から出力されるクロック信号ＣＬＫ、水平同期信号ＨＳＹＮＣ、および垂直同期信号ＶＳＹＮＣを入力して、図１に示すように、スタート信号ＤＸＩＮ、クロック信号ＣＬＸＩＮ、およびイネーブル信号ＥＮＢＸＩＮなど、各タイミング信号を生成して、Ｘタイミング自動調整回路１１０に対して出力する。
また、Ｘタイミング自動調整回路１１０は、入力するそれらタイミング信号に対して遅延を付加すると共に、別途供給される制御電圧ＶＣに応じてその遅延量を増減させる可変ディレイ素子１０４ａ〜１０４ｃと、これら可変ディレイ素子１０４ａ〜１０４ｃから出力されるタイミング信号のレベルを変化させるレベルシフタ１０５ａ〜１０５ｃおよびレベルシフタ１０６と、スタート信号ＤＸＩＮに対して、別途入力されるクロック信号ＣＬＫに基づき、遅延を与えて、基準信号となるリファレンス信号ＲＥＦを生成して出力する固定ディレイ素子１０３と、を備えている。
さらに、Ｘタイミング自動調整回路１１０は、液晶パネル部１０から出力されるモニタ信号ＭＯＮＩＴＯＲを入力して、レベルを変化させて出力するレベルシフタ１０５ｍと、このレベルシフタ１０５ｍから出力されるモニタ信号ＭＯＮＩＴＯＲと基準信号であるリファレンス信号ＲＥＦとを入力して、この２つの信号の位相を比較し、その位相差がゼロでない場合には、その位相差に応じて、チャージアップパルスＣＵまたはチャージダウンパルスＣＤのいずれかを選択的に出力する位相比較器１０１と、可変ディレイ素子１０４ａ〜１０４ｃのそれぞれに対して、制御電圧ＶＣを供給すると共に入力されるチャージアップパルスＣＵまたはチャージダウンパルスＣＤに応じて、制御電圧ＶＣの電圧レベルを変化させるチャージポンプ１０２と、を備える。
一方、液晶パネル部１０は、ｘ方向、ｙ方向にマトリクス状に設けられた複数の画素電極４０と、ｘ方向に複数配列され、かつ、各々がｙ方向に沿って伸びているデータ線Ｘ１〜Ｘｎと、ｙ方向に複数配列され、かつ、各々がｘ方向に伸びている走査線Ｙ１〜Ｙｍと、ＴＦＴで構成されたスイッチング回路であり、各画素電極４０に対応して設けられた画素ＴＦＴ回路ＳＴ１〜ＳＴｎと、を備えている。これらのうち、画素ＴＦＴ回路ＳＴ１〜ＳＴｎには、図１に示すように、ソース電極に各データ線Ｘ１〜Ｘｎが、ドレイン電極に各画素電極４０が、ゲート電極に各走査線Ｙ１〜Ｙｍが、それぞれ接続されており、対応する各々の画素電極４０への導通状態と非導通状態を制御している。
また、液晶パネル部１０は、その他に、上述の走査線Ｙ１〜Ｙｍに対して、タイミングジェネレータ１２０から供給されるクロック信号ＣＫに基づいて所定のタイミングで、各走査線Ｙ１〜Ｙｍを順次選択して走査信号を出力する走査線駆動回路３０と、Ｘタイミング自動調整回路１１０から出力されるクロック信号ＣＬＸ、反転クロック信号ＣＬＸＮ、および、スタート信号ＤＸ、の３つのタイミング信号に基づき出力信号Ｑ１〜Ｑｎを生成するデータ線駆動回路２０と、を備えている。なお、この走査線駆動回路３０とデータ線駆動回路２０とは、ともにシフトレジスタ等の回路で構成される。
また、液晶パネル部１０は、その他に、データ線駆動回路２０からの出力信号Ｑ１〜Ｑｎなどを入力し、サンプリング回路駆動信号Ｓ１〜Ｓｎを出力する３入力ＡＮＤ回路Ｌ１〜Ｌｎと、ＴＦＴで構成されたスイッチング素子であり、各データ線Ｘ１〜Ｘｎに対応して設けられたサンプリング回路ＳＨ１〜ＳＨｎと、を備えている。
このうち、サンプリング回路ＳＨ１〜ＳＨｎは、図３に示す画像処理部６００から出力された６相に並列展開された画像信号ＶＩＤ１〜ＶＩＤ６を入力し、３入力ＡＮＤ回路Ｌ１〜Ｌｎからのサンプリング回路駆動信号Ｓ１〜Ｓｎに基づいて、それら画像信号ＶＩＤ１〜ＶＩＤ６をサンプリングし、対応する各データ線Ｘ１〜Ｘｎに出力する。
なお、このとき、１つの３入力ＡＮＤ回路が出力するサンプリング回路駆動信号は、連続する６つのサンプリング回路ＳＨ１〜ＳＨ６に並列に入力される。これは、上述のように、画像信号ＶＩＤ１〜ＶＩＤ６が６相に並列展開されているので、連続する６つのデータ線Ｘ１〜Ｘｎに対して、画像信号ＶＩＤ１〜ＶＩＤ６を、それぞれ同一のタイミングおよび同一の期間で出力することを目的としている。
このうち、サンプリング回路ＳＨ１〜ＳＨｎは、図３に示す画像処理部６００から出力された６相に並列展開された画像信号ＶＩＤ１〜ＶＩＤ６を入力し、３入力ＡＮＤ回路Ｌ１〜Ｌｎからのサンプリング回路駆動信号Ｓ１〜Ｓｎに基づいて、それら画像信号ＶＩＤ１〜ＶＩＤ６をサンプリングし、対応する各データ線Ｘ１〜Ｘｎに出力する。
なお、このとき、１つの３入力ＡＮＤ回路が出力するサンプリング回路駆動信号は、連続する６つのサンプリング回路ＳＨ１〜ＳＨ６に並列に入力される。これは、上述のように、画像信号ＶＩＤ１〜ＶＩＤ６が６相に並列展開されているので、連続する６つのデータ線Ｘ１〜Ｘｎに対して、画像信号ＶＩＤ１〜ＶＩＤ６を、それぞれ同一のタイミングおよび同一の期間で出力することを目的としている。
液晶パネル部１０には、その他、本発明の特徴部分であるダミー素子５０が設けられている。このダミー素子５０には、Ｘタイミング自動調整回路１１０からデータ線駆動回路２０に入力されるスタート信号ＤＸが分岐されて、入力されている。また、このダミー素子５０から出力されるモニタ信号ＭＯＮＩＴＯＲは、上述のように、Ｘタイミング自動調整回路１１０のレベルシフタ１０５ｍに入力されている。
ここで、このダミー素子５０は、液晶パネル部１０内におけるデータ線駆動回路２０や３入力ＡＮＤ回路Ｌ１〜Ｌｎなどと同一のガラス基板上に、同様の製造工程にて形成されるので、これらデータ線駆動回路２０や３入力ＡＮＤ回路Ｌ１〜Ｌｎなどと同様の寄生容量や配線抵抗などを含み、データ線駆動回路２０や３入力ＡＮＤ回路Ｌ１〜Ｌｎなどとほぼ同等の遅延特性を持つものと考えられる。従って、液晶パネル部１０を使用した際、温度変化や経時変化に起因して、データ線駆動回路２０や３入力ＡＮＤ回路Ｌ１〜Ｌｎなどにおいて、信号遅延の変動が生じた場合、ダミー素子５０においても、ほぼ同等の信号遅延の変動を生じるものと考えられる。
以下、本発明の実施例における、ゴースト発生を抑制する液晶表示装置１０００の具体的な動作について説明する。
なお、本実施例において画像信号ＶＩＤ１〜ＶＩＤ６は、説明を分かり易くするために、黒色を示す比較的低い電圧レベルと、薄い灰色を示す比較的高い電圧レベルと、を有する波形で表される各パネル共通のモノクロ画像信号であるものとするが、もちろん、各パネルで異なるカラー画像信号であっても同様に適用することは可能である。
なお、本実施例において画像信号ＶＩＤ１〜ＶＩＤ６は、説明を分かり易くするために、黒色を示す比較的低い電圧レベルと、薄い灰色を示す比較的高い電圧レベルと、を有する波形で表される各パネル共通のモノクロ画像信号であるものとするが、もちろん、各パネルで異なるカラー画像信号であっても同様に適用することは可能である。
Ａ２．適切な状態における具体的な動作
まず、図２（Ａ）に示すように、サンプリング回路駆動信号Ｓ１〜Ｓｎのハイレベルな期間と、画像信号ＶＩＤ１〜ＶＩＤ６の飽和レベルに達した期間と、が時間的に合っていて、ゴーストが発生していない適切な状態における、具体的な動作について説明する。なお、図４は、この適切な状態における各信号のタイミングを示すタイミングチャートである。
まず、図２（Ａ）に示すように、サンプリング回路駆動信号Ｓ１〜Ｓｎのハイレベルな期間と、画像信号ＶＩＤ１〜ＶＩＤ６の飽和レベルに達した期間と、が時間的に合っていて、ゴーストが発生していない適切な状態における、具体的な動作について説明する。なお、図４は、この適切な状態における各信号のタイミングを示すタイミングチャートである。
タイミングジェネレータ１２０で生成されたスタート信号ＤＸＩＮ、クロック信号ＣＬＸＩＮ、およびイネーブル信号ＥＮＢＸＩＮなどのタイミング信号のうち、スタート信号ＤＸＩＮは、可変ディレイ素子１０４ａにて所定の遅延量ΔＴ１分遅延された後、レベルシフタ１０５ａにてレベルを変化され、データ線駆動回路２０にスタート信号ＤＸとして入力される。従って、スタート信号ＤＸＩＮは、図４のタイミングＴ１でローレベルとなるが、スタート信号ＤＸは、ΔＴ１後のタイミングＴ３でハイレベルとなる。
また、イネーブル信号ＥＮＢＸＩＮは、可変ディレイ素子１０４ｃにて、スタート信号ＤＸＩＮと同じ遅延量ΔＴ１分遅延された後、レベルシフタ１０５ｃにてレベルを変化され、液晶パネル部１０にイネーブル信号ＥＮＢＸとして入力される。従って、イネーブル信号ＥＮＢＸは、図４のタイミングＴ２で、ローレベルとなる。
また、クロック信号ＣＬＸＩＮは、可変ディレイ素子１０４ｂにてスタート信号と同じ遅延量ΔＴ１分遅延される。そして、この遅延された信号は、レベルシフタ１０５ｂとレベルシフタ１０６とに、並列に入力され、それぞれレベルを変化される。レベルシフタ１０５ｂからの出力信号は、データ線駆動回路２０に反転クロック信号ＣＬＸＮとして入力され、レベルシフタ１０６からの出力信号は、データ線駆動回路２０にクロック信号ＣＬＸとして入力される。なお、図４に示すように、クロック信号ＣＬＸと反転クロック信号ＣＬＸＮとは、レベルが互いに反転しており、タイミングＴ３でそれぞれハイレベルとローレベルになる。
データ線駆動回路２０は、入力されたスタート信号ＤＸと、クロック信号ＣＬＸと、反転クロック信号ＣＬＸＮと、から出力信号Ｑ１〜Ｑｎを生成して、３入力ＡＮＤ回路Ｌ１〜Ｌｎに対して出力する。
ここで、この出力信号Ｑ１〜Ｑｎのハイレベルな期間（パルス幅）は、スタート信号ＤＸのハイレベルな期間（パルス幅）と同一となる。また、この出力信号Ｑ１〜Ｑｎのハイレベルに立ち上がるタイミングについては、図４に示すように、スタート信号ＤＸがハイレベルに立ち上がるタイミングＴ３において、出力信号Ｑ１が同じくハイレベルに立ち上がり、出力信号Ｑ２は、出力信号Ｑ１に比べてクロック信号ＣＬＸの半周期遅れたタイミングＴ１０において、ハイレベルに立ち上がる。以下、出力信号Ｑ３、Ｑ４、...と、順次クロック信号ＣＬＸの半周期遅れた、タイミングＴ１１、タイミングＴ１２、...にてハイレベルに立ち上がることとなる。なお、図４では出力信号Ｑ１、Ｑ２、Ｑ３までが記載されている。
ここで、この出力信号Ｑ１〜Ｑｎのハイレベルな期間（パルス幅）は、スタート信号ＤＸのハイレベルな期間（パルス幅）と同一となる。また、この出力信号Ｑ１〜Ｑｎのハイレベルに立ち上がるタイミングについては、図４に示すように、スタート信号ＤＸがハイレベルに立ち上がるタイミングＴ３において、出力信号Ｑ１が同じくハイレベルに立ち上がり、出力信号Ｑ２は、出力信号Ｑ１に比べてクロック信号ＣＬＸの半周期遅れたタイミングＴ１０において、ハイレベルに立ち上がる。以下、出力信号Ｑ３、Ｑ４、...と、順次クロック信号ＣＬＸの半周期遅れた、タイミングＴ１１、タイミングＴ１２、...にてハイレベルに立ち上がることとなる。なお、図４では出力信号Ｑ１、Ｑ２、Ｑ３までが記載されている。
そして、この出力信号Ｑ１〜Ｑｎは、図１に示す３入力ＡＮＤ回路Ｌ１〜Ｌｎのそれぞれの第１の入力端子に入力される。また、この３入力ＡＮＤ回路Ｌ１〜Ｌｎのそれぞれの第２の入力端子には、Ｘタイミング自動調整回路１１０から出力されるイネーブル信号ＥＮＢＸが入力され、さらに、この３入力ＡＮＤ回路Ｌ１〜Ｌｎのそれぞれの第３の入力端子には、隣接する出力段の出力信号Ｑ２〜Ｑｎがそれぞれ入力される。そして、３入力ＡＮＤ回路Ｌ１〜Ｌｎは、これら３つの入力の論理積を導き出し、サンプリング回路駆動信号Ｓ１〜Ｓｎとして、サンプリング回路ＳＨ１〜ＳＨｎに対して出力する。
例えば、３入力ＡＮＤ回路Ｌ１には、出力信号Ｑ１と、イネーブル信号ＥＮＢＸと、隣接する出力段の出力信号Ｑ２とが入力し、それぞれの信号がハイレベルな期間である図４のタイミングＴ２１〜タイミングＴ２２において、ハイレベルとなるサンプリング回路駆動信号Ｓ１が、サンプリング回路ＳＨ１〜ＳＨ６に対して出力される。同様にして３入力ＡＮＤ回路Ｌ２からは、図４に示すように、タイミングＴ２３〜タイミングＴ２４においてハイレベルとなるサンプリング回路駆動信号Ｓ２が、サンプリング回路ＳＨ７〜ＳＨ１２に対して出力される。
例えば、３入力ＡＮＤ回路Ｌ１には、出力信号Ｑ１と、イネーブル信号ＥＮＢＸと、隣接する出力段の出力信号Ｑ２とが入力し、それぞれの信号がハイレベルな期間である図４のタイミングＴ２１〜タイミングＴ２２において、ハイレベルとなるサンプリング回路駆動信号Ｓ１が、サンプリング回路ＳＨ１〜ＳＨ６に対して出力される。同様にして３入力ＡＮＤ回路Ｌ２からは、図４に示すように、タイミングＴ２３〜タイミングＴ２４においてハイレベルとなるサンプリング回路駆動信号Ｓ２が、サンプリング回路ＳＨ７〜ＳＨ１２に対して出力される。
３入力ＡＮＤ回路Ｌ１〜Ｌｎから出力されたサンプリング回路駆動信号Ｓ１〜Ｓｎは、サンプリング回路ＳＨ１〜ＳＨｎのゲート電極に入力される。従って、図３に示す画像処理部６００からサンプリング回路ＳＨ１〜ＳＨｎに入力された、６相展開された画像信号ＶＩＤ１〜ＶＩＤ６は、サンプリング回路駆動信号Ｓ１〜Ｓｎがハイレベルな期間において、サンプリングされてデータ線Ｘ１〜Ｘｎに対して出力されることとなる。
例えば、図４のタイミングＴ２１〜タイミングＴ２２までの期間において、サンプリング回路駆動信号Ｓ１がハイレベルになった場合、そのハイレベルになった期間において、サンプリング回路ＳＨ１〜ＳＨ６を構成するＴＦＴがそれぞれオンし、サンプリング回路ＳＨ１〜ＳＨ６に入力された画像信号ＶＩＤ１〜ＶＩＤ６が、サンプリング回路ＳＨ１〜ＳＨ６に接続されたデータ線Ｘ１〜Ｘ６に出力されることとなる。
また、上述の動作とは別に、走査線駆動回路３０は、走査線Ｙ１、Ｙ２、...の順に走査しており、選択した走査線に対して、走査線駆動信号を出力している。ここで、走査線駆動回路３０により、図４のタイミングＴ２１〜タイミングＴ２２の期間において、例えば、走査線Ｙ１が選択され、走査線駆動信号が走査線Ｙ１に対して出力された場合には、走査線Ｙ１に接続された画素ＴＦＴ回路ＳＴ１〜ＳＴｎを構成するＴＦＴがそれぞれオンする。一方、上述のように、この期間においては、サンプリング回路ＳＨ１〜ＳＨ６からデータ線Ｘ１〜Ｘ６に対して画像信号ＶＩＤ１〜ＶＩＤ６が出力されている。従って、走査線Ｙ１に接続された画素ＴＦＴ回路ＳＴ１〜ＳＴｎを構成するＴＦＴがオンすると、これらのうちの画素ＴＦＴ回路ＳＴ１〜ＳＴ６に接続された６つの画素電極４０にのみ、データ線Ｘ１〜Ｘ６から画像信号ＶＩＤ１〜ＶＩＤ６が入力されることとなる。
この結果、これら画像信号ＶＩＤ１〜ＶＩＤ６が入力された６つの画素電極４０と、対向電極（図示省略）と、の間の電圧が変化して、これらの間にそれぞれ封入された液晶セルの液晶分子の配列が変化する。それにより、これら液晶セルを通過する光は、画像信号ＶＩＤ１〜ＶＩＤ６に応じて透過もしくは遮断されて、変調され、液晶パネル部１０で、画像信号に基づく画像が表示されることとなる。
この結果、これら画像信号ＶＩＤ１〜ＶＩＤ６が入力された６つの画素電極４０と、対向電極（図示省略）と、の間の電圧が変化して、これらの間にそれぞれ封入された液晶セルの液晶分子の配列が変化する。それにより、これら液晶セルを通過する光は、画像信号ＶＩＤ１〜ＶＩＤ６に応じて透過もしくは遮断されて、変調され、液晶パネル部１０で、画像信号に基づく画像が表示されることとなる。
そして、この適切な状態においては、図４に示すように、サンプリング駆動信号Ｓ１のハイレベルな期間は、画素ＴＦＴ回路ＳＴ１〜ＳＴ６に対応した画像信号ＶＩＤ１〜ＶＩＤ６の信号周期のうち、より遅い期間、すなわち薄い灰色の飽和レベルに達した期間と時間的に合っており、画素ＴＦＴ回路ＳＴ１〜ＳＴ６に接続された画素電極４０には、この薄い灰色の飽和レベルに達した画像信号ＶＩＤ１〜ＶＩＤ６が入力されることとなる。同様に、他の画素ＴＦＴ回路ＳＴ７〜ＳＴｎに接続された画素電極４０にも、それぞれ対応する画像信号ＶＩＤ１〜ＶＩＤ６のうち、黒色の飽和レベルに達した画像信号ＶＩＤ１〜ＶＩＤ６が入力されることとなる。従って、この状態においては、表示画像にゴーストは発生しない。
一方、液晶パネル部１０に備えられたダミー素子５０は、Ｘタイミング自動調整回路１１０からのスタート信号ＤＸを入力すると、その信号を遅延して、モニタ信号ＭＯＮＩＴＯＲとしてＸタイミング自動調整回路１１０に出力する。
前述したとおり、ダミー素子５０は、液晶パネル部１０内におけるデータ線駆動回路２０や３入力ＡＮＤ回路Ｌ１〜Ｌｎなどと同一のガラス基板上に形成されているので、ダミー素子５０は、データ線駆動回路２０および３入力ＡＮＤ回路Ｌ１〜Ｌｎなどとほぼ同一な遅延特性を有することとなり、ダミー素子５０における遅延量をΔＴ０とすると、その遅延量は、データ線駆動回路２０および３入力ＡＮＤ回路Ｌ１〜Ｌｎにおける信号遅延量と同等であると見なすことができる。
従って、モニタ信号ＭＯＮＩＴＯＲは、スタート信号ＤＸに対して、ダミー素子５０において、遅延量ΔＴ０だけ遅延された信号であり、このモニタ信号ＭＯＮＩＴＯＲは、液晶パネル部１０内での信号遅延量のみに着目すると、データ線駆動回路２０，３入力ＡＮＤ回路Ｌ１〜Ｌｎを介して生成されるサンプリング回路駆動信号Ｓ１〜Ｓｎと同等の信号であると見なすことができる。
また、ここで、スタート信号ＤＸは、スタート信号ＤＸＩＮに対して、可変ディレイ素子１０４ａにおいて、遅延量ΔＴ１分の遅延された信号である。従って、モニタ信号ＭＯＮＩＴＯＲは、スタート信号ＤＸＩＮに対して、（ΔＴ１＋ΔＴ０）だけ遅延された信号となる。
前述したとおり、ダミー素子５０は、液晶パネル部１０内におけるデータ線駆動回路２０や３入力ＡＮＤ回路Ｌ１〜Ｌｎなどと同一のガラス基板上に形成されているので、ダミー素子５０は、データ線駆動回路２０および３入力ＡＮＤ回路Ｌ１〜Ｌｎなどとほぼ同一な遅延特性を有することとなり、ダミー素子５０における遅延量をΔＴ０とすると、その遅延量は、データ線駆動回路２０および３入力ＡＮＤ回路Ｌ１〜Ｌｎにおける信号遅延量と同等であると見なすことができる。
従って、モニタ信号ＭＯＮＩＴＯＲは、スタート信号ＤＸに対して、ダミー素子５０において、遅延量ΔＴ０だけ遅延された信号であり、このモニタ信号ＭＯＮＩＴＯＲは、液晶パネル部１０内での信号遅延量のみに着目すると、データ線駆動回路２０，３入力ＡＮＤ回路Ｌ１〜Ｌｎを介して生成されるサンプリング回路駆動信号Ｓ１〜Ｓｎと同等の信号であると見なすことができる。
また、ここで、スタート信号ＤＸは、スタート信号ＤＸＩＮに対して、可変ディレイ素子１０４ａにおいて、遅延量ΔＴ１分の遅延された信号である。従って、モニタ信号ＭＯＮＩＴＯＲは、スタート信号ＤＸＩＮに対して、（ΔＴ１＋ΔＴ０）だけ遅延された信号となる。
ダミー素子５０からＸタイミング自動調整回路１１０に入力されたモニタ信号ＭＯＮＩＴＯＲは、レベルシフタ１０５ｍにてレベルを変化された後、位相比較器１０１に入力されて、基準信号であるリファレンス信号ＲＥＦと位相を比較される。
リファレンス信号ＲＥＦは、固定ディレイ素子１０３において、スタート信号ＤＸＩＮを、クロック信号ＣＬＫに基づき、遅延量ΔＴだけ遅延させて生成される。
本実施例において、固定ディレイ素子１０３における遅延量ΔＴは、図４に示すような適切な状態における（ΔＴ１＋ΔＴ０）と等しくなるように設定されている。この固定ディレイ素子１０３はシフトレジスタにより構成され、クロック信号ＣＬＫ周波数およびダミー素子５０における遅延量に応じた適切な状態に保てる様にシフト段数を切替えている。
従って、モニタ信号ＭＯＮＩＴＯＲの位相は、リファレンス信号ＲＥＦの位相と一致しており、モニタ信号ＭＯＮＩＴＯＲとリファレンス信号ＲＥＦとの位相差は生じない。よって、位相比較器１０１によって検出される位相差は、ゼロとなるため、位相比較器１０１は、チャージポンプ１０２に対して、チャージアップパルスＣＵまたはチャージダウンパルスＣＤのどちらも出力しない。
リファレンス信号ＲＥＦは、固定ディレイ素子１０３において、スタート信号ＤＸＩＮを、クロック信号ＣＬＫに基づき、遅延量ΔＴだけ遅延させて生成される。
本実施例において、固定ディレイ素子１０３における遅延量ΔＴは、図４に示すような適切な状態における（ΔＴ１＋ΔＴ０）と等しくなるように設定されている。この固定ディレイ素子１０３はシフトレジスタにより構成され、クロック信号ＣＬＫ周波数およびダミー素子５０における遅延量に応じた適切な状態に保てる様にシフト段数を切替えている。
従って、モニタ信号ＭＯＮＩＴＯＲの位相は、リファレンス信号ＲＥＦの位相と一致しており、モニタ信号ＭＯＮＩＴＯＲとリファレンス信号ＲＥＦとの位相差は生じない。よって、位相比較器１０１によって検出される位相差は、ゼロとなるため、位相比較器１０１は、チャージポンプ１０２に対して、チャージアップパルスＣＵまたはチャージダウンパルスＣＤのどちらも出力しない。
チャージポンプ１０２は、位相比較器１０１から、チャージアップパルスＣＵまたはチャージダウンパルスＣＤのいずれの信号も入力されないので、可変ディレイ素子１０４ａ〜１０４ｃに供給する制御電圧ＶＣの電圧レベルを変化させない。従って、図４の適切な状態においては、この制御電圧ＶＣの電圧レベルはほぼ一定となるため、可変ディレイ素子１０４ａ〜１０４ｃが付加する遅延量も変化せず、ΔＴ１で一定となる。
前述した通り、スタート信号ＤＸＩＮ、クロック信号ＣＬＸＩＮ、およびイネーブル信号ＥＮＢＸＩＮなど、各タイミング信号は、可変ディレイ素子１０４ａ〜１０４ｃにおいて遅延を付加されるが、この付加される遅延量は、適切な状態において、遅延量ΔＴ１で一定となるので、液晶パネル部１０に入力されるスタート信号ＤＸ、クロック信号ＣＬＸ、反転クロック信号ＣＬＸＮ、およびイネーブル信号ＥＮＢＸなど、各タイミング信号は、一定して適切なタイミングでハイレベルとなり、これらタイミング信号から生成されるサンプリング回路駆動信号Ｓ１〜Ｓｎも、一定して適切なタイミングでハイレベルとなり、サンプリング回路ＳＨ１〜ＳＨｎは、画像信号ＶＩＤ１〜ＶＩＤ６を、一定して飽和レベルに達したタイミングでサンプリングし、データ線Ｘ１〜Ｘｎに出力することとなるので、液晶パネル部１０において、ゴーストの発生を抑えたまま画像を表示することが可能となる。
上述の適切な状態においては、サンプリング回路駆動信号Ｓ１〜Ｓｎのハイレベルな期間と、画像信号ＶＩＤ１〜ＶＩＤ６の飽和レベルに達した期間と、は図４に示すように一致している。
しかし、使用時における温度変化や経時変化に起因して、データ線駆動回路２０および３入力ＡＮＤ回路Ｌ１〜Ｌｎにおいて、信号遅延の変動が生じる場合には、データ線駆動回路２０からの出力信号Ｑ１〜Ｑｎ、および、３入力ＡＮＤ回路Ｌ１〜Ｌｎからのサンプリング回路駆動信号Ｓ１〜Ｓｎは、この信号遅延の変動分だけ、適切な状態に比べて時間的にずれることとなる。一方、画像信号ＶＩＤ１〜ＶＩＤ６は、データ線駆動回路２０、および３入力ＡＮＤ回路Ｌ１〜Ｌｎを介さないため、これら回路において信号遅延の変動が生じた場合においても、適切な状態のタイミングでサンプリング回路ＳＨ１〜ＳＨｎに入力される。
従って、使用時における温度変化や経時変化に起因して、データ線駆動回路２０および３入力ＡＮＤ回路Ｌ１〜Ｌｎにおいて信号遅延の変動が生じた場合には、サンプリング回路駆動信号Ｓ１〜Ｓｎのハイレベルな期間と、画像信号ＶＩＤ１〜ＶＩＤ６の飽和レベルに達した期間と、は時間的にずれることとなる。
しかし、使用時における温度変化や経時変化に起因して、データ線駆動回路２０および３入力ＡＮＤ回路Ｌ１〜Ｌｎにおいて、信号遅延の変動が生じる場合には、データ線駆動回路２０からの出力信号Ｑ１〜Ｑｎ、および、３入力ＡＮＤ回路Ｌ１〜Ｌｎからのサンプリング回路駆動信号Ｓ１〜Ｓｎは、この信号遅延の変動分だけ、適切な状態に比べて時間的にずれることとなる。一方、画像信号ＶＩＤ１〜ＶＩＤ６は、データ線駆動回路２０、および３入力ＡＮＤ回路Ｌ１〜Ｌｎを介さないため、これら回路において信号遅延の変動が生じた場合においても、適切な状態のタイミングでサンプリング回路ＳＨ１〜ＳＨｎに入力される。
従って、使用時における温度変化や経時変化に起因して、データ線駆動回路２０および３入力ＡＮＤ回路Ｌ１〜Ｌｎにおいて信号遅延の変動が生じた場合には、サンプリング回路駆動信号Ｓ１〜Ｓｎのハイレベルな期間と、画像信号ＶＩＤ１〜ＶＩＤ６の飽和レベルに達した期間と、は時間的にずれることとなる。
以下、サンプリング回路駆動信号Ｓ１〜Ｓｎのハイレベルな期間が、画像信号ＶＩＤ１〜ＶＩＤ６の飽和レベルに達した期間に対して、時間的にずれた場合における動作について説明する。
Ａ３．進み状態における具体的な動作
まず、図２（Ｂ）に示すように、画像信号ＶＩＤ１〜ＶＩＤ６の飽和レベルの期間に対して、サンプリング回路駆動信号Ｓ１〜Ｓｎのハイレベルな期間が時間的に進み、ゴーストが発生している状態（以下、「進み状態」と呼ぶ。）の具体的な動作について説明する。図５は、この進み状態における、各信号のタイミングを示すタイミングチャートであり、図６は、本実施例による時間的な補正により、図５の状態から、適切な状態に戻った場合におけるタイミングチャートである。
まず、図２（Ｂ）に示すように、画像信号ＶＩＤ１〜ＶＩＤ６の飽和レベルの期間に対して、サンプリング回路駆動信号Ｓ１〜Ｓｎのハイレベルな期間が時間的に進み、ゴーストが発生している状態（以下、「進み状態」と呼ぶ。）の具体的な動作について説明する。図５は、この進み状態における、各信号のタイミングを示すタイミングチャートであり、図６は、本実施例による時間的な補正により、図５の状態から、適切な状態に戻った場合におけるタイミングチャートである。
なお、この状態においても、タイミングジェネレータ１２０、データ線駆動回路２０、走査線駆動回路３０、３入力ＡＮＤ回路Ｌ１〜Ｌｎ、サンプリング回路ＳＨ１〜ＳＨｎ、画素ＴＦＴ回路ＳＴ１〜ＳＴｎ、および画素電極４０の詳細な動作は、上述の適切な状態の動作と変わらないので、それらについての説明を省略する。
この進み状態においては、図５の各信号の実線で示すように、サンプリング回路駆動信号Ｓ１のハイレベルな期間は、画素ＴＦＴ回路ＳＴ１〜ＳＴ６に対応した画像信号ＶＩＤ１〜ＶＩＤ６の薄い灰色の飽和レベルに達した期間によりも、ΔＴ２だけ進むこととなるため、画素ＴＦＴ回路ＳＴ１〜ＳＴ６に接続された画素電極４０には、それぞれ薄い灰色の飽和レベルに達したタイミングよりも、ΔＴ２だけ進んだタイミングでサンプリングされて、画像ＴＦＴ回路ＳＴ１〜ＳＴ６に接続された画素電極４０に入力されることとなる。同様に、他の画素ＴＦＴ回路ＳＴ７〜ＳＴｎに接続された画素電極４０にも、それぞれ対応する画像信号ＶＩＤ１〜ＶＩＤ６のうち、黒色の飽和レベルに達するタイミングよりも、ΔＴ２だけ進んだタイミングでサンプリングされた画像信号ＶＩＤ１〜ＶＩＤ６が入力されることとなる。この場合、例えば画像信号ＶＩＤ１〜ＶＩＤ６が、図２に示すようなゴースト観測用パターンであった場合には、図２（Ｂ）に示すようなゴーストの発生した画像が表示されることとなる。なお、図５の各信号の点線は、適切な状態の各信号のタイミングを示している。
一方、上述したように、データ線駆動回路２０や３入力ＡＮＤ回路Ｌ１〜Ｌｎにおいて信号遅延の変動が生じると、ダミー素子５０においても、同様の信号遅延の変動が生じるものと考えられる。従って、ダミー素子５０から出力されるモニタ信号ＭＯＮＩＴＯＲも、適切な状態におけるモニタ信号ＭＯＮＩＴＯＲに比べてΔＴ２だけ進むこととなる。
この結果、基準信号であるリファレンス信号ＲＥＦとモニタ信号ＭＯＮＩＴＯＲとの位相を比較すると、リファレンス信号ＲＥＦに対して、モニタ信号ＭＯＮＩＴＯＲは、ΔＴ２だけ進んでいるので、位相比較器１０１は、チャージダウンパルスＣＤを、チャージポンプ１０２に対して出力する。チャージポンプ１０２は、このチャージダウンパルスＣＤを入力すると、可変ディレイ素子１０４ａ〜１０４ｃに供給する制御電圧ＶＣの電圧レベルを下げる。
可変ディレイ素子１０４ａ〜１０４ｃは、供給される制御電圧ＶＣの電圧レベルが下がると、各タイミング信号に付加する遅延量を増やす。具体的には、可変ディレイ素子１０４ａ〜１０４ｃは、入力されるスタート信号ＤＸＩＮ、クロック信号ＣＬＸＩＮ、およびイネーブル信号ＥＮＢＸＩＮなど、各タイミング信号に対して、適切な状態において付加した遅延量ΔＴ１に、上記のΔＴ２を加えて得られる、遅延量（ΔＴ１＋ΔＴ２）を付加することとなる。この結果、Ｘタイミング自動調整回路１１０からの出力信号である、スタート信号ＤＸ、クロック信号ＣＬＸ、反転クロック信号ＣＬＸＮ、およびイネーブル信号ＥＮＢＸなど、各タイミング信号を、図６の実線で示すように、進み状態に比べてΔＴ２だけ遅らせることができる。
そして、これらスタート信号ＤＸ、クロック信号ＣＬＸ、および反転クロック信号ＣＬＸＮから生成される出力信号Ｑ１〜Ｑｎも、図６の実線で示すように、進み状態に比べてΔＴ２だけ遅れることとなる。
そして、これらスタート信号ＤＸ、クロック信号ＣＬＸ、および反転クロック信号ＣＬＸＮから生成される出力信号Ｑ１〜Ｑｎも、図６の実線で示すように、進み状態に比べてΔＴ２だけ遅れることとなる。
したがって、たとえサンプリング回路駆動信号Ｓ１〜Ｓｎのハイレベルに立ち上がるタイミングが、データ線駆動回路２０や３入力ＡＮＤ回路Ｌ１〜Ｌｎでの信号遅延の変動によって、適切な状態に比べて、ΔＴ２だけ進んだ状態となったとしても、スタート信号ＤＸＩＮ、クロック信号ＣＬＸＩＮ、およびイネーブル信号ＥＮＢＸＩＮなどのタイミング信号に付加する遅延量を調整して、スタート信号ＤＸ、クロック信号ＣＬＸ、反転クロック信号ＣＬＸＮ、およびイネーブル信号ＥＮＢＸなど、各タイミング信号を、この進んだ状態に比べて、ΔＴ２だけ遅らせるようにしているので、これらタイミング信号に応じて生成されるサンプリング回路駆動信号Ｓ１〜Ｓｎも、この進んだ状態に比べて、ΔＴ２だけ遅れたタイミング、つまり適切なタイミングでハイレベルとなり、上述のΔＴ２の進みはキャンセルされることとなる。
その結果、図６に示すように、画像信号ＶＩＤ１〜ＶＩＤ６の飽和レベルに達した期間に対して、サンプリング回路駆動信号Ｓ１〜Ｓｎのハイレベルな期間が、時間的に合った適切な状態となるので、サンプリング回路ＳＨ１〜ＳＨｎは、画像信号ＶＩＤ１〜ＶＩＤ６を、それぞれ飽和レベルに達したタイミングでサンプリングして、データ線Ｘ１〜Ｘｎに出力し、その結果、液晶パネル部１０で、ゴーストの発生を抑えた画像表示が可能となる。
進み状態では、ダミー素子５０での遅延は、データ線駆動回路２０や３入力ＡＮＤ回路Ｌ１〜Ｌｎでの信号遅延の変動分と同じくΔＴ２だけ小さくなっているため、適切な状態におけるダミー素子５０での遅延量ΔＴ０から、このΔＴ２を減じた（ΔＴ０−ΔＴ２）が、進み状態におけるダミー素子５０での遅延量となる。この場合、可変ディレイ素子１０４ａ〜１０４ｃでは、上述のように、このダミー素子５０での遅延量の減少分である、ΔＴ２の遅延量を加えた（ΔＴ１＋ΔＴ２）を、各タイミング信号に対して付加している。
したがって、この適切な状態に戻った場合において、モニタ信号ＭＯＮＩＴＯＲは、スタート信号ＤＸＩＮに比べて、可変ディレイ素子１０４ａで付加される遅延量（ΔＴ１＋ΔＴ２）にダミー素子５０での遅延量（ΔＴ０−ΔＴ２）を加えた（ΔＴ１＋ΔＴ０）だけ遅延することとなる。
したがって、この適切な状態に戻った場合において、モニタ信号ＭＯＮＩＴＯＲは、スタート信号ＤＸＩＮに比べて、可変ディレイ素子１０４ａで付加される遅延量（ΔＴ１＋ΔＴ２）にダミー素子５０での遅延量（ΔＴ０−ΔＴ２）を加えた（ΔＴ１＋ΔＴ０）だけ遅延することとなる。
一方、基準信号であるリファレンス信号ＲＥＦは、スタート信号ＤＸＩＮをΔＴだけ遅延させて生成されているのと同時に、このΔＴは、（ΔＴ１＋ΔＴ０）と等しくなるように、固定ディレイ素子１０３で設定しているので、図６に示すように、上述のモニタ信号ＭＯＮＩＴＯＲは、このリファレンス信号ＲＥＦと位相が一致することとなる。
モニタ信号ＭＯＮＩＴＯＲが、リファレンス信号ＲＥＦと位相が一致することから、位相比較器１０１は、チャージポンプ１０２に対して、チャージアップパルスＣＵまたはチャージダウンパルスＣＤを与えない。このため、制御電圧ＶＣに変化が起こらないので、可変ディレイ素子１０４ａ〜１０４ｃが付加する遅延量は一定に保たれて、ゴーストの発生が抑制され続けることとなる。
Ａ４．遅れ状態における具体的な動作
続いて、図２（Ｃ）に示すように、画像信号ＶＩＤ１〜ＶＩＤ６の飽和レベルの期間に対して、サンプリング回路駆動信号Ｓ１〜Ｓｎのハイレベルな期間が時間的に遅れ、ゴーストが発生している状態（以下、「遅れ状態」と呼ぶ。）の具体的な動作について説明する。なお、図７は、この遅れ状態における、各信号のタイミングを示すタイミングチャートであり、図８は、本実施例による時間的な補正により、図７の状態から、適切な状態に戻った場合におけるタイミングチャートである。
続いて、図２（Ｃ）に示すように、画像信号ＶＩＤ１〜ＶＩＤ６の飽和レベルの期間に対して、サンプリング回路駆動信号Ｓ１〜Ｓｎのハイレベルな期間が時間的に遅れ、ゴーストが発生している状態（以下、「遅れ状態」と呼ぶ。）の具体的な動作について説明する。なお、図７は、この遅れ状態における、各信号のタイミングを示すタイミングチャートであり、図８は、本実施例による時間的な補正により、図７の状態から、適切な状態に戻った場合におけるタイミングチャートである。
なお、この状態においても、タイミングジェネレータ１２０、データ線駆動回路２０、走査線駆動回路３０、３入力ＡＮＤ回路Ｌ１〜Ｌｎ、サンプリング回路ＳＨ１〜ＳＨｎ、画素ＴＦＴ回路ＳＴ１〜ＳＴｎ、および画素電極４０の詳細な動作は、上述の適切な状態の動作と変わらないので、それらについての説明を省略する。
この遅れ状態においては、図７の各信号の実線で示すように、サンプリング回路駆動信号Ｓ１のハイレベルな期間は、画素ＴＦＴ回路ＳＴ１〜ＳＴ６に対応した画像信号ＶＩＤ１〜ＶＩＤ６の薄い灰色の飽和レベルに達した期間よりも、ΔＴ３だけ遅れることとなるため、画像ＴＦＴ回路ＳＴ１〜ＳＴ６に対応した画素電極４０には、それぞれ薄い灰色の飽和レベル達っしたタイミングよりも、ΔＴ３だけ遅いタイミングでサンプリングされて、画素ＴＦＴ回路ＳＴ１〜ＳＴ６に接続された画素電極４０に入力されることとなる。同様に、他の画素ＴＦＴ回路ＳＴ７〜ＳＴｎに接続された画素電極４０にも、それぞれ対応する画像信号ＶＩＤ１〜ＶＩＤ６の黒色の飽和レベルに達するタイミングよりも、ΔＴ３だけ遅いタイミングでサンプリングされた画像信号ＶＩＤ１〜ＶＩＤ６が入力されることとなる。この場合、例えば画像信号ＶＩＤ１〜ＶＩＤ６が、図２に示すようなゴースト観測用パターンであった場合には、図２（Ｃ）に示すようなゴーストの発生した画像が表示されることとなる。なお、図７の各信号の点線は、適切な状態の各信号のタイミングを示している。
一方、ダミー素子５０は、液晶パネル部１０内の回路と同一の基板上に形成されるので、液晶パネル部１０内の回路とほぼ同一な遅延特性を持つこととなり、上述のような信号遅延の変動は、液晶パネル部１０内の他の回路と同様に、ダミー素子５０においても起きることとなる。従って、ダミー素子５０から出力されるモニタ信号ＭＯＮＩＴＯＲも、適切な状態のモニタ信号ＭＯＮＩＴＯＲに比べてΔＴ３だけ遅れることとなる。
この結果、基準信号であるリファレンス信号ＲＥＦとモニタ信号ＭＯＮＩＴＯＲとの位相を比較すると、リファレンス信号ＲＥＦに対して、モニタ信号ＭＯＮＩＴＯＲは、ΔＴ３だけ遅れているので、位相比較器１０１は、チャージアップパルスＣＵをチャージポンプ１０２に対して出力する。チャージポンプ１０２は、このチャージアップパルスＣＵを入力すると、可変ディレイ素子１０４ａ〜１０４ｃに供給する制御電圧ＶＣの電圧レベルを上げる。
可変ディレイ素子１０４ａ〜１０４ｃは、供給された制御電圧ＶＣの電圧レベルが上がると、各タイミング信号に付加する遅延量を減らす。具体的には、適切な状態において付加される遅延量ΔＴ１から、ΔＴ３を減らした、遅延量（ΔＴ１−ΔＴ３）を、可変ディレイ素子１０４ａ〜１０４ｃは、入力されるスタート信号ＤＸＩＮ、クロック信号ＣＬＸＩＮ、およびイネーブル信号ＥＮＢＸＩＮなど、各タイミング信号に付加することとなり、Ｘタイミング自動調整回路１１０からの出力信号である、スタート信号ＤＸ、クロック信号ＣＬＸ、反転クロック信号ＣＬＸＮ、およびイネーブル信号ＥＮＢＸなど、各タイミング信号を、図８の実線で示すように、遅れ状態に比べて、ΔＴ３だけ進ませることができる。
そして、これらスタート信号ＤＸ、クロック信号ＣＬＸ、および反転クロック信号ＣＬＸＮから生成される出力信号Ｑ１〜Ｑｎも、図８の実線で示すように、遅れ状態に比べてΔＴ３だけ進むこととなる。
そして、これらスタート信号ＤＸ、クロック信号ＣＬＸ、および反転クロック信号ＣＬＸＮから生成される出力信号Ｑ１〜Ｑｎも、図８の実線で示すように、遅れ状態に比べてΔＴ３だけ進むこととなる。
したがって、たとえサンプリング回路駆動信号Ｓ１〜Ｓｎのハイレベルに立ち上がるタイミングが、液晶パネル部１０内での信号遅延の変動によって、適切な状態に比べて、ΔＴ３だけ遅れた状態となったとしても、スタート信号ＤＸＩＮ、クロック信号ＣＬＸＩＮ、およびイネーブル信号ＥＮＢＸＩＮなど、各タイミング信号に付加する遅延量を調整して、スタート信号ＤＸ、クロック信号ＣＬＸ、反転クロック信号ＣＬＸＮ、およびイネーブル信号ＥＮＢＸなど、各タイミング信号を、この遅れた状態に比べて、ΔＴ３だけ進ませるように調整しているので、これらタイミング信号に応じて生成されるサンプリング回路駆動信号Ｓ１〜Ｓｎも、この遅れた状態に比べて、ΔＴ３だけ進んだタイミング、つまり適切なタイミングでハイレベルとなり、上述のΔＴ３の遅れはキャンセルされることとなる。
その結果、図８の実線で示すように、画像信号ＶＩＤ１〜ＶＩＤ６の飽和レベルに達した期間に対して、サンプリング回路駆動信号Ｓ１〜Ｓｎのハイレベルな期間が、時間的に合った適切な状態となるので、サンプリング回路ＳＨ１〜ＳＨｎは、画像信号ＶＩＤ１〜ＶＩＤ６を、それぞれ飽和レベルに達したタイミングでサンプリングして、データ線Ｘ１〜Ｘｎに出力し、その結果、液晶パネル部１０で、ゴーストの発生を抑えた画像表示が可能となる。
遅れ状態では、ダミー素子５０での遅延は、液晶パネル部１０内での信号遅延の変動分と同じくΔＴ３だけ大きくなっているため、適切な状態におけるダミー素子５０での遅延量ΔＴ０に、このΔＴ３を加えた（ΔＴ０＋ΔＴ３）が、遅れ状態におけるダミー素子５０での遅延量となる。この場合、可変ディレイ素子１０４ａ〜１０４ｃでは、上述のように、このダミー素子５０での遅延量の増加分である、ΔＴ３の遅延量を減らした（ΔＴ１−ΔＴ３）の遅延を、各タイミング信号に対して付加している。
一方、基準信号であるリファレンス信号ＲＥＦは、スタート信号ＤＸＩＮをΔＴだけ遅延させて生成されているのと同時に、このΔＴは、（ΔＴ１＋ΔＴ０）と等しくなるように、固定ディレイ素子１０３に設定しているので、図６に示すように、上述のモニタ信号ＭＯＮＩＴＯＲは、このリファレンス信号ＲＥＦと位相が一致することとなる。
一方、基準信号であるリファレンス信号ＲＥＦは、スタート信号ＤＸＩＮをΔＴだけ遅延させて生成されているのと同時に、このΔＴは、（ΔＴ１＋ΔＴ０）と等しくなるように、固定ディレイ素子１０３に設定しているので、図６に示すように、上述のモニタ信号ＭＯＮＩＴＯＲは、このリファレンス信号ＲＥＦと位相が一致することとなる。
モニタ信号ＭＯＮＩＴＯＲが、リファレンス信号ＲＥＦと位相が一致することから、位相比較器１０１は、チャージポンプ１０２に対して、チャージアップパルスＣＵまたはチャージダウンパルスＣＤを与えない。このため、制御電圧ＶＣに変化が起こらないので、可変ディレイ素子１０４ａ〜１０４ｃが付加する遅延量は一定に保たれて、ゴーストの発生が抑制され続けることとなる。
以上説明したように、本発明の実施例においては、使用時において、温度変化や経時変化に起因する、液晶パネル部１０内での信号遅延の変動によって、サンプリング回路駆動信号Ｓ１〜Ｓｎのハイレベルな期間が、画像信号ＶＩＤ１〜ＶＩＤ６の飽和レベルに達した期間に対して、時間的にずれたことを、リファレンス信号ＲＥＦの位相とモニタ信号ＭＯＮＩＴＯＲの位相とを比較して検出することが可能となる。
そして、Ｘタイミング自動調整回路１１０では、チャージポンプ１０２を用いることによって、可変ディレイ素子１０４ａ〜１０４ｃにおいて、スタート信号ＤＸＩＮ、クロック信号ＣＬＸＩＮ、およびイネーブル信号ＥＮＢＸＩＮなど、各タイミング信号に対して付加する遅延量を、上述の検出した時間的なずれを打ち消すように、時間的に進んだすれの場合には増やし、また、時間的に遅れたずれの場合には減らすように、調整することが可能となる。
従って、スタート信号ＤＸ、クロック信号ＣＬＸ、反転クロック信号ＣＬＸＮ、およびイネーブル信号ＥＮＢＸなど、各タイミング信号も、時間的なずれを打ち消すように調整されることとなるので、これらタイミング信号に応じて生成されるサンプリング回路駆動信号Ｓ１〜Ｓｎは、液晶パネル部１０の内部遅延の変動によって生じる時間的なずれをキャンセルされることとなる。その結果、サンプリング回路駆動信号Ｓ１〜Ｓｎのハイレベルな期間が、画像信号ＶＩＤ１〜ＶＩＤ６の飽和レベルに達した期間と時間的に合うこととなり、ゴーストの発生を抑制することが可能となる。
そして、Ｘタイミング自動調整回路１１０では、チャージポンプ１０２を用いることによって、可変ディレイ素子１０４ａ〜１０４ｃにおいて、スタート信号ＤＸＩＮ、クロック信号ＣＬＸＩＮ、およびイネーブル信号ＥＮＢＸＩＮなど、各タイミング信号に対して付加する遅延量を、上述の検出した時間的なずれを打ち消すように、時間的に進んだすれの場合には増やし、また、時間的に遅れたずれの場合には減らすように、調整することが可能となる。
従って、スタート信号ＤＸ、クロック信号ＣＬＸ、反転クロック信号ＣＬＸＮ、およびイネーブル信号ＥＮＢＸなど、各タイミング信号も、時間的なずれを打ち消すように調整されることとなるので、これらタイミング信号に応じて生成されるサンプリング回路駆動信号Ｓ１〜Ｓｎは、液晶パネル部１０の内部遅延の変動によって生じる時間的なずれをキャンセルされることとなる。その結果、サンプリング回路駆動信号Ｓ１〜Ｓｎのハイレベルな期間が、画像信号ＶＩＤ１〜ＶＩＤ６の飽和レベルに達した期間と時間的に合うこととなり、ゴーストの発生を抑制することが可能となる。
Ａ５．Ｘタイミング自動調整回路の他の具体例：
さて、図１に示すＸタイミング自動調整回路１１０においては、位相比較器１０１と、チャージポンプ１０２と、可変ディレイ素子１０４ａ〜１０４ｃを用いるようにしたが、これらに代えて、図９に示すように、位相比較器５０１と、低域フィルタ５０２と、電圧制御発振器５０３と、シフトレジスタにより構成された可変ディレイ素子５１４ａ〜５１４ｃを用いるようにしてもよい。
図９はＸタイミング自動調整回路の他の具体例を示す説明図である。図９に示すＸタイミング自動調整回路５００は、図１に示すＸタイミング自動調整回路１１０と同様に固定ディレイ素子１０３およびレベルシフタ１０５ａ〜１０５ｃ，１０５ｍ，１０６を備える他、位相比較器５０１と、低域フィルタ５０２と、電圧制御発振器５０３と、シフトレジスタにより構成された可変ディレイ素子５１４ａ〜５１４ｃと、を備えている。
このうち、位相比較器５０１は、レベルシフタ１０５ｍから出力されるモニタ信号ＭＯＮＩＴＯＲと基準信号であるリファレンス信号ＲＥＦとを入力して、この２つの信号の位相を比較し、その位相差に応じたパルス信号を出力する。低域フィルタ５０２は、位相比較器５０１から出力されたパルス信号の低域成分を抽出し、電圧として出力する。電圧制御発振器５０３は、発振してクロック信号を出力すると共に、低域フィルタ５０２から出力された電圧を制御電圧として入力し、その制御電圧に応じて、発信周波数を変化させ、クロック信号の周波数を変化させる。可変ディレイ素子５１４ａ〜５１４ｃは、タイミングジェネレータ１２０からのスタート信号ＤＸＩＮ、クロック信号ＣＬＸＩＮおよびイネーブル信号ＥＮＢＸＩＮなど、各タイミング信号を入力して、遅延し、レベルシフタ１０５ａ〜１０５ｃ，１０６に出力すると共に、電圧制御発振器５０３からのクロック信号を入力し、そのクロック信号の周波数に応じて、遅延量を変化させる。
このような構成を採ることにより、図９に示すＸタイミング自動調整回路５００では、図１に示したＸタイミング自動調整回路１１０と同等の動作を行って、タイミングジェネレータ１２０で生成されたタイミング信号の位相を調整して、液晶パネル部１０に供給することができる。
さて、図１に示すＸタイミング自動調整回路１１０においては、位相比較器１０１と、チャージポンプ１０２と、可変ディレイ素子１０４ａ〜１０４ｃを用いるようにしたが、これらに代えて、図９に示すように、位相比較器５０１と、低域フィルタ５０２と、電圧制御発振器５０３と、シフトレジスタにより構成された可変ディレイ素子５１４ａ〜５１４ｃを用いるようにしてもよい。
図９はＸタイミング自動調整回路の他の具体例を示す説明図である。図９に示すＸタイミング自動調整回路５００は、図１に示すＸタイミング自動調整回路１１０と同様に固定ディレイ素子１０３およびレベルシフタ１０５ａ〜１０５ｃ，１０５ｍ，１０６を備える他、位相比較器５０１と、低域フィルタ５０２と、電圧制御発振器５０３と、シフトレジスタにより構成された可変ディレイ素子５１４ａ〜５１４ｃと、を備えている。
このうち、位相比較器５０１は、レベルシフタ１０５ｍから出力されるモニタ信号ＭＯＮＩＴＯＲと基準信号であるリファレンス信号ＲＥＦとを入力して、この２つの信号の位相を比較し、その位相差に応じたパルス信号を出力する。低域フィルタ５０２は、位相比較器５０１から出力されたパルス信号の低域成分を抽出し、電圧として出力する。電圧制御発振器５０３は、発振してクロック信号を出力すると共に、低域フィルタ５０２から出力された電圧を制御電圧として入力し、その制御電圧に応じて、発信周波数を変化させ、クロック信号の周波数を変化させる。可変ディレイ素子５１４ａ〜５１４ｃは、タイミングジェネレータ１２０からのスタート信号ＤＸＩＮ、クロック信号ＣＬＸＩＮおよびイネーブル信号ＥＮＢＸＩＮなど、各タイミング信号を入力して、遅延し、レベルシフタ１０５ａ〜１０５ｃ，１０６に出力すると共に、電圧制御発振器５０３からのクロック信号を入力し、そのクロック信号の周波数に応じて、遅延量を変化させる。
このような構成を採ることにより、図９に示すＸタイミング自動調整回路５００では、図１に示したＸタイミング自動調整回路１１０と同等の動作を行って、タイミングジェネレータ１２０で生成されたタイミング信号の位相を調整して、液晶パネル部１０に供給することができる。
Ｂ．変形例：
なお、本発明は、上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば以下のような変形も可能である。
なお、本発明は、上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば以下のような変形も可能である。
（１）本実施例においては、サンプリング回路駆動信号Ｓ１〜Ｓｎの、画像信号ＶＩＤ１〜ＶＩＤ６に対する時間的なずれを補正し、ゴーストの発生を抑制するようにしていたが、走査線駆動回路３０から出力される走査信号の、画像信号ＶＩＤ１〜ＶＩＤ６に対する時間的なずれを補正し、図１におけるｙ方向に発生するゴーストを抑制するようにしてもよい。
この場合、液晶パネル部１０内に、ダミー素子５０と同等のダミー素子を設けると共に、タイミング供給部１００内に、Ｘタイミング自動調整回路１１０，５００とほぼ同様な構成のＹタイミング自動調整回路を設けて、タイミングジェネレータ１２０で生成されたクロック信号ＣＫに代えて、そのＹタイミング自動調整回路で位相調整が行われたタイミング信号を、走査線駆動回路３０に入力するようにすればよい。
この場合、液晶パネル部１０内に、ダミー素子５０と同等のダミー素子を設けると共に、タイミング供給部１００内に、Ｘタイミング自動調整回路１１０，５００とほぼ同様な構成のＹタイミング自動調整回路を設けて、タイミングジェネレータ１２０で生成されたクロック信号ＣＫに代えて、そのＹタイミング自動調整回路で位相調整が行われたタイミング信号を、走査線駆動回路３０に入力するようにすればよい。
（２）本実施例においては、画像信号を６相展開しているが、この相展開数には特に制約はなく、例えば１２相展開時においても、本発明を適用することは可能である。ただし、この相展開数に応じた画像信号線が必要となる。
（３）本実施例においては、スタート信号ＤＸが、ダミー素子５０に入力されているが、これに限らず、クロック信号ＣＬＸ、反転クロック信号ＣＬＸＮ、およびイネーブル信号ＥＮＢＸなど、他のタイミング信号をダミー素子５０に入力しても構わない。また、上述のスタート信号ＤＸ、クロック信号ＣＬＸ、反転クロック信号ＣＬＸＮ、およびイネーブル信号ＥＮＢＸのいずれかの信号を、分周や逓倍した信号をダミー素子５０に入力しても構わない。さらに、上述のスタート信号ＤＸ、クロック信号ＣＬＸ、反転クロック信号ＣＬＸＮ、およびイネーブル信号ＥＮＢＸのいずれかを合成した信号を、ダミー素子５０に入力しても構わない。本発明におけるモニタ信号ＭＯＮＩＴＯＲの基となる、ダミー素子５０に入力される信号は、基準信号であるリファレンス信号ＲＥＦに対して、特定の位相関係を保つものであればよい。
（４）本実施例においては、サンプリング回路ＳＨ１〜ＳＨｎによって、画像信号ＶＩＤ１〜ＶＩＤ６を、常に、飽和レベルに達したタイミングでサンプリングするようにするために、スタート信号ＤＸＩＮ、クロック信号ＣＬＸＩＮ、およびイネーブル信号ＥＮＢＸＩＮなど、各タイミング信号の位相を調整しているが、各タイミング信号の位相を調整するのに代えて、画像信号ＶＩＤ１〜ＶＩＤ６の位相を調整するようにしてもよい。具体的には、例えば、画像処理部６００において、画像信号ＶＩＤ１〜ＶＩＤ６をデジタル信号からアナログ信号に変換する際に、Ｄ／Ａ変換回路（図示省略）に供給されるタイミング信号を調整することで、画像信号ＶＩＤ１〜ＶＩＤ６の位相を進ませたり、遅らせたりして、調整するようにする。
このようにすることで、複数のタイミング信号の位相を調整する必要がなくなり、その分、回路規模を小さくすることができる。
このようにすることで、複数のタイミング信号の位相を調整する必要がなくなり、その分、回路規模を小さくすることができる。
１０...液晶パネル部
２０...データ線駆動回路
３０...走査線駆動回路
４０...画素電極
５０...ダミー素子
１００...タイミング供給部
１０１、５０１...位相比較器
１０２...チャージポンプ
１０３...固定ディレイ素子
１０４ａ〜１０４ｃ、５１４ａ〜５１４ｃ...可変ディレイ素子
１０５ａ〜１０５ｃ、１０５ｍ、１０６...レベルシフタ
１１０、５００...Ｘタイミング自動調整回路
１２０...タイミングジェネレータ
２００...液晶パネル
２０１...ウィンドウパターン
５０２...低域フィルタ
５０３...電圧制御発振器
６００...画像処理部
７００...表示情報出力部
８００...クロック供給部
９００...電源供給部
１０００...液晶表示装置
Ｌ１〜Ｌｎ...３入力ＡＮＤ回路
ＳＨ１〜ＳＨｎ...サンプリング回路
ＳＴ１〜ＳＴｎ...画素ＴＦＴ回路
Ｘ１〜Ｘｎ...データ線
Ｙ１〜Ｙｍ...走査線
２０...データ線駆動回路
３０...走査線駆動回路
４０...画素電極
５０...ダミー素子
１００...タイミング供給部
１０１、５０１...位相比較器
１０２...チャージポンプ
１０３...固定ディレイ素子
１０４ａ〜１０４ｃ、５１４ａ〜５１４ｃ...可変ディレイ素子
１０５ａ〜１０５ｃ、１０５ｍ、１０６...レベルシフタ
１１０、５００...Ｘタイミング自動調整回路
１２０...タイミングジェネレータ
２００...液晶パネル
２０１...ウィンドウパターン
５０２...低域フィルタ
５０３...電圧制御発振器
６００...画像処理部
７００...表示情報出力部
８００...クロック供給部
９００...電源供給部
１０００...液晶表示装置
Ｌ１〜Ｌｎ...３入力ＡＮＤ回路
ＳＨ１〜ＳＨｎ...サンプリング回路
ＳＴ１〜ＳＴｎ...画素ＴＦＴ回路
Ｘ１〜Ｘｎ...データ線
Ｙ１〜Ｙｍ...走査線
Claims (5)
- 液晶パネル部と、前記液晶パネル部にタイミング信号を供給するタイミング供給部と、を備える液晶表示装置であって、
前記液晶パネル部は、
マトリクス状に配列された複数の液晶セルと、
各液晶セルにそれぞれに対応して設けられた複数の画素電極と、
各画素電極に画像信号を入力するための複数のデータ線と、
各データ線にそれぞれ対応して設けられ、サンプリング回路駆動信号に応じて、前記画像信号をサンプリングして、対応する前記データ線に出力する複数のサンプリング回路と、
前記タイミング信号に応じて、前記サンプリング回路駆動信号を生成する駆動信号生成部と、
を備えると共に、
前記タイミング供給部は、
前記タイミング信号を生成するタイミング生成部と、
生成された前記タイミング信号の位相を調整するタイミング調整部と、
を備え、
前記液晶パネル部は、さらに、少なくとも前記駆動信号生成部と同一の基板に形成され、前記タイミング信号が入力されるダミー素子を備え、
前記タイミング調整部は、前記タイミング信号に対して一定の位相関係を保つ基準信号の位相と、前記ダミー素子から出力された信号の位相と、を比較すると共に、前記ダミー素子から出力された信号が、前記基準信号に対して、特定の位相関係を保つように、前記タイミング信号の位相を調整することを特徴とする液晶表示装置。 - 請求項１に記載の液晶表示装置であって、
前記タイミング調整部は、
前記基準信号と前記ダミー素子からの出力信号とを位相比較し、比較結果に応じた位相差信号を出力する位相比較器と、
制御電圧を出力すると共に、前記位相比較器から出力される前記位相差信号に基づいて、前記制御電圧の電圧レベルを調整するチャージポンプと、
前記制御電圧の電圧レベルに応じて、前記タイミング信号の遅延量を変化させ、前記タイミング信号の位相を調整するディレイ素子と、
を備える液晶表示装置。 - 請求項１に記載の液晶表示装置であって、
前記タイミング調整部は、
前記基準信号と前記ダミー素子からの出力信号とを位相比較し、比較結果に応じた位相差信号を出力する位相比較器と、
クロック信号を出力すると共に、前記位相比較器から出力される前記位相差信号に基づいて、前記クロック信号の周波数を調整する発振器と、
前記クロック信号の周波数に応じて、前記タイミング信号の遅延量を変化させ、前記タイミング信号の位相を調整するディレイ素子と、
を備える液晶表示装置。 - 液晶パネル部と、前記液晶パネル部に画像信号を供給する画像信号供給部と、前記液晶パネル部にタイミング信号を供給するタイミング供給部と、前記画像信号供給部を制御する画像信号制御部と、を備える液晶表示装置であって、
前記液晶パネル部は、
マトリクス状に配列された複数の液晶セルと、
各液晶セルにそれぞれに対応して設けられた複数の画素電極と、
各画素電極に画像信号を入力するための複数のデータ線と、
各データ線にそれぞれ対応して設けられ、サンプリング回路駆動信号に応じて、前記画像信号をサンプリングして、対応する前記データ線に出力する複数のサンプリング回路と、
前記タイミング信号に応じて、前記サンプリング回路駆動信号を生成する駆動信号生成部と、
を備えると共に、
前記液晶パネル部は、さらに、少なくとも前記駆動信号生成部と同一の基板に形成され、前記タイミング信号が入力されるダミー素子を備え、
前記画像信号制御部は、前記タイミング信号に対して一定の位相関係を保つ基準信号の位相と、前記ダミー素子から出力された信号の位相と、を比較すると共に、前記画像信号供給部を制御して、前記ダミー素子から出力された信号と前記基準信号との位相関係に応じて、前記画像信号の位相を調整することを特徴とする液晶表示装置。 - 請求項４に記載の液晶表示装置において、
前記画像信号供給部は、
供給されたクロック信号に応じて、前記画像信号をデジタル信号からアナログ信号に変換するＤ／Ａ変換回路を備え、
前記画像信号制御部は、
前記Ｄ／Ａ変換回路に供給される前記クロック信号の位相を調整するタイミング調整部を備え、
前記タイミング調整部は、前記ダミー素子から出力された信号と前記基準信号との位相関係に応じて、前記クロック信号の位相を調整することを特徴とする液晶表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003342821A JP3846469B2 (ja) | 2003-10-01 | 2003-10-01 | 投写型表示装置および液晶パネル |
| US10/949,353 US7362301B2 (en) | 2003-10-01 | 2004-09-27 | Liquid crystal display device and liquid crystal panel |
| CNB2004100803815A CN100357797C (zh) | 2003-10-01 | 2004-09-29 | 液晶显示装置和液晶面板 |
| TW093129471A TWI289819B (en) | 2003-10-01 | 2004-09-29 | Liquid crystal display device and liquid crystal panel |
| KR1020040078082A KR100691059B1 (ko) | 2003-10-01 | 2004-09-30 | 액정 표시 장치 및 액정 패널 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003342821A JP3846469B2 (ja) | 2003-10-01 | 2003-10-01 | 投写型表示装置および液晶パネル |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006101852A Division JP2006201806A (ja) | 2006-04-03 | 2006-04-03 | 投写型表示装置および液晶パネル |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2005107353A JP2005107353A (ja) | 2005-04-21 |
| JP2005107353A5 JP2005107353A5 (ja) | 2005-07-21 |
| JP3846469B2 true JP3846469B2 (ja) | 2006-11-15 |
Family
ID=34536971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003342821A Expired - Fee Related JP3846469B2 (ja) | 2003-10-01 | 2003-10-01 | 投写型表示装置および液晶パネル |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7362301B2 (ja) |
| JP (1) | JP3846469B2 (ja) |
| KR (1) | KR100691059B1 (ja) |
| CN (1) | CN100357797C (ja) |
| TW (1) | TWI289819B (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005148557A (ja) * | 2003-11-18 | 2005-06-09 | Sony Corp | 表示装置および投射型表示装置 |
| EP1826741A3 (en) | 2006-02-23 | 2012-02-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device having the same |
| JP4954744B2 (ja) * | 2006-02-23 | 2012-06-20 | 株式会社半導体エネルギー研究所 | 表示装置及び当該表示装置を具備する電子機器 |
| KR20070121318A (ko) * | 2006-06-22 | 2007-12-27 | 삼성전자주식회사 | 액정표시장치 및 이의 구동방법 |
| KR101232163B1 (ko) | 2006-06-26 | 2013-02-12 | 엘지디스플레이 주식회사 | 액정 표시장치의 구동장치 및 구동방법 |
| JP4884909B2 (ja) * | 2006-10-03 | 2012-02-29 | 株式会社 日立ディスプレイズ | 表示装置 |
| KR101379419B1 (ko) * | 2006-12-12 | 2014-04-03 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
| JP4466710B2 (ja) * | 2007-10-04 | 2010-05-26 | エプソンイメージングデバイス株式会社 | 電気光学装置および電子機器 |
| JP2009282321A (ja) * | 2008-05-22 | 2009-12-03 | Seiko Epson Corp | 映像出力装置およびプロジェクタ並びに映像出力装置の制御方法 |
| US8194060B2 (en) | 2008-10-29 | 2012-06-05 | Himax Technologies Limited | Display system |
| US8482551B2 (en) * | 2008-10-29 | 2013-07-09 | Himax Technologies Limited | Display system |
| US8525818B2 (en) * | 2008-10-29 | 2013-09-03 | Himax Technologies Limited | Display system |
| KR100910999B1 (ko) * | 2008-12-18 | 2009-08-05 | 주식회사 아나패스 | 데이터 구동 회로 및 디스플레이 장치 |
| TWI399908B (zh) * | 2009-02-12 | 2013-06-21 | Himax Tech Ltd | 顯示系統 |
| TWI459360B (zh) * | 2011-08-09 | 2014-11-01 | Raydium Semiconductor Corp | 自動調整訊號偏移的源極驅動裝置 |
| US8817184B1 (en) | 2013-07-12 | 2014-08-26 | Samsung Display Co., Ltd. | Point to multi-point clock-forwarded signaling for large displays |
| CN103996388B (zh) * | 2014-05-04 | 2016-07-06 | 京东方科技集团股份有限公司 | 信号校正方法和信号校正装置 |
| TWI659251B (zh) * | 2016-12-02 | 2019-05-11 | 友達光電股份有限公司 | 顯示面板 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU621907B2 (en) * | 1988-08-01 | 1992-03-26 | Westinghouse Electric Corporation | A circuit breaker having a combination barrier and auxiliary current transformer board |
| DE69214206T2 (de) * | 1991-07-08 | 1997-03-13 | Asahi Glass Co Ltd | Steuerverfahren für ein Flüssigkristallanzeigeelement |
| TW279964B (ja) * | 1994-04-13 | 1996-07-01 | Asahi Glass Co Ltd | |
| JPH08263012A (ja) * | 1995-03-22 | 1996-10-11 | Toshiba Corp | 駆動装置及び表示装置 |
| US6215467B1 (en) * | 1995-04-27 | 2001-04-10 | Canon Kabushiki Kaisha | Display control apparatus and method and display apparatus |
| US5926174A (en) * | 1995-05-29 | 1999-07-20 | Canon Kabushiki Kaisha | Display apparatus capable of image display for video signals of plural kinds |
| JP2001324970A (ja) | 1995-08-30 | 2001-11-22 | Seiko Epson Corp | 画像表示装置、画像表示方法及び表示駆動装置並びにそれを用いた電子機器 |
| US5796392A (en) * | 1997-02-24 | 1998-08-18 | Paradise Electronics, Inc. | Method and apparatus for clock recovery in a digital display unit |
| JP3536653B2 (ja) | 1998-03-27 | 2004-06-14 | セイコーエプソン株式会社 | 電気光学装置のデータ線駆動回路、電気光学装置、及び電子機器 |
| JP3663943B2 (ja) | 1998-12-04 | 2005-06-22 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
| JP3611293B2 (ja) * | 1999-02-24 | 2005-01-19 | キヤノン株式会社 | 電子線装置及び画像形成装置 |
| JP2000267632A (ja) | 1999-03-15 | 2000-09-29 | Toshiba Corp | 信号線駆動回路 |
| KR20010004878A (ko) | 1999-06-30 | 2001-01-15 | 김영환 | 신호 스큐 디텍터 |
| US6549277B1 (en) * | 1999-09-28 | 2003-04-15 | Nikon Corporation | Illuminance meter, illuminance measuring method and exposure apparatus |
| JP4694670B2 (ja) * | 2000-03-31 | 2011-06-08 | 株式会社日立製作所 | プラズマ表示装置 |
| JP5138839B2 (ja) * | 2000-07-17 | 2013-02-06 | ゲットナー・ファンデーション・エルエルシー | 液晶ディスプレイの駆動方法、その回路及び画像表示装置 |
| JP3918536B2 (ja) * | 2000-11-30 | 2007-05-23 | セイコーエプソン株式会社 | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 |
| JP4609970B2 (ja) * | 2001-01-17 | 2011-01-12 | カシオ計算機株式会社 | 液晶表示装置 |
| JP4185678B2 (ja) * | 2001-06-08 | 2008-11-26 | 株式会社日立製作所 | 液晶表示装置 |
| JP3729163B2 (ja) * | 2001-08-23 | 2005-12-21 | セイコーエプソン株式会社 | 電気光学パネルの駆動回路、駆動方法、電気光学装置および電子機器 |
| JP4218249B2 (ja) * | 2002-03-07 | 2009-02-04 | 株式会社日立製作所 | 表示装置 |
| JP2003271108A (ja) * | 2002-03-18 | 2003-09-25 | Hitachi Ltd | 液晶表示装置 |
| US6597219B1 (en) | 2002-07-19 | 2003-07-22 | Sun Microsystems, Inc. | Delay locked loop design with switch for loop filter capacitance leakage current control |
| KR100510499B1 (ko) * | 2002-12-04 | 2005-08-26 | 삼성전자주식회사 | 전자파 장해를 저감하는 액정 표시 장치를 구동하는스케일링 장치 |
-
2003
- 2003-10-01 JP JP2003342821A patent/JP3846469B2/ja not_active Expired - Fee Related
-
2004
- 2004-09-27 US US10/949,353 patent/US7362301B2/en not_active Expired - Fee Related
- 2004-09-29 TW TW093129471A patent/TWI289819B/zh not_active IP Right Cessation
- 2004-09-29 CN CNB2004100803815A patent/CN100357797C/zh not_active Expired - Fee Related
- 2004-09-30 KR KR1020040078082A patent/KR100691059B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| US7362301B2 (en) | 2008-04-22 |
| TW200523839A (en) | 2005-07-16 |
| US20050099374A1 (en) | 2005-05-12 |
| JP2005107353A (ja) | 2005-04-21 |
| CN1603895A (zh) | 2005-04-06 |
| TWI289819B (en) | 2007-11-11 |
| CN100357797C (zh) | 2007-12-26 |
| KR20050032483A (ko) | 2005-04-07 |
| KR100691059B1 (ko) | 2007-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3846469B2 (ja) | 投写型表示装置および液晶パネル | |
| US8957883B2 (en) | Display device | |
| US7327338B2 (en) | Liquid crystal display apparatus | |
| JP5336117B2 (ja) | 液晶表示装置 | |
| JP2010117719A (ja) | 駆動電圧生成回路 | |
| JP2009230103A (ja) | 液晶表示装置、液晶パネル制御装置およびタイミング制御回路 | |
| WO2015040971A1 (ja) | 画像表示装置 | |
| JPH10260663A (ja) | ジッタ補正回路および平面表示装置 | |
| JP2009222786A (ja) | 液晶表示装置 | |
| JP2005025189A (ja) | 液晶表示装置の駆動装置および駆動方法 | |
| US8564521B2 (en) | Data processing device, method of driving the same and display device having the same | |
| JP3525762B2 (ja) | 画像信号処理回路及びこれを用いた電気光学装置並びに電子機器 | |
| US7659874B2 (en) | Driving device for liquid crystal panel and image display apparatus | |
| JP4678344B2 (ja) | 電気光学装置、表示データの処理回路、処理方法および電子機器 | |
| JP2006201806A (ja) | 投写型表示装置および液晶パネル | |
| JPH11265173A (ja) | 液晶表示装置及びその制御回路並びに液晶表示パネル駆動方法 | |
| JP2008040125A (ja) | 電気光学装置、表示データの処理回路、処理方法および電子機器 | |
| JP2014142448A (ja) | 画像表示装置 | |
| JP2005128384A (ja) | 表示パネル装置 | |
| KR100961947B1 (ko) | 입력 클록 에러 검출 방법 | |
| JP2009069626A (ja) | 液晶表示装置およびその駆動方法 | |
| JP2015197579A (ja) | 電気光学装置、電子機器、及び電子光学装置の駆動方法 | |
| WO2012056994A1 (ja) | タイミング信号生成装置、タイミング信号生成方法、液晶表示装置、テレビジョン受像機 | |
| JP2011008080A (ja) | 駆動回路 | |
| JPH11327517A (ja) | 平面表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050128 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050128 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20050128 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20050209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060403 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060413 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060703 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060801 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060814 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3846469 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130901 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |