KR100510499B1

KR100510499B1 - 전자파 장해를 저감하는 액정 표시 장치를 구동하는스케일링 장치

Info

Publication number: KR100510499B1
Application number: KR10-2002-0076698A
Authority: KR
Inventors: 김호영; 김용섭
Original assignee: 삼성전자주식회사
Priority date: 2002-12-04
Filing date: 2002-12-04
Publication date: 2005-08-26
Also published as: TW200411623A; TWI253611B; KR20040048739A; US7142187B1; CN100375990C; CN1504988A

Abstract

전자파 장해를 저감하는 액정 표시 장치를 구동하는 스케일링 장치가 개시된다. 본 발명에 따른 스케일링 장치는, 스프레드 스펙트럼 피엘엘부에서, 다중 위상 전압 제어 발진기가 상기 루프 필터의 출력 전압에 응답하여 발진하고, 상기 스케일러 픽셀 클럭 신호 및 상기 위상이 서로 다른 다수개의 발진 신호들을 출력한다. 이에 따라, 스프레드 스펙트럼 처리기는 프레임 레이트 조정된 상기 수평 동기 신호가 활성화 될 때, 기준 픽셀 클럭 신호를 카운트하여 소정 개수마다 1씩 증가하는 상기 디코딩 신호에 따라, 선택적으로, 그에 대응되어 있는 상기 발진 신호들을 하나씩 순서대로 출력한다. 그러면, 서로 위상이 다른 상기 발진 신호들(CK0~CK6)은 메인 디바이더기로 출력되어 M 분주 되고, 분주 된 메인 디바이더 신호(MOK)는 위상 주파수 검출기로 입력된다. 위상 주파수 검출기는 서로 다른 상기 발진 신호들(CK0~CK6)이 반복적으로 입력됨에 따라, 상기 프리 디바이더 신호(PINCK)와 비교된 위상차 신호를 반복적으로 서로 다르게 출력한다. 그러면, 상기 스케일러 픽셀 클럭 신호의 주파수는 반복적으로 다르게 나타나 스프레드 스펙트럼 된다. 따라서, 멀티 페이즈 VCO를 이용한 스케일링 장치 내부의 PLL에서, 스프레드 스펙트럼 기능을 수행할 수 있기 때문에, 주파수 불합치(Mismatch) 문제, 스프레드 스펙트럼 효과 감소 문제, 라인간 휘도차 발생 문제 등이 없고, 칩 사이즈를 줄일 수 있다.

Description

전자파 장해를 저감하는 액정 표시 장치를 구동하는 스케일링 장치{Scaler having electro-magnetic interference reduction scheme for driving Liquid Crystal Display}

본 발명은 액정 표시 장치(LCD:Liquid Crystal Display)에 관한 것으로, 특히 전자파 장해를 저감하는 액정 표시 장치를 구동하는 스케일링 장치에 관한 것이다.

기술의 발달로 등장한 고속 PC는 높은 클럭 주파수를 사용하기 때문에 EMI(electromagnetic interference) 문제가 심각하다. 또한 고해상도를 지원하는 대형 모니터나 LCD 등의 디스플레이 장치에서도 높은 픽셀(pixel) 클럭 주파수로 인해, EMI를 최소화하는 방안에 대한 연구가 계속되고 있다.

EMI를 줄이기 위해서는 메탈 쉴딩(metal shielding)으로 하거나, 다층 인쇄 회로 기판(Multi-layer Printed Circuit Board), 쵸크 코일(Choke Coil), 비드(Bead) 등의 수동 소자들이 사용된다. 이 경우 대부분 시행착오를 통해 EMI를 줄이게 되는데, 이로 인해 재료비, 제작비가 증가하고 제품이 시장에 나가는 데 걸리는 시간도 지연된다.

특히, EMI를 줄이는 방법 중 최근에 주목받고 있는 방법은 스프레드 스펙트럼(Spread Spectrum) 기술이다. 스프레드 스펙트럼(Spread Spectrum) 기술은, 입력되는 클럭을 주파수 변조(Frequency Modulation)시켜 클럭 주파수가 주기적으로 변하게 하는 기술이다.

도 1a 및 도 1b는 EMI(electro-magnetic interference) 대책으로 주파수 변조(Frequency Modulation)할 때, 변조 전후의 주파수 스펙트럼을 나타내는 그래프이다. 도 1a는 변조 전의 주파수 스펙트럼이고, 도 1b는 변조 후의 주파수 스펙트럼이다.

도 1a 및 도 1b를 참조하면, 주파수 변조(Frequency Modulation)에 의하여 클럭 주파수의 주파수 범위가 주파수 축 상으로 넓게 퍼지게 되고, 이때 클럭 주파수의 최대 전력(amplitude)은 감소하는 것을 볼 수 있다. 이와 같은 스프레드 스펙트럼(Spread Spectrum) 기술에는, 입력되는 클럭의 주파수가 주기적으로 변하게 하는 주파수 변조(Frequency Modulation) 장치인 SSCG(Spread Spectrum Clock Generator)가 주로 이용된다.

스프레드 스펙트럼(Spread Spectrum) 방법에는, 중심 주파수를 중심으로 위아래로 같은 크기만큼 주파수를 변조하는 센터 스프레딩(Center Spreading) 방법, 중심 주파수를 넘지 않도록 중심 주파수보다 낮은 주파수를 중심으로 주파수를 변조하는 다운 스프레딩(Down Spreading) 방법 등이 있다.

도 2는 스프레드 스펙트럼(Spread Spectrum) 방법 중 센터 스프레딩(Center Spreading) 방법에서, 삼각 변조 형태(Triangular Modulation Profile)의 주파수 변조(Frequency Modulation)를 설명하기 위한 도면이다. 센터 스프레딩(Center Spreading)의 스프레드 스펙트럼(Spread Spectrum)에 사용되는 변조 형태(Modulation Profile)에는 삼각 변조 형태(Triangular Modulation Profile) 이외에도, 사인파형(Sinusoidal), 허쉬-키스법(Hershey-Kiss) 등이 있으나, 여기서는 삼각 변조 형태(Triangular Modulation Profile)를 예로 들어 변조율(modulation rate)과 변조 주기(modulation period)를 설명하기로 한다.

도 2를 참조하면, 변조율(modulation rate)은 스프레드 스펙트럼(Spread Spectrum) 방법에 의하여 입력 클럭 신호를 주파수 변조(Frequency Modulation) 할 때에, 변조된 출력 신호의 주파수 변동폭을 의미한다. 또한, 변조 주기(modulation period)는 스프레드 스펙트럼(Spread Spectrum) 방법에 의하여 입력 클럭 신호등을 주파수 변조(Frequency Modulation) 할 때에, 변조된 출력 신호의 주파수 변동 주기를 의미한다. 변조 주파수(modulation frequency)는 변조 주기(modulation period)의 역수이다.

위에 기술한 바와 같은 SSCG(Spread Spectrum Clock Generator)가 사용되는 스프레드 스펙트럼(Spread Spectrum) 기술로 EMI를 줄이려는 노력은, SXGA급 이상의 고해상도를 표시하는 LCD 모니터에서도 필요하다. 왜냐 하면, SXGA급 이상의 고해상도를 표시하는 LCD 모니터에서는 100MHz 전후의 고주파 시스템 클럭을 사용하므로, 그러한 LCD 모니터를 사용하는 일반인은 그 만큼 전자파에 노출되기 쉽기 때문이다.

일반적으로 LCD에서는, 스케일링 장치(Scaler)에 입력되는 시스템 클럭을 SSCG(Spread Spectrum Clock Generator)를 이용해 스프레드 스펙트럼(Spread Spectrum) 시키는 방법을 사용한다. 여기서는, SSCG(Spread Spectrum Clock Generator)를 이용해 시스템 클럭을 스프레드 스펙트럼(Spread Spectrum) 시키는 종래의 방법 중, 스케일링 장치(Scaler)에 구비되는 PLL(phase-locked loop)을 중심으로 앞부분과 뒷부분에 각각 SSCG(Spread Spectrum Clock Generator)를 사용하는 2가지 방법을 간략히 설명한다.

스케일링 장치(Scaler)에 구비되는 PLL(phase-locked loop) 앞부분에서 SSCG(Spread Spectrum Clock Generator)를 사용하여 스프레드 스펙트럼(Spread Spectrum) 시키는 종래의 방법은, 고주파 시스템 클럭을 받아 스프레드 스펙트럼(Spread Spectrum)시킨 클럭을 PLL(phase-locked loop) 앞에서 주파수 분주한 다음, PLL(phase-locked loop)에서 스케일러 픽셀 클럭을 발생시키는 구조이다.

여기서, SSCG(Spread Spectrum Clock Generator)는 크리스탈 오실레이터로부터 발생된 시스템 클럭을 받고, 변조율(Modulation Rate) 제어를 위한 입력을 핀 세팅으로 받아 30kHz~50kHz 정도로 고정되어 있는 변조 주파수(modulation frequency)에 따라 스프레드 스펙트럼(Spread Spectrum)시킨다.

스케일링 장치(Scaler)에 구비되는 PLL(phase-locked loop) 뒷부분에서 SSCG(Spread Spectrum Clock Generator)를 사용하여 스프레드 스펙트럼(Spread Spectrum) 시키는 종래의 방법은, 고주파 시스템 클럭을 주파수 분주하여 PLL(phase-locked loop)에 입력하고, PLL(phase-locked loop)에서 발생된 신호를 스프레드 스펙트럼(Spread Spectrum)시켜 스케일러 픽셀 클럭을 발생시키는 구조이다.

스케일러 픽셀 클럭에 동기되어 출력된 픽셀 데이터는 감마 보정 회로 등을 거쳐 LCD소스 드라이버에 공급됨으로써, LCD 패널은 화면을 표시할 수 있다.

그러나, 위와 같은 종래의 기술은, 먼저, SSCG(Spread Spectrum Clock Generator) 내부의 PLL(phase-locked loop)과 스케일링 장치(Scaler)에 구비되는 PLL(phase-locked loop)을 사용하므로, 이 두 PLL(phase-locked loop) 사이의 주파수 불합치(Mismatch)가 발생한다. 즉, 하나의 수평 라인에 해당하는 시간에서 스케일러 픽셀 클럭이 한 주기 부족하거나 남는 등, LCD 패널에서 요구하는 픽셀 클럭과 차이가 생기는 문제가 있다. 이와 같은 문제는 주파수 분주 비율을 크게 하여 위상차를 작게하는 방법으로 해결 될 수도 있으나, 다음과 같은 문제를 야기한다.

즉, 스프레드 스펙트럼(Spread Spectrum)시킨 클럭을 PLL(phase-locked loop) 앞에서 주파수 분주할 때, 분주 비율을 크게 하면, 스프레드 스펙트럼(Spread Spectrum)시킨 클럭의 변조율(Modulation Rate)이 A인 경우, 스케일링 장치(Scaler)에 구비되는 PLL(phase-locked loop)에 입력되는 클럭의 변조율(Modulation Rate)은 A/1000(분주 비율이 1000인 경우)으로 상당히 작아진다. 이에 따라 스프레드 스펙트럼(Spread Spectrum) 효과가 거의 나타나지 않는 문제가 있다.

그리고, 위와 같은 종래의 기술에서의 SSCG(Spread Spectrum Clock Generator)는 펄스 코아사(Pulse Core), 아이시에스사(ICS), 사이프레스 세미콘덕터사(Cypress Semiconductor) 등에서 공급되고 있다. 그런데, 이들 SSCG(Spread Spectrum Clock Generator)는 변조 주파수(Modulation Frequency)가 입력 클럭 주파수에 의해 이미 결정되고, 변조율(Modulation Rate)만을 IC 핀 세팅(pin setting)을 통해 입력 클럭 주파수의 수 퍼센트 내에서 조정할 수 있다. 따라서, 비디오 신호의 입력 수평 동기 신호(HSYNC)가 가지는 주파수에 동일하거나 정수배가 되도록 변조 주파수(Modulation Frequency)를 세팅하는 것이 불가능하다. 따라서, 입력 수평 동기 신호(HSYNC)의 주파수와 변조 주파수(Modulation Frequency)를 서로 일치시킬 수 없고, LCD 패널의 세로 축 상에 전달되는 픽셀 데이터들의 전송 시간이 각각 달라지므로, LCD 패널의 가로 축 상의 라인마다 순간적으로 휘도가 달라지는 문제가 발생한다.

또한, 위와 같은 종래의 기술은, SSCG(Spread Spectrum Clock Generator)가 스케일링 장치(scaler) 외부에 구비되므로, 스케일링 장치(scaler) 내부의 클럭으로 스프레드 스펙트럼(Spread Spectrum)시키는 것은 불가능한 구조이다. 이를 해결하기 위하여, 위에서 기술한 바와 같이, 스케일링 장치(Scaler)에 구비되는 PLL(phase-locked loop) 뒷부분에서 SSCG(Spread Spectrum Clock Generator)를 사용하여 스프레드 스펙트럼(Spread Spectrum) 시킬 수 있다. 그러나, 이때에도, 위에서 기술한 문제들, 즉, 두 PLL(phase-locked loop) 사이의 주파수 불합치(Mismatch) 문제, 스프레드 스펙트럼(Spread Spectrum) 효과 감소 문제, 라인간 휘도차 발생 문제 등이 그대로 나타난다.

또한, 위와 같은 종래의 기술은, 외부에 SSCG(Spread Spectrum Clock Generator)를 연결하여 사용하여야 하므로, IC로 만들어지는 스케일링 장치(Scaler)에 그만큼 더 많은 입출력 핀이 구비되어야 하고, 이로 인하여 스케일링 장치(Scaler)의 칩 사이즈가 증가되는 문제가 있다.

따라서, 본 발명이 이루고자하는 기술적 과제는, 스케일링 장치(Scaler) 내부의 PLL을 사용하여 스프레드 스펙트럼(Spread Spectrum) 시킨 스케일러 픽셀 클럭을 발생시켜서, 칩 사이즈를 줄일 뿐만 아니라, 스프레드 스펙트럼 효과가 우수하고, 라인간 휘도가 안정적인 전자파 장해를 저감할 수 있는 액정 표시 장치를 구동하는 스케일링 장치를 제공하는 데 있다.

상기의 기술적 과제를 달성하기 위한 본 발명에 따른 액정 표시 장치를 구동하는 스케일링 장치는, 레지스터 콘트롤부, 에이디 컨버터부, 프레임 레이트 콘트롤부, 픽셀 데이터 스케일링부, 먹스부, 프리 디바이더부, 및 스프레드 스펙트럼 피엘엘부를 구비한다.

상기 레지스터 콘트롤부는 레지스터에 소정의 제어 정보를 저장하며, 전반적인 제어를 수행한다.

상기 에이디 컨버터부는 입력되는 아날로그 픽셀 데이터를 변환하여 상기 입력 픽셀 클럭 신호에 동기 시킨 디지털 픽셀 데이터를 생성하고, 입력되는 수평 동기 신호, 및 수직 동기 신호에 응답하여 생성되는 입력 픽셀 클럭 신호 및, 상기 수평 동기 신호와 상기 수직 동기 신호를 출력한다.

상기 프레임 레이트 콘트롤부는 액정 패널에 대응되도록 프레임 레이트를 조정하여 상기 디지털 픽셀 데이터, 상기 수평 동기 신호, 및 상기 수직 동기 신호를 출력한다.

상기 픽셀 데이터 스케일링부는 프레임 레이트 조정된 상기 디지털 픽셀 데이터, 상기 수평 동기 신호, 및 상기 수직 동기 신호에 응답하여, 상기 디지털 픽셀 데이터를 액정 패널에 대응하는 스케일러 픽셀 클럭 신호에 동기 되도록 스케일링 처리를 한 스케일러 출력 픽셀 데이터를 생성하고, 프레임 레이트 조정된 상기 수평 동기 신호 및 상기 수직 동기 신호를 출력한다.

상기 먹스부는 시스템 클럭 신호와 상기 입력 픽셀 클럭 신호를 선택적으로 출력한다.

상기 프리 디바이더부는 상기 먹스부의 출력 신호를 주파수 분주하여 프리 디바이더 신호를 출력한다.

상기 스프레드 스펙트럼 피엘엘부는 상기 프리 디바이더 신호와 메인 디바이더 신호 사이의 위상차 신호, 및 프레임 레이트 조정된 상기 수평 동기 신호에 대응하는, 상기 스케일러 픽셀 클럭 신호 및 위상이 서로 다른 다수개의 발진 신호들을 생성하고, 디코딩 신호에 따라 하나씩 순서대로 선택된 상기 발진 신호의 주파수를 분주하여 상기 메인 디바이더 신호를 생성한다.

여기서, 상기 스프레드 스펙트럼 피엘엘부는, 위상 주파수 검출기, 차지 펌프, 루프 필터, 다중 위상 전압 제어 발진기, 스프레드 스펙트럼 처리기, 및 메인 디바이더기를 구비한다.

상기 위상 주파수 검출기는 상기 프리 디바이더 신호와 상기 메인 디바이더 신호 사이의 위상차를 검출하여 위상차 신호를 출력한다.

상기 차지 펌프는 상기 위상차 신호에 응답하여 전류를 공급한다.

상기 루프 필터는 상기 차지 펌프의 전류 공급량에 응답하는 전압을 출력한다.

상기 다중 위상 전압 제어 발진기는 상기 루프 필터의 출력 전압에 응답하여 발진하고, 상기 스케일러 픽셀 클럭 신호 및 상기 위상이 서로 다른 다수개의 발진 신호들을 출력한다.

상기 스프레드 스펙트럼 처리기는 프레임 레이트 조정된 상기 수평 동기 신호가 활성화 될 때, 기준 픽셀 클럭 신호를 카운트하여 소정 개수마다 1씩 증가하는 상기 디코딩 신호에 따라, 선택적으로, 그에 대응되어 있는 상기 발진 신호들을 하나씩 순서대로 출력한다.

상기 메인 디바이더기는 선택된 상기 발진 신호의 주파수를 분주하여 상기 메인 디바이더 신호를 생성한다.

여기서, 상기 스프레드 스펙트럼 처리기는, 카운터, 디코더, 및 다수개의 스위치들을 구비한다.

상기 카운터는 프레임 레이트 조정된 상기 수평 동기 신호가 활성화 될 때, 리세트 상태로 되고, 상기 기준 픽셀 클럭 신호의 제 2논리 상태를 카운트하여, 소정 개수마다 1씩 증가하는 상기 디코딩 신호를 출력한다.

상기 디코더는 상기 디코딩 신호에 응답하여 하나씩 순서대로 제 1논리 상태에서 제 2논리 상태로 반전되는 다수개의 스위칭 신호들을 출력한다.

상기 다수개의 스위치들은 상기 스위칭 신호들에 응답하여 각각의 신호에 대응하는 스위치가 스위칭 되고, 도통된 스위치를 통하여 그에 대응되어 있는 상기 발진 신호들 중 어느 하나를 선택적으로 출력한다.

상기 디코딩 신호는, 상기 소정의 제어 정보에 따라 변동하며, 이에 따라 스프레드 스펙트럼의 변조율과 변조 주파수가 결정되는 것을 특징으로 한다.

프레임 레이트 조정된 상기 수평 동기 신호는, 상기 카운터에 입력되어 스프레드 스펙트럼의 변조 주파수와 일치되는 것을 특징으로 한다.

상기 시스템 클럭 신호가, 주파수 분주되어 프리 디바이더 신호로 될 때, 스프레드 스펙트럼 되는 것을 특징으로 한다.

상기 입력 픽셀 클럭 신호가, 주파수 분주되어 프리 디바이더 신호로 될 때, 스프레드 스펙트럼 되는 것을 특징으로 한다.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.

도 3은 본 발명에 따른 액정 표시 장치를 구동하는 스케일링 장치를 나타내는 블록도이다.

도 3을 참조하면, 본 발명에 따른 액정 표시 장치를 구동하는 스케일링 장치는, 레지스터 콘트롤부(register controller)(310), 에이디 컨버터부(analog-digital converter)(320), 프레임 레이트 콘트롤부(frame rate controller)(330), 픽셀 데이터 스케일링부(pixel data scaler)(340), 먹스부(mux)(350), 프리 디바이더부(pre-divider)(360), 및 스프레드 스펙트럼 피엘엘부(spread spectrum PLL)(370)를 구비한다.

상기 레지스터 콘트롤부(310)는 레지스터에 소정의 제어 정보를 저장하며, 전반적인 제어를 수행한다. 여기서, 레지스터에 저장되는 소정의 제어 정보는, 프리 디바이더부(360) 및 메인 디바이더기(main divider)(376)의 분주 비율, 스프레드 스펙트럼(spread spectrum)의 변조 주파수(modulation frequency) 및 변조율(modulation rate) 등이 있으며, 이외에도 액정 패널에 대응되도록 프레임 레이트를 제어하는 정보나 전반적인 제어를 수행하기 위하여 필요한 다른 정보들이 있다.

상기 에이디 컨버터부(320)는 입력되는 아날로그 픽셀 데이터(PDI)를 변환하여 상기 입력 픽셀 클럭 신호(ADCCK)에 동기 시킨 디지털 픽셀 데이터를 생성하고, 입력되는 수평 동기 신호(HSYNC), 및 수직 동기 신호(VSYNC)에 응답하여 생성되는 입력 픽셀 클럭 신호(ADCCK) 및 상기 수평 동기 신호(HSYNC)와 상기 수직 동기 신호(VSYNC)를 출력한다. 즉, 상기 에이디 컨버터부(320)는 입력된 아날로그 픽셀 데이터(PDI)를 디지털로 변환하며, 변환된 디지털 픽셀 데이터를 상기 입력 픽셀 클럭 신호(ADCCK)에 동기 시켜 출력한다. 여기서, 입력 픽셀 클럭 신호(ADCCK)는 입력되는 픽셀 데이터(PDI)의 전송 주파수를 갖는 신호로서, 입력되는 상기 수평 동기 신호(HSYNC), 및 상기 수직 동기 신호(VSYNC)에 응답하여 상기 에이디 컨버터부(320) 내부에 구비되는 피엘엘(phase-locked loop) 회로 등에 의하여 발생된다.

상기 프레임 레이트 콘트롤부(330)는 액정 패널에 대응되도록 프레임 레이트를 조정하여 상기 디지털 픽셀 데이터, 상기 수평 동기 신호(HSYNC), 및 상기 수직 동기 신호(VSYNC)를 출력한다. 프레임 레이트 조정은 입력되는 픽셀 데이터(PDI)의 신호 체계(예를 들어 XGA)와 액정 패널에 출력할 픽셀 데이터(PDO)의 신호 체계(예를 들어 SXGA)가 다를 때, 액정 패널의 신호 체계에 맞도록 입력되는 픽셀 데이터(PDI)를 프레임 단위로 추가하거나 삭제하고, 상기 수평 동기 신호(HSYNC), 및 상기 수직 동기 신호(VSYNC)들을 조정해 주는 것이다.

상기 픽셀 데이터 스케일링부(340)는 프레임 레이트 조정된 상기 디지털 픽셀 데이터, 상기 수평 동기 신호(HSYNC), 및 상기 수직 동기 신호(VSYNC)에 응답하여, 상기 디지털 픽셀 데이터를 액정 패널에 대응하는 스케일러 픽셀 클럭 신호(SPCK)에 동기 되도록 스케일링 처리를 한 스케일러 출력 픽셀 데이터(PDO)를 생성하고, 프레임 레이트 조정된 상기 수평 동기 신호(HSYNC) 및 상기 수직 동기 신호(VSYNC)를 출력한다. 상기 디지털 픽셀 데이터를 스케일링 처리하는 것은, 상기 디지털 픽셀 데이터의 수와(예를 들어 1280*1024 SXGA)와 액정 패널에 출력할 픽셀 데이터(PDO)의 수(예를 들어 1400*1050 SXGA)가 다를 때, 액정 패널의 픽셀 데이터(PDO) 수에 맞도록 상기 디지털 픽셀 데이터를 이용해 인터폴레이션(interpolation) 기법 등으로 새로운 데이터를 생성하는 것이다. 또한, 액정 패널에 출력할 픽셀 데이터(PDO)의 수가 더 적을 때에는 상기 디지털 픽셀 데이터 일부를 삭제하는 것도 포함한다.

상기 스케일러 픽셀 클럭(SPCK)에 동기되어 출력된 스케일러 출력 픽셀 데이터(PDO)는 감마 보정 회로 등을 거쳐 LCD소스 드라이버에 공급됨으로써, LCD 패널은 화면을 표시할 수 있다.

상기 먹스부(350)는 시스템 클럭 신호(SYSCK)와 상기 입력 픽셀 클럭 신호(ADCCK)를 선택적으로 출력한다.

상기 프리 디바이더부(360)는 상기 먹스부의 출력 신호를 주파수 분주하여 프리 디바이더 신호(PINCK)를 출력한다.

상기 스프레드 스펙트럼(Spread Spectrum) 피엘엘부(370)는 상기 프리 디바이더 신호(PINCK)와 메인 디바이더 신호(MOCK) 사이의 위상차 신호, 및 프레임 레이트 조정된 상기 수평 동기 신호(HSYNC)에 대응하는, 상기 스케일러 픽셀 클럭 신호(SPCK) 및 위상이 서로 다른 다수개의 발진 신호들(CK0~CK6)을 생성하고, 디코딩 신호에 따라 하나씩 순서대로 선택된 상기 발진 신호의 주파수를 분주하여 상기 메인 디바이더 신호(MOCK)를 생성한다.

한편, 본 발명에 따른 액정 표시 장치를 구동하는 스케일링 장치는, 프레임 레이트 콘트롤(Frame Rate Control)(FRC) 모드와 프레임 싱크(Frame Sync) 모드 두 가지로 동작한다.

프레임 레이트 콘트롤(Frame Rate Control)(FRC) 모드는, 상기 먹스부(350)가 시스템 클럭 신호(SYSCK)를 출력하는 경우이다. 이때는, 위에서 기술한 바와 같이, 입력되는 픽셀 데이터(PDI)의 신호 체계(예를 들어 XGA)와 액정 패널에 출력할 픽셀 데이터(PDO)의 신호 체계(예를 들어 SXGA)가 다른 경우로서, 액정 패널의 신호 체계에 맞도록 입력되는 픽셀 데이터(PDI)에 프레임 단위로 다른 데이터를 추가하거나 일부 데이터를 삭제하는 경우이다.

프레임 싱크(Frame Sync) 모드는, 상기 먹스부(350)가 상기 입력 픽셀 클럭 신호(ADCCK)를 출력하는 경우이다. 이때는, 입력되는 픽셀 데이터(PDI)의 신호 체계(예를 들어 XGA)와 액정 패널에 출력할 픽셀 데이터(PDO)의 신호 체계(예를 들어 SXGA)가 같은 경우로서, 액정 패널로 출력되는 신호들의 프레임 레이트(Frame Rate)가 입력 신호들의 프레임 레이트(Frame Rate)에 동기 되어있다.

도 4는 본 발명에 따른 액정 표시 장치를 구동하는 스케일링 장치의 스프레드 스펙트럼(Spread Spectrum) 피엘엘(PLL:phase-locked loop)부(370)를 나타내는 블록도이다.

도 4를 참조하면, 본 발명에 따른 액정 표시 장치를 구동하는 스케일링 장치의 스프레드 스펙트럼(Spread Spectrum) 피엘엘(PLL:phase-locked loop)부(370)는, 위상 주파수 검출기(phase frequency detector)(371), 차지 펌프(charge pump)(372), 루프 필터(loop filter)(373), 다중 위상 전압 제어 발진기(multi-phase voltage controlled oscillator)(374), 스프레드 스펙트럼 처리기(spread spectrum processing block)(375), 및 메인 디바이더기(main divider)(376)를 구비한다.

상기 위상 주파수 검출기(371)는 상기 프리 디바이더 신호(PINCK)와 상기 메인 디바이더 신호(MOCK) 사이의 위상차를 검출하여 위상차 신호를 출력한다.

상기 차지 펌프(372)는 상기 위상차 신호에 응답하여 전류를 공급한다.

상기 루프 필터(373)는 상기 차지 펌프(372)의 전류 공급량에 응답하는 전압을 출력한다.

상기 다중 위상 전압 제어 발진기(374)는 상기 루프 필터(373)의 출력 전압에 응답하여 발진하고, 상기 스케일러 픽셀 클럭 신호(SPCK) 및 상기 위상이 서로 다른 다수개의 발진 신호들(CK0~CK6)을 출력한다. 여기서, 위상이 서로 다른 다수개의 발진 신호들(CK0~CK6)의 개수는 사용자의 설계에 따라 다양하게 선택될 수 있다.

상기 스프레드 스펙트럼 처리기(375)는 프레임 레이트 조정된 상기 수평 동기 신호(HSYNC)가 활성화 될 때, 기준 픽셀 클럭 신호를 카운트하여 소정 개수마다 1씩 증가하는 상기 디코딩 신호에 따라, 선택적으로, 그에 대응되어 있는 상기 발진 신호들을 하나씩 순서대로 출력한다.

상기 메인 디바이더기(376)는 선택된 상기 발진 신호(SSCK)의 주파수를 분주하여 상기 메인 디바이더 신호(MOCK)를 생성한다. 여기서, 본 발명에 따른 액정 표시 장치를 구동하는 스케일링 장치의 스프레드 스펙트럼(Spread Spectrum)은, 상기 프리 디바이더부(360)와 상기 메인 디바이더기(376) 각각의 분주 비율에 따라 크게 영향 받지 않으므로, 이러한 분주 비율의 조정이 자유롭다.

도 5는 본 발명에 따른 액정 표시 장치를 구동하는 스케일링 장치의 스프레드 스펙트럼 피엘엘부(370)에 구비된 스프레드 스펙트럼 처리기(375)를 나타내는 블록도이다.

도 5를 참조하면, 본 발명에 따른 액정 표시 장치를 구동하는 스케일링 장치의 스프레드 스펙트럼 피엘엘부(370)에 구비된 스프레드 스펙트럼 처리기(375)는, 카운터(counter)(3751), 디코더(decoder)(3753), 및 다수개의 스위치들(3755)을 구비한다.

상기 카운터(3751)는 프레임 레이트 조정된 상기 수평 동기 신호(HSYNC)가 활성화 될 때(제 1논리 상태, 즉, 논리 로우 상태에서 제 2논리 상태, 즉, 논리 하이 상태로 반전 될 때), 리세트 상태로 되고, 상기 기준 픽셀 클럭 신호(PCKREF)의 제 2논리 상태, 즉 논리 하이 상태를 카운트하여, 소정 개수마다 1씩 증가하는 상기 디코딩 신호를 출력한다.

상기 디코더(3753)는 상기 디코딩 신호에 응답하여 하나씩 순서대로 제 1논리 상태에서 제 2논리 상태로 반전되는 다수개의 스위칭 신호들(C0~C6)을 출력한다. 여기서, 다수개의 스위칭 신호들(C0~C6)은 상기 위상이 서로 다른 다수개의 발진 신호들(CK0~CK6)의 개수와 일치하며, 상기 디코딩 신호에 응답하여 하나씩 출력된다. 그리고, 제 1논리 상태는 논리 로우 상태이며, 제 2논리 상태는 논리 하이 상태이다.

상기 다수개의 스위치들(3755)은 상기 스위칭 신호들에 응답하여 각각의 신호에 대응하는 스위치가 스위칭 되고, 도통된 스위치를 통하여 그에 대응되어 있는 상기 발진 신호들 중 어느 하나를 선택적으로 출력한다. 여기서도, 상기 다수개의 스위치들(3755)은 상기 위상이 서로 다른 다수개의 발진 신호들(CK0~CK6)의 개수와 일치하며, 상기 스위칭 신호들에 응답하여 하나씩 대응되어 있는 상기 발진 신호들 중 어느 하나를 선택적으로 출력한다.

따라서, 상기 디코딩 신호는, 상기 소정의 제어 정보에 따라 변동하며, 이에 따라 스프레드 스펙트럼(Spread Spectrum)의 변조율(modulation rate)과 변조 주파수(modulation frequency)가 결정된다. 즉, 상기 디코딩 신호는, 상기 스케일러 픽셀 클럭 신호(SPCK)의 제 2논리 상태, 즉, 논리 하이 상태를 카운트하여, 소정 개수마다 1씩 증가한다. 이때의 증가 정도는 변조율(modulation rate)과 변조 주파수(modulation frequency)를 결정한다.

그리고, 프레임 레이트 콘트롤(Frame Rate Control)(FRC) 모드에서는, 상기 시스템 클럭 신호(SYSCK)가, 주파수 분주되어 프리 디바이더 신호(PINCK)로 될 때, 스프레드 스펙트럼(Spread Spectrum) 된다. 예를 들어, 액정 패널에서 요구하는 스케일러 픽셀 클럭 신호(SPCK)를 정확하게 얻기 위해, 프리 디바이더부(360) 및 메인 디바이더기(376)의 분주 비율(각각P,M)을 충분히 크게 하여 1000이라고 가정할 때, 다음 [수학식 1]이 성립한다.

P = f(SYSCK)/f(PINCK)=1000

M = f(SPCK)/f(PINCK)

(여기서, f는 괄호 안 신호의 주파수)

즉, 시스템 클럭 신호(SYSCK)의 주파수가 30 MHz일 경우, 프리 디바이더 신호(PINCK)는 30kHz이고, 이때에 스프레드 스펙트럼(Spread Spectrum)된 스케일러 픽셀 클럭 신호(SPCK)가 상기 다중 위상 전압 발진기와 스프레드 스펙트럼 처리기(375)를 통하여 발생된다.

또한, 프레임 싱크(Frame Sync) 모드에서는, 상기 입력 픽셀 클럭 신호(ADCCK)가, 주파수 분주되어 프리 디바이더 신호(PINCK)로 될 때, 스프레드 스펙트럼(Spread Spectrum) 된다. 예를 들어, 프리 디바이더 신호(PINCK)와 메인 디바이더 신호(MOCK)는 동기 되고, 상기 입력 픽셀 클럭 신호(ADCCK)를 카운트하여, 프리 디바이더 신호(PINCK)의 주파수가 액정 패널로 출력되는 수평 동기 신호(HSYNC)의 주파수가 되도록 프리 디바이더부(360)의 분주 비율(P)을 결정한다. 또한, 프리 디바이더 신호(PINCK)의 주파수 또는 액정 패널로 출력되는 수평 동기 신호(HSYNC)의 주파수에 액정 패널의 한 수평라인 픽셀 수를 곱하여, 다음 [수학식 2]가 성립하는 스케일러 픽셀 클럭 신호(SPCK)의 주파수를 결정한다.

P = HIP/V

M = HOP

(여기서, HIP는 입력되는 픽셀 데이터에 대응하는 액정 패널의 한 수평라인 픽셀 수, V는 액정 패널의 수직 라인 수, HOP는 사용될 액정 패널의 한 수평라인 픽셀 수)

그러므로, 위와 같이 다중 위상 전압 제어 발진기(374)를 이용하는 스프레드 스펙트럼 피엘엘부(370)의 스프레드 스펙트럼 처리기(375)는 픽셀 데이터 스케일링부(340)에서 액정 패널로 출력되는 수평 동기 신호(HSYNC)를 입력받으므로, 스프레드 스펙트럼(Spread Spectrum) 되는 변조 주파수(Modulation Frequency)가 액정 패널로 출력되는 수평 동기 신호(HSYNC)의 주파수와 같도록 조정될 수 있다.

이에 따라, LCD 패널의 가로 축 상의 라인마다 순간적으로 휘도가 달라지는 현상이 발생하지 않고, 왜곡 없는 안정한 표시 화면을 얻을 수 있다. 또한, 종래의 기술에서, 두 PLL(phase-locked loop)을 사용함으로써 발생하는 주파수 불합치(Mismatch) 문제와 분주 비율이 높을 때 발생하는 스프레드 스펙트럼(Spread Spectrum) 효과 감소 문제 등을 모두 해결하여 고성능 스프레드 스펙트럼(Spread Spectrum) 효과를 얻을 수 있다.

상기한 바와 같은, 본 발명에 따른 액정 표시 장치를 구동하는 스케일링 장치의 동작을 좀더 상세하게 설명한다.

도 6a 및 도 6b는 본 발명에 따른 액정 표시 장치를 구동하는 스케일링 장치의 스프레드 스펙트럼 피엘엘부(370)에 구비된 스프레드 스펙트럼 처리기(375)의, 변조율(Modulation Rate)이 작을 때의 동작을 설명하기 위한 도면이다.

도 7a 및 도 7b는 본 발명에 따른 액정 표시 장치를 구동하는 스케일링 장치의 스프레드 스펙트럼 피엘엘부(370)에 구비된 스프레드 스펙트럼 처리기(375)의, 변조율(Modulation Rate)이 클 때의 동작을 설명하기 위한 도면이다.

도 6a 및 도 7a를 참조하면, 액정 패널에 출력되는 수평 동기 신호(HSYNC)에 동기 되고, 그 한 주기에 일치 되도록 발진하는 기준 픽셀 클럭 신호(PCKREF)에서, 상기 카운터(3751)는 상기 기준 픽셀 클럭 신호(PCKREF)의 제 2논리 상태, 즉 논리 하이 상태를 카운트한다. 여기서는, 기준 픽셀 클럭 신호(PCKREF)의 제 2논리 상태, 즉, 논리 하이 상태가 액정 패널에 출력되는 수평 동기 신호(HSYNC)의 한 주기 동안 14번 나타난다고 가정하였다.

이때, 상기 카운터(3751)는 액정 패널에 출력되는 상기 수평 동기 신호(HSYNC)가 활성화 될 때(제 1논리 상태, 즉, 논리 로우 상태에서 제 2논리 상태, 즉, 논리 하이 상태로 반전 될 때), "0"으로 리세트 상태로 되고, 상기 기준 픽셀 클럭 신호(PCKREF)의 제 2논리 상태, 즉 논리 하이 상태를 처음부터 다시 카운트하며, 소정 개수마다 1씩 증가하는 상기 디코딩 신호를 출력한다. 여기서, 소정 개수는 상기 레지스터 콘트롤부(310)의 소정의 제어 정보로서 저장되고, 도 6a의 경우는 그 값이 "1"인 경우이고, 도 7a의 경우는 그 값이 "2"인 경우이다.

이에 따라, 상기 디코더(3753)는 상기 디코딩 신호에 응답하여 하나씩 순서대로 제 1논리 상태, 즉, 논리 로우 상태에서 제 2논리 상태, 즉, 논리 하이 상태로 반전되는 다수개의 스위칭 신호들(C0~C6)을 출력한다.

다음에, 상기 다수개의 스위치들(3755)은 상기 스위칭 신호들에 응답하여 각각의 신호에 대응하는 스위치가 스위칭 되고, 도통된 스위치를 통하여 그에 대응되어 있는 상기 발진 신호들(CK0~CK6) 중 어느 하나를 선택적으로 출력한다.

그런데, 서로 위상이 다른 상기 발진 신호들(CK0~CK6)은 메인 디바이더기(376)로 출력되어 M 분주되고, 분주된 메인 디바이더 신호(MOK)는 위상 주파수 검출기(371)로 입력된다. 이에 따라, 위상 주파수 검출기(371)는 위상이 서로 다른 상기 발진 신호들(CK0~CK6)이 반복적으로 입력됨에 따라, 상기 프리 디바이더 신호(PINCK)와 비교된 서로 다른 위상차 신호를 반복적으로 출력한다. 그러면, 상기 스케일러 픽셀 클럭 신호(SPCK)의 주파수는 반복적으로 다르게 나타나고, 이때의 스프레드 스펙트럼(Spread Spectrum) 효과는 EMI(electromagnetic interference)를 줄일 수 있다.

즉, 도 6a에서, C0이 제 2논리 상태, 즉, 논리 하이 상태로 되면, 상기 다수개의 스위치들(3755) 중 SW0이 도통되어 이에 대응되는 상기 발진 신호들(CK0~CK6) 중 CK0이 메인 디바이더기(376)로 출력된다. 마찬가지로, C1에서 C6까지 하나씩 순서대로 제 2논리 상태, 즉, 논리 하이 상태로 되면, 이에 대응되는 SW1에서 SW6이 하나씩 순서대로 도통되어, CK1에서 CK6이 하나씩 순서대로 메인 디바이더기(376)로 출력된다.

도 7a에서는, C0에서 C3에 대응하는 4단계의 발진 신호, 즉, CK0에서 CK3이 하나씩 순서대로 메인 디바이더기(376)로 출력된다.

도 6b를 참조하면, 도 6a에 따라 주파수 변조(Frequency Modulation)하여 스프레드 스펙트럼(Spread Spectrum)된 스케일러 픽셀 클럭 신호(SPCK)의 스프레드 스펙트럼(Spread Spectrum) 프로파일은, 변조 주기 내에 주파수가 7단계로 변하는 삼각파(triangular) 형태의 스펙트럼 프로파일을 나타낸다. 여기서, 변조 주기(modulation period)는 상기 프레임 레이트 조정된 수평 동기 신호(HSYNC)의 주기와 같다.

도 7b를 참조하면, 도 7a에 따라 주파수 변조(Frequency Modulation)하여 스프레드 스펙트럼(Spread Spectrum)된 스케일러 픽셀 클럭 신호(SPCK)의 스프레드 스펙트럼(Spread Spectrum) 프로파일은, 변조 주기 내에 주파수가 4단계로 변하는 삼각파(triangular) 형태의 스펙트럼 프로파일을 나타낸다. 여기서도, 변조 주기(modulation period)는 상기 프레임 레이트 조정된 수평 동기 신호(HSYNC)의 주기와 같다.

위에서 기술한 바와 같이, 본 발명에 따른 액정 표시 장치를 구동하는 스케일링 장치는, 스케일링 장치에 구비되는 스프레드 스펙트럼 피엘엘부(370)에서, 다중 위상 전압 제어 발진기(374)가 상기 루프 필터(373)의 출력 전압에 응답하여 발진하고, 상기 스케일러 픽셀 클럭 신호(SPCK) 및 상기 위상이 서로 다른 다수개의 발진 신호들(CK0~CK6)을 출력한다. 이에 따라, 스프레드 스펙트럼 처리기(375)는 프레임 레이트 조정된 상기 수평 동기 신호(HSYNC)가 활성화 될 때, 기준 픽셀 클럭 신호를 카운트하여 소정 개수마다 1씩 증가하는 상기 디코딩 신호에 따라, 선택적으로, 그에 대응되어 있는 상기 발진 신호들을 하나씩 순서대로 출력한다. 그러면, 서로 위상이 다른 상기 발진 신호들(CK0~CK6)은 메인 디바이더기(376)로 출력되어 M 분주되고, 분주된 메인 디바이더 신호(MOK)는 위상 주파수 검출기(371)로 입력된다. 이에 따라, 위상 주파수 검출기(371)는 서로 다른 상기 발진 신호들(CK0~CK6)이 반복적으로 입력됨에 따라, 상기 프리 디바이더 신호(PINCK)와 비교된 서로 다른 위상차 신호를 반복적으로 출력한다. 그러면, 상기 스케일러 픽셀 클럭 신호(SPCK)의 주파수는 반복적으로 다르게 나타나고, 이때의 스프레드 스펙트럼(Spread Spectrum)는 EMI(electromagnetic interference)를 줄일 수 있다.

이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

상술한 바와 같이 본 발명에 따른 전자파 장해를 저감하는 액정 표시 장치를 구동하는 스케일링 장치는, 스케일링 장치 내부의 PLL(phase-locked loop)을 멀티 페이즈(Multi-phase) VCO(voltage controlled oscillator)를 이용한 PLL(phase-locked loop)로 대체함으로써, 스프레드 스펙트럼(spread spectrum) 기능을 스케일링 장치 내부에서 수행할 수 있다. 그리고, 멀티 페이즈(Multi-phase) VCO(voltage controlled oscillator)를 이용한 PLL(phase-locked loop)은 변조율(Modulation Rate)과 변조 주파수(Modulation Frequency)를 IC 핀 세팅이 아닌 레지스터 제어로 자유롭게 조정할 수 있다. 또한, 프레임 싱크(Frame Sync) 모드 시에 스케일링 장치 내부의 입력 픽셀 클럭(ADCCK)으로 스프레드 스펙트럼(Spread Spectrum)시키는 것도 가능하다.

따라서, 스케일링 장치의 출력 신호 중 수평 동기 신호(HSYNC)를 스프레드 스펙트럼(spread spectrum) PLL(phase-locked loop)부로 피드백하여, 스프레드 스펙트럼(spread spectrum) 기능을 수행하므로, 변조 주파수(Modulation Frequency)를 수평 동기 신호(HSYNC)의 주파수와 같게 하기가 용이하다. 이에 따라, LCD 패널의 가로 축 상의 라인마다 순간적으로 휘도가 달라지지 않고, 왜곡 없는 안정한 표시 화면을 얻을 수 있다.

그리고, 하나의 PLL(phase-locked loop)을 사용하는 본 발명에 따른 전자파 장해를 저감하는 액정 표시 장치를 구동하는 스케일링 장치는, 두 PLL(phase-locked loop)을 사용함으로써 발생하는 주파수 불합치(Mismatch) 문제와 분주 비율이 높을 때 발생하는 스프레드 스펙트럼(Spread Spectrum) 효과 감소 문제를 해결하여 고성능 스프레드 스펙트럼(Spread Spectrum) 효과를 얻을 수 있다.

또한, 스케일링 장치(Scaler) 내부에서 스프레드 스펙트럼(spread spectrum) 기능을 수행하므로, SSCG(Spread Spectrum Clock Generator)와 인터페이스를 위한 입출력 핀의 삭제로 칩 사이즈를 줄일 수 있는 효과가 있다.

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.

도 1a 및 도 1b는 EMI(electro-magnetic interference) 대책으로 주파수 변조할 때, 변조 전후의 주파수 스펙트럼을 나타내는 그래프이다.

도 2는 스프레드 스펙트럼(Spread Spectrum) 방법 중 센터 스프레딩(Center Spreading) 방법에서, 삼각 변조 형태(Triangular Modulation Profile)의 주파수 변조(Frequency Modulation)를 설명하기 위한 도면이다.

도 4는 본 발명에 따른 액정 표시 장치를 구동하는 스케일링 장치의 스프레드 스펙트럼 피엘엘부를 나타내는 블록도이다.

도 5는 본 발명에 따른 액정 표시 장치를 구동하는 스케일링 장치의 스프레드 스펙트럼 피엘엘부에 구비된 스프레드 스펙트럼 처리기를 나타내는 블록도이다.

도 6a 및 도 6b는 본 발명에 따른 액정 표시 장치를 구동하는 스케일링 장치의 스프레드 스펙트럼 피엘엘부에 구비된 스프레드 스펙트럼 처리기의, 변조율(Modulation Rate)이 작을 때의 동작을 설명하기 위한 도면이다.

도 7a 및 도 7b는 본 발명에 따른 액정 표시 장치를 구동하는 스케일링 장치의 스프레드 스펙트럼 피엘엘부에 구비된 스프레드 스펙트럼 처리기의, 변조율(Modulation Rate)이 클 때의 동작을 설명하기 위한 도면이다.

Claims

레지스터에 소정의 제어 정보를 저장하며, 전반적인 제어를 수행하는 레지스터 콘트롤부;

입력되는 아날로그 픽셀 데이터를 변환하여 상기 입력 픽셀 클럭 신호에 동기 시킨 디지털 픽셀 데이터를 생성하며, 입력되는 수평 동기 신호, 및 수직 동기 신호에 응답하여 생성되는 입력 픽셀 클럭 신호, 및 상기 수평 동기 신호와 상기 수직 동기 신호를 출력하는 에이디 컨버터부;

액정 패널에 대응되도록 프레임 레이트를 조정하여 상기 디지털 픽셀 데이터, 상기 수평 동기 신호, 및 상기 수직 동기 신호를 출력하는 프레임 레이트 콘트롤부;

프레임 레이트 조정된 상기 디지털 픽셀 데이터, 상기 수평 동기 신호, 및 상기 수직 동기 신호에 응답하여, 상기 디지털 픽셀 데이터를 액정 패널에 대응하는 스케일러 픽셀 클럭 신호에 동기 되도록 스케일링 처리를 한 스케일러 출력 픽셀 데이터를 생성하고, 프레임 레이트 조정된 상기 수평 동기 신호 및 상기 수직 동기 신호를 출력하는 픽셀 데이터 스케일링부;

시스템 클럭 신호와 상기 입력 픽셀 클럭 신호를 선택적으로 출력하는 먹스부;

상기 먹스부의 출력 신호를 주파수 분주하여 프리 디바이더 신호를 출력하는 프리 디바이더부; 및

상기 프리 디바이더 신호와 메인 디바이더 신호 사이의 위상차 신호, 및 프레임 레이트 조정된 상기 수평 동기 신호에 대응하는, 상기 스케일러 픽셀 클럭 신호 및 위상이 서로 다른 다수개의 발진 신호들을 생성하고, 디코딩 신호에 따라 하나씩 순서대로 선택된 상기 발진 신호의 주파수를 분주하여 상기 메인 디바이더 신호를 생성하는 스프레드 스펙트럼 피엘엘부를 구비하는 것을 특징으로 하는 액정 표시 장치를 구동하는 스케일링 장치.
제 1항에 있어서, 상기 스프레드 스펙트럼 피엘엘부는,

상기 프리 디바이더 신호와 상기 메인 디바이더 신호 사이의 위상차를 검출하여 위상차 신호를 출력하는 위상 주파수 검출기;

상기 위상차 신호에 응답하여 전류를 공급하는 차지 펌프;

상기 차지 펌프의 전류 공급량에 응답하는 전압을 출력하는 루프 필터;

상기 루프 필터의 출력 전압에 응답하여 발진하고, 상기 스케일러 픽셀 클럭 신호 및 상기 위상이 서로 다른 다수개의 발진 신호들을 출력하는 다중 위상 전압 제어 발진기;

프레임 레이트 조정된 상기 수평 동기 신호가 활성화 될 때, 기준 픽셀 클럭 신호를 카운트하여 소정 개수마다 1씩 증가하는 상기 디코딩 신호에 따라, 선택적으로, 그에 대응되어 있는 상기 발진 신호들을 하나씩 순서대로 출력하는 스프레드 스펙트럼 처리기; 및

선택된 상기 발진 신호의 주파수를 분주하여 상기 메인 디바이더 신호를 생성하는 메인 디바이더기를 구비하는 것을 특징으로 하는 액정 표시 장치를 구동하는 스케일링 장치.
제 2항에 있어서, 상기 스프레드 스펙트럼 처리기는,

프레임 레이트 조정된 상기 수평 동기 신호가 활성화 될 때, 리세트 상태로 되고, 상기 기준 픽셀 클럭 신호의 제 2논리 상태를 카운트하여, 소정 개수마다 1씩 증가하는 상기 디코딩 신호를 출력하는 카운터;

상기 디코딩 신호에 응답하여 하나씩 순서대로 제 1논리 상태에서 제 2논리 상태로 반전되는 다수개의 스위칭 신호들을 출력하는 디코더; 및

상기 스위칭 신호들에 응답하여 각각의 신호에 대응하는 스위치가 스위칭 되고, 도통된 스위치를 통하여 그에 대응되어 있는 상기 발진 신호들 중 어느 하나를 선택적으로 출력하는 다수개의 스위치들을 구비하는 것을 특징으로 하는 액정 표시 장치를 구동하는 스케일링 장치.
제 1항 내지 제 3항에 있어서, 상기 디코딩 신호는,

상기 소정의 제어 정보에 따라 변동하며, 이에 따라 스프레드 스펙트럼의 변조율과 변조 주파수가 결정되는 것을 특징으로 하는 액정 표시 장치를 구동하는 스케일링 장치.
제 1항 내지 제 3항에 있어서, 프레임 레이트 조정된 상기 수평 동기 신호는,

상기 카운터에 입력되어 스프레드 스펙트럼의 변조 주파수와 일치되는 것을 특징으로 하는 액정 표시 장치를 구동하는 스케일링 장치.
제 1항에 있어서, 상기 시스템 클럭 신호가,

주파수 분주되어 프리 디바이더 신호로 될 때, 스프레드 스펙트럼 되는 것을 특징으로 하는 액정 표시 장치를 구동하는 스케일링 장치.
제 1항에 있어서, 상기 입력 픽셀 클럭 신호가,

주파수 분주되어 프리 디바이더 신호로 될 때, 스프레드 스펙트럼 되는 것을 특징으로 하는 액정 표시 장치를 구동하는 스케일링 장치.