JPH10288972A - サンプリングクロック発生装置 - Google Patents

Abstract

(57)【要約】 【課題】 複数の高周波信号を生じさせることなく、ビ
デオ信号に同期した最適なサンプリングクロックを発生
する装置を提供する。 【解決手段】 ＨＳＹＮＣ信号を入力とする位相比較器
１０、ＬＰＦ１１、ＶＣＯ１２及び分周器（１／Ｎ）１
３からなるＰＬＬ回路を基本とし、その分周器１３から
出力された低周波クロック信号に対して複数の遅延器１
４ａ〜１４ｇによる遅延を施し、それら位相の異なる低
周波クロックの中からセレクタ１５で選択された１つを
位相比較器１０に入力させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、サンプリングクロ
ック発生装置に関し、特に、ビデオ信号用のサンプリン
グクロックの発生装置に関する。

【０００２】

【従来の技術】パソコンから出力されるＣＲＴ用のビデ
オ信号をＬＣＤに接続する場合には、そのビデオ信号を
ＡＤ変換するためのサンプリングクロックが必要とされ
る。例えば、ビデオ信号がＩＢＭ社のグラフィックスコ
ントローラＶＧＡによるアナログＲＧＢ信号であり、Ｌ
ＣＤがデジタルデータ線駆動回路を備えるＬＣＤの場合
が該当する。

【０００３】このような場合において、サンプリングク
ロックは、アナログＲＧＢ信号に含まれる画素情報に同
期している必要があるが、ＨＳＹＮＣ信号（水平同期信
号）がアナログＲＧＢ信号に同期していることを利用
し、ＰＬＬ（Phase Locked Loop）回路により発生させ
ることができる。ところが、パソコンの機種等によって
ＨＳＹＮＣ信号とアナログＲＧＢ信号との位相差にばら
つきがある。そのために、ＨＳＹＮＣ信号と同期した複
数の位相の異なるサンプリングクロックを生成してお
き、その中から最適なものを選択できる装置が必要とさ
れる。

【０００４】図１１は、ＨＳＹＮＣ信号と同期する複数
の位相の異なるサンプリングクロックを生成する従来の
装置を示す。図１２は、図１１に示された各信号の波形
を示すタイミングチャートである。図１１において、Ｐ
ＬＬ回路５１は、ＨＳＹＮＣ信号に同期し、かつ、一定
倍率で逓倍したクロック信号ＣＬＫ０を生成する。そし
て、クロック信号ＣＬＫ０は、種類の異なる７個の遅延
器５３ａ〜５３ｇに入力され、それぞれ位相の異なる７
個のクロック信号ＣＬＫ１〜７に変換される。それら合
計８個のクロック信号ＣＬＫ０〜７は、セレクタ５２に
入力され、ここで、選択信号によって選択された最適な
１個のクロックがサンプリングクロック（ＳＣＬＫ）と
してサンプリング回路５０及びＬＣＤユニットに供給さ
れる。

【０００５】サンプリング回路５０においては、パソコ
ンから出力されたアナログＲＧＢ信号はセレクタ５２か
らのＳＣＬＫ信号の立ち上がりエッジでサンプリングさ
れ、ＡＤ変換された後にデジタルＲＧＢ信号としてＬＣ
Ｄユニットに出力される。図１２では、ＣＬＫ６信号が
ＳＣＬＫ信号として選択されており、アナログＲＧＢ信
号が最も安定した瞬間にサンプリングされる様子が示さ
れている。

【０００６】このように、従来は、ＰＬＬ回路から出力
されたクロックを遅延させることで、位相の異なる複数
のサンプリングクロックを発生している。

【０００７】

【発明が解決しようとする課題】しかしながら、このよ
うな従来の方法では、多くの電磁放射ノイズが生じた
り、回路動作が不安定であるという問題点がある。例え
ば、図１２に示されるような水平方向の解像度が６４０
の場合であれば、常に回路基板の複数の箇所において２
５ＭＨｚ（周期：４０ｎｓ）という高周波クロックが流
れているために、周辺回路に電磁放射ノイズとして悪影
響を与える。また、ＩＣなどのゲートを使用して遅延さ
せようとすると、高周波であるために、パルス幅が細る
こと等により誤動作が生ずる。

【０００８】そこで、本発明はかかる問題点に鑑みてな
されたものであり、複数の高周波信号を生じさせること
なく、ビデオ信号に同期した最適なサンプリングクロッ
クを発生することができる装置を提供することを目的と
する。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、外部から入力される同期信号に同期した
サンプリングクロックを発生する装置であって、前記同
期信号と内部信号との位相差を検出する位相差検出手段
と、検出された位相差に基づくサンプリングクロックを
発生する発振手段と、前記サンプリングクロックを分周
する分周手段と、分周された信号を遅延する遅延手段
と、遅延された信号を前記内部信号として前記位相差検
出手段に送るループ手段とを備えることを特徴とする。

【００１０】つまり、ＰＬＬ回路を基本とし、出力され
るサンプリングクロックを分周した後の低周波クロック
を遅延させ、その遅延された低周波クロックとＨＳＹＮ
Ｃ信号との同期をとる構成としている。これにより、生
成される高周波信号はサンプリングクロックだけとなる
ので、回路基板の複数箇所において高周波信号が流れる
という不具合が回避される。

【００１１】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて詳細に説明する。 （第１の実施の形態）図１は、本発明に係るサンプリン
グクロック発生部４を備えるＬＣＤモニタ８の構成を示
すブロック図である。

【００１２】本ＬＣＤモニタ８は、パソコンのＶＧＡコ
ントローラから出力されるビデオ信号（アナログＲＧＢ
信号、ＨＳＹＮＣ信号、ＶＳＹＮＣ信号（垂直同期信
号））を入力とするカラーＴＦＴ−ＬＣＤモニタであ
り、ＬＣＤインタフェース１、ＬＣＤユニット２、画面
調整パネル７及び画面調整制御部６からなる。ＬＣＤユ
ニット２は、内部にデジタルデータ線駆動回路を備え、
解像度は６４０×４８０ドットである。このＬＣＤユニ
ット２に入力される信号は、デジタルＲＧＢ信号（各Ｒ
ＧＢデータは６ビットからなる）、ＳＣＬＫ信号（ＲＧ
Ｂデータに同期したサンプリングクロック）及びＥＮＡ
信号（デジタルＲＧＢ信号が有効であることを示す同期
信号）である。

【００１３】画面調整パネル７は、ユーザが水平表示位
置、垂直表示位置等を調整するためのボタンの集まりで
あり、画面調整制御部６は、画面調整パネル７からのボ
タン信号に基づいてＬＣＤインタフェース１に同期調整
用等の制御信号を出力する。ＬＣＤインタフェース１
は、画面調整制御部６からの制御信号に基づいて、パソ
コンからのビデオ信号（アナログＲＧＢ信号，ＨＳＹＮ
Ｃ信号，ＶＳＹＮＣ）をＬＣＤユニット２に必要な上記
デジタル信号に変換するものであり、さらに、サンプリ
ング回路３、サンプリングクロック発生部４及びイネー
ブル信号生成部５から構成される。

【００１４】サンプリング回路３は、サンプル＆ホール
ド回路及びＡＤ変換器等からなり、サンプリングクロッ
ク発生部４からのＳＣＬＫ信号をサンプリングクロック
としてその立ち上がりエッジでアナログＲＧＢ信号をサ
ンプリングし上記デジタルＲＧＢ信号に変換する。イネ
ーブル信号生成部５は、パソコンからのＨＳＹＮＣ信
号、ＶＳＹＮＣ信号及びサンプリングクロック発生部４
からのＳＣＬＫ信号に基づいて上記ＥＮＡ信号を生成す
る。

【００１５】サンプリングクロック発生部４は、パソコ
ンからのＨＳＹＮＣ信号及び画面調整制御部６からの制
御信号に基づいて、アナログＲＧＢ信号をサンプリング
するのに最適なサンプリングクロックＳＣＬＫを生成す
るものであり、本発明に関わる特徴的な構成を有する。
図２は、サンプリングクロック発生部４の詳細な構成を
示すブロック図である。

【００１６】サンプリングクロック発生部４は、ＰＬＬ
回路を基本とする構成であり、位相比較器１０、ローパ
スフィルタ（ＬＰＦ）１１、電圧制御発振器（ＶＣＯ）
１２、分周器（１／Ｎ）１３、７個の遅延器１４ａ〜１
４ｇ及びセレクタ１５から構成される。位相比較器１０
は、ＨＳＹＮＣ信号とセレクタ１５からのクロック信号
との位相差を示すデジタル信号を生成し、ＬＰＦ１１
は、そのデジタル信号を直流信号に平滑化し、ＶＣＯ１
２は、その直流信号に基づく周波数のクロック信号ＳＣ
ＬＫを出力する。なお、これら位相比較器１０、ＬＰＦ
１１及びＶＣＯ１２は、位相比較器１０への２つの入力
信号の位相差がゼロになるようなＳＣＬＫ信号が出力さ
れるように調整されている。

【００１７】分周器１３は、ＳＣＬＫ信号の周波数を１
／７９５に分周し、クロック信号ＣＬＫ０を出力する。
この分周比は、ＨＳＹＮＣ信号の周波数（３１．４５Ｋ
Ｈｚ）と最終的に出力すべきＳＣＬＫ信号の周波数（２
５ＭＨｚ）の比に相当する。７個の遅延器１４ａ〜１４
ｇは、それぞれ、抵抗、コンデンサ及びフリップフロッ
プ等からなり、５ｎｓ、１０ｎｓ、…、３５ｎｓだけク
ロック信号ＣＬＫ０を遅延させる。これらの遅延時間
は、クロック信号ＳＣＬＫの位相に換算すると、４５
度、９０度、…、３１５度に相当する。

【００１８】セレクタ１５は、画面調整制御部６からの
３ビットの制御信号に基づいて、それら８個のクロック
信号ＣＬＫ０〜７の中から１つを選択して出力する。こ
の３ビットの制御信号は、ユーザの操作に基づいて出力
される水平表示位置調整のための信号である。以上のよ
うに構成されたサンプリングクロック発生部４の動作を
説明する。

【００１９】図３は、サンプリングクロック発生部４の
各信号の波形を示すタイミングチャートである。このタ
イミングチャートは、セレクタ１５においてＣＬＫ２信
号が選択された場合に相当する。このサンプリングクロ
ック発生部４は、上述したＰＬＬ回路の構成により、位
相比較器１０に入力される２つの信号の位相差がゼロに
なるようにＳＣＬＫ信号を生成する。

【００２０】従って、例えば、セレクタ１５がＣＬＫ２
信号（ＣＬＫ０信号よりも１０ｎｓだけ遅延した信号）
を選択して通過させた場合であれば、位相比較器１０に
入力される２つの信号、即ち、ＨＳＹＮＣ信号とＣＬＫ
２信号との位相差がゼロとなるようなＳＣＬＫ信号が生
成されることになる。そして、ＣＬＫ２信号の周波数と
ＳＣＬＫ信号の周波数は常に１：７９５の関係にある。

【００２１】よって、このサンプリングクロック発生部
４から出力されるＳＣＬＫ信号は、ＨＳＹＮＣ信号の７
９５倍の周波数であり、かつ、ＨＳＹＮＣ信号よりも１
０ｎｓだけ位相が進んだ信号となる。図３に示されるよ
うに、生成されたＳＣＬＫ信号は、アナログＲＧＢ信号
が最も安定した瞬間に立ち上がる波形となっている。

【００２２】なお、パソコンから出力されるアナログＲ
ＧＢ信号とＨＳＹＮＣ信号との位相差が図３に示された
タイミングとは異なる場合であっても、セレクタ１５に
最適なクロック信号を選択させることで、ユーザは、５
ｎｓ（４５度）の分解能で最適なサンプリングクロック
を選択することができる。以上のように、本発明に係る
サンプリングクロック発生部４によれば、２５ＭＨｚの
高周波信号はＳＣＬＫ信号だけであり、従来技術におい
て生じた７種類の高周波信号ＣＬＫ１〜７は、このサン
プリングクロック発生部４ではＨＳＹＮＣ信号と同じ低
い周波数（３１．４５ＫＨｚ）である。

【００２３】これによって、従来よりも高周波信号が発
生する箇所が少なくなるので、不要な電磁波の輻射が減
少される。また、遅延器１４ａ〜１４ｇは、低周波の信
号ＣＬＫ０〜７を入力とするので、高周波の信号を入力
とする場合よりも、簡易な回路構成とすることができ
る。さらに、従来と異なり、遅延されたクロック信号Ｃ
ＬＫ１〜７は、ＰＬＬ回路のループ中の信号として用い
られているので、従来よりも位相同期の安定性が増す。

【００２４】次に、上記サンプリングクロック発生部４
の変形例を示す。図４は、変形例に係るサンプリングク
ロック発生部９の構成を示すブロック図である。図５
は、サンプリングクロック発生部９の各信号の波形を示
すタイミングチャートである。

【００２５】このサンプリングクロック発生部９の構成
要素は、サンプリングクロック発生部４のものと同一で
あるが、接続関係が異なる。つまり、遅延器１４ａ〜１
４ｇとセレクタ１５は、ＨＳＹＮＣ信号の入力端子と位
相比較器１０との間に挿入されている。これらは、ＨＳ
ＹＮＣ信号を各種遅延時間だけ遅延させるために用いら
れている。

【００２６】図５に示されるように、サンプリングクロ
ック発生部９によっても、サンプリングクロック発生部
４と同様に、低周波信号（ＨＳＹＮＣ信号）を遅延させ
ているので、従来の如く多数の高周波信号が生じるとい
う不具合は回避される。但し、ＰＬＬ用の専用ＩＣを用
いて実現する等の理由により、ＨＳＹＮＣ信号が位相比
較器１０に固定的に接続されている場合には、このよう
な接続方式とすることはできない。この場合には、図２
に示されたサンプリングクロック発生部４をＩＣ化すれ
ばよい。例えば、図２に示されたサンプリングクロック
発生部４を、位相比較器１０、ＬＰＦ１１及びＶＣＯ１
２が一体化されたＰＬＬ用の専用ＩＣと、分周器１３、
遅延器１４ａ〜１４ｇ及びセレクタ１５を一体化したゲ
ートアレイとを用いて実現する等である。

【００２７】なお、上記実施形態では、ＶＧＡ仕様のＬ
ＣＤモニタ８を例にして説明したが、本発明は、このよ
うな仕様に限定されるものではない。例えば、１０２４
×７６８ドットの解像度を有するＬＣＤモニタ等にも適
用することができる。この場合であれば、サンプリング
クロックＳＣＬＫ信号はさらに高い周波数（約８０ＭＨ
ｚ）となり、本発明により得られる効果も増す。

【００２８】また、上記実施形態では、７個の遅延器１
４ａ〜１４ｇはそれぞれ、抵抗等からなる独立した回路
であったが、これを、例えば、５ｎｓだけ遅延させるゲ
ート７個を直列に接続し、各接続点での信号をセレクタ
１５に入力する構成とすることも可能である。さらに、
上記実施形態では、遅延手段は、８種類の位相の異なる
低周波クロックを生成し、それらの中から１つを選択す
るものであったが、このようなデジタル方式に限られ
ず、可変容量ダイオード等を用いて遅延時間を連続的に
変化させるアナログ方式とすることもできる。

【００２９】また、上記実施形態では、ＨＳＹＮＣ信号
はそのまま位相比較器１０や遅延器１４ａ〜１４ｇに入
力されたが、ＨＳＹＮＣ信号を１／Ｍに分周した後にこ
れらに入力するような周波数シンセサイザの構成とする
こともできる。ＨＳＹＮＣ信号のＮ／Ｍ倍の周波数を有
するサンプリングクロックを発生させるためである。 （第２の実施の形態）次に、本発明の第２の実施の形態
を説明する。

【００３０】本実施形態は、本発明に係るサンプリング
クロック発生装置を備えたタッチパネル付ＬＣＤモニタ
とパソコンとから構成されるシステムであり、パソコン
からのリモートコマンドにより画面調整を行うものであ
る。一般に、表示装置とパソコンを接続した場合におい
て、映像が画面の中心に表示されないことがある。その
ようなときは、表示装置に備えられている画面調整ボタ
ン等を用いて画面の表示位置を調整する必要がある。

【００３１】しかしながら、アナログビデオ信号を使用
するＣＲＴの場合であれば、実際の表示領域よりも表示
画面が大きいために、わずかな表示位置のずれは問題と
ならないが、デジタルビデオ信号を使用するＴＦＴ−Ｌ
ＣＤの場合には、実際の表示領域と表示画面が一致する
ために、位相ずれのない完全に同期したビデオ信号やク
ロックが必要とされ、そのために、パソコンの機種（ビ
デオコントローラの機種）ごとに微少な調整を強いられ
る。

【００３２】ところが、ＬＣＤモニタを製造するメーカ
等においては、調整すべきＬＣＤモニタの台数が多いた
めに、１台ずつ画面表示ボタン等による調整を行ってい
たのでは多大な労力を要する。そこで、この調整を容易
にするために、パソコンからのシリアル通信を介したリ
モートコマンドによる画面調整システムとした。

【００３３】図６（ａ）〜図６（ｃ）は、画面調整シス
テムの外観を示す図である。図６（ａ）はタッチパネル
付ＬＣＤモニタ２０の外観を示す図である。タッチパネ
ル付ＬＣＤモニタ２０は、ＴＦＴ−ＬＣＤ上にタッチパ
ネルを貼り併せて一体化したものであり、パソコン２１
の表示装置とポインティング入力装置の両方の役目を果
たす。

【００３４】図６（ｂ）はタッチパネル付ＬＣＤモニタ
２０とパソコン２１とが接続されている様子を背面から
見た図である。ビデオ信号ケーブル２２は、パソコン２
１のＶＧＡコントローラからのビデオ信号をタッチパネ
ル付ＬＣＤモニタ２０に入力するために用いられてい
る。ＲＳ２３２Ｃケーブル２３は、２種類の情報を伝送
するために用いられている。一つは、タッチパネル付Ｌ
ＣＤモニタ２０のタッチパネルで検出したタッチ位置を
示す信号（タッチ位置信号）をパソコン２１に伝送する
ためであり、もうひとつは、パソコン２１から送られて
くる画面調整に関する信号（画面調整コマンド）をタッ
チパネル付ＬＣＤモニタ２０に伝送するためである。

【００３５】図６（ｃ）はタッチパネル付ＬＣＤモニタ
２０の背面右下部を拡大した外観図である。タッチパネ
ル付ＬＣＤモニタ２０の背面右下部には、ＲＳ２３２Ｃ
ケーブル２３及びビデオ信号ケーブル２２の接続用コネ
クタの他に、画面調整パネル２４が設けられている。こ
の画面調整パネル２４には、輝度調整ボリューム（VIDE
O LEVEL）、水平表示位置調整ボタン（H-POSITION）、
垂直表示位置調整ボタン（V-POSITION）、画面ちらつき
調整ボタン（PHASE-LOCK）、色の濃淡調整ボリューム
（BRIGHTNESS）及びリセットボタン（RESET）が設けら
れている。

【００３６】図７は、タッチパネル付ＬＣＤモニタ２０
の構成を示すブロック図である。このタッチパネル付Ｌ
ＣＤモニタ２０は、第１に実施形態におけるＬＣＤモニ
タ８に相当する構成要素（ＬＣＤインタフェース３０、
ＬＣＤユニット３１、画面調整制御部３２及び画面調整
パネル２４）と、タッチパネルに関する構成要素（タッ
チパネル３４、タッチ位置検出部３６及び通信アダプタ
３５）と、パソコン２１からの画面調整コマンドを実行
する構成要素（画面調整値更新部３３）とから構成され
る。

【００３７】画面調整制御部３２は、不揮発のＲＡＭか
らなる設定値メモリ３２ａとＲＯＭからなる初期値メモ
リ３２ｂとを内部に有し、設定値メモリ３２ａに格納さ
れた画面調整に関する値（画面調整値）に基づいてＬＣ
Ｄインタフェース３０を制御することで、ＬＣＤユニッ
ト３１の輝度、水平垂直表示位置、画面ちらつき等を変
更調整する。これら設定値メモリ３２ａ及び初期値メモ
リ３２ｂには、予め、画面調整パネル２４の各ボタンや
ボリュームの位置を特定する値（画面調整値）が格納さ
れている。

【００３８】画面調整制御部３２は、画面調整パネル２
４から調整用の各ボタンやボリュームが押された旨の通
知を受けた場合には、設定値メモリ３２ａ中の対応する
設定値を更新する。但し、画面調整パネル２４からリセ
ットボタンが押された旨の通知を受けた場合には、初期
値メモリ３２ｂに格納されている画面調整値を設定値メ
モリ３２ａにコピーする。

【００３９】通信アダプタ３５は、ＲＳ２３２Ｃケーブ
ル２３を介して送られてくるシリアルデータをパラレル
データに変換したり、その逆の変換を行なう。画面調整
値更新部３３は、パソコン２１から送られてくる予め取
り極めた画面調整コマンドを解読し、その解読結果に従
って、設定値メモリ３２ａに格納された画面調整値を更
新する。

【００４０】タッチパネル３４は、アナログ抵抗膜方式
によるタッチパネルであり、４０９６×４０９６の位置
分解能を有する。タッチ位置検出部３６は、電圧源やＡ
Ｄ変換器等からなり、タッチパネル３４においてタッチ
された位置を特定するデータを生成し、通信アダプタ３
５を介してパソコン２１に送る。

【００４１】図８は、画面調整に関するタッチパネル付
ＬＣＤモニタ２０の動作を示すフローチャートである。
タッチパネル付ＬＣＤモニタ２０の画面調整は、大きく
２つの方法があり、背面に備えられた画面調整パネル２
４の各ボタンやボリュームを用いる手動による調整と、
パソコン２１から画面調整コマンドを送るリモートによ
る調整である。

【００４２】まず、背面の画面調整パネル２４のいずれ
かのボタン等が押された場合は（ステップＳ３１）、画
面調整制御部３２は、そのボタンがリセットボタンであ
るときは、初期値メモリ３２ｂの内容を設定値メモリ３
２ａにコピーし（ステップＳ３２、Ｓ３３）、そうでな
いときは、そのボタンに対応する画面調整値を更新する
（ステップＳ３２、Ｓ３４）。

【００４３】また、パソコン２１からＲＳ２３２Ｃケー
ブル２３及び通信アダプタ３５を介して画面調整コマン
ドが送られてきた場合は（ステップＳ３５）、その画面
調整コマンドを解読し、その解読結果に従って、設定値
メモリ３２ａに格納された画面調整値を更新する（ステ
ップＳ３７）。最後に、画面調整制御部３２は、更新さ
れた設定値メモリ３２ａの内容に従ってＬＣＤインタフ
ェース３０に制御信号を送ることで、画面調整を行わせ
る（ステップＳ３７）。

【００４４】図９は、パソコン２１上で実行される画面
調整プログラムのフローチャートであり、１台目の被調
整装置（タッチパネル付ＬＣＤモニタ２０）に対する処
理手順が示されている。操作者は、画面（タッチパネル
付ＬＣＤモニタ２０）を介してパソコン２１と対話する
ことで、４種類の画面調整値を決定し、タッチパネル付
ＬＣＤモニタ２０の画面調整値更新部３３に対して調整
コマンドを送信することができる。

【００４５】まず、操作者から水平分周比を調整する旨
の指示を検出すると（ステップＳ１）、その値を伴った
水平分周比調整コマンドをタッチパネル付ＬＣＤモニタ
２０に送信する（ステップＳ２）。具体的には、水平分
周比調整コマンドを特定する１バイトデータと、水平分
周比を１だけ増減させる１バイトデータと、デリミタ記
号を示す１バイトデータの合計３バイトデータがパソコ
ン２１からＲＳ２３２Ｃケーブル２３を介してタッチパ
ネル付ＬＣＤモニタ２０に送られる。

【００４６】上記ステップＳ１〜Ｓ２を繰り返すこと
で、操作者は、水平分周比に関する画面調整を終えるこ
とができる（ステップＳ３）。同様にして、操作者は、
パソコン２１と対話しながら、画面ちらつき（ステップ
Ｓ４〜Ｓ６）、水平表示位置（ステップＳ７〜Ｓ９）、
垂直表示位置（ステップＳ１０〜Ｓ１２）に関する画面
調整を終えることができる。

【００４７】以上のようにして１台目のタッチパネル付
ＬＣＤモニタ２０の画面調整を終えると、次に調整すべ
き（２台目の）タッチパネル付ＬＣＤモニタ２０に接続
を切り替える。図１０は、パソコン２１上で実行される
画面調整プログラムのフローチャートであり、２台目以
降の被調整装置（タッチパネル付ＬＣＤモニタ２０）に
対する処理手順が示されている。

【００４８】まず、１台目のタッチパネル付ＬＣＤモニ
タ２０の調整時に決定された４つの画面調整値を読み出
す（ステップＳ２０）。次に、図８のフローチャートの
ステップＳ２、Ｓ５、Ｓ８、Ｓ１１でのコマンドと同一
のコマンドを順次送信する（ステップＳ２１、Ｓ２２、
Ｓ２２、Ｓ２３、Ｓ２４）。

【００４９】このように、２台目以降のタッチパネル付
ＬＣＤモニタ２０に対しては、１台目に対して行なった
ような調整作業（図８のステップＳ１、Ｓ４、Ｓ７、Ｓ
１０）は不要となる。以上のように、本実施形態によれ
ば、１台目の被調整装置に対する画面調整値をパソコン
２１に記憶させておくことで、２台目以降の複数の被調
整装置に対しては、容易に短時間で同一の画面調整を行
うことが可能となる。

【００５０】なお、このような画面調整は新たなパソコ
ン等の初期導入時にのみ行なわれるのが一般的である。
つまり調整ボタンやオンスクリーンデバイスによる調整
は、通常は頻繁に使用されるものではない。本実施形態
による画面調整によれば、表示装置で実行されるプログ
ラムではなく、パソコンで実行されるプログラムによっ
て、それらの機能を果たしているので、表示装置に必要
とされるコストを最小にすることが可能となる。

【００５１】なお、本実施形態では、タッチパネル付Ｌ
ＣＤモニタ２０とパソコン２１とは２本の別個のケーブ
ル２２、２３で接続されたが、１本の専用ケーブルにま
とめてもよい。また、本実施形態の画面調整値更新部３
３は設定値メモリ３２ａの内容を変更するものであった
が、初期値メモリ３２ｂの内容を変更するものであって
もよい。つまり、不揮発のＲＡＭで初期値メモリ３２ｂ
を構成し、ここに、画面調整値を工場出荷値として書き
込む方式とすることもできる。

【００５２】さらに、本実施形態の画面調整プログラム
では、４種類の画面調整コマンドがパソコン２１からタ
ッチパネル付ＬＣＤモニタ２０に送信されたが、これら
４種類のコマンドの他に、表示画面幅を調整するコマン
ドや、設定値メモリ３２ａと初期値メモリ３２ｂのいず
れに対する書き込みであるかを指定するコマンド等を定
義してもよい。

【００５３】

【発明の効果】以上の説明から明らかなように、本発明
に係るサンプリングクロック発生装置は、外部から入力
される同期信号に同期したサンプリングクロックを発生
する装置であって、前記同期信号と内部信号との位相差
を検出する位相差検出手段と、検出された位相差に基づ
くサンプリングクロックを発生する発振手段と、前記サ
ンプリングクロックを分周する分周手段と、分周された
信号を遅延する遅延手段と、遅延された信号を前記内部
信号として前記位相差検出手段に送るループ手段とを備
えることを特徴とする。

【００５４】つまり、Ｎ倍の周波数のクロックを発生す
るＰＬＬ回路において、１／Ｎ分周手段によって分周さ
れた低周波クロックを遅延させ、この遅延された低周波
クロックを位相差検出手段にフィードバックさせてい
る。これによって、上記同期信号と一定の位相差を保つ
Ｎ倍の周波数を有するサンプリングクロックが生成され
る。そして、１／Ｎ分周手段による分周後の低周波クロ
ックを遅延させているので、発生する高周波信号はサン
プリングクロックだけとなり、従来の如く位相の異なる
複数の高周波信号が生じるという不具合が回避される。
また、低周波クロックを遅延させるので、パルスが細る
こと等により回路動作が不安定になるという不具合も回
避される。

【００５５】ここで、前記遅延手段は分周された信号か
ら異なる遅延時間だけ遅延された複数の遅延信号を生成
し、前記ループ手段は複数の遅延信号の１つを前記内部
信号として前記位相差検出手段に送るとすることもでき
る。これによって、複数の遅延信号の中から最適なもの
を選択することができるので、同期信号と様々な位相差
をもつサンプリングクロックを発生させることが可能と
なる。

【００５６】また、前記同期信号は映像用の水平同期信
号であり、前記分周手段は水平同期信号の１周期にサン
プリングすべき映像画素数に基づく分周比でサンプリン
グクロックを分周し、前記複数の遅延信号はサンプリン
グクロックの１周期を所定数で等分割した遅延時間だけ
段階的に遅延された信号であり、前記ループ手段は操作
者からの指示に基づいて１つの遅延信号を選択するもの
とすることもできる。

【００５７】これによって、映像信号と水平同期信号と
の時間差に拘わらず、操作者は、映像信号のサンプリン
グに最適なクロックを選択することができる。また、本
発明に係るサンプリングクロック発生装置を、外部から
入力される同期信号に同期したサンプリングクロックを
発生する装置であって、前記同期信号を遅延させること
により複数の位相の異なる遅延信号を生成する遅延手段
と、複数の遅延信号の中から１つを選択する選択手段
と、選択された遅延信号と同期するＮ倍の周波数のサン
プリングクロックを発生するＰＬＬ手段とを備える構成
とすることもできる。

【００５８】これによって、ＰＬＬ回路のループの内部
だけではなく、ループの外部に遅延手段と選択手段を配
置する構成によってもサンプリングクロック発生装置を
実現することができるので、回路設計における自由度が
増す。以上のように、本発明は、複数の高周波信号を生
じさせることなく、ビデオ信号に同期した最適なサンプ
リングクロックを発生するので、特に、高解像度のＬＣ
Ｄ等の微少な位相調整が必要とされる表示装置に好適で
あり、その実用的効果は大きい。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係るサンプリングク
ロック発生部４を備えるＬＣＤモニタ８の構成を示すブ
ロック図である。

【図２】サンプリングクロック発生部４の詳細な構成を
示すブロック図である。

【図３】サンプリングクロック発生部４の各信号の波形
を示すタイミングチャートである。

【図４】上記サンプリングクロック発生部４の変形例に
係るサンプリングクロック発生部９の構成を示すブロッ
ク図である。

【図５】サンプリングクロック発生部９の各信号の波形
を示すタイミングチャートである。

【図６】本発明の第２の実施形態に係る画面調整システ
ムの外観を示す図である。図６（ａ）はタッチパネル付
ＬＣＤモニタ２０の外観を示す図である。図６（ｂ）は
タッチパネル付ＬＣＤモニタ２０とパソコン２１とが接
続されている様子を背面から見た図である。図６（ｃ）
はタッチパネル付ＬＣＤモニタ２０の背面右下部を拡大
した外観図である。

【図７】タッチパネル付ＬＣＤモニタ２０の構成を示す
ブロック図である。

【図８】画面調整に関するタッチパネル付ＬＣＤモニタ
２０の動作を示すフローチャートである。

【図９】１台目の被調整装置に対する画面調整を行なう
プログラムのフローチャートである。

【図１０】２台目以降の被調整装置に対する画面調整を
行なうプログラムのフローチャートである。

【図１１】従来のサンプリングクロック発生装置の構成
を示すブロック図である。

【図１２】従来のサンプリングクロック発生装置におけ
る各信号の波形を示すタイミングチャートである。

【符号の説明】

１ ＬＣＤインタフェース ２ ＬＣＤユニット ３ サンプリング回路 ４、９ サンプリングクロック発生部 ５ イネーブル信号生成部 ６ 画面調整制御部 ７ 画面調整パネル ８ ＬＣＤモニタ １０ 位相比較器 １１ ローパスフィルタ（ＬＰＦ） １２ 電圧制御発振器（ＶＣＯ） １３ １／Ｎ分周器 １４ａ〜１４ｇ 遅延器 １５ セレクタ ２０ タッチパネル付ＬＣＤモニタ ２１ パソコン ２２ ビデオ信号ケーブル ２３ ＲＳ２３２Ｃケーブル ２４ 画面調整パネル ３０ ＬＣＤインタフェース ３１ ＬＣＤユニット ３２ 画面調整制御部 ３２ａ 設定値メモリ ３２ｂ 初期値メモリ ３３ 画面調整値更新部 ３４ タッチパネル ３５ 通信アダプタ ３６ タッチ位置検出部 ５０ サンプリング回路 ５１ ＰＬＬ回路 ５２ セレクタ ５３ａ〜５３ｇ 遅延器

Claims (4)

【特許請求の範囲】
1. 【請求項１】 外部から入力される同期信号に同期した
   サンプリングクロックを発生する装置であって、 前記同期信号と内部信号との位相差を検出する位相差検
   出手段と、 検出された位相差に基づくサンプリングクロックを発生
   する発振手段と、 前記サンプリングクロックを分周する分周手段と、 分周された信号を遅延する遅延手段と、 遅延された信号を前記内部信号として前記位相差検出手
   段に送るループ手段とを備えることを特徴とするサンプ
   リングクロック発生装置。
2. 【請求項２】 前記遅延手段は、分周された信号から異
   なる遅延時間だけ遅延された複数の遅延信号を生成し、 前記ループ手段は、複数の遅延信号の１つを前記内部信
   号として前記位相差検出手段に送ることを特徴とする請
   求項１記載のサンプリングクロック発生装置。
3. 【請求項３】 前記同期信号は、映像用の水平同期信号
   であり、 前記分周手段は、水平同期信号の１周期にサンプリング
   すべき映像画素数に基づく分周比でサンプリングクロッ
   クを分周し、 前記複数の遅延信号は、サンプリングクロックの１周期
   を所定数で等分割した遅延時間だけ段階的に遅延された
   信号であり、 前記ループ手段は、操作者からの指示に基づいて１つの
   遅延信号を選択することを特徴とする請求項２記載のサ
   ンプリングクロック発生装置。
4. 【請求項４】 外部から入力される同期信号に同期した
   サンプリングクロックを発生する装置であって、 前記同期信号を遅延させることにより複数の位相の異な
   る遅延信号を生成する遅延手段と、 複数の遅延信号の中から１つを選択する選択手段と、 選択された遅延信号と同期するＮ倍の周波数のサンプリ
   ングクロックを発生するＰＬＬ手段とを備えることを特
   徴とするサンプリングクロック発生装置。