JP4410677B2 - スクリーン上への画像表示において干渉パターンを低減するための制御ユニットおよび方法 - Google Patents

Description

本発明は、スクリーンを制御するための制御ユニットおよび方法に関し、特に、スクリーン上への画像表示において干渉パターンを低減するための制御ユニットおよび方法に関する。詳細には、本発明は、ＴＦＴ／ＬＣＤスクリーンとともに使用するための方法および制御装置に関する。

複数の信号を使用する複雑なシステムにおいては、パターンの寸法が小さくなる一方でデジタル部品とアナログ部品との間の干渉作用が大きくなる。この事実は、１つのチップ上に複数のクロック信号（クロックドメイン）を合わせ持ち、且つデジタルデータ処理およびアナログデータ取得のために近似する周波数を使用するシステムにおいて深刻である。

特にグラフィック用途においては、そのような干渉作用が出力画像における干渉パターンの様相を呈するが、これについては、以下にＴＦＴ／ＬＣＤスクリーン（ＴＦＴ＝薄膜トランジスタ；ＬＣＤ＝液晶表示装置）に関してさらに詳細に説明する。

ＴＦＴ／ＬＣＤスクリーンを一般的な画像ソース（ＰＣのグラフィックカードなど：ＶＧＡ、ＤＶＩおよびパラレルポート（ＰＣ＝パーソナルコンピュータ；ＶＧＡ＝ビデオグラフィクスアダプタ；ＤＶＩ＝デジタルビデオ入力））へと接続するため、種々の入力データを取得し、それらをデジタルＲＧＢデータ（ＲＧＢ＝赤、緑、青）に変換し、それらを各種のスクリーンが必要とする波形（ピクセル周波数）で出力するＬＣＤ制御ユニットが必要とされる。

図８は、従来のＬＣＤ制御チップ８００のブロック図を、簡略化して示している。制御チップ８００は、種々の入力源８０２、８０４、および８０６から入力信号を受信する。概略的に示された信号源８０２は、アナログビデオ入力信号（ＡＶＩ＝アナログビデオ入力）を供給する。信号源８０４は、デジタルビデオ入力信号（ＤＶＩ＝デジタルビデオ入力）を供給する。信号源８０６は、パラレルビデオ入力信号（ＰＶＩ＝パラレルビデオ入力）を供給する。入力源８０２〜８０６によって制御チップ８００に供給された入力信号は、入力選択ユニット８０８へと入力され、このユニット８０８は処理すべき入力信号を選択し、それらを制御チップ８００の入力８１０へと供給する。入力８１０へと供給された信号は、ＦＩＦＯメモリ（ＦＩＦＯ＝先入れ先出し）およびメモリ素子を有する処理ユニット８１２へと供給される。処理手段８１２に組み合わされたこのメモリは、メモリインターフェイス８１４（ＭＩ＝メモリインターフェイス）に接続されている。処理ユニット８１２は、出力８１６および出力インターフェイス８１８を介し、スクリーンに表示するピクセルデータを、ピクセル周波数ppll_clkでスクリーンへと出力する。さらに、制御チップ８００は、システムクロックsys_clkで駆動される構成ブロック８２０を有する。

処理ユニット８１２において、信号は、入力源８０２〜８０６から取得した入力信号のクロック（ＤＶＩ＿ｃｌｋ、ＡＶＩ_ｃｌｋ、ＰＶＩ＿ｃｌｋ）に対応するクロックｆｃｌｋで入力される。

図８に示されているとおり、入力源の種々のクロック（クロックドメイン）（ＡＶＩ_ｃｌｋ、ＤＶＩ＿ｃｌｋ、ＰＶＩ＿ｃｌｋ）のほか、メモリインターフェイス８１４（mpll_clk）およびスクリーンインターフェイス８１８（ppll_clk）のためのさらなるクロック（ドメイン）が、制御ユニットの形式に応じて、制御チップ８００上に供給されている。さらに、システムクロックsys_clkも供給されている。

図８に示した制御チップ８００は、例えば、プリント回路基板上に配置され、例えば、スクリーン上への描画および表示のためコンピュータによって供給されるビデオまたはグラフィック信号を受け取る。

このような制御ユニットにおいては、クロック信号が制御チップ８００の基板を介して制御チップの入力の１つまたはいくつかと結合し、入力された信号に重畳するという問題が発生する。その結果、スクリーン上へのデータの表示において、煩わしい干渉パターンが発生する。この問題を、アナログ入力で受け取られた信号に関して以下に説明する。

ここで注意すべきことは、理論的には、制御チップ８００の種々の入力に関し、ＤＶＩ入力８０４がチップの基板を介して他のクロック信号（クロックドメイン）による干渉を受ける可能性があるが、しかしここでの説明を簡単にするため、限定的に、アナログ入力８０２（ＡＶＩ）を干渉の対象とし、メモリクロック信号mpll_clkおよびスクリーンクロック信号ppll_clkを干渉源とし、これらの信号が通常は低いインピーダンスを有する制御チップ８００の基板を介してアナログ入力ＡＶＩへと結合する場合について、以下に説明するということである。

ＬＣＤ制御ユニットにおいて実際に頻繁に生じる干渉の最も単純な場合は、スクリーンクロックppll_clkの周波数（ピクセル周波数）を有する干渉信号およびこのクロックの高調波を有する干渉信号が、アナログビデオ入力８０２（ＡＶＩ）に対してそれぞれ結合する場合である。どのように干渉信号が生成されるか、およびそれがどのようにチップ８００の低インピーダンスの基板へと進入するかについては、いくつかの可能性がある。コア内のデジタル論理回路以外に、出力インターフェイス８１８の入力／出力ドライバを、基板電圧の主たる供給源と見ることができる。

図９には、スクリーンインターフェイス、すなわち図８の出力インターフェイス８１８の等価回路が示されている。図９の左の部分（破線の左側）にメモリチップの素子が示されており、破線の右側に回路基板の素子が示されている。

図示されたインターフェイスは、そのドライバステージ８２２において、出力８１６から、スクリーンに表示すべきピクセル信号をスクリーンのピクセル周波数ppll_clkで受け取る。図示の例では、ドライバステージ８２２は、第１電界効果トランジスタ(field effect transistor)８２２ａならびに第２電界効果トランジスタ８２２ｂを有する。ドライバステージ８２２の出力は、制御チップ８００のパッドに接続され、このパッドは、抵抗部および容量部からなるインピーダンスを基板の接地に対して有しており、これが図９において抵抗Ｒ₁および容量Ｃ₁で示されている。制御チップ８００は、制御チップのパッドをチップハウジングのパッドに接続するため、ボンディングワイヤを介してハウジングに接続されている。図９では、ボンディングワイヤのインピーダンスのインダクタンス部Ｌ₁および抵抗部Ｒ₂が示されている。

さらに、制御チップがボンディングワイヤを介して接続されるパッドおよびハウジングのインピーダンスの容量部と、インダクタンス部と、抵抗部とが、抵抗Ｒ₃、インダクタンスＬ₂ならびに容量Ｃ₂およびＣ₃として示されている。

回路基板には、制御チップからの信号出力をもう１つのドライバステージへと出力する伝送ラインＴＬが設けられており、さらにこのドライバステージが、信号をスクリーンに伝達する。ドライバステージ８２４は、ドライバステージ８２２と同様、第１の電界効果トランジスタ８２４ａならびに第２の電界効果トランジスタ８２４ｂを有する。さらに、ドライバステージ８２４のハウジングの容量が容量Ｃ₄で示されている。

さらに、図９には、インダクタンスＬ₁を通過して降下する電圧ｕ_L（ｔ）が、インダクタンスＬ₁に関連づけて示されている。すでに述べたとおり、基板電圧の主たる源の１つは、スクリーンインターフェイスの入力／出力ドライバステージ８２２の出力信号である。このインターフェイスが、ボンディングワイヤおよびパッドのインダクタンスＬ₁、Ｌ₂および抵抗Ｒ₁、Ｒ₂、Ｒ₃を通過するきわめて急峻な信号（ｄｉ／ｄｔが大）を発生させる。これにより、最大で数１００ｍＶ（ｕ_L（ｔ））の電圧降下がボンディングワイヤを通過して生じる可能性があり、これが、ドライバのレイアウトによって、制御チップ８００の基板へと直接または間接的に結合する。

制御チップ８００のアナログ入力における他の干渉源として、マスまたは供給電圧干渉（バウンス）も考えられ、デジタルコアでの制御チップの分離の不充分または欠如によって引き起こされる可能性があり、あるいは供給電圧を供給するラインのガイダンス（電力のルート割当）が不充分であることによって引き起こされる可能性がある。

両方の場合において、目に見える影響は極めて似通っており、アナログ回路において予防措置（供給電源のリップルの排除、接地および基板ノイズの分離）が不充分であると、これらが高周波擬似ノイズ信号の形式（高い干渉周波数f_interf≒avi_clkのとき）か、細い斜めの縞および線の形式（１／２avi_clk≧f_interf≧ｆ_horizontalのとき）か、あるいは低周波で水平向きに現れる輝度が周囲より低いかまたは高い縞の形式（ｆ_horizontal≧f_interf≧ｆ_vertical）で視認される。

スクリーン（パネル）上の目に見える干渉の出現は、入力クロックに関連して制御チップ８００で設定されている周波数によって決まり、そこでは、各入力フォーマット（アクティブ領域、ブランキング等）が重要な役割を果たす。

図１０の（Ａ）に、そのような干渉パターンの例が示されており、Ｃモデルに基づくスクリーンインターフェイスを備えるＬＣＤ制御ユニットについて模擬したものである。図１０の（Ａ）に示した干渉パターンの波形は、実際のＬＣＤ制御ユニットで観察される波形と大部分において一致する。

ここまでは、スクリーンインターフェイスをただ１つ備えるＬＣＤ制御ユニットのみについて検討した。しかし、図８に関して説明したように、メモリインターフェイス８１４をさらに備えたＬＣＤ制御ユニットも存在する。原理的には、上記と同じ検討が当てはまるが、外部メモリを備えるＬＣＤ制御ユニットにおいては、スクリーンインターフェイスのほかに、メモリインターフェイスのためのかなり強力なドライバ入力／出力が、制御チップ８００上に存在する。これらメモリインターフェイスのために設けられた強力なドライバは、それらの基板への影響ゆえ、検討において少なからず重要である。通常、メモリインターフェイスを通過するデータのクロックは、スクリーンインターフェイスにおけるクロックと異なっており、通常はスクリーンインターフェイスにおけるクロックよりも高いクロックである。スクリーンインターフェイスにおけるのと同様、きわめて急峻な信号（ｄｉ／ｄｔが大）によって誘導電圧がボンディングワイヤを通過して生じ、基板に結合して、そこからのアナログ回路に影響を及ぼす可能性がある。このように、現実には、基板上に少なくとも２つの周波数の周波数混合が存在し、これらの周波数は、検討中の入力源８０２の信号の入力周波数avi_clkとほぼ同じ範囲内にある。

両方の周波数を独立して検討するが、図１０の（Ｂ）に見られるように、２つの干渉パターンの重畳も起こり得る。ここでは、基本周波数のみを考慮し、それ自身が別の干渉パターンをもたらす高調波部分については考慮していない。

以下に、図１０の（Ａ）および図１０の（Ｂ）を参照しながら、上記の干渉パターンの形成についてさらに詳細に検討する。干渉パターンの形成においては、下記の簡略した機構を基本とする。リアルＸＧＡ入力モード（ＸＧＡ＝拡張グラフィクスアダプタ）から出発し、結果として生じる干渉パターンは、設定されたピクセル周波数（基本周波数のみ）を検討することによって数値計算で導出され、グラフィックとして図示される。以下の検討のため、次の条件を仮定する。
入力モード：
ＸＧＡ １０２４×７６８ システムクロック７８．７５ＭＨｚ、掃引速度７５Ｈｚ
水平バックポーチ：１７６ピクセル
水平フロントポーチ：１１２ピクセル
垂直バックポーチ：２８ライン
垂直フロントポーチ：４ライン
スクリーン設定：
ＸＧＡ １０２４×７６８
ピクセル周波数：６６ＭＨｚ

ここから、干渉周波数f_interfが、まず、
f_interf＝７８．７５ＭＨｚ−６６ＭＨｚ＝１２．７５ＭＨｚ
と計算される。

そこから、アナログビデオ入力の入力ライン（アクティブ領域＋ブランキング）ごとの干渉数を計算することができ、
干渉／ライン＝（７８．７５／１２．７５）^-1＊１３１２＝２１２．４１９０
がもたらされる。

したがって、干渉の最大／最小が、それぞれ、
ｌ_interf＝１３１３／２１２．４１９０．．．＝６．１７６４．．．ピクセル
および、
ｔ_interf＝（７８．７５ＭＨｚ）^-1＊６．１７６４．．．＝７８．４３１３．．．ｎｓ
の間隔で周期的に生じる。

仮に、第１のフレーム（フレーム；ｆ＝１）、第１のライン（ｎ＝１）に開始点ｔ＝０ｓが選択された場合、最初の干渉の最大／最小が、６番目と７番目のピクセルの間および７８．４３１３ｎｓ後にそれぞれ視認でき、そこからラインの終わりまで（ｔ_interfで）周期的に視認される。通常、干渉周期は整数として入力ラインに合致しないことから、各ラインの終わりに余りが残る。したがって、次の整数と（干渉／ライン）＊ｎとの差が、次のラインｎ＋１のための開始値となる。この各ラインのそれぞれの開始値のずれによって斜めの線状パターンが形成され、以下の関係が当てはまる。
（干渉／ライン）の余り＜０．５→斜めの縞＼＼＼＼＼
（干渉／ライン）の余り＞０．５→斜めの縞／／／／／

最後のラインにおいて蓄積している（干渉／ライン）＊ｎ_maxの小数点の後ろの値が、続くフレーム（ｆ＋１）における干渉の開始値を決定し、多くの場合、斜めの線の上方または下方へのシフトが生じる。その結果、スクリーンの垂直周波数に依存して、オリジナルの画像を一方向に横切って動く移動する斜めのラインが生成される。固定的な周波数比において、この移動方向における見かけの速度は一定であり、且つアナログビデオ入力における干渉周波数および入力信号の波形にのみ依存している。

干渉パターンに関する以上の説明を、図１１を参照しながら再度図式的にまとめる。ここでは特に、後続のラインおよび後続のフレームのための開始値の決定について示す。

現実には、上記に加え、すべての高調波部分のほか、制御チップのすべての構成要素、ならびに制御チップ上の位相ロックループ(phase locked loops)、入力信号源などの外部要素の動的な挙動が重要な役割を演じるため、干渉の形成メカニズムはさらに複雑である。しかしながら、原理的には、発生する干渉は上記と同様に計算することができる。

上記のメカニズムによってスクリーン上に発生する相関干渉パターンは、ユーザ／視聴者によって視認可能なものであり、したがって干渉となる。

本発明の目的は、スクリーン上の視認可能な干渉を防止できる方法および制御ユニットを提供することにある。

この目的は、請求項１に記載の方法、および請求項７に記載の装置によって達成される。

本発明は、ピクセル周波数を持つスクリーン上への画像表示における干渉パターンを低減するための方法であって、上記画像は制御ユニットによってスクリーンへと供給されるピクセルデータによって表現でき、上記ピクセルデータの生成の際に、このピクセルデータの生成において使用されるクロック信号の１つまたはいくつかを変化させる工程を含む方法を提供する。

一実施の形態によれば、本発明は、ピクセル周波数を持つスクリーン上への画像の表示における干渉パターンを低減するための方法であって、上記画像は制御ユニットによってスクリーンへと供給されるピクセルデータによって表現でき、上記ピクセルデータの生成の際に、上記ピクセル周波数を変化させる方法を提供する。

さらに、本発明は、ピクセル周波数で動作するスクリーンを制御し、干渉パターンを低減させた画像をこのスクリーン上に表示するための制御ユニットを提供する。この制御ユニットは、画像データを受け取るための入力と、受け取られた画像データを処理してピクセルデータを生成する処理手段であって、上記ピクセルデータの生成の際に、このピクセルデータの生成に使用するクロック信号の１つまたはいくつかを変化させる処理手段と、上記ピクセルデータを表示のために供給する出力とを有する。

一実施の形態によれば、さらに本発明は、ピクセル周波数で動作するスクリーンを制御し、干渉パターンを低減させた画像をこのスクリーン上に表示するための制御ユニットを提供する。この制御ユニットは、画像データを受け取るための入力と、受け取られた画像データを処理してピクセルデータを生成する処理手段であって、上記ピクセルデータの生成の際に、上記ピクセル周波数を変化させる処理手段と、上記ピクセルデータを表示のために供給する出力とを有する。

本発明の方法および本発明の制御ユニットは、制御チップ上のクロック比の操作を行ない、これによって典型的な干渉パターンが排除され、したがってほとんど視認できなくなる。

本発明は、固定された周波数比および固定された入力信号波形が、それぞれ干渉パターンおよび干渉画像の形成の原因であるという知見に基づいている。アナログ構成部品の適切な設計だけではもはや視認できる干渉の回避が不可能である場合、チップ上の周波数比が、干渉画像に関する諸問題を解決するための出発点である。

概して、本発明の手法は、使用される周波数間の相関関係および固定比をそれぞれ排除することに特徴があり、その結果、１つのフレーム内または後続のフレーム内において規則的な干渉パターンが発生することが不可能となる。好ましい実施の形態によれば、周波数間の相関関係および固定比の排除はそれぞれ、時間依存型の周波数変調によって実行される。

これにより、典型的には１〜５ＬＳＢ（ＬＳＢ＝最小有意ビット:Least Significant Bit）の間の干渉が依然存在するものの、人間の目にとっては画像中のわずかな不規則ノイズとしてしか視認されず、したがってはるかに煩わしくないものとなっている。

第１の実施の形態によれば、時間依存型の周波数変調（ＦＭ）は、時間連続的(time-continuous)に実行される周波数変調によって実現される。他の実施の形態によれば、時間依存型の周波数変調は、時間離散的(time-discrete)に実行される周波数変調によって実現される。

第２の好ましい実施の形態によれば、制御チップのための周波数変調は、外部の周波数源によって実行され、あるいは、さらなる実施の形態によれば、チップ上に実現された内部の周波数源によって実行される。

第３の好ましい実施の形態によれば、周波数変調は、スペクトル拡散位相ロックループ(spread spectrum phase locked loops)によって実行される。

本発明の好ましい発展型は、従属請求項に定められる。

本発明の好ましい実施の形態を、以下に添付した図を参照しながらさらに詳細に説明する。
（Ａ）〜（Ｃ）は時間連続的な変調関数ｇ（ｔ）の例を示す図である。 （Ａ）〜（Ｃ）は時間離散的な変調関数ｇ（ｋ）の例を示す図である。 スクリーンのための制御チップにおけるクロック生成を示したブロック図である。 外部の周波数変調を備えた本発明の第１の実施の形態による制御ユニットのブロック図である。 内部の周波数変調を備えた本発明の第２の実施の形態による制御ユニットである。 スペクトル拡散位相ロックループにおける周波数応答を示す図である。 メモリインターフェイスおよびスクリーンインターフェイスを備えるＬＣＤ制御ユニット内の干渉パターンの例を示す図である。 公知のＬＣＤ制御ユニットのブロック図である。 図８のＬＣＤ制御ユニットのスクリーンインターフェイスの等価図である。 （Ａ）はスクリーンインターフェイスを備えるＬＣＤ制御ユニットの干渉パターンを示す図であり、（Ｂ）はスクリーンインターフェイスおよびメモリインターフェイスを備えるＬＣＤ制御ユニットの干渉パターンを示す図である。 干渉パターンの形成を説明するための図である。

好ましい実施の形態に関する以下の説明において、同一または見かけ上同一、あるいは類似の要素には、図面において同じ参照番号が付されている。

干渉の形成の上記簡略化モデルに基づき、視認可能な干渉の形成を回避または抑制できる本発明の手法、方法および装置を、以下に説明する。

ここで、以下に説明する方法、手法および装置は、当該アナログ回路部分およびシステム全体（プリント回路基板、チップ、アプリケーション）においてノイズへの感度および望ましくない基板電圧およびマス電圧を低減するために取るべき対策への付加的手段として考慮されることに注意すべきである。したがって、本発明は、すでに充分に開発されてきており、アナログ動作の挙動が比較的干渉の影響を受けにくいシステムに適用されることが好ましい。

すでに述べたように、本発明の好ましい実施の形態によれば、干渉パターンを回避するためのピクセル周波数の変化は、時間依存型の周波数変調（ＦＭ）を実現することによって達成され、この時間依存型の周波数変調によって、周波数間の相関関係と固定比とがそれぞれ排除され、その結果、干渉周波数と結合したときの干渉パターンが低減または抑制される。

第１の実施の形態によれば、時間依存型の周波数変調は、周波数範囲Δｆを適切な速度で通過するとともに、スクリーンおよびメモリがそれぞれ必要とする基本周波数（ｆ₀）の周囲に変調関数ｇ（ｔ）によって固定されている周波数変動関数(the function of a frequency wobbler)などの、時間連続的な周波数変調によって実現される。

必要なクロック信号が制御チップ上で位相ロックループ（ＰＬＬ）によって生成されるものと仮定すると、位相ロックループの入力周波数ｆ_xpllin(t)について、以下が成り立つ
ｆ_xpllin(t)＝ｆ₀＋Δｆ＊ｇ（ｔ）
ここで、ｆ₀はスクリーンの基本周波数（ピクセル周波数）、またはメモリの基本周波数であり、Δｆは基本周波数の周辺の周波数範囲であり、ｇ（ｔ）は変調関数である。

変調関数ｇ（ｔ）は、例えば図１の（Ａ）〜（Ｃ）に示した関数など、任意の連続関数であってよく、一般に、使用する関数の形成および実現に関して制限はない。

ここに説明する周波数変調が時間連続的である場合においては、生じる干渉パターンが各ライン内、したがって個々のフレーム内において連続的に変化し、関数ｇ（ｔ）およびパラメータΔｆが適切に定められたとき、当初の相関的な干渉パターンから、外見上相関関係のない広い（擬似）ノイズを生成することが可能である。

本発明の他の好ましい実施の形態においては、一般にかなり高価である時間連続的な周波数変調のための上記手法に代えて、より簡単な、時間離散的に実行される周波数変調が使用される。この方法は類似した結果をもたらすが、実現化という点でかなりの利点があると考えられる。

この実施の形態においては、変調されるべき周波数ｆ_xpllin(k)は連続的には変化せず、実装態様に応じ、フレーム単位またはライン単位で変化する。さらに、時間的に任意な決定を選択することができる。時間連続的な周波数変調と同様に、適切な乱数発生器(random generator)により、周波数を連続的または任意にかつ不規則に変化させることができ、「白色」（擬似）ノイズをさらに効果的に生成することが可能である。

この実施の形態では、位相ロックループ機構の入力周波数について、以下が成り立つ。
ｆ _xpllin(k) ＝ｆ₀＋Δｆ＊ｇ（ｋ）
ここで、
ｆ₀は、スクリーンの基本周波数（ピクセル周波数）、またはメモリの基本周波数であり、
Δｆは、基本周波数の周辺の周波数範囲であり、
ｇ（ｋ）は、時間離散的変調関数であり、
ｋは、ランインデックス(run index)である。

ランインデックスｋは、新しいラインまたは新しいフレームに達したことを意味するようなラインまたはフレームの変化、あるいはこれらに類似する現象が発生し、周波数変化のための所定の条件が満たされるたびに、１ずつ増加する。図２の（Ａ）〜（Ｃ）に、時間離散的変調周波数ｇ（ｋ）の例が示されているが、ここで注意すべきは、一般に、使用する離散的関数については制約がないという点である。

上記第１の実施の形態と同様、関数ｇ（ｋ）、変調条件およびパラメータΔｆを適切に選択することによって、「白色」（擬似）ノイズがもたらされ、最良の場合には視認できず、あるいはかすかにしか視認できない。

上記実施の形態に関して注意すべきことは、一般に、時間依存型の周波数変調を生み出すための上記両方法は、変調条件の適切な決定によって極めて柔軟に使用することが可能であり、そのため本発明の方法を、複数の可能な入力モードおよび入力周波数によって必要となる種々の環境条件に適合させることができるということである。

以下に、図８に関して説明したような制御チップでのクロック信号の生成および分配をさらに詳しく説明し、続いてこの検討に基づき、本発明の方法をＬＣＤスクリーンの制御チップに実装するための実施の形態を説明する。

図３には、制御チップ上でのクロック生成に必要とされるユニットのブロック図を示す。図３の概略図から分かるように、図示されたスイッチング素子が、メモリクロックmpll_clk、ならびにピクセルクロックppll_clkを生成するために使用される。回路は、第１入力において、水平同期信号ＨＳ（H‐Sync）を受け取るマルチプレクサ１００を有する。マルチプレクサ１００は、第２入力において、外部発振器クロックsys_clkを受け取る。このマルチプレクサは、駆動信号に基づき、２つの入力の一方をピクセルクロックppll_clkを生成するための入力信号として選択する。マルチプレクサ１００によって選択された出力信号は、配線１０２を介して前置分周器(pre-divider)１０４（ｎ_prediv）に供給され、この前置分周器１０４によって生成された出力信号は、別の配線１０６を介して位相ロックループ１０８の入力に供給され、この位相ロックループ１０８が、内部分周器(internal divider)１１０（ｎ_div）の制御のもとで、ピクセルクロックppll_clkを出力する。さらに、外部発振器クロックsys_clkが、他の前置分周器１１２（ｎ_prediv）に供給され、この分周器１１２は、位相ロックループ１１６への出力信号を、配線１１４を介して出力する。位相ロックループ１１６は、内部コントロール１１８（ｎ_div）によって駆動され、その出力ではメモリクロックmpll_clkを出力する。

さらに、図３には、図８に示したコンフィグレーションレジスタを動作させるためのクロックrclkが、システムクロックすなわち外部発振器クロックsys_clkと同じであることが示されている。

また、入力クロックavi_clkが、さらなる位相ロックループ１２０および下流の位相遅延ループ１２２を介して水平同期信号ＨＳから生成され、これが、ＡＶＩ信号の取得およびデジタル変換のためのサンプラ１２４にも供給されることが示されている。

図３に示した概略の回路図は、外部メモリを備えるＬＣＤ制御チップにおけるクロック生成のための制御ユニットであり、通常は、少なくとも４つの異なるクロック（クロックドメイン）を有しており、それらが互いに所定の時間的偏差を持つ関係を有する。さらに、図３ではクロック生成のための構成を示しているが、これは後述の構成および応用においても示されている。

図３においては、４つのクロックおよびそれらの生成が概説されており、入力信号としてアナログビデオ入力ＡＶＩの水平同期信号ＨＳを使用できる位相ロックループ１２０（llpll）を除き、他のすべての位相ロックループは、外部発振器クロックsys_clkによって駆動されている。

制御チップ８００のレジスタのために使用されるクロックｒｃｌｋは、重要ではない。なぜなら、このクロックは通常は外部クロック（rclk＝sys_clk）と同一であり、レジスタは通常の動作において静的であるため、チップのアナログ回路に視認可能または測定可能な影響をもたらさないからである。

一方、関連する位相ロックループ１０８および１１６（ppll、mpll）から生成されるメモリクロックmpll_clkおよびスクリーンクロック（ピクセルクロック）ppll_clkについては、上記とは事情が異なる。これらのクロック信号によって、ＬＣＤ制御チップのきわめて大きなデジタルブロックが駆動されているだけでなく、各入力／出力インターフェイスすなわちメモリインターフェイスおよびスクリーンインターフェイスも、これらのクロック信号によって駆動されている。両方の位相ロックループにおいて外部発振器クロックを入力信号として使用でき、さらに前置分周器１０４、１１２および内部ループ分周器１１０、１１８をプログラムすることによって、出力においてクロック信号を所望の周波数に設定できる。スクリーン用の位相ロックループにおいては、選択された入力のH-Sync信号、すなわち図示された実施の形態においてはアナログビデオ入力の信号ＨＳを、入力信号として外部クロックsys_clkの代わりに使用することができる。

図３に示したシステム構成から出発し、クロックの相関関係を擬似的に排除する上記方法を実現するための２つの好ましい実施の形態を、以下で説明する。以下に説明する構成以外に他の構成も可能であることは、当業者であれば自明であろう。

図３に関し、周波数変調されたシステムクロックが外部の供給源から供給される第１の実施の形態を説明する。図４には、図３に示した回路要素のうちピクセルクロックppll_clkおよびメモリクロックmpll_clkを生成するための部分が示されており、本発明の方法を実現するため、外部から供給されるシステムクロックsys_clkが、ピクセルクロックを生成する位相ロックループ１０８への入力信号として選択されており、簡素化するため、図３に示されているマルチプレクサ１００は図４では省略されている。

図４から分かるように、従来のＬＣＤ制御チップで使用されている外部の水晶発振器または結晶発振器１２６に代えて、ここでは掃引発生器(Wobbel Generator)１２８がシステムクロックsys_clkを供給するために使用されている。これは、水晶発振器１２６と前置分周器１０４、１１２（ｎ_prediv）との間の接続が符号１３０の箇所で絶たれていることによって示されている。図４に示した実施の形態は、本発明の簡単な実装形態であり、ここでは、通常用いられる水晶発振器１２６の代わりに、スタンフォード社（Standford）のＤＧ２４５型などの外部の周波数発生器１２８が使用され、スクリーンを駆動するための制御チップが配置されているプリント回路基板上に、水晶発振器に代わって配置されている。周波数発生器１２８が、上記本発明の方法の実施の形態に対応するような周波数が変調された信号を発生するように設定された場合には、発生器１２８のこの周波数変調されている出力信号を、位相ロックループ１０８および１１６のそれぞれに対する入力信号およびシステムクロックsys_clkとして使用することができる。パラメータを注意深く選択することによって、位相ロックループ１０８および１１６（ppll、mpll）によって生成されるクロック信号ppl_clkおよびmpll_clkについて、アナログ入力信号のサンプルクロック（avi_clk）に対する相関関係を擬似的に排除することが実現できる。

選択すべきパラメータのシステム上の境界は、一方では、位相ロックループ１０８および１１６の動的な位相特性に依存し、他方では、接続されたユニットすなわち接続されたスクリーンおよびメモリの周波数許容範囲に依存している。これは、周波数変調によって周波数が最大限にずれたとしてもなお、接続されたユニットへの安全なデータ送信が確保されなければならないという意味である。その上、強い周波数変調においては、デジタルブロックの合成に適用される限界の制御が、ブロック内および特にクロック（クロックドメイン）間のインターフェイスにおけるタイミングの問題を回避するために考慮されなければならない。

周波数変調のために選択すべきパラメータの決定は、理論的にはきわめて高価である。なぜなら、現実には、基本周波数だけでなくすべての高調波部分ならびにすべての成分の動的特性が重なり合って時間的および周波数的に複雑な挙動をもたらしているからである。それらは、理論的に決定することは可能であるが、周波数変調のためのパラメータは、入力モード／用途のすべての組み合わせについて実験的に決定されることが好ましい。このようにして決定した値に基づき、必要なモードに従って設定が実行される。

上段で説明したばかりの実施の形態は、外部周波数発生器によって良好な結果をもたらすが、外部周波数発生器を接続するためのコストおよび労苦が大きすぎるという点がこの実施の形態の欠点である。最近の適用例では、外部周波数発生器の使用が必要とされておらず、現実には、プリント回路基板上に簡素化されたプログラム可能／初期化可能な発生器を使用することができる。しかし、これは可能ではあるが不経済な解決策でもある。

そこで、本発明の方法を実施するための本発明の第２の実施の形態によれば、周波数変調されたシステムクロックが内部で生成され、すなわち制御ユニット内、つまりはチップ上で生成される。図５には、周波数変調を内部で生成するための回路が示されている。この図から分かるように、回路基板上に配置された従来型の外部水晶発振器１２６が、システムクロックsys_clkを制御チップへと供給するために使用されている。すでに説明した要素に加え、分周器コントローラ１３２が設けられており、第１制御バス１３４を介して第１前置分周器１０４に接続され、第２制御バス１３６を介して第２前置分周器１１２に接続され、第３制御バス１３８を介して第１のフィードバック分周器１１０に接続され、さらに第４制御バス１４０を介して第２フィードバック分周器１１８に接続されている。

図５に示されている実施例は、「チップ上」周波数変調による相関関係排除の実施例であり、図４に関して説明した実施例に比べ、より洗練され技術的にも実現がより容易である。この実施例による周波数変調の開始点は、それぞれ位相ロックループ１０８および１１６に使用されている前置分周器１０４および１１２、ならびにフィードバック分周器１１０および１１８である。前置分周器１０４および１１２ならびにフィードバック分周器のそれぞれの分周値は、分周器コントロール１３２の制御のもとで、上述の時間的および周波数的な挙動を得るため、適切なアルゴリズムまたはプログラム可能な擬似乱数発生器によって変化する。図５に示した実施の形態においては、分周器コントロール１３２が、サンプル制御、プログラム可能なカウンタ／分周器、ならびに乱数発生器を含んでいる。

周波数変調の良好な結果を得るために、前置分周器１０４、１１２（ｎ_prediv）の正確さが重要であり、それによって設定されるべき最小の周波数ステップΔｆ_stepが、位相ロックループ１０８、１１６のフィードバック分周器１１０、１１８（ｎ_div）によって上方に変換されることに注意すべきである。ピクセルクロックppll_clkおよびメモリクロックmpll_clkのそれぞれにおいて効果的に得られる周波数ステップの量について、回路の同じ構造で以下が成立する。
Δｆ_step＝Δｆ_n＊ｎ_div／ｎ_prediv
ここで、例えば、
ｎ_div＝２⁰
ｎ_prediv＝２¹⁶
が成り立ち、ここから最小のΔｆ_stepがもたらされる。

周波数分周器の変化に伴う１つの問題は、原理的には、それら分周器が或る所定の終端値にプログラムされ、この終端値（しきい値）に達するときに出力パルスを供給するカウンタであるという点である。したがって、再プログラミングとそれに伴う位相ロックループの入力周波数の変調は、カウンタが溢れたときにのみ実行され得る。位相ロックループの動的な挙動に起因して、出力クロック信号および出力周波数mpll_clk、ppll_clkのそれぞれの時間連続的な変化が、多少なりとも生じる。そのため、ステップ幅Δｆ_stepにおいて高い解像度を実現することも不要となる。なぜなら、位相ロックループはこれら中間範囲を連続的に掃引するからである。

本発明の方法を実施するための第２の実施の形態は、外部で生成された周波数変調信号によるものよりもはるかに実現が容易であるが、位相ロックループの時間的挙動は、ここでも決定要因となる。前置分周器が既存の回路および設計において既に存在するため、本発明の方法をわずかの労苦（分周器の論理および制御）で実施し、確認することができる。

相関関係の排除のために必要とされる周波数変調を実現するための第３の好ましい実施の形態は、他の位相ロックループの概念を使用することにある。いわゆるスペクトル拡散位相ロックループが、ＥＭＣ／ＥＭＩ（ＥＭＣ＝電磁適合性、ＥＭＩ−最小化、ＥＭＩ＝電磁干渉）を改善するための同様の用途において使用されている。位相ロックループおよびそれらの制御のパラメータ（線形、関数または乱数）を適切に調整することにより、クロック間の相関関係を排除して視認できる干渉が生じないようにし、かつＥＭＣ／ＥＭＩ挙動によい影響をもたらすことができる。

図６に、通常の位相ロックループ（通常のＰＬＬ）とスペクトル拡散位相ロックループ（スペクトル拡散ＰＬＬ）との間の相違が示されている。図から分かるように、スペクトル拡散ＰＬＬは、通常のＰＬＬと対照的に、所定の周波数範囲にまたがる出力信号を生成する一方で、通常のＰＬＬは、入力周波数に応じた単一の出力周波数のみを供給する。したがって、すでに詳細に説明したクロック信号間の相関関係を排除するための本発明の方法を、ここでも同様に実現することができる。

以下に、周波数変調された信号の外部からの供給による方法を実施するための上記第１の実施の形態に基づいて実行したクロック信号の相関関係排除の実験結果を、さらに詳細に説明する。

ＬＣＤ制御ユニットにおける干渉の発生の分析のために、特に、メモリにデータを記憶し、それらを統計的に評価することが可能な例えばＳＡＡ ６７１４などの制御ユニットが好適である。したがって、以下では、各試験設備をまず説明し、その後に、周波数変調されたシステムクロックの外部供給によって得られた相関関係排除の結果を示す。

試験設備は、以下の装置および部品を使用した。
・システムクロック発生器として、スタンフォード・リサーチ・システムズ社（Stanford Research Systems）のＤＳ３４５型合成関数発生器
・ＡＶＩ信号源として、クァンタム・データ社（Quantum Data）の８０１ＧＤ型ビデオテスト発生器
・ＳＡＡ６７１４評価ボード「アーリー・ドラゴン（Early Dragon）」、バージョン１．２、ＳＡＡ６７１４Ａを使用
・ＬＧフィリップス社（LG Philips）社の１８インチパネル、ＬＭ１８１Ｅ１型、ＳＸＧＡ解像度
・デュートロニック社（Deutronic）の電源、１２Ｖ／５Ａ、ＤＴＰ６０型
以下の設定およびパラメータを選択した。
入力：
クァンタム・データ社のテスト発生器
フォーマット：８３＝ＤＭＴ１２６０
画像：４３＝４５Ｆｌａｔ２７
解像度：１２８０×１０２４
クロック生成：
スタンフォード・リサーチ・システムズ社の合成関数発生器
基本周波数：２５，０００，００５．０００Ｈｚ（２５．０００００５ＭＨｚ）

スタンフォード・リサーチ社の発生器においては、Ｈｚ刻みで周波数を設定できるため、干渉パターンが移動しない特別な場合も作り出すことができ、メモリにキャッシュせずとも統計的に評価することができる。通常の動作の際に水晶発振器によってシステムクロックが生成される場合、干渉ラインの発生および形式は、水晶発振器の温度ならびに経年変化、製造公差などに大きく左右される。

図８に関して説明したＬＣＤ制御の挙動を試験した。ここで、外部の周波数発生器の出力が、前述のとおりメモリクロックおよびスクリーンクロック（ピクセルクロック）のリファレンス信号として機能する。外部の発生器における周波数変調が、各位相ロックループの動的挙動によって決定されるメモリクロックおよびストリームクロックのそれぞれの周波数変調をもたらす。

図７は、ＬＣＤスケーラの外部メモリ内の画像を凍結し、このメモリ領域を読み出すことによって得た画面プリントアウトの一部を示している。書類のプリントアウトにおいて干渉ラインはほとんど視認できないため、それらの３つを図示の目的で白線によって強調した。

すでに説明した離散的モデルとは対照的に、実際に、干渉パターンの強い依存が、小さい周波数変化の中でさえも見られた。入力周波数がわずか数ヘルツ変化するだけで、異なる干渉パターンが見えるようになった。

以下の表に、いくつかの設定ならびに対応する干渉ラインの形態が示されている。

プリント回路基板上の水晶発振器の代わりに、周波数変調されたシステムクロックによる相関関係の排除を用いることで、図７に示された干渉パターンを、人間の目にとって「見えなく」することが可能である。したがって、所望の効果のための決定要因は、干渉周波数、周波数変調による干渉ラインのダイバージョン、および垂直リフレッシュレートの組み合わせである。

一例として、２５，０００，００４Ｈｚのシステムクロックで発生した干渉パターンを検討する。掃引速度を２５Ｈｚとし、掃引される周波数範囲を７７７７Ｈｚとし、変調周波数ｇ（ｔ）として正弦関数を選択したところ、このような関数発生器の設定によって、干渉ラインがもはや人間の目に見えなくなるというきわめて良好な結果が達成された。

本発明の方法は、周波数変調そのものによって新しくかつその発生が複雑な干渉パターンが生成される可能性があるため、ランダムな変調を使用して実行されることが好ましい。この挙動は、主に連続的な変調関数において予想されるため、離散的モデルでのシミュレーションの結果から、ランダムな変調が周波数変調のより好ましい変種である。

本発明は、上記のとおりクロック信号の相関関係を擬似的に排除することによって、ＬＣＤ制御ユニットにおける干渉の発生を効果的に軽減して目に見えないようにできることを、それぞれモデルおよび実際の両者において示している。

技術的な実現は、比較的少ない労苦で可能であるが、この方法を有効に使用するため、この方法が確実に機能し、外部の構成部品（メモリおよびスクリーン）に問題がないことを確実にするため、適切なパラメータが種々の様式において確立されなければならない。

以上、ピクセルデータを生成するときにピクセル周波数を変化させることによって、視認できる干渉が回避される、本発明の好ましい実施の形態を詳細に説明した。しかしながら、本発明がこれに限定されるわけではない。

一般に、第２の基板のチップ上のすべての干渉信号を、信号ppllおよびmpllと同じやり方で操作することができ、したがって本発明はこれらのクロック信号には限られず、すべてのクロック信号に広く適用することが可能である。

Claims (12)

1. ピクセル周波数（ppll＿clk ）を持つＴＦＴ／ＬＣＤスクリーン上への画像の表示における干渉パターンを低減するための方法であって、上記画像は、受け取られた画像データに基づいて制御ユニットによりＴＦＴ／ＬＣＤスクリーンへと供給されるピクセルデータによって表現することができ、上記制御ユニットは上記画像データを受け取るための入力と複数のクロック信号とを備え、上記クロック信号の内の１つまたは複数は上記入力を介して上記制御ユニットに対して結合されかつ上記画像データに重畳される方法において、
   上記ピクセルデータの生成の間、このピクセルデータの生成に使用されるクロック信号の１つまたはいくつかを時間依存型の周波数変調（ＦＭ）で変化させる工程を含み、
   上記時間依存型の周波数変調（ＦＭ）は、上記ピクセルデータのラインごとに時間離散的であり、かつラインの変化の度に周波数が変化することを特徴とする方法。
2. 上記ピクセルデータの生成の間、上記ピクセル周波数（ppll＿clk ）を変化させる工程を含むことを特徴とする請求項１に記載の方法。
3. 上記制御ユニットは、入力される入力周波数（sys ＿clk ）に応じてピクセル周波数（ppll＿clk ）を生成する手段（１０８）を含み、
   上記ピクセル周波数（ppll＿clk ）を変化させる工程は、この入力周波数（sys ＿clk ）を変化させる工程を含むことを特徴とする請求項１または２に記載の方法。
4. 上記入力周波数（sys ＿clk ）は、外部の周波数源（１２８）または上記制御ユニット（８００）の内部の周波数源（１３２）によって供給されることを特徴とする請求項３に記載の方法。
5. 上記制御ユニットは、メモリ周波数（mpll＿clk ）を有する駆動信号によって駆動されるメモリインターフェイス（８１４）と、メモリ周波数（mpll＿clk ）を生成するための手段（１１６）とを有し、
   上記ピクセル周波数（ppll＿clk ）を生成するための手段（１０８）の入力周波数（sys ＿clk ）は、さらに上記メモリ周波数（mpll＿clk ）を生成するための手段（１１６）にも入力されることを特徴とする請求項３または４に記載の方法。
6. 上記ピクセル周波数（ppll＿clk ）を生成するための手段は、スペクトル拡散位相ロックループを含むことを特徴とする請求項３〜５のいずれか一項に記載の方法。
7. ピクセル周波数（ppll＿clk ）で動作するＴＦＴ／ＬＣＤスクリーンを制御し、干渉パターンを低減させた画像をこのＴＦＴ／ＬＣＤスクリーン上に表示するための制御ユニットにおいて、この制御ユニットは複数のクロック信号を含み、さらに、
   画像データを受け取るための入力であって、上記クロック信号の内の１つまたは複数が上記入力を介して上記制御ユニットに対して結合されかつ上記画像データに重畳される入力と、
   受け取られた上記画像データを処理してピクセルデータを生成する処理手段であって、上記ピクセルデータの生成の間、このピクセルデータの生成に使用するクロック信号の１つまたはいくつかを時間依存型の周波数変調（ＦＭ）で変化させる処理手段と、
   上記ピクセルデータを表示のために供給する出力とを含み、
   上記時間依存型の周波数変調（ＦＭ）は、上記ピクセルデータのラインごとに時間離散的であり、
   上記処理手段は、ラインの変化の度に周波数を変化させることを特徴とする処理ユニット。
8. 上記処理手段（８１２）は、上記ピクセルデータの生成の間、上記ピクセル周波数（ppll＿clk ）を変化させることを特徴とする請求項７に記載の制御ユニット。
9. 上記処理手段（８１２）は、変化する入力周波数信号（sys ＿clk ）に応じて上記ピクセル周波数（ppll＿clk ）を生成するピクセル周波数発生器（１０８）を含むことを特徴とする請求項７または８に記載の制御ユニット。
10. 上記変化する入力周波数信号は、外部の信号源（１２８）によって供給されるか、あるいは外部からの一定の周波数信号に基づいて内部の周波数制御手段（１３４）によって供給されることを特徴とする請求項９に記載の制御ユニット。
11. 上記処理手段（８１２）は、上記入力周波数信号（sys ＿clk ）に基づいてメモリインターフェイス（８１４）に対する駆動信号のためのメモリ周波数（mpll＿clk ）を生成するメモリ周波数発生器（１１６）を含むことを特徴とする請求項９または１０に記載の制御ユニット。
12. 上記ピクセル周波数発生器は、スペクトル拡散位相ロックループを含むことを特徴とする請求項９〜１１のいずれか一項に記載の制御ユニット。

Images