JP4410677B2 - スクリーン上への画像表示において干渉パターンを低減するための制御ユニットおよび方法 - Google Patents
スクリーン上への画像表示において干渉パターンを低減するための制御ユニットおよび方法 Download PDFInfo
- Publication number
- JP4410677B2 JP4410677B2 JP2004533428A JP2004533428A JP4410677B2 JP 4410677 B2 JP4410677 B2 JP 4410677B2 JP 2004533428 A JP2004533428 A JP 2004533428A JP 2004533428 A JP2004533428 A JP 2004533428A JP 4410677 B2 JP4410677 B2 JP 4410677B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- clk
- control unit
- pixel
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/18—Timing circuits for raster scan displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
入力モード:
XGA 1024×768 システムクロック78.75MHz、掃引速度75Hz
水平バックポーチ:176ピクセル
水平フロントポーチ:112ピクセル
垂直バックポーチ:28ライン
垂直フロントポーチ:4ライン
スクリーン設定:
XGA 1024×768
ピクセル周波数:66MHz
finterf=78.75MHz−66MHz=12.75MHz
と計算される。
干渉/ライン=(78.75/12.75)-1*1312=212.4190
がもたらされる。
linterf=1313/212.4190...=6.1764...ピクセル
および、
tinterf=(78.75MHz)-1*6.1764...=78.4313...ns
の間隔で周期的に生じる。
(干渉/ライン)の余り<0.5→斜めの縞\\\\\
(干渉/ライン)の余り>0.5→斜めの縞/////
fxpllin(t)=f0+Δf*g(t)
ここで、f0はスクリーンの基本周波数(ピクセル周波数)、またはメモリの基本周波数であり、Δfは基本周波数の周辺の周波数範囲であり、g(t)は変調関数である。
f xpllin(k) =f0+Δf*g(k)
ここで、
f0は、スクリーンの基本周波数(ピクセル周波数)、またはメモリの基本周波数であり、
Δfは、基本周波数の周辺の周波数範囲であり、
g(k)は、時間離散的変調関数であり、
kは、ランインデックス(run index)である。
Δfstep=Δfn*ndiv/nprediv
ここで、例えば、
ndiv=20
nprediv=216
が成り立ち、ここから最小のΔfstepがもたらされる。
・システムクロック発生器として、スタンフォード・リサーチ・システムズ社(Stanford Research Systems)のDS345型合成関数発生器
・AVI信号源として、クァンタム・データ社(Quantum Data)の801GD型ビデオテスト発生器
・SAA6714評価ボード「アーリー・ドラゴン(Early Dragon)」、バージョン1.2、SAA6714Aを使用
・LGフィリップス社(LG Philips)社の18インチパネル、LM181E1型、SXGA解像度
・デュートロニック社(Deutronic)の電源、12V/5A、DTP60型
以下の設定およびパラメータを選択した。
入力:
クァンタム・データ社のテスト発生器
フォーマット:83=DMT1260
画像:43=45Flat27
解像度:1280×1024
クロック生成:
スタンフォード・リサーチ・システムズ社の合成関数発生器
基本周波数:25,000,005.000Hz(25.000005MHz)
Claims (12)
- ピクセル周波数(ppll_clk )を持つTFT/LCDスクリーン上への画像の表示における干渉パターンを低減するための方法であって、上記画像は、受け取られた画像データに基づいて制御ユニットによりTFT/LCDスクリーンへと供給されるピクセルデータによって表現することができ、上記制御ユニットは上記画像データを受け取るための入力と複数のクロック信号とを備え、上記クロック信号の内の1つまたは複数は上記入力を介して上記制御ユニットに対して結合されかつ上記画像データに重畳される方法において、
上記ピクセルデータの生成の間、このピクセルデータの生成に使用されるクロック信号の1つまたはいくつかを時間依存型の周波数変調(FM)で変化させる工程を含み、
上記時間依存型の周波数変調(FM)は、上記ピクセルデータのラインごとに時間離散的であり、かつラインの変化の度に周波数が変化することを特徴とする方法。 - 上記ピクセルデータの生成の間、上記ピクセル周波数(ppll_clk )を変化させる工程を含むことを特徴とする請求項1に記載の方法。
- 上記制御ユニットは、入力される入力周波数(sys _clk )に応じてピクセル周波数(ppll_clk )を生成する手段(108)を含み、
上記ピクセル周波数(ppll_clk )を変化させる工程は、この入力周波数(sys _clk )を変化させる工程を含むことを特徴とする請求項1または2に記載の方法。 - 上記入力周波数(sys _clk )は、外部の周波数源(128)または上記制御ユニット(800)の内部の周波数源(132)によって供給されることを特徴とする請求項3に記載の方法。
- 上記制御ユニットは、メモリ周波数(mpll_clk )を有する駆動信号によって駆動されるメモリインターフェイス(814)と、メモリ周波数(mpll_clk )を生成するための手段(116)とを有し、
上記ピクセル周波数(ppll_clk )を生成するための手段(108)の入力周波数(sys _clk )は、さらに上記メモリ周波数(mpll_clk )を生成するための手段(116)にも入力されることを特徴とする請求項3または4に記載の方法。 - 上記ピクセル周波数(ppll_clk )を生成するための手段は、スペクトル拡散位相ロックループを含むことを特徴とする請求項3〜5のいずれか一項に記載の方法。
- ピクセル周波数(ppll_clk )で動作するTFT/LCDスクリーンを制御し、干渉パターンを低減させた画像をこのTFT/LCDスクリーン上に表示するための制御ユニットにおいて、この制御ユニットは複数のクロック信号を含み、さらに、
画像データを受け取るための入力であって、上記クロック信号の内の1つまたは複数が上記入力を介して上記制御ユニットに対して結合されかつ上記画像データに重畳される入力と、
受け取られた上記画像データを処理してピクセルデータを生成する処理手段であって、上記ピクセルデータの生成の間、このピクセルデータの生成に使用するクロック信号の1つまたはいくつかを時間依存型の周波数変調(FM)で変化させる処理手段と、
上記ピクセルデータを表示のために供給する出力とを含み、
上記時間依存型の周波数変調(FM)は、上記ピクセルデータのラインごとに時間離散的であり、
上記処理手段は、ラインの変化の度に周波数を変化させることを特徴とする処理ユニット。 - 上記処理手段(812)は、上記ピクセルデータの生成の間、上記ピクセル周波数(ppll_clk )を変化させることを特徴とする請求項7に記載の制御ユニット。
- 上記処理手段(812)は、変化する入力周波数信号(sys _clk )に応じて上記ピクセル周波数(ppll_clk )を生成するピクセル周波数発生器(108)を含むことを特徴とする請求項7または8に記載の制御ユニット。
- 上記変化する入力周波数信号は、外部の信号源(128)によって供給されるか、あるいは外部からの一定の周波数信号に基づいて内部の周波数制御手段(134)によって供給されることを特徴とする請求項9に記載の制御ユニット。
- 上記処理手段(812)は、上記入力周波数信号(sys _clk )に基づいてメモリインターフェイス(814)に対する駆動信号のためのメモリ周波数(mpll_clk )を生成するメモリ周波数発生器(116)を含むことを特徴とする請求項9または10に記載の制御ユニット。
- 上記ピクセル周波数発生器は、スペクトル拡散位相ロックループを含むことを特徴とする請求項9〜11のいずれか一項に記載の制御ユニット。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2002141343 DE10241343A1 (de) | 2002-09-06 | 2002-09-06 | Steuernheit und Verfahren zum Reduzieren von Interferenzmustern bei der Anzeige eines Bildes auf einem Bildschirm |
PCT/EP2003/009633 WO2004023452A1 (de) | 2002-09-06 | 2003-08-29 | Steuereinheit und verfahren zum reduzieren von interferenzmustern bei der anzeige eines bildes auf einem bildschirm |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005538397A JP2005538397A (ja) | 2005-12-15 |
JP4410677B2 true JP4410677B2 (ja) | 2010-02-03 |
Family
ID=31895693
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004533428A Expired - Fee Related JP4410677B2 (ja) | 2002-09-06 | 2003-08-29 | スクリーン上への画像表示において干渉パターンを低減するための制御ユニットおよび方法 |
Country Status (7)
Country | Link |
---|---|
EP (1) | EP1535274B1 (ja) |
JP (1) | JP4410677B2 (ja) |
CN (1) | CN100405457C (ja) |
AU (1) | AU2003264136A1 (ja) |
DE (2) | DE10241343A1 (ja) |
TW (1) | TWI250505B (ja) |
WO (1) | WO2004023452A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5534968B2 (ja) * | 2010-06-15 | 2014-07-02 | シャープ株式会社 | 液晶表示装置および電子情報機器 |
CN102222457B (zh) | 2011-05-19 | 2013-11-13 | 硅谷数模半导体(北京)有限公司 | 定时控制器及具有其的液晶显示器 |
CN105185312B (zh) * | 2015-10-12 | 2018-06-12 | 利亚德光电股份有限公司 | Led驱动器、包括其的led显示屏及led驱动芯片的驱动方法 |
TWI678695B (zh) * | 2018-09-14 | 2019-12-01 | 瑞鼎科技股份有限公司 | 動態頻率補償方法與動態頻率補償系統 |
CN109639259B (zh) * | 2018-12-05 | 2022-07-22 | 惠科股份有限公司 | 扩展频谱的方法、芯片、显示面板及可读存储介质 |
CN111710313B (zh) * | 2020-07-14 | 2022-06-03 | 京东方科技集团股份有限公司 | 显示面板水波纹的消除方法及消除装置、显示装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5659339A (en) * | 1994-09-30 | 1997-08-19 | Sun Microsystems, Inc. | Method and apparatus for reducing electromagnetic interference radiated by flat panel display systems |
US5757338A (en) * | 1996-08-21 | 1998-05-26 | Neomagic Corp. | EMI reduction for a flat-panel display controller using horizontal-line based spread spectrum |
US5943382A (en) * | 1996-08-21 | 1999-08-24 | Neomagic Corp. | Dual-loop spread-spectrum clock generator with master PLL and slave voltage-modulation-locked loop |
KR100326200B1 (ko) * | 1999-04-12 | 2002-02-27 | 구본준, 론 위라하디락사 | 데이터 중계장치와 이를 이용한 액정패널 구동장치, 모니터 장치 및 표시장치의 구동방법 |
US6498626B1 (en) * | 1999-05-26 | 2002-12-24 | Thomson Licensing S.A. | Video signal processing arrangement for scan velocity modulation circuit |
JP3421988B2 (ja) * | 1999-10-27 | 2003-06-30 | Necビューテクノロジー株式会社 | 表示装置及びそれに用いるクロック間干渉による影響の防止方法 |
TW556143B (en) * | 2000-02-03 | 2003-10-01 | Chi Mei Optoelectronics Corp | Transmission method, device and liquid crystal display to reduce EMI intensity for liquid crystal display circuit |
KR100471054B1 (ko) * | 2000-11-18 | 2005-03-07 | 삼성전자주식회사 | 컴퓨터 시스템 및 그의 화상처리방법 |
-
2002
- 2002-09-06 DE DE2002141343 patent/DE10241343A1/de not_active Withdrawn
-
2003
- 2003-08-29 DE DE50306395T patent/DE50306395D1/de not_active Expired - Lifetime
- 2003-08-29 CN CNB038211130A patent/CN100405457C/zh not_active Expired - Fee Related
- 2003-08-29 JP JP2004533428A patent/JP4410677B2/ja not_active Expired - Fee Related
- 2003-08-29 EP EP03793774A patent/EP1535274B1/de not_active Expired - Fee Related
- 2003-08-29 WO PCT/EP2003/009633 patent/WO2004023452A1/de active IP Right Grant
- 2003-08-29 AU AU2003264136A patent/AU2003264136A1/en not_active Abandoned
- 2003-09-05 TW TW92124635A patent/TWI250505B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP2005538397A (ja) | 2005-12-15 |
EP1535274B1 (de) | 2007-01-24 |
TW200415566A (en) | 2004-08-16 |
DE50306395D1 (de) | 2007-03-15 |
WO2004023452A1 (de) | 2004-03-18 |
AU2003264136A1 (en) | 2004-03-29 |
TWI250505B (en) | 2006-03-01 |
CN1679080A (zh) | 2005-10-05 |
CN100405457C (zh) | 2008-07-23 |
EP1535274A1 (de) | 2005-06-01 |
DE10241343A1 (de) | 2004-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4112494B2 (ja) | 表示制御装置 | |
US5757338A (en) | EMI reduction for a flat-panel display controller using horizontal-line based spread spectrum | |
US5963200A (en) | Video frame synchronization of independent timing generators for frame buffers in a master-slave configuration | |
CN100375990C (zh) | 能够减少电磁干扰的液晶显示驱动定标器 | |
US8621306B2 (en) | Panel driving circuit that generates panel test pattern and panel test method thereof | |
CN100557677C (zh) | 显示系统中不用外部存储器来变换帧速率的装置和方法 | |
CN101604077A (zh) | 一种液晶显示模块的测试装置 | |
KR100744135B1 (ko) | 오실레이터 클럭 신호를 이용하여 시스템 클럭 신호를생성하는 디스플레이용 구동 집적회로 및 디스플레이용구동 집적회로의 시스템 클럭 신호 생성 방법 | |
KR20180109250A (ko) | 디스플레이 구동 장치 | |
KR102100915B1 (ko) | 표시장치를 위한 타이밍 제어장치 및 방법 | |
TW201310413A (zh) | 顯示卡、多螢幕顯示系統、以及多螢幕同步顯示方法 | |
KR100574956B1 (ko) | 시스템 클럭에 동기 되는 전압 기준 클럭을 발생하는 전압기준 클럭 발생 회로 및 방법 | |
JP4410677B2 (ja) | スクリーン上への画像表示において干渉パターンを低減するための制御ユニットおよび方法 | |
US7570245B2 (en) | Control unit and method for reducing interference patterns in the display of an image on a screen | |
KR20090098430A (ko) | 확산 스펙트럼 클록 발생기 및 이를 구비한 표시 장치 | |
CN113257172A (zh) | 单时钟显示驱动器 | |
US6791382B1 (en) | Noise reduction method and system for a multiple clock, mixed signal integrated circuit | |
KR100790984B1 (ko) | Dot 클럭 신호의 주파수에 관계없이 일정한 주파수의시스템 클럭 신호를 생성하는 디스플레이용 구동 집적회로및 시스템 클럭 신호 생성 방법 | |
KR20080099197A (ko) | 도트 클럭 생성 회로, 반도체 디바이스, 및 도트 클럭 생성방법 | |
KR102290414B1 (ko) | 구동부 및 이를 포함하는 표시장치 | |
TW201342347A (zh) | 液晶顯示裝置、面板驅動裝置及控制電路 | |
JP3838844B2 (ja) | 基準信号生成装置及びその信号生成方法 | |
KR100894640B1 (ko) | 확산 스펙트럼을 이용한 액정 표시 장치 및 그의 구동 방법 | |
KR20040002586A (ko) | 전자 기기 | |
JPH10288972A (ja) | サンプリングクロック発生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081027 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20081014 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20081027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090116 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090116 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090414 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090430 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090508 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091113 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131120 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |