CN100405457C

CN100405457C - 减少屏幕上显示图像的干扰图案的控制单元及方法

Info

Publication number: CN100405457C
Application number: CNB038211130A
Authority: CN
Inventors: 奥利弗·恩格尔哈德; 安德烈亚斯·埃克哈特
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Entropic Communications LLC
Priority date: 2002-09-06
Filing date: 2003-08-29
Publication date: 2008-07-23
Anticipated expiration: 2023-08-29
Also published as: DE10241343A1; CN1679080A; JP4410677B2; AU2003264136A1; EP1535274A1; WO2004023452A1; DE50306395D1; EP1535274B1; JP2005538397A; TW200415566A; TWI250505B

Abstract

本发明揭示一种用于以一像素频率减少屏幕上显示图像的干扰图案的控制单元及方法。该图像由像素数据加以描述并由一控制单元提供到该屏幕。在产生所述像素数据期间，用以产生所述像素数据的时钟频率信号会变动或所述像素频率会改变。

Description

减少屏幕上显示图像的干扰图案的控制单元及方法

技术领域

本发明涉及一种用于控制屏幕的控制单元及方法，且在此尤其涉及一种用于减少屏幕上显示图像的干扰图案的控制单元及方法。本发明尤其涉及一种用于TFT/LCD屏幕的方法和控制单元。

背景技术

使用复数个信号的复杂系统显示随着图案尺寸的不断减小而在数字与模拟组件之间渐增的交互作用。在将数个时钟频率信号(时钟域)结合在一个芯片上并对数字数据处理与模拟数据采集使用相似频率的系统中，此情况较为严重。

尤其在图形应用中，所述交互作用以干扰图案的形式在所述输出图像中显示，以下将以TFT/LCD屏幕(TFT＝薄膜晶体管)；LCD＝液晶显示器)对此作更详细的讨论。

就将TFT/LCD屏幕连接到共同图像源(例如，连接到PC图形卡：VGA、DVI以及并行端口(PC＝个人计算机；VGA＝视频图形适配器；DVI＝数字视频输入)而言，需要LCD控制单元，其获取不同的输入数据并将其转换为数字RGB数据(RGB＝红、绿、蓝)并以个别屏幕类型所需的波形(像素频率)将其输出。

图8显示一常规LCD控制芯片800的简化方块图。所述控制芯片800接收来自不同输入源802、804和806的输入信号。此为示意性说明的信号源802，其提供模拟视频输入信号(AVI)。所述信号源804提供数字视频输入信号(DVI)。所述信号源806提供并行视频输入信号(PVI)。将由所述输入源802到806向所述控制芯片800提供的输入信号应用到一输入选择单元808，其选择待处理的输入信号并将其提供给所述控制芯片800的一输入810。将输入810处提供的信号提供给一个包含一FIFO存储器(FIFO＝先进先出)与一存储器元件的处理单元812。与所述处理构件812相关的存储器连接到一存储器接口814(MI)。经由所述输出接口816，所述处理单元812以一像素频率ppll_clk向所述屏幕输出待显示在其上的像素数据。所述控制芯片800进一步包含配置区块818，其由一系统钟sys_clk驱动。

在所述处理单元812处，以所述时钟频率fclk应用所述信号，所述时钟频率对应于从所述输入源802到806(DVI_clk、AVI_clk、PVI_clk)获得的输入信号的时钟频率。

如图8中所说明，除了所述输入源(AVI_clk，DVI_clk，PVI_clk)的不同时钟频率(时钟域)以外，根据控制单元的类型，在所述控制芯片800上提供用于所述存储器接口814(mpll_clk)和所述屏幕接口818(ppll_clk)的其它时钟频率(时钟域)。另外，提供系统时钟频率sys_clk。

图8中显示的控制芯片800，例如，放置在一印刷电路板上，并且，例如，接收(例如)由一计算机所提供的用于在屏幕上显示和再现的视频或图形信号。

所述类控制单元的问题是，所述时钟频率信号经由所述控制芯片800的基板耦合为所述控制芯片的一个或多个输入并覆盖所应用的信号。因此，干扰性的干扰图案便产生在屏幕上的显示数据中。下面将以在所述模拟输入接收的信号对此问题进行说明。

就所述控制芯片800的不同输入而言，应注意，理论上讲，所述DVI输入804可受到经由所述芯片的基板的其它时钟频率信号(时钟域)的干扰，但是，为了简单明了，以下描述仅限于如干扰接收器(interference sink)的模拟输入802(AVI)，其中将所述存储器和屏幕时钟频率信号mpll_clk和ppll_clk视为干扰源，其经由通常具有一低阻抗的控制芯片800的基板耦合为模拟输入AVI。

在实践中经常发生的LCD控制单元中的干扰的最简单情形，为一干扰信号耦合为分别具有所述屏幕时钟频率ppll_clk(像素频率)的频率以及所述时钟的较高谐波的模拟视频输入802(AVI)。所述干扰信号如何产生及其如何进入芯片800的低阻抗基板，有数种可能。除在核心中的数字逻辑之外，可将所述输出接口818的输入/输出驱动器视为所述基板电压的主要源。

图9显示一个图8的屏幕接口或输出接口818的等效电路图。在图9的左边部份(虚线左侧)，说明所述存储器芯片的元件，并在所述虚线右侧说明所述电路板的元件。

所述接口以所述屏幕像素频率ppll_clk在所述驱动器级822从输出816接收的待在所述屏幕上显示的像素信号。在所说明的实例中，所述驱动器级822包含一个第一场效晶体管822a以及一个第二场效晶体管822b。所述驱动器级822的输出连接到所述控制芯片800的一垫片，其中，所述垫片具有对抗基板接地的阻抗，所述阻抗具有一欧姆部份和一电容部份，其图9中例示为电阻器R₁及电容C₁。所述控制芯片800经由一接合线连接到一外壳，以将所述控制芯片的垫片连接到所述芯片外壳的垫片。在图9中显示了所述接合线的阻抗的电感部份L₁与欧姆部份R₂。

此外，所述垫片经由所述接合线与所述控制芯片相接的外壳和的阻抗的电容、电感和欧姆部份，显示为电阻器R₃、电感L₂以及电容C₂与C₃。

在所述电路板上提供一传送线TL，其将从所述控制芯片输出的信号输出到另一驱动器级，其再将所述信号继续传送到所述屏幕。与所述驱动器级822相似，所述驱动器级824包含一个第一场效晶体管824a和一个第二场效晶体管824b。另外，以所述电容C₄说明所述驱动器级824的外壳的电容。

此外，在图9中，说明了与所述电感L₁相关的所述电压u_L(t)，所述电压横跨所述电容而下降。如以上所讨论，所述基板电压的主要源之一为所述屏幕接口的输入/输出驱动器级822的输出信号。此接口横跨所述接合线与所述垫片的电感L₁、L₂和电阻器R₁、R₂、R₃而产生非常陡的信号(高di/dt)。这将导致高达数百mV(u_L(t))的电压可在所述接合线上下降，由所述驱动器布置引起所述接合线直接或间接地耦合到所述控制芯片800的基板内。

在所述控制芯片800的模拟输入处的另一干扰源可以是集中或供电电压干扰(反弹)，其由在所述数字中心中对控制芯片的一低或遗漏去耦或由提供所述供电电压的线(电源布线)的不当引导而引起。

明显效果在两种情形中类似，由于所述模拟电路的抗扰性不充分(供电脉动抑制、接地和基板杂波去耦)，此等效果可见于下列形式：高频率准杂波信号(具有高干扰频率f_interf≈avi_clk形式、窄对角条纹与线(1/2 avi_clk≥f_interf≥f_horizontal)或者低频率、较低或较高亮度的水平对齐条纹的形式(f_horizontal≥f_interf≥f_vertical)。

屏幕(面板)上可见的干扰的出现取决于与所述输入时钟相关而设定在所述控制芯片800上的频率，其中个别输入格式(有效区域、空白等)具有重要作用。

在图10A中，说明了所述干扰图案的一个实例，其经模拟用于一个具有一基于C模型的屏幕接口的LCD控制单元。图10a中说明的所述干扰图案的波形几乎与将在一个实际LCD控制单元中观测到的波形相对应。

至此，仅考虑到具有一个屏幕接口的LCD控制单元。此外，存在具有所述存储器接口814的LCD控制单元，例如附图8所描述LCD控制单元。原则上，应用与以上同样的考虑，但在具有外部存储器的LCD控制单元中，除所述屏幕接口以外，在所述控制芯片800上存在用于所述存储器接口的明显更强的驱动器输入/输出。为所述存储器接口提供的所述较强驱动器明显用于所述考虑，并不仅因为其对所述基板有影响。一般地，通过通常比在所述屏幕接口中更高且不同的时钟频率对横跨所述存储器接口的数据计时。与在所述屏幕接口中类似，通过所述些很陡的信号(高di/dt)横跨所述接合线产生电感电压，将其耦合到所述基板并能由此影响所述模拟电路。因此，实际上在所述基板上有至少两种频率的频率混合，其大约在与所考虑的输入源802的信号的输入频率avi_clk相同的范围内。

如果对两个频率作独立考虑，则如图10B中所示，两个干扰图案的重叠成为可能。在此，仅考虑到所述基频并不考虑所述谐波频率部份，其自身会导致不同的干扰图案。

下面将对以上关于图10A与10B所讨论的干扰图案的形成作更详细的考虑。在所述干扰图案的形成中，将以下说明的简化机制作为依据。从一实际XGA(XGA＝增强图形适配器)输入模式开始，通过考虑所述设定像素频率(仅所述基频)，由计算得出所产生的干扰图案并进行图形说明。为以下考虑假定以下条件：

输入模式：

XGA 1024×768，75Hz，78.75MHz

水平后沿：176像素

水平前沿：112像素

垂直后沿：28线

垂直前沿：4线

屏幕设定：

XGA 1024×768

像素频率：66MHz

据此，所述干扰频率f_interf首先计算为：

f_interf＝78.75MHz-66MHz＝12.75MHz。

据此，可就每一输入线计算在所述模拟视频输入(有效区域+空白)的干扰数量，其结果为：

interf/线＝(78.75/12.75)^-1*1312＝212.4190

因此，所述干扰的最大值/最小值周期性地出现并具有以下间距：

l_interf＝1312/212.4190...＝6.1764...像素

以及

分别为t_interf＝(78.75MHz)^-1*6,1764...＝78.4313...ns。

如果假定在第一帧中(帧；f＝1)，选择第一线(n＝1)，起点t＝0s，则在所述第六与第七像素之间及在78.4313ns后分别可见所述干扰的最小/最大值，并且随后，周期性地(以t_interf)可见直到所述线的末端。由于所述干扰周期一般不以整数适合一输入线，因此在每一线的末端留有余数。接着，(interf/线)*n与下一整数的差则为下一条线n+1的个别起始值。随着每一条线的个别起始值的偏移，形成对角线图案，其中应用以下：

余数{interf/线}＜0，5→对角条纹\\\\\\\

余数{interf/线}＞0，5→对角条纹///////

在最后一条线中累加的(interf/线)*nmax的小数点以后的值决定后续帧(f+1)中的干扰起始值，其中在大多数情况下，对角线向上或向下出现偏移。结果是，根据屏幕的垂直频率在一方向上横跨所述原始图像移动对角线。在固定频率比中，在所述移动方向上的表观速度是恒定的并仅取决于所述干扰频率和在所述模拟视频输入处的输入信号的波形。

参考附图11再次以图形总结产生所述干扰图案的以上说明。特定而言，所述确定起始值是为说明后续线以及后续帧。

实际上，所述干扰形成的机制更为复杂，因为不仅所有的谐波频率部份，所有在所述控制芯片上的组件以及所述外部元件(诸如在所述控制芯片上的锁相回路、所述输入信号源等)的动态行为，都起了重要作用，但是原则上，却也能在此计算出所产生的干扰。

由于上述机制所产生的屏幕上相关干扰图案对于一使用者/观察者来说是可见的，因此具有干扰性。

发明内容

因此，本发明的目的是提供一种避免在一屏幕上的可见干扰的方法和控制单元。

通过如权利要求1所述的方法，以及权利要求9所述的装置可达到此目的。

本发明提供一种以一像素频率减少屏幕上显示图像的干扰图案的方法，其中该图像由像素数据加以描述并由一控制单元提供到该屏幕，其中在产生所述像素数据期间，改变用于产生所述像素数据的时钟频率信号中的一个或多个。

根据一个实施例，本发明提供一种用于以一像素频率减少屏幕上显示图像的干扰图案的方法，其中该图像由像素数据加以描述并由一控制单元提供到该屏幕，，其中在产生所述像素数据期间所述像素频率改变。

此外，本发明提供一种以一像素频率运作的用于控制屏幕的控制单元，用于在屏幕上显示干扰图案已减少的的图像。所述控制单元包含一个用于接收图像数据的输入；一个处理单元，其处理所接收到的图像数据以产生所述像素数据，其中在产生所述像素数据期间，所述处理构件变动用于所述像素数据的产生的一个或多个时钟频率信号；和一个用以提供用于显示的像素数据的输出。

根据一个实施例，本发明进一步提供以一像素频率运作的用于控制屏幕的一控制单元，用于在屏幕上显示干扰图案已减少的图像。所述控制单元包含一个用于接收图像数据的输入；一处理构件，其处理所接收到的图像数据以产生所述像素数据，其中在产生所述像素数据期间，所述处理构件改变所述像素频率；和一个提供用于显示的像素数据的输出。

本发明的方法和本发明的控制单元引起在所述控制芯片上所述时钟频率比的操作，由此破坏典型的干扰图案从而使其几乎不可见。

本发明依据的理论为，固定频率(rigid frequency)比和固定的输入信号波形分别是所述干扰图案和所述干扰图像形成的原因。如果不能单独通过所述模拟组件的适当设计来避免可见干扰，则芯片上的频率比为用于解决与干扰图像相关的问题的起点。

一般地，在破坏所使用频率的相关性以及固定比中分别能见到本发明方法，使得在一帧内或在后续帧内不出现规则的干扰图案。根据一个优选实施例，通过时间相关频率调制分别破坏所述频率的相关性和固定比。

因此，一般在一个与五个最低有效位(Least Significant Bit；LSB)之间仍然存在干扰，但对人眼而言仅可视为所述图像中略不规则的干扰，因此干扰小得多。

根据一个第一实施例，通过时间连续频率调制实现时间相关频率调制(FM)。根据另一个实施例，通过时间离散频率调制实现时间相关频率调制。

根据一个第二优选实施例，通过外部频率源执行控制芯片的频率调制，或者，根据另一个实施例，通过在芯片上实现的一内部频率源来执行控制芯片的频率调制。

根据一个第三优选实施例，通过使用(多个)扩展频谱锁相回路执行所述频率调制。

在权利要求的附属项中定义本发明的优选发展。

附图说明

下文将参考附图来更详细地说明本发明的优选实施例。附图显示：

图1A到图C为一时间连续调变函数g(t)的实例；

图2A到图C为一时间离散调变函数g(k)的实例；

图3为一个方块图，其说明在一屏幕的一控制芯片中的时钟频率产生；

图4为一个根据本发明第一实施例具有外部频率调制的控制单元的方块图；

图5为一个根据本发明第二实施例具有内部频率调制的控制单元；

图6为在一扩展频谱锁相回路中的频率响应；

图7为一个在一具有存储器和屏幕接口的LCD控制单元中的干扰图案的实例；

图8为一个已知的LCD控制单元的方块图；

图9为一个图8的LCD控制单元的屏幕接口的等效图；

图10A为一个具有一屏幕接口的LCD控制单元的干扰图案；

图10B为一个具有一屏幕接口和一存储器接口的LCD控制单元的干扰图案；和

图11为一个解释一干扰图案的形成的说明。

具体实施方式

在优选实施例的以下说明中，附图中相同、看似相同或相似的元件具有相同的参考符号。

基于上述干扰形成的简单模型，以下说明发明途径、方法和装置，藉此可避免或排除可见的而具有干扰性的干扰的形成。

在此，应注意，将以下所述的方法、途径和装置视为对在相关的模拟电路部分和整个系统(印刷电路板、芯片、应用)中必须采取的措施附加，以减小对杂波的敏感度以及不需要的基板和集中电压。因此，本发明优选应用在已充分发展并具有相对干扰不敏感的模拟操作行为的系统。

如以上所述，根据本发明的一个优选实施例，通过实现时间相关频率调制FM来获得用于避免干扰图案的像素频率变化，其分别破坏所述频率的相关性和固定比，使得当耦合所述干扰频率时，所述干扰图案得以减少或消除。

根据一个第一实施例，通过时间连续频率调制来实现所述时间相关频率调制，诸如通过频率摆动轮的作用，其以一适当速率穿过频率区域Δf，其分别在为屏幕与存储器所需的基频(f₀)附近的一调制函数g(t)确定。

假定所需的时钟频率信号是通过锁相回路(PLL)而产生在控制芯片上，对于所述锁相回路的输入频率f_xpllin(t)，下式成立：

f_xpllin(t)＝f₀+Δf*g(t)

其中：

f₀＝所述屏幕的基频(像素频率)或所述存储器的基频

Δf＝在所述基频附近的频率范围

g(t)＝调制函数

所述调制函数g(t)可以为任意的连续函数，例如图1A到图1C中所说明的函数，其中一般并不产生对所使用的函数的形成与实现的限制。

在此所描述的调制的时间连续的情况中，所产生的干扰图案将在每一线并在每一个别帧内连续改变，而当适当地确定所述函数g(t)和所述参数Δf时，可能由原先相关的干扰图案产生看似不相关的宽(准)杂波。

在本发明的另一个优选实施例中，使用产生类似结果的更简单的时间离散频率调制以取代一般非常昂贵的用于时间连续频率调制的上述途径，但就实现方面而言，时间离散频率调制具有明显的优点。

在此实施例中，待调制的频率f_xpllin(k)并不连续变化，而视通过帧或通过线的实施方案而定。另外，可选取任意的适时的判断。如同在所述时间连续频率调制中，通过适当的随机产生器，所述频率可连续或任意而不稳定地变化，其能更有效产生“白色”(准)杂波。

在此实施例中，对于所述锁相回路配置的输入频率，下式成立：

f_xpllin(t)＝f₀+Δf*g(k)

其中：

f₀＝所述屏幕的基频(像素频率)或所述存储器的基频

Δf＝在所述基频附近的频率范围

g(k)＝时间离散调制函数

k＝运行指数

每当满足一频率变化的预定条件时，所述运行指数k便增加1，诸如线或帧变化或类似情况发生，其表示分别到达一新的线和一新的帧。在图2A到图C中，说明所述时间离散调制频率g(k)的实例，然而其中，在此应注意，在待使用的离散函数方面一般并无限制。

如上述第一实施例，通过适当选择所述函数g(k)、所述调制条件和所述参数Δf，结果可为一“白色”(准)杂波，其在最佳情况下不可见或仅微弱可见。

就上述实施例而言，一般应注意，通过适当确定所述调制条件，能够极为灵活地使用上述两种用以产生所述时间相关频率调制的方法，以使本发明的方法可适用于不同的环境条件，此举的必要性归因于所述复数个可能的输入模式与输入频率。

下面对时钟频率信号在一控制芯片上的产生和分布作更详细的说明，如根据图8对的所描述，随后，基于此讨论内容来描述在LCD屏幕的控制芯片中实施本发明方法的实施例。

图3为一个说明在控制芯片上产生时钟频率所需的单元的方块图。如图3的示意图中所见，其所显示的切换组件系用于产生所述存储器时钟频率mpll_clk和所述像素时钟频率ppll_clk。所述电路包含一多路复用器100，其在第一输入接收水平同步信号HS(H-Sync)。在第二输入，所述多路复用器100接收外部振荡器时钟频率sys_clk。根据一驱动信号，所述多路复用器选取所述两个输入中的一个作为输入信号以产生所述像素时钟频率ppll_clk。通过线102将由所述多路复用器100所选取的输出信号提供给预除法器104(n_prediv)，其中通过另一线106将由其产生的输出信号提供给锁相回路108的输入，其在内部除法器110(n_div)的控制下在所述输出处提供所述像素时钟频率ppll_clk。另外，将所述外部振荡器时钟频率sys_clk提供给另一预除法器112(n_pre-div)，所述预除法器在其输出处经由线114将一输出信号输出到所述锁相回路116。所述锁相回路116由一内部控制118(n_div)驱动并在所述输出处输出所述存储器时钟频率mpll_clk。

另外，在图3中指示了用于运作所述寄存器(即图8中所显示的配置寄存器)的时钟频率，rclk等同于所述系统时钟频率或外部振荡器时钟频率sys_clk。

另外，说明了所述输入时钟频率avi_clk是通过另一锁相回路120与下游相位延迟回路122而从所述水平同步信号HS产生的，将其提供给一取样器124用于AVI信号的获取和数字转换。

图3所示的示意性电路图是一个用于一具有外部存储器的LCD控制芯片以产生时钟频率的控制单元，其一般具有至少四个不同时钟频率(时钟域)，其相互间具有某时间变量关系。另外，关于图3，显示用于所述时钟频率产生的一配置，在后来的实施和应用中亦可发现所述配置。

图3中，概述所述四个频率及其产生，并且除了能将所述模拟视频输入AVI的水平同步信号HS作为输入信号的锁相回路108(llpll)以外，所有其它锁相回路均由所述外部振荡器时钟频率sys_clk驱动。

用于所述控制芯片800的寄存器的时钟频率rclk并非关键。其一般与所述外部时钟频率相同(rclk＝sys_clk)，而且由于所述寄存器在一般操作中为静态的，因此其对所述芯片的模拟电路不造成可见或可测的影响。

对于自所述相关联的锁相回路108和116(ppll、mpll)产生的存储器时钟频率mpll_clk和所述屏幕时钟频率(像素频率)ppll_clk，情况就不同了。通过所述时钟频率信号，不仅所述LCD控制芯片的很大数字区块，而且个别输入/输出接口，即所述存储器接口和所述屏幕接口都得到计时。在两个锁相回路中，均可将所述外部振荡器时钟频率用作输入信号，并通过程序化所述预除法器104、112以及所述内部回路除法器110、118，可在所述输出处设定所述时钟频率信号所需的频率。在所述屏幕锁相回路中，所选取的输入的H-Sync信号，在所说明的实施例中，所述模拟视频输入的信号HS，可用作输入信号替代所述外部时钟频率sys_clk。

从图3中所说明的系统架构开始，下面将说明用于实施上述用于所述时钟频率的准分解的方法的两个优选实施例。熟习此项技术者从下述实施方案将明白，其它实施方案也是可能的。

关于图3，描述一个第一实施例，其中由一外部源馈入已调制频率的系统时钟频率。图4显示图3所示用于产生所述像素时钟频率ppll_clk和存储器时钟频率mpll_clk的电路元件的一部份，其中外部馈入系统时钟频率sys_clk选取为所述锁相回路108的输入信号以产生所述像素时钟频率，使得基于简单明了考虑，在图4中省略图3中所示的多路复用器100。

在图4中可见到，取代用于常规LCD控制芯片的外部石英或晶体振荡器126，现在使用一扫描产生器126以提供系统时钟频率sys_clk。此由130中的准振荡器126与预除法器104和112(n_pre-div)之间断开的连接所显示。图4中所说明的实施例是本发明的一个简单实施方案，其中在此使用一外部频率产生器128(诸如Stanford DG 245类型)，以取代一般所使用的石英振荡器126，其也取代所述石英振荡器而安置在所述印刷电路板上，用于驱动所述屏幕的控制芯片也放置在此。如果设定所述频率产生器128，以与上述本发明的实施例相对应而产生已调制频率的信号，则所述产生器128的已调制频率的输出信号可用作输入信号和系统时钟频率sys_clk以分别用于所述锁相回路108和116。通过仔细选择所述参数，可获得与所述模拟输入信号(avi_clk)的样本时钟频率相关的，由所述锁相回路108和116(ppll、mpll)所产生的时钟频率信号ppl_clk与mpll_clk的准分解。

欲选取的参数的系统边界，一方面，取决于所述锁相回路108和116的动态相位特性，另一方面，取决于所述已连接单元(指已连接的屏幕与存储器)的频率容差。这表示，即使由于所述频率调制而处于一最大频率偏离中，仍然必须保证一安全数据传送到已连接单元。除此以外，在一强频率调制中，必须考虑应用于数字方块合成的限度控制，以避免在所述区块内和特定而言也在所述时钟频率(时钟域)之间的接口处的计时问题。

从理论上说，将选取用于所述频率调制的参数的判定是很昂贵的，因为，实际上，不仅所述基频而且所有的谐波部份以及所有组件的动态特性都重叠并导致复杂的时间和频率行为。尽管能在理论上将其确定，但对于输入模式/应用的每一组合，较佳采用经验法决定用于频率调制的参数。基于以此方法决定的值，根据所需模式进行设定。

虽然刚刚说明的实施例为良好结果提供了外部频率产生器，但所述实施例的一缺点是用于连接所述外部频率产生器的成本和人力耗费太高。对于一后来的应用，并不需要使用一外部频率产生器，使得在实际情况中，可使用在印刷电路板上的一简化可程序化/可初始化产生器，其代表可能但不经济的解决方法。

因此，根据本发明的用于实施本发明的方法的一个第二实施例，所述频率调制系统时钟频率产生在内部，即在所述控制单元内也就是在所述芯片上。在图5中，说明了一用于所述频率调制的内部产生的电路。显而易见，将安置于电路板上的常规所使用的外部石英振荡器126保留以将系统时钟频率sys_clk提供给所述控制芯片。除了以上已经描述的组件，提供一除法器控制器132，其通过第一控制总线134连接到第一预除法器104，通过第二控制总线136连接到第二预除法器112，通过第三控制总线138连接到第一反馈除法器110并通过第四控制总线140连接到第二反馈除法器118。

在图5中所说明的实现是一通过“芯片上”频率调制解除相关的实施，其与图4所描述的实现相比更高明且技术上更容易实现。用于此实施例所基于的频率调制的起点是分别用在锁相回路108和116中的预除法器104和112，以及反馈除法器110与118。通过适当的算法或可程序化拟随机产生器，在所述除法器控制器132的控制下，变动所述预除法器104和112中的每一个和所述反馈除法器的除法器值，以获取上述时间与频率行为。在图5说明的实施例中，所述除法器控制器132包含一个样本控制、一个可程序计数器/除法器以及一个随机产生器。

对于所述频率调制的结果，所述预除法器104、112(n_pre-div)的精确性是重要的，其中应注意，由此待设定的最小频率级Δf_step通过所述锁相回路108、116的反馈除法器110、118(n_div)而向上转换。对于将分别在所述像素时钟频率ppll_clk和所述存储器频率mpll_clk中有效获取的频率级的数量，在具有所述电路的相同结构条件下，下式成立：

Δf_step＝Δf_n*n_div/n_prediv，

其中，例如，下式成立：

n_div＝2⁰

n_prediv＝2¹⁶，

由此得出最小Δf_step结果。

所述频率除法器的变动的问题即事实是，原则上，其为计数器，经程序化到一特定的终值并在达到此终值(临界值)时提供一输出脉冲。因此，仅当所述计数器溢出时，才会发生所述锁相回路的输入频率的重新程序化以及由此引起的调制。由于所述锁相回路的动态行为，所述输出时钟频率信号和所述输出时钟频率mpll_clk、ppll_clk的或多或少的时间连续的变化分别发生。因此，不必在所述阶梯宽度Δf_step内实现一高分辨率，因为无论如何所述锁相回路皆会连续地穿过所述中间范围。

实现用于实施本发明的方法的所述第二实施例比通过已调制频率的信号产生于外部的情况要容易得多，但是所述锁相回路的时间行为在此亦是决定性的因素。由于所述预除法器已存在于现有的电路和设计中，因此可用不太费力的方法(除法器逻辑与控制)实施并检验本发明的方法。

实施分解所需的频率调制的一第三优选实施例为一替代性锁相回路概念的使用。将所谓扩展频谱锁相回路用于类似的应用中以提高EMC/DMI(EMC＝Electromagnetic Compatibility(电磁兼容性)，EMI＝Minimisation(最小限度))。通过适当调整所述锁相回路的参数和其控制(线性、函数或随机)，可能获取两个频率分解，由此不发生可见干扰以及可能正面影响所述EMC/EMI行为。

图6中说明一正常相位锁定电路(正常PLL)与一扩展频谱锁相回路(扩展频谱PLL)之间的差别。可以看见，与所述正常PLL相比，所述扩展频谱PLL产生横跨一预定频率范围的输出信号，然而所述正常PLL仅提供取决于所述输入频率的一单一输出频率。因此，在此也可实现以上较详细说明的用于所述时钟频率信号的分解的发明方法。

下面更详细地说明用于分解所述时钟频率信号的实验结果，其中其已基于经由所述已调制频率的信号的一外部馈送来实施所述方法的上述第一实施例而执行。

对于在一LCD控制单元(特定言之为诸如控制单元，诸如SAA 6714)内所发生的干扰的分析，将数据储存于一存储器中并因此对其进行统计评估的可能性得以适用。因此，下面首先描述一个别测试安装，然后说明由此获得的所述分解结果以及所述已调制频率的系统时钟频率的外部馈送。

所述测试安装包含以下装置和组件：

-作为系统时钟频率产生器的Stanford研究系统合成函数产生器，DS345型，

-作为AVI信号源的量子数据视频测试产生器，801GD型，

-SAA6714评估板「Early Dragon」，第1.2版，具有SAA6714A，

-LG Philips面板，18英时，LM181E1型，SXGA分辨率，

-12V/5 A Deutronic供电，DTP60型

选取以下设定和参数：

输入：

量子数据测试产生器

格式：83＝DMT1260

图像：43＝45Flat27

分辨率：1280×1024

时钟频率产生：

Stanford研究系统合成函数产生器

基频：25,000,005.000Hz(25.000005MHz)

由于以Hz级设定所述Stanford研究产生器的频率的可能性，可产生一停滞的干扰图案的特别情形，接着可对其进行统计评估——即使在存储器中没有高速缓存。如果在正常操作过程中由一石英振荡器产生所述系统时间频率，则干扰线的产生和类型很大程度上取决于所述石英振荡器的温度和其老化、生产容差等。

测试一LCD控制的行为，关于图8已对其作说明。在此，所述外部频率产生器的输出充当用于所述存储器时钟频率和所述屏幕时钟频率(像素时钟频率)的参考信号，如上所述。在所述外部产生器处的一频率调制分别产生所述存储器时钟频率和所述数据流时钟频率之一频率调制，其由个别锁相回路的动态行为所确定。

图7显示一屏幕打印的一部份，其通过将画面冻结于所述LCD定标器的外部存储器内并读出所述存储器区域来建立。由于在文件的打印中几乎不能看见所述干扰线，为说明的目的，以白线突出显示其中三条。

与已经说明的离散模型相反，实际上所述干扰图案的强依赖性甚至显示于小频率变化中。随着所述输入频率的仅数赫兹的变化，不同的干扰图案变得可见。

在下表中，显示一些设定以及所述干扰线的个别形式。

频率(Hz)	干扰线
频率(Hz)	干扰线	25,000,004	顺时针约20度倾斜并具有约5mm的间距
25,000,010	顺时针约20度倾斜并具有约3mm的间距	25,000,004	顺时针约20度倾斜并具有约5mm的间距
25,000,010	顺时针约20度倾斜并具有约3mm的间距	25,000,012	顺时针约150度倾斜并具有约2mm的间距
25,000,018	顺时针约20度倾斜并具有约5mm的间距	25,000,012	顺时针约150度倾斜并具有约2mm的间距
25,000,018	顺时针约20度倾斜并具有约5mm的间距	25,000,025	如在25,000,012与25,000,010一起中一样

通过使用经由在所述印刷电路板上取代所述石英振荡器的一已调制频率系统时钟频率的分解，可能使图7中所说明的干扰图案为肉眼所“不可见”。由此对于所需的效果的一决定性的因素为通过频率调制和垂直更新率的干扰频率的组合、干扰线的转换。

举例而言，将考虑发生于25,000,004Hz系统时钟频率的干扰图案。选取一25Hz的扫描率、一7777Hz的已扫描频率范围以及作为调制频率g(t)的一正弦函数，通过所述设定，在所述函数产生器获得一很好的结果，其中所述干扰线不再能为肉眼所见。

较佳的是，通过使用一随机调制以实施本发明的方法，因为，通过所述频率调制本身，可能产生一新的和(当其发生时)复杂的干扰图案。由于所述行为主要期望于连续调制函数中，由离散模型的模拟结果得出随机调制是频率调制的更有利变化。

本发明的方法已显示于模型和实际两者中，即可使LCD控制单元中的干扰发生分别得到有效减轻并通过所描述的时钟频率信号的准分解而使其不可见。

所述技术可较容易地实现，但对于所述方法的有效使用，则要为不同的模型确定适合的参数以保证所述方法可靠运作而且所述外部组件(存储器和屏幕)没有问题。

以上已经对本发明中的一个优选实施例作更详细说明，其中当产生像素数据时通过改变所述像素频率从而获取到可见干扰。但是此外本发明并不受限制。

一般地，能以与信号ppll和mpll同样的方式来操作在所述第二板上的芯片上的所有干扰信号，使得本发明不限于所述时钟频率信号而一般能应用于所有时钟频率信号。

Claims

1.一种用于以一像素频率(ppll_clk)减少一屏幕上显示图像的干扰图案的方法，其中所述图像由像素数据加以描述并基于接收到的图像数据由一控制单元(800)提供到所述屏幕，其中所述控制单元具有一个用于接收图像数据的输入(802、804、806)及复数个时钟信号，其中所述时钟信号中的一个或多个通过所述输入耦合到所述控制单元且覆盖所述图像数据，该方法包含：

在产生像素数据期间，以时间相关频率调制(FM)变动一个或多个用于产生所述像素数据的时钟频率信号，

其中所述时间相关频率调制(FM)在像素数据的一行或一帧上为时间离散的，且所述频率(ppll_clk)根据行的变化或帧的变化而变化。

2.根据权利要求1所述的方法，其中在产生所述像素数据期间，所述像素频率(ppll_clk)改变。

3.根据权利要求1或2所述的方法，其中所述控制单元包含构件(108)，其根据一已应用的输入频率(sys_clk)产生所述像素频率(ppll_clk)，其中改变所述像素频率(ppll_clk)的步骤包含改变所述输入频率(sys_clk)。

4.根据权利要求3所述的方法，其中所述输入频率(sys_clk)由所述控制单元(800)的一外部频率源(128)或一内部频率源(132)提供。

5.根据权利要求3所述的方法，其中所述控制单元包含一个由一具有一存储器频率(mpll_clk)的驱动信号驱动的存储器接口(814)，以及用于产生所述存储器频率(mpll_clk)的构件(116)，其中将用于产生所述像素频率(ppll_clk)的构件(108)的所述输入频率(sys_clk)进一步应用到用于产生所述存储器频率(mpll_clk)的构件(116)。

6.根据权利要求4所述的方法，其中所述控制单元包含一个由一具有一存储器频率(mpll_clk)的驱动信号驱动的存储器接口(814)，以及用于产生所述存储器频率(mpll_clk)的构件(116)，其中将用于产生所述像素频率(ppll_clk)的构件(108)的所述输入频率(sys_clk)进一步应用到用于产生所述存储器频率(mpll_clk)的构件(116)。

7.根据权利要求3所述的方法，其中用于产生所述像素频率(ppll_clk)的构件包含一个扩展频谱锁相回路。

8.根据权利要求4所述的方法，其中用于产生所述像素频率(ppll_clk)的构件包含一个扩展频谱锁相回路。

9.根据权利要求5所述的方法，其中用于产生所述像素频率(ppll_clk)的构件包含一个扩展频谱锁相回路。

10.根据权利要求6所述的方法，其中用于产生所述像素频率(ppll_clk)的构件包含一个扩展频谱锁相回路。

11.一种用于控制一屏幕的控制单元，其以一像素频率(ppll_clk)运作，用于在所述屏幕上显示一具有已减少干扰图案的图像，该控制单元包含复数个时钟信号：

一个用于接收图像数据的输入(802、804、806)，其中所述时钟信号中的一个或多个通过所述输入耦合到所述控制单元且覆盖所述图像数据；

处理构件(812)，其处理所接收的图像数据用于产生所述像素数据，其中在产生所述像素数据期间，所述处理构件(812)以时间相关频率调制(FM)变动用以产生所述像素数据的时钟频率信号中的一个或多个；

和

其中所述时间相关频率调制(FM)在像素数据的一行或一帧上为时间离散的，且

其中所述处理构件(812)根据行的变化或帧的变化而造成所述频率(ppll_clk)的变化。

12.根据权利要求11所述的控制单元，其中在产生所述像素数据期间，所述处理构件(812)改变所述像素频率(ppll_clk)。

13.根据权利要求11或12所述的控制单元，其中所述处理构件(812)包含一个像素频率产生器(108)，其根据一变化的输入频率信号(sys_clk)产生所述像素频率(ppll_clk)。

14.根据权利要求13所述的控制单元，其中所述可变输入频率信号基于一外部恒定频率信号，由一外部信号源(128)或由一内部频率控制(134)提供。

15.根据权利要求13所述的控制单元，其中所述处理单元包含一个存储器频率产生器(116)，其基于所述输入频率信号(sys_clk)，产生一存储器接口(814)的驱动信号的一存储器频率(mpll_clk)。

16.根据权利要求14所述的控制单元，其中所述处理单元包含一个存储器频率产生器(116)，其基于所述输入频率信号(sys_clk)，产生一存储器接口(814)的驱动信号的一存储器频率(mpll_clk)。

17.根据权利要求13所述的控制单元，其中所述像素频率产生器包含一个扩展频谱锁相回路。

18.根据权利要求14所述的控制单元，其中所述像素频率产生器包含一个扩展频谱锁相回路。

19.根据权利要求15所述的控制单元，其中所述像素频率产生器包含一个扩展频谱锁相回路。

20.根据权利要求16所述的控制单元，其中所述像素频率产生器包含一个扩展频谱锁相回路。