KR20230103684A - 표시장치 및 이의 구동방법 - Google Patents

표시장치 및 이의 구동방법 Download PDF

Info

Publication number
KR20230103684A
KR20230103684A KR1020210194726A KR20210194726A KR20230103684A KR 20230103684 A KR20230103684 A KR 20230103684A KR 1020210194726 A KR1020210194726 A KR 1020210194726A KR 20210194726 A KR20210194726 A KR 20210194726A KR 20230103684 A KR20230103684 A KR 20230103684A
Authority
KR
South Korea
Prior art keywords
signal
unit
driving
slave
clock signal
Prior art date
Application number
KR1020210194726A
Other languages
English (en)
Inventor
강연욱
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210194726A priority Critical patent/KR20230103684A/ko
Publication of KR20230103684A publication Critical patent/KR20230103684A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 제1표시부를 구동하는 마스터 구동부; 및 제2표시부를 구동하는 슬레이브 구동부를 포함하고, 상기 마스터 구동부와 상기 슬레이브 구동부는 하나 이상 다른 주기신호와 기준 클록신호를 논리곱하여 제1출력신호를 생성하고, 상기 하나 이상 다른 주기신호를 논리 반전하여 논리 반전된 주기신호를 생성하고 상기 기준 클록신호를 지연하여 하나 이상 다른 지연신호를 생성하고 상기 논리 반전된 주기신호와 상기 하나 이상 다른 지연신호를 논리곱하여 제2출력신호를 생성하고, 상기 제1출력신호와 상기 제2출력신호를 논리합하여 상기 기준 클록신호를 다양한 주파수 대역의 기준 클록신호로 시분할 분산시키는 주파수 분산부를 각각 포함하는 표시장치를 제공할 수 있다.

Description

표시장치 및 이의 구동방법{Display Device and Driving Method of the same}
본 발명은 표시장치 및 이의 구동방법에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 발광표시장치(Light Emitting Display Device: LED), 양자점표시장치(Quantum Dot Display Device; QDD), 액정표시장치(Liquid Crystal Display Device: LCD) 등과 같은 표시장치의 사용이 증가하고 있다.
앞서 설명한 표시장치들은 서브 픽셀들을 포함하는 표시패널, 표시패널을 구동하는 구동 신호를 출력하는 구동부 및 표시패널 또는 구동부에 공급할 전원을 생성하는 전원 공급부 등이 포함된다.
위와 같은 표시장치들은 표시패널에 형성된 서브 픽셀들에 구동 신호 예컨대, 스캔신호 및 데이터신호 등이 공급되면, 선택된 서브 픽셀이 빛을 투과시키거나 빛을 직접 발광을 하게 됨으로써 영상을 표시할 수 있다.
본 발명은 다양한 주파수 대역의 기준 클록신호를 기반으로 동작하도록 구동 주파수를 구성하여 전자파(EMI) 문제(노이즈 등)를 개선 또는 완화하고, 구동 주파수 변경후 마스터 구동부와 슬레이브 구동부 사이의 비동기화 시 슬레이브 구동부 측에서 동기신호 차이를 보정하도록 하여 표시패널 구동 시 유발될 수 있는 오동작을 보상 또는 방지하는 것이다.
본 발명은 제1표시부를 구동하는 마스터 구동부; 및 제2표시부를 구동하는 슬레이브 구동부를 포함하고, 상기 마스터 구동부와 상기 슬레이브 구동부는 하나 이상 다른 주기신호와 기준 클록신호를 논리곱하여 제1출력신호를 생성하고, 상기 하나 이상 다른 주기신호를 논리 반전하여 논리 반전된 주기신호를 생성하고 상기 기준 클록신호를 지연하여 하나 이상 다른 지연신호를 생성하고 상기 논리 반전된 주기신호와 상기 하나 이상 다른 지연신호를 논리곱하여 제2출력신호를 생성하고, 상기 제1출력신호와 상기 제2출력신호를 논리합하여 상기 기준 클록신호를 다양한 주파수 대역의 기준 클록신호로 시분할 분산시키는 주파수 분산부를 각각 포함하는 표시장치를 제공할 수 있다.
상기 주파수 분산부는 상기 하나 이상 다른 주기신호를 생성하는 주기 선택부와, 상기 하나 이상 다른 주기신호를 논리 반전하여 상기 논리 반전된 주기신호를 생성하는 인버터부와, 상기 기준 클록신호를 지연하여 상기 하나 이상 다른 지연신호를 생성하는 지연 선택부와, 상기 하나 이상 다른 주기신호와 상기 기준 클록신호를 논리곱하여 상기 제1출력신호를 생성하는 제1앤드 게이트부와, 상기 논리 반전된 주기신호와 상기 하나 이상 다른 지연신호를 논리곱하여 상기 제2출력신호를 생성하는 제2앤드 게이트부와, 상기 제1출력신호와 상기 출력신호를 논리합하여 상기 기준 클록신호를 상기 다양한 주파수 대역의 기준 클록신호로 시분할 분산시켜 출력하는 오아 게이트부를 포함할 수 있다.
상기 주기 선택부는 업카운터를 포함하고, 상기 지연 선택부는 링카운터 또는 존슨 카운터를 포함할 수 있다.
상기 마스터 구동부와 상기 슬레이브 구동부가 비동기화 되는 경우, 상기 슬레이브 구동부는 상기 마스터 구동부로부터 전달된 마스터 동기 클록신호를 기반으로 슬레이브 동기 클록신호의 위상을 보정하여 상기 마스터 구동부와의 동기화를 이룰 수 있다.
상기 슬레이브 구동부와 상기 마스터 구동부가 동기화를 이루기 위해 상기 슬레이브 동기 클록신호의 위상을 보정하는 경우, 상기 마스터 구동부의 위상 고정 루프 동작은 비활성화될 수 있다.
상기 마스터 구동부와 상기 슬레이브 구동부는 고정 주파수로 기준 클록신호를 생성하는 발진부와, 상기 발진부로부터 출력된 상기 기준 클록신호를 상기 다양한 주파수 대역의 기준 클록신호로 시분할 분산시키는 상기 주파수 분산부와, 상기 다양한 주파수 대역의 기준 클록신호를 분주하여 출력하는 주파수 분주부와, 상기 주파수 분주부로부터 다양한 주파수 대역으로 분주된 기준 클록신호를 입력받고 이들 중 적어도 하나를 구동에 필요한 구동 클록신호로 선택함과 더불어 제어신호를 생성하는 제어부와, 상기 제어부로부터 출력된 상기 구동 클록신호 및 상기 제어신호를 기반으로 동기신호와 동기 클록신호를 생성하는 동기 제어부와, 상기 구동 클록신호의 위상을 고정하는 위상 고정부를 각각 포함할 수 있다.
상기 슬레이브 구동부의 위상 고정부는 상기 마스터 구동부의 동기 제어부로부터 출력된 마스터 동기 클록신호와 상기 슬레이브 구동부의 동기 제어부로부터 출력된 슬레이브 동기 클록신호를 비교한 후 두 신호 사이에 차이가 발생하면 상기 마스터 구동부와의 동기화를 이루기 위해 상기 마스터 동기 클록신호를 기반으로 상기 슬레이브 동기 클록신호의 위상을 보정할 수 있다.
상기 슬레이브 구동부와 상기 마스터 구동부가 동기화를 이루기 위해 상기 슬레이브 동기 클록신호의 위상을 보정하는 경우, 상기 마스터 구동부의 위상 고정부의 동작은 비활성화될 수 있다.
또 다른 측면에서 본 발명은 제1표시부를 구동하는 마스터 구동부 및 제2표시부를 구동하는 슬레이브 구동부를 포함하는 표시장치의 구동방법을 제공할 수 있다. 표시장치의 구동방법은 상기 마스터 구동부의 구동 주파수와 상기 슬레이브 구동부의 구동 주파수를 설정된 주기마다 변경하되, 상기 구동 주파수를 설정된 주기마다 변경하는 단계는 하나 이상 다른 주기신호와 기준 클록신호를 논리곱하여 제1출력신호를 생성하는 단계와, 상기 하나 이상 다른 주기신호를 논리 반전하여 논리 반전된 주기신호를 생성하는 단계와, 상기 기준 클록신호를 지연하여 하나 이상 다른 지연신호를 생성하는 단계와, 상기 논리 반전된 주기신호와 상기 하나 이상 다른 지연신호를 논리곱하여 제2출력신호를 생성하는 단계와, 상기 제1출력신호와 상기 제2출력신호를 논리합하여 상기 기준 클록신호를 다양한 주파수 대역의 기준 클록신호로 시분할 분산시키는 단계를 포함할 수 있다.
상기 구동 주파수를 설정된 주기마다 변경하는 단계는 상기 마스터 구동부의 구동 주파수와 상기 슬레이브 구동부의 구동 주파수 사이의 동기화 여부를 판단하는 주파수 동기화 단계를 더 포함할 수 있다.
상기 주파수 동기화 단계는 상기 마스터 구동부와 상기 슬레이브 구동부가 비동기화 되는 경우, 상기 마스터 구동부로부터 전달된 마스터 동기 클록신호를 기반으로 상기 슬레이브 동기 클록신호의 위상을 보정하여 상기 마스터 구동부와 상기 슬레이브 구동부 사이의 동기화를 이룰 수 있다.
상기 슬레이브 구동부와 상기 마스터 구동부가 동기화를 이루기 위해 상기 슬레이브 동기 클록신호의 위상을 보정하는 경우, 상기 마스터 구동부의 위상 고정 루프 동작은 비활성화될 수 있다.
본 발명은 다양한 주파수 대역의 기준 클록신호를 기반으로 동작하도록 구동 주파수를 구성하여 전자파(EMI) 문제(노이즈 등)를 개선 또는 완화할 수 있는 효과가 있다. 또한, 본 발명은 구동 주파수 변경후 마스터 구동부와 슬레이브 구동부 사이의 비동기화 시 슬레이브 구동부 측에서 마스터 구동부를 기반으로 슬레이브 구동부의 동기신호 차이를 보정하도록 하여 표시패널 구동 시 유발될 수 있는 오동작을 보상 또는 방지할 수 있는 효과가 있다.
도 1은 발광표시장치를 개략적으로 나타낸 블록도이고, 도 2는 도 1에 도시된 서브 픽셀을 개략적으로 나타낸 구성도이다.
도 3 및 도 4는 게이트인패널 방식 스캔 구동부의 구성을 설명하기 위한 도면들이고, 도 5는 게이트인패널 방식 스캔 구동부의 배치예를 나타낸 도면이다.
도 6은 본 발명의 실시예에 따른 표시장치의 제1구성 예시도이고, 도 7은 본 발명의 실시예에 따른 표시장치의 제2구성 예시도이고, 도 8은 본 발명의 실시예에 따른 마스터 구동부와 슬레이브 구동부의 내부 구성도이다.
도 9 내지 도 11은 본 발명의 실시예에 따른 주파수 분산부의 내부 구성과 입출력 관계를 설명하기 위한 도면들이고, 도 12 및 도 13은 본 발명의 실시예에 따른 주기 선택부의 내부 구성과 입출력 관계를 설명하기 위한 도면들이고, 도 14 및 도 15는 본 발명의 실시예에 따른 지연 선택부의 내부 구성과 입출력 관계를 설명하기 위한 도면들이고, 도 16 및 도 17은 본 발명의 실시예를 기반으로 주파수 분산을 수행할 경우 변경 주기별 상태를 일례로 보여주기 위한 도면들이다.
도 18 내지 도 21은 본 발명의 실시예를 기반으로 마스터 구동부와 슬레이브 구동부 간의 주파수 차이를 보상하는 예시를 설명하기 위한 도면들이고, 도 22는 비교예 대비 본 발명의 실시예에 따른 이점을 설명하기 위한 시뮬레이션 결과도이다.
본 발명에 따른 표시장치는 텔레비전, 영상 플레이어, 개인용 컴퓨터(PC), 홈시어터, 자동차 전기장치, 스마트폰 등으로 구현될 수 있으며, 이에 한정되는 것은 아니다. 본 발명에 따른 표시장치는 발광표시장치(Light Emitting Display Device: LED), 양자점표시장치(Quantum Dot Display Device; QDD), 액정표시장치(Liquid Crystal Display Device: LCD) 등으로 구현될 수 있다. 그러나 이하에서는 설명의 편의를 위해 무기 발광다이오드 또는 유기 발광다이오드를 기반으로 빛을 직접 발광하는 발광표시장치를 일례로 한다.
도 1은 발광표시장치를 개략적으로 나타낸 블록도이고, 도 2는 도 1에 도시된 서브 픽셀을 개략적으로 나타낸 구성도이다.
도 1 및 도 2에 도시된 바와 같이, 발광표시장치는 영상 공급부(110), 타이밍 제어부(120), 스캔 구동부(130), 데이터 구동부(140), 표시패널(150) 및 전원 공급부(180) 등을 포함할 수 있다.
영상 공급부(세트 또는 호스트시스템)(110)는 외부로부터 공급된 영상 데이터신호 또는 내부 메모리에 저장된 영상 데이터신호와 더불어 각종 구동신호를 출력할 수 있다. 영상 공급부(110)는 데이터신호와 각종 구동신호를 타이밍 제어부(120)에 공급할 수 있다.
타이밍 제어부(120)는 스캔 구동부(130)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC), 데이터 구동부(140)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC) 및 각종 동기신호(수직 동기신호인 Vsync, 수평 동기신호인 Hsync) 등을 출력할 수 있다. 타이밍 제어부(120)는 데이터 타이밍 제어신호(DDC)와 함께 영상 공급부(110)로부터 공급된 데이터신호(DATA)를 데이터 구동부(140)에 공급할 수 있다. 타이밍 제어부(120)는 IC(Integrated Circuit) 형태로 형성되어 인쇄회로기판 상에 실장될 수 있으나 이에 한정되지 않는다.
스캔 구동부(130)는 타이밍 제어부(120)로부터 공급된 게이트 타이밍 제어신호(GDC) 등에 응답하여 스캔신호(또는 스캔전압)를 출력할 수 있다. 스캔 구동부(130)는 게이트라인들(GL1~GLm)을 통해 표시패널(150)에 포함된 서브 픽셀들에 스캔신호를 공급할 수 있다. 스캔 구동부(130)는 IC 형태로 형성되거나 게이트인패널(Gate In Panel) 방식으로 표시패널(150) 상에 직접 형성될 수 있으나 이에 한정되지 않는다.
데이터 구동부(140)는 타이밍 제어부(120)로부터 공급된 데이터 타이밍 제어신호(DDC) 등에 응답하여 데이터신호(DATA)를 샘플링 및 래치하고 감마 기준전압을 기반으로 디지털 형태의 데이터신호를 아날로그 형태의 데이터전압으로 변환하여 출력할 수 있다. 데이터 구동부(140)는 데이터라인들(DL1~DLn)을 통해 표시패널(150)에 포함된 서브 픽셀들에 데이터전압을 공급할 수 있다. 데이터 구동부(140)는 IC 형태로 형성되어 표시패널(150) 상에 실장되거나 인쇄회로기판 상에 실장될 수 있으나 이에 한정되지 않는다.
전원 공급부(180)는 외부로부터 공급되는 외부 입력전압을 기반으로 고전위의 제1전원과 저전위의 제2전원을 생성하고, 제1전원라인(EVDD)과 제2전원라인(EVSS)을 통해 출력할 수 있다. 전원 공급부(180)는 제1전원 및 제2전원뿐만아니라 스캔 구동부(130)의 구동에 필요한 전압(예: 게이트하이전압과 게이트로우전압을 포함하는 게이트전압)이나 데이터 구동부(140)의 구동에 필요한 전압(드레인전압과 하프드레인전압을 포함하는 드레인전압) 등을 생성 및 출력할 수 있다.
표시패널(150)은 스캔신호와 데이터전압을 포함하는 구동신호, 제1전원 및 제2전원 등에 대응하여 영상을 표시할 수 있다. 표시패널(150)의 서브 픽셀들은 직접 빛을 발광한다. 표시패널(150)은 유리, 실리콘, 폴리이미드 등 강성 또는 연성을 갖는 기판을 기반으로 제작될 수 있다. 그리고 빛을 발광하는 서브 픽셀들은 적색, 녹색 및 청색을 포함하는 픽셀 또는 적색, 녹색, 청색 및 백색을 포함하는 픽셀로 이루어질 수 있다.
예컨대, 하나의 서브 픽셀(SP)은 제1데이터라인(DL1), 제1게이트라인(GL1), 제1전원라인(EVDD) 및 제2전원라인(EVSS)에 연결될 수 있고, 스위칭 트랜지스터, 구동 트랜지스터, 커패시터, 유기 발광다이오드 등으로 이루어진 픽셀회로를 포함할 수 있다. 발광표시장치에서 사용되는 서브 픽셀(SP)은 빛을 직접 발광하는바 회로의 구성이 복잡하다. 또한, 빛을 발광하는 유기 발광다이오드는 물론이고 유기 발광다이오드의 구동에 필요한 구동전류를 공급하는 구동 트랜지스터 등의 열화를 보상하는 보상회로 또한 다양하다. 따라서, 서브 픽셀(SP)을 블록의 형태로 단순 도시하였음을 참조한다.
한편, 위의 설명에서는 타이밍 제어부(120), 스캔 구동부(130), 데이터 구동부(140) 등을 각각 개별적인 구성인 것처럼 설명하였다. 그러나 발광표시장치의 구현 방식에 따라 타이밍 제어부(120), 스캔 구동부(130), 데이터 구동부(140) 중 하나 이상은 하나의 IC 내에 통합될 수 있다.
도 3 및 도 4는 게이트인패널 방식 스캔 구동부의 구성을 설명하기 위한 도면들이고, 도 5는 게이트인패널 방식 스캔 구동부의 배치예를 나타낸 도면이다.
도 3에 도시된 바와 같이, 게이트인패널 방식 스캔 구동부(130)는 시프트 레지스터(131)와 레벨 시프터(135)를 포함할 수 있다. 레벨 시프터(135)는 타이밍 제어부(120) 및 전원 공급부(180)로부터 출력된 신호들 및 전압들을 기반으로 구동클록신호들(Clks)과 스타트신호(Vst) 등을 생성할 수 있다. 구동클록신호들(Clks)은 2상, 4상, 8상 등 위상이 다른 J(J는 2 이상 정수)상의 형태로 생성될 수 있다.
시프트 레지스터(131)는 레벨 시프터(135)로부터 출력된 신호들(Clks, Vst) 등을 기반으로 동작하며 표시패널에 형성된 트랜지스터를 턴온 또는 턴오프할 수 있는 스캔신호들(Scan[1] ~ Scan[m])을 출력할 수 있다. 시프트 레지스터(131)는 게이트인패널 방식에 의해 표시패널 상에 박막 형태로 형성될 수 있다.
도 3 및 도 4에 도시된 바와 같이, 레벨 시프터(135)는 시프트 레지스터(131)와 달리 IC 형태로 독립적으로 형성되거나 전원 공급부(180)의 내부에 포함될 수 있다. 그러나 이는 하나의 예시일 뿐 이에 한정되지 않는다.
도 5a 및 도 5b에 도시된 바와 같이, 게이트인패널 방식 스캔 구동부에서 스캔신호들을 출력하는 시프트 레지스터(131a, 131b)는 표시패널(150)의 비표시영역(NA)에 배치될 수 있다. 시프트 레지스터(131a, 131b)는 도 5a와 같이 표시패널(150)의 좌우측 비표시영역(NA)에 배치되거나, 도 5b와 같이 표시패널(150)의 상하측 비표시영역(NA)에 배치될 수 있다. 한편, 도 5a 및 도 5b에서는 시프트 레지스터(131a, 131b)가 비표시영역(NA)에 배치된 것을 일례로 도시 및 설명하였으나 이에 한정되지 않는다.
도 6은 본 발명의 실시예에 따른 표시장치의 제1구성 예시도이고, 도 7은 본 발명의 실시예에 따른 표시장치의 제2구성 예시도이고, 도 8은 본 발명의 실시예에 따른 마스터 구동부와 슬레이브 구동부의 내부 구성도이다.
도 6에 도시된 바와 같이, 본 발명의 실시예에 따른 표시장치는 마스터 구동부(120A)와 슬레이브 구동부(120B)에 의해 구동되어 제1표시부(150A)와 제2표시부(150B)에 영상을 표시할 수 있다.
제1표시부(150A)와 제2표시부(150B)는 2개의 표시영역으로 구분되지만 하나의 표시패널로 구현된 형태 또는 2개의 표시영역이 물리적으로 구분된 2개의 표시패널로 구현된 형태일 수 있다.
도 7에 도시된 바와 같이, 본 발명의 실시예에 따른 표시장치는 적어도 하나의 마스터 구동부(120A)와 다수의 슬레이브 구동부(120B~120D)에 의해 구동되어 제1표시부(150A) 내지 제4표시부(150D)에 영상을 표시할 수 있다.
제1표시부(150A) 내지 제4표시부(150D)는 4개의 표시영역으로 구분되지만 하나의 표시패널로 구현된 형태 또는 4개의 표시영역이 물리적으로 구분된 4개의 표시패널로 구현된 형태일 수 있다.
이처럼, 다수의 슬레이브 구동부(120B~120D)가 포함된 경우 마스터와 슬레이브 관계는 변경될 수 있다. 예를 들어, 제1슬레이브 구동부(120B)의 경우, 제1시간 동안 마스터 구동부(120A)로부터 각종 신호를 전달받을 때 슬레이브 상태가 될 수 있다. 하지만, 제2시간 동안 제2슬레이브 구동부(120C)에게 각종 신호를 전달할 때 마스터 상태가 될 수 있다.
한편, 도 6 및 도 7과 같은 형태로 표시장치를 구동하는 경우, 마스터 구동부(120A)와 슬레이브 구동부(120B)는 주파수 동기화 여부가 중요하다. 예를 들어, 양자 간에 주파수 동기화가 이루어지지 않는 경우, 슬레이브에 의해 구동되는 영상이 비정상적으로 구현되는 등 오동작이 유발될 수 있다.
이와 같은 문제를 해소하기 위해, 특정 주파수 대역으로 고정된 고정 주파수를 기반으로 마스터 구동부(120A)와 슬레이브 구동부(120B)의 구동 주파수를 동기화할 수 있다. 그러나 이와 같이 고정 주파수를 이용하는 방식은 전자파(EMI)로 인한 문제(노이즈 등)로부터 자유로울 수 없다.
도 8에 도시된 바와 같이, 본 발명의 실시예에 따른 마스터 구동부(120A)와 슬레이브 구동부(120B)는 앞서 설명한 문제를 해소하기 위해, 마스터로부터 분산되어 생성된 신호와 슬레이브로부터 분산되어 생성된 신호를 기반으로 주파수 동기화를 이룰 수 있다.
마스터 구동부(120A)는 제1발진부(121A, OSC), 제1주파수 분산부(122A, Frequency Adjust), 제1주파수 분주부(123A, Frequency Divider), 제1제어부(125A, TCon), 제1동기 제어부(126A, Cascade Sync Controller), 제1위상 고정부(128A, PLL), 제1구동부(140A, Data Driver) 등을 포함할 수 있다.
슬레이브 구동부(120B)는 제2발진부(121B, OSC), 제2주파수 분산부(122B, Frequency Adjust), 제2주파수 분주부(123B, Frequency Divider), 제2제어부(125B, TCon), 제2동기 제어부(126B, Cascade Sync Controller), 제2위상 고정부(128B, PLL), 제2구동부(140B, Data Driver) 등을 포함할 수 있다.
상기와 같이, 마스터 구동부(120A)와 슬레이브 구동부(120B)는 공통적으로 포함되는 구성이 다수 존재하는 바, 이에 해당하는 부분은 이들 중 하나를 설명함을 참고한다. 이하, 마스터 구동부(120A)를 기반으로 내부에 포함된 각부를 설명하면 다음과 같다.
제1발진부(121A)는 공진기(Resonator), 이득 조절기, 피드백 루프 등을 기반으로 발진을 일으키며 특정 주파수(고정 주파수)의 기준 클록신호를 생성하여 출력하는 역할을 할 수 있다.
제1주파수 분산부(122A)는 제1발진부(121A)로부터 출력된 고정 주파수의 기준 클록신호를 시분할(Timing Split)하는 방식으로 주파수를 분산시켜 다양한 주파수 대역의 기준 클록신호를 생성하고 출력하는 역할을 할 수 있다. 제1주파수 분산부(122A)를 이용하여 고정 주파수의 기준 클록신호를 다양한 주파수 대역의 기준 클록신호로 분산시킬 경우, 고정 주파수 사용에 따른 전자파(EMI) 문제(노이즈 등)를 개선 또는 완화할 수 있다.
제1주파수 분주부(123A)는 제1주파수 분산부(122A)로부터 출력된 다양한 주파수 대역의 기준 클록신호를 제1분주비, 제2분주비, 제N분주비(N은 3이상 정수) 등으로 분주하여 출력하는 역할을 할 수 있다. 제1주파수 분주부(123A)는 내부 또는 외부로부터 인가된 분주 데이터를 기반으로 분주비가 결정될 수 있다.
제1제어부(125A)는 제1주파수 분주부(123A)로부터 다양한 주파수 대역으로 분주된 기준 클록신호를 입력받고 이들 중 적어도 하나를 구동에 필요한 구동 클록신호로 선택함과 더불어 각종 장치의 제어를 위한 제어신호 등을 생성하는 역할을 할 수 있다. 제1제어부(125A)는 구동 클록신호의 주파수 변동이 필요한 경우 제1위상 고정부(128A, PLL)와 연동할 수 있다. 제1제어부(125A)는 제어신호 등을 기반으로 영상 표시를 위한 데이터신호의 영상 처리를 수행할 수 있다. 제1제어부(125A)는 도 1에 도시된 타이밍 제어부(120)에 대응할 수 있다.
제1동기 제어부(126A)는 제1제어부(125A)로부터 출력된 구동 클록신호 및 제어신호 등을 기반으로 슬레이브 구동부와의 주파수 동기화에 필요한 마스터 동기신호(Master SYNC_SIG)와 마스터 동기 클록신호(Master SYNC_CLK) 등을 생성하는 역할을 할 수 있다. 한편, 슬레이브 구동부(120B)에 포함된 제2동기 제어부(126B)의 경우, 마스터 구동부(120A)와의 주파수 동기화에 필요한 슬레이브 동기신호와 슬레이브 동기 클록신호 등을 생성하는 역할을 할 수 있다.
제1위상 고정부(128A)는 제1제어부(125A)에 의해 선택된 구동 클록신호의 안정적인 발생을 위해 위상을 고정하는 역할을 할 수 있다. 제1위상 고정부(128A)는 위상 비교부(128A1), 위상 보정부(128A2), 저역 통과필터부(128A3) 등을 포함할 수 있다. 제1위상 고정부(128A)는 위상 비교부(128A1), 위상 보정부(128A2), 저역 통과필터부(128A3) 등을 기반으로 안정적인 발진을 하며 기준 클록신호의 주파수와 동일한(또는 분주, 체배된) 주파수로 구동 클록신호를 생성할 수 있다.
제1구동부(140A)는 제1제어부(125A)로부터 출력된 제어신호를 기반으로 디지털 형태의 데이터신호를 아날로그 형태의 데이터전압으로 변환하여 출력하는 역할을 할 수 있다. 제1구동부(140A)는 도 1에 도시된 데이터 구동부(140)에 대응할 수 있다.
도 9 내지 도 11은 본 발명의 실시예에 따른 주파수 분산부의 내부 구성과 입출력 관계를 설명하기 위한 도면들이고, 도 12 및 도 13은 본 발명의 실시예에 따른 주기 선택부의 내부 구성과 입출력 관계를 설명하기 위한 도면들이고, 도 14 및 도 15는 본 발명의 실시예에 따른 지연 선택부의 내부 구성과 입출력 관계를 설명하기 위한 도면들이고, 도 16 및 도 17은 본 발명의 실시예를 기반으로 주파수 분산을 수행할 경우 변경 주기별 상태를 일례로 보여주기 위한 도면들이다.
도 9 내지 도 15에 도시된 바와 같이, 본 발명의 실시예에 따른 주파수 분산부(122)는 주기 선택부(CSEL, Cycle Selection), 지연 선택부(DSEL, Delay Selection), 인버터부(INV), 제1앤드 게이트부(AND1), 제2앤드 게이트부(AND2) 및 오아 게이트부(ORG) 등을 포함할 수 있다.
주기 선택부(CSEL)는 신호의 반복 주기성을 선택하기 위해 적어도 하나 이상 다른 주기신호를 생성하는 역할을 할 수 있다. 이를 위해, 주기 선택부(CSEL)는 도 12와 같은 구성으로 도 13과 같은 반복 주기성을 갖는 주기신호를 생성하기 위해 업카운터(Up counter)로 구현될 수 있다.
업카운터는 클록신호(CP)의 폴링 에지에 대응하여 현재 입력된 값(또는 현재 저장된 값)을 하나씩 증가시키며 출력할 수 있다. 업카운터는 2개의 입력단자(JA, KA), 1개의 클록단자(CP) 그리고 2개의 출력단자(Q, /Q)를 포함하는 JK 플립플롭을 기반으로 구현될 수 있다.
업카운터를 구성하기 위해, JK 플립플롭의 2개의 입력단자(JA, KA)는 하나의 공통입력단자(IN)에 연결될 수 있고, 첫 번째 JK 플립플롭을 제외한 나머지 JK 플립플롭은 클록신호에 대응하는 신호를 입력 받기 위해 앞단의 제1출력단자(Q)에 연결될 수 있다.
도 13의 업카운터 입출력 파형을 참고하면 알 수 있듯이, 첫번째 JK 플립플롭의 제1출력단자(Q)를 통해 출력된 제1출력신호(QA)는 1개의 논리 0과 1개의 논리 1이 반복되는 제1주기값을 가질 수 있다. 제1주기값은 제일 낮은 주기값인 LSB에 해당할 수 있다. 그리고 네번째 JK 플립플롭의 제1출력단자(Q)를 통해 출력된 제4출력신호(QD)는 8개의 논리 0과 8개의 논리 1이 반복되는 제4주기값을 가질 수 있다. 제4주기값은 제일 높은 주기값인 MSB에 해당할 수 있다.
주기 선택부(CSEL)는 도 12와 같이 4개의 JK 플립플롭으로 구현된 업카운터를 기반으로 하나 이상 다른 다수의 주기신호를 생성하여 출력할 수 있으나 이는 하나의 예시일 뿐, 본 발명은 이에 한정되지 않는다.
지연 선택부(DSEL)는 발진부(121)로부터 출력된 기준 클록신호를 기반으로 신호의 지연을 위한 지연신호를 생성하는 역할을 할 수 있다. 이를 위해, 지연 선택부(DSEL)는 도 14와 같은 구성으로 도 15와 같은 지연신호를 생성하기 위해 존슨 카운터(Jhonson counter) 또는 링카운터(Ring counter)로 구현될 수 있다.
링카운터는 클록신호(CP)의 라이징 에지에 응답하여 현재 입력된 값(또는 현재 저장된 값)을 N(N은 1 이상 자연수)가지의 서로 다른 상태로 출력할 수 있다. 그리고 존슨 카운터는 링카운터와 유사하나 2N가지의 서로 다른 상태로 출력할 수 있다. 링카운터 또는 존슨 카운터는 1개의 입력단자(DA), 2개의 클리어단자(/PR, /CLR), 1개의 클록단자(CP) 그리고 1개의 출력단자(Q)를 포함하는 D 플립플롭을 기반으로 구현될 수 있다.
링카운터를 구성하기 위해, 첫번째 D 플립플롭의 1개의 입력단자(DA)는 네번째 D 플립플롭의 출력단자(Q)에 연결될 수 있고, 첫 번째 D 플립플롭을 제외한 나머지 D 플립플롭은 앞단의 출력신호를 입력 받기 위해 앞단의 출력단자(Q)에 입력단자(DB, DC, DD)가 연결될 수 있다.
도 15의 링카운터 입출력 파형을 참고하면 알 수 있듯이, 첫번째 D 플립플롭의 제1출력단자(Q)를 통해 제1출력신호(QA)가 출력되고 나면 두번째 D 플립플롭의 제1출력단자(Q)를 통해 제2출력신호(QD)가 출력되는 형태로 1개의 D 플립플롭만 논리 1의 출력을 가질 수 있다. 이처럼, 링카운터는 1개의 D 플립플롭만 논리 1의 출력을 갖는 반면 존슨카운터는 다수의 D 플립플롭에서 논리 1의 출력을 가질 수 있다.
지연 선택부(DSEL)는 도 14와 같이 4개의 D 플립플롭으로 구현된 링카운터(또는 존슨 카운터)를 기반으로 하나 이상 다른 다수의 지연신호를 생성하여 출력할 수 있으나 이는 하나의 예시일 뿐, 본 발명은 이에 한정되지 않는다.
인버터부(INV)는 주기 선택부(CSEL)로부터 출력된 주기신호를 논리 반전하여 출력하는 역할을 할 수 있다.
제1앤드 게이트부(AND1)는 주기 선택부(CSEL)로부터 출력된 주기신호와 발진부(121)로부터 출력된 기준 클록신호를 논리곱하여 출력하는 역할을 할 수 있다.
제2앤드 게이트부(AND2)는 인버터부(INV)에 의해 논리 반전된 주기신호와 지연 선택부(DSEL)로부터 출력된 지연신호를 논리곱하여 출력하는 역할을 할 수 있다.
오아 게이트부(ORG)는 제1앤드 게이트부(AND1)로부터 출력된 제1앤드 게이트 출력신호와 제2앤드 게이트부(AND2)로부터 출력된 제2앤드 게이트 출력신호를 논리합하여 출력하는 역할을 할 수 있다.
주파수 분산부(122)는 위와 같은 구성을 기반으로 발진부(121)로부터 출력된 기준 클록신호를 다양한 주파수 대역의 기준 클록신호(Cycle_Delay_OSC)로 가변하여 출력할 수 있는데, 그 예시를 설명하면 다음의 도 10 및 도 11과 같다.
주파수 분산부(122)는 발진부(121)로부터 기준 클록신호(OSC [Reference])를 입력받을 수 있다. 그리고 지연 선택부(DSEL)는 기준 클록신호(OSC [Reference])를 지연시켜 지연신호(Delay_OSC)를 출력할 수 있다.
주기 선택부(CSEL)는 제1주기신호(Cycle_1) 또는 제2주기신호(Cycle_2)와 같이 다양한 형태의 주기신호(Cycle_N)를 출력할 수 있다. 인버터부(INV)는 주기 선택부(CSEL)로부터 출력된 제1주기신호(Cycle_1) 또는 제2주기신호(Cycle_2)를 반전하여 제1반전주기신호(Cycle_1_B) 또는 제2반전주기신호(Cycle_2_B)와 같이 다양한 형태의 반전주기신호(Cycle_N_B)를 출력할 수 있다.
제1앤드 게이트부(AND1)는 발진부(121)로부터 출력된 기준 클록신호(OSC [Reference])와 주기 선택부(CSEL)로부터 출력된 제1주기신호(Cycle_1)를 논리곱(① & ⓐ)하여 제1-1앤드 게이트 출력신호(a)를 출력할 수 있다. 또한, 제1앤드 게이트부(AND1)는 발진부(121)로부터 출력된 기준 클록신호(OSC [Reference])와 주기 선택부(CSEL)로부터 출력된 제2주기신호(Cycle_2)를 논리곱(① & ⓒ)하여 제1-2앤드 게이트 출력신호(c)를 출력할 수 있다.
제2앤드 게이트부(AND2)는 지연 선택부(DSEL)로부터 출력된 지연신호(Delay_OSC)와 인버터부(INV)에 의해 논리 반전된 제1반전주기신호(Cycle_1_B)를 논리곱(② & ⓑ)하여 제2-1앤드 게이트 출력신호(b)를 출력할 수 있다. 또한, 제2앤드 게이트부(AND2)는 지연 선택부(DSEL)로부터 출력된 지연신호(Delay_OSC)와 인버터부(INV)에 의해 논리 반전된 제2반전주기신호(Cycle_2_B)를 논리곱(② & ⓓ)하여 제2-2앤드 게이트 출력신호(d)를 출력할 수 있다.
오아 게이트부(ORG)는 제1앤드 게이트부(AND1)로부터 출력된 제1-1앤드 게이트 출력신호(a)와 제2앤드 게이트부(AND2)로부터 출력된 제2-1앤드 게이트 출력신호(b)를 논리합((a) + (b))하여 제1-1오아 게이트 출력신호(1)를 출력할 수 있다. 또한, 오아 게이트부(ORG)는 제1앤드 게이트부(AND1)로부터 출력된 제1-2앤드 게이트 출력신호(c)와 제2앤드 게이트부(AND2)로부터 출력된 제2-2앤드 게이트 출력신호(d)를 논리합((c) + (d))하여 제1-2오아 게이트 출력신호(2)를 출력할 수 있다.
앞서 설명한 바와 같이, 본 발명의 실시예를 기반으로 주파수 분산을 수행할 경우 다양한 주파수 대역의 기준 클록신호를 생성할 수 있다. 도 16 및 도 17에 도시된 예를 참고하면, 기준 클록신호는 총 10단계(10 stages)에 걸쳐 점진적으로 증가한 후 점진적으로 감소하는 형태로 발생될 수 있다. 그리고 각 단계는 대략 일정한 시간차이(Δ = 0.09ns의 차이)를 가지며 변경될 수 있다. 도 16에서는 10H 간격의 변경 주기를 갖는 것을 일례로 하였으나, 20H, 30H, 40H 등과 같이 다양하게 설정될 수 있으므로, 본 발명은 이에 한정되지 않는다.
한편, 본 발명의 실시예에 따른 마스터 구동부와 슬레이브 구동부는 전자파(EMI) 문제(노이즈 등)를 개선 또는 완화하기 위해 설정된 주기마다 기준 클록신호를 시분할하는 방식으로 주파수를 분산시켜 다양한 주파수 대역의 기준 클록신호를 생성하고 이들 중 하나를 기반으로 구동에 필요한 동일한 주파수 대역의 구동 클록신호를 각각 생성할 수 있다. 즉, 본 발명의 실시예에 따른 마스터 구동부와 슬레이브 구동부는 전자파(EMI) 문제(노이즈 등)를 개선 또는 완화하기 위해 클록신호의 주파수를 설정된 주기마다 변경할 수 있다.
마스터 구동부와 슬레이브 구동부는 기준 클록신호의 주파수 변경을 기반으로 구동 클록신호의 주파수를 변경하므로, 구동 클록신호와 같은 구동 주파수가 변경되는 시기마다 양자의 동기화 여부를 확인한 후 비동기화 상태인 경우 동기화를 수행할 수 있다. 그 이유는 마스터 구동부와 슬레이브 구동부의 경우, 동일한 주파수 대역의 구동 주파수를 기반으로 동작하더라도 양자 또는 어느 한쪽의 다양한 원인(전자파, 온도 변화, 장치의 내부/외부 환경 변화 등)에 의해 비동기화 상태가 될 수 있기 때문이다. 이밖에, 구동 주파수의 변동이 큰 경우에도 위상 편차가 커짐에 따라 마스터 구동부와 슬레이브 구동부 사이의 비동기화가 발생할 수도 있다.
따라서, 이하에서는 마스터 구동부와 슬레이브 구동부 간의 동기화를 위해 주파수 차이(위상 차이)를 보상하는 방법에 대해 설명한다.
도 18 내지 도 21은 본 발명의 실시예를 기반으로 마스터 구동부와 슬레이브 구동부 간의 주파수 차이를 보상하는 예시를 설명하기 위한 도면들이고, 도 22는 비교예 대비 본 발명의 실시예에 따른 이점을 설명하기 위한 시뮬레이션 결과도이다.
도 18에 도시된 바와 같이, 슬레이브 구동부(120B)는 마스터 구동부(120A)로부터 출력된 마스터 동기 클록신호(Master SYNC_CLK)를 기반으로 양자 간의 주파수 차이를 보상하는 주파수 보상 동작을 수행할 수 있다. 주파수 보상 동작은 슬레이브 구동부(120B)에 포함된 제2동기 제어부(126B)와 제2위상 고정부(128B)에 의해 이루어질 수 있다.
제2위상 고정부(128B)는 마스터 구동부(120A)로부터 출력된 마스터 동기 클록신호(Master SYNC_CLK)와 제2동기 제어부(126B)로부터 출력된 슬레이브 동기 클록신호(Slave SYNC_CLK) 사이의 위상을 비교할 수 있다. 두 신호 사이의 위상비교는 제2위상 비교부(128A1)에 의해 이루어질 수 있다.
마스터 동기 클록신호(Master SYNC_CLK)와 슬레이브 동기 클록신호(Slave SYNC_CLK) 사이에 위상차이가 없는 경우, 슬레이브 동기 클록신호(Slave SYNC_CLK)의 위상을 보정하지 않을 수 있다. 하지만, 양자에 위상차이가 있는 경우, 마스터 동기 클록신호(Master SYNC_CLK)를 레퍼런스로 활용하여 슬레이브 동기 클록신호(Slave SYNC_CLK)의 위상을 보정할 수 있다. 두 신호 사이에 발생된 위상차이의 보정은 제2위상 보정부(128A2)에 의해 이루어질 수 있다.
마스터 동기 클록신호(Master SYNC_CLK)에 대한 슬레이브 동기 클록신호(Slave SYNC_CLK)의 위상차이가 보정된 경우, 보정된 슬레이브 동기 클록신호에 포함된 이상 주파수 성분을 제거(감쇠)할 수 있다. 보정된 슬레이브 클록신호에 포함된 이상 주파수 성분의 제거는 높은 주파수 성분을 차단하고 낮은 주파수 성분만 통과시킬 수 있는 제2저역 통과필터부(128A3)에 의해 이루어질 수 있다. 제2저역 통과필터부(128A3)로부터 출력된 보정된 슬레이브 클록신호는 제2동기 제어부(126B)로 피드백될 수 있다.
마스터 구동부(120A)와 슬레이브 구동부(120B)는 전자파(EMI) 문제(노이즈 등)를 개선 또는 완화하기 위해 설정된 주기마다 기준 클록신호를 시분할하는 방식으로 주파수를 분산시켜 다양한 주파수 대역의 기준 클록신호(OSC Timing Split)를 각각 생성할 수 있다.
하지만, 마스터 구동부(120A)와 슬레이브 구동부(120B)는 다양한 주파수 대역의 기준 클록신호(OSC Timing Split)를 기반으로 동작하는 과정 중 도 19와 같이, 마스터 동기신호(Master SYNC_SIG)와 슬레이브 동기신호(Slave SYNC_SIG) 사이의 위상차이(diff)로 인하여 일시적 비동기 상태에 놓일 수 있다.
하지만, 앞서 설명한 바와 같은 보정 방법을 기반으로 위상 보상을 수행할 수 있기 때문에 마스터 구동부(120A)의 마스터 동기신호(Master SYNC_SIG)와 슬레이브 구동부(120B)의 슬레이브 동기신호(Slave SYNC_SIG)는 도 20과 같이 단 시간 내에 동기 상태로 전환될 수 있다. 이는 마스터 구동부(120A)와 슬레이브 구동부(120B)가 동일한 주파수 대역으로 기준 클록신호의 주파수를 시분할 분산시키는 동작을 하기 때문이다. 또한, 양자에 위상차이(diff) 발생시 슬레이브 구동부(120B)에서 마스터 구동부(120A)의 신호를 레퍼런스로 받아들이고 이를 기반으로 슬레이브 구동부(120B)의 위상 보정을 통한 마스터 구동부(120A)와의 주파수 동기화가 이루어지기 때문이다.
한편, 슬레이브 구동부(120B)에서 마스터 구동부(120A)와의 주파수 동기화를 수행할 경우, 마스터 구동부(120A)에 포함된 제1위상 고정부의 기능은 비활성화 상태로 전환될 수 있다. 즉, 마스터 구동부(120A)는 슬레이브 구동부(120B)와의 주파수 동기화가 이루어지기 전까지 위상 고정 루프 동작은 비활성화(정지)되고, 이전에 생성된 기준 클록신호 기반의 동작이 유지될 수 있다. 이에 따라, 마스터 구동부(120A)와 슬레이브 구동부(120B)는 단 시간 내에 주파수 동기화가 이루어질 수 있다.
도 21에서 보여지는 바와 같이, 실시예에 따른 마스터 구동부(120A)와 슬레이브 구동부(120B)는 제1시간(T1), 제2시간(T2) 및 제3시간(T3)의 흐름과 같이 다양한 원인에 의해 비동기화(Async) 상태가 되더라도 단 시간 내에 동기화(Sync)를 이룰 수 있다. 그 결과, 마스터 구동부(120A)와 슬레이브 구동부(120B)를 기반으로 표시패널 구동 시 유발될 수 있는 오동작을 보상 또는 방지할 수 있다.
그리고 도 22에서 보여지는 바와 같이, 실시예는 비교예와 같이 고정된 주파수의 기준 클록신호를 생성하는 발진부(90MHz; OSC Frequency)를 갖지만 기준 클록신호를 시분할하는 방식으로 주파수를 분산시키고 다양한 주파수 대역의 기준 클록신호를 기반으로 동작할 수 있다. 따라서, 실시예는 비교예 대비 저감된 레벨(Level AV)이 보여주듯이 전자파(EMI) 문제(노이즈 등)를 개선 또는 완화할 수 있다.
이상 본 발명은 다양한 주파수 대역의 기준 클록신호를 기반으로 동작하도록 구동 주파수를 구성하여 전자파(EMI) 문제(노이즈 등)를 개선 또는 완화할 수 있는 효과가 있다. 또한, 본 발명은 구동 주파수 변경후 마스터 구동부와 슬레이브 구동부 사이의 비동기화 시 슬레이브 구동부 측에서 마스터 구동부를 기반으로 슬레이브 구동부의 동기신호 차이를 보정하도록 하여 표시패널 구동 시 유발될 수 있는 오동작을 보상 또는 방지할 수 있는 효과가 있다.
120A: 마스터 구동부 120B: 슬레이브 구동부
150A: 제1표시부 150B: 제2표시부
121A,121B: 발진부 122A,122B: 주파수 분산부
126A,126B: 동기 제어부 128A,128B: 위상 고정부

Claims (12)

  1. 제1표시부를 구동하는 마스터 구동부; 및
    제2표시부를 구동하는 슬레이브 구동부를 포함하고,
    상기 마스터 구동부와 상기 슬레이브 구동부는
    하나 이상 다른 주기신호와 기준 클록신호를 논리곱하여 제1출력신호를 생성하고,
    상기 하나 이상 다른 주기신호를 논리 반전하여 논리 반전된 주기신호를 생성하고 상기 기준 클록신호를 지연하여 하나 이상 다른 지연신호를 생성하고 상기 논리 반전된 주기신호와 상기 하나 이상 다른 지연신호를 논리곱하여 제2출력신호를 생성하고,
    상기 제1출력신호와 상기 제2출력신호를 논리합하여 상기 기준 클록신호를 다양한 주파수 대역의 기준 클록신호로 시분할 분산시키는 주파수 분산부를 각각 포함하는 표시장치.
  2. 제1항에 있어서,
    상기 주파수 분산부는
    상기 하나 이상 다른 주기신호를 생성하는 주기 선택부와,
    상기 하나 이상 다른 주기신호를 논리 반전하여 상기 논리 반전된 주기신호를 생성하는 인버터부와,
    상기 기준 클록신호를 지연하여 상기 하나 이상 다른 지연신호를 생성하는 지연 선택부와,
    상기 하나 이상 다른 주기신호와 상기 기준 클록신호를 논리곱하여 상기 제1출력신호를 생성하는 제1앤드 게이트부와,
    상기 논리 반전된 주기신호와 상기 하나 이상 다른 지연신호를 논리곱하여 상기 제2출력신호를 생성하는 제2앤드 게이트부와,
    상기 제1출력신호와 상기 출력신호를 논리합하여 상기 기준 클록신호를 상기 다양한 주파수 대역의 기준 클록신호로 시분할 분산시켜 출력하는 오아 게이트부를 포함하는 표시장치.
  3. 제2항에 있어서,
    상기 주기 선택부는 업카운터를 포함하고,
    상기 지연 선택부는 링카운터 또는 존슨 카운터를 포함하는 표시장치.
  4. 제1항에 있어서,
    상기 마스터 구동부와 상기 슬레이브 구동부가 비동기화 되는 경우,
    상기 슬레이브 구동부는 상기 마스터 구동부로부터 전달된 마스터 동기 클록신호를 기반으로 슬레이브 동기 클록신호의 위상을 보정하여 상기 마스터 구동부와의 동기화를 이루는 표시장치.
  5. 제4항에 있어서,
    상기 슬레이브 구동부와 상기 마스터 구동부가 동기화를 이루기 위해 상기 슬레이브 동기 클록신호의 위상을 보정하는 경우,
    상기 마스터 구동부의 위상 고정 루프 동작은 비활성화되는 표시장치.
  6. 제1항에 있어서,
    상기 마스터 구동부와 상기 슬레이브 구동부는
    고정 주파수로 기준 클록신호를 생성하는 발진부와,
    상기 발진부로부터 출력된 상기 기준 클록신호를 상기 다양한 주파수 대역의 기준 클록신호로 시분할 분산시키는 상기 주파수 분산부와,
    상기 다양한 주파수 대역의 기준 클록신호를 분주하여 출력하는 주파수 분주부와,
    상기 주파수 분주부로부터 다양한 주파수 대역으로 분주된 기준 클록신호를 입력받고 이들 중 적어도 하나를 구동에 필요한 구동 클록신호로 선택함과 더불어 제어신호를 생성하는 제어부와,
    상기 제어부로부터 출력된 상기 구동 클록신호 및 상기 제어신호를 기반으로 동기신호와 동기 클록신호를 생성하는 동기 제어부와,
    상기 구동 클록신호의 위상을 고정하는 위상 고정부를 각각 포함하는 표시장치.
  7. 제6항에 있어서,
    상기 슬레이브 구동부의 위상 고정부는
    상기 마스터 구동부의 동기 제어부로부터 출력된 마스터 동기 클록신호와 상기 슬레이브 구동부의 동기 제어부로부터 출력된 슬레이브 동기 클록신호를 비교한 후 두 신호 사이에 차이가 발생하면 상기 마스터 구동부와의 동기화를 이루기 위해 상기 마스터 동기 클록신호를 기반으로 상기 슬레이브 동기 클록신호의 위상을 보정하는 표시장치.
  8. 제7항에 있어서,
    상기 슬레이브 구동부와 상기 마스터 구동부가 동기화를 이루기 위해 상기 슬레이브 동기 클록신호의 위상을 보정하는 경우,
    상기 마스터 구동부의 위상 고정부의 동작은 비활성화되는 표시장치.
  9. 제1표시부를 구동하는 마스터 구동부 및 제2표시부를 구동하는 슬레이브 구동부를 포함하는 표시장치의 구동방법에 있어서,
    상기 마스터 구동부의 구동 주파수와 상기 슬레이브 구동부의 구동 주파수를 설정된 주기마다 변경하되, 상기 구동 주파수를 설정된 주기마다 변경하는 단계는
    하나 이상 다른 주기신호와 기준 클록신호를 논리곱하여 제1출력신호를 생성하는 단계와,
    상기 하나 이상 다른 주기신호를 논리 반전하여 논리 반전된 주기신호를 생성하는 단계와,
    상기 기준 클록신호를 지연하여 하나 이상 다른 지연신호를 생성하는 단계와,
    상기 논리 반전된 주기신호와 상기 하나 이상 다른 지연신호를 논리곱하여 제2출력신호를 생성하는 단계와,
    상기 제1출력신호와 상기 제2출력신호를 논리합하여 상기 기준 클록신호를 다양한 주파수 대역의 기준 클록신호로 시분할 분산시키는 단계를 포함하는 표시장치의 구동방법.
  10. 제9항에 있어서,
    상기 구동 주파수를 설정된 주기마다 변경하는 단계는
    상기 마스터 구동부의 구동 주파수와 상기 슬레이브 구동부의 구동 주파수 사이의 동기화 여부를 판단하는 주파수 동기화 단계를 더 포함하는 표시장치의 구동방법.
  11. 제10항에 있어서,
    상기 주파수 동기화 단계는 상기 마스터 구동부와 상기 슬레이브 구동부가 비동기화 되는 경우, 상기 마스터 구동부로부터 전달된 마스터 동기 클록신호를 기반으로 상기 슬레이브 동기 클록신호의 위상을 보정하여 상기 마스터 구동부와 상기 슬레이브 구동부 사이의 동기화를 이루는 표시장치의 구동방법.
  12. 제11항에 있어서,
    상기 슬레이브 구동부와 상기 마스터 구동부가 동기화를 이루기 위해 상기 슬레이브 동기 클록신호의 위상을 보정하는 경우,
    상기 마스터 구동부의 위상 고정 루프 동작은 비활성화되는 표시장치의 구동방법.
KR1020210194726A 2021-12-31 2021-12-31 표시장치 및 이의 구동방법 KR20230103684A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210194726A KR20230103684A (ko) 2021-12-31 2021-12-31 표시장치 및 이의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210194726A KR20230103684A (ko) 2021-12-31 2021-12-31 표시장치 및 이의 구동방법

Publications (1)

Publication Number Publication Date
KR20230103684A true KR20230103684A (ko) 2023-07-07

Family

ID=87153744

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210194726A KR20230103684A (ko) 2021-12-31 2021-12-31 표시장치 및 이의 구동방법

Country Status (1)

Country Link
KR (1) KR20230103684A (ko)

Similar Documents

Publication Publication Date Title
US8379002B2 (en) Data transmitting device and flat plate display using the same
KR100850211B1 (ko) 타이밍 컨트롤러 및 소스 드라이버를 구비하는 ｌｃｄ 장치
KR100856123B1 (ko) Ｅｍｉ 방출을 감소시킬 수 있는 데이터 처리장치와 그방법
US20200098312A1 (en) Scan driver and display device using the same
KR101337897B1 (ko) 표시장치의 구동 제어회로
KR20130012381A (ko) 표시 장치 및 그 구동 방법
KR20170126568A (ko) 표시 장치 및 이의 구동 방법
US7852328B2 (en) Data input method and apparatus, and liquid crystal display device using the same
US11081076B2 (en) Display device controlling an output timing of a data signal
KR101341028B1 (ko) 표시 장치
KR20190018119A (ko) 데이터 드라이버 및 이를 갖는 표시장치
KR20190010822A (ko) 표시 장치 및 이의 구동 방법
US20190156761A1 (en) Timing controller modulating a gate clock signal and display device including the same
US20090231262A1 (en) Spread spectrum clock generator and display device using the same
KR20080086980A (ko) 발진 회로, 전원 회로, 표시 장치 및 전자 기기
US6606088B1 (en) LCD panel signal processor
KR20200001285A (ko) 게이트 구동회로, 이를 포함한 영상 표시장치 및 그 구동방법
KR20090053587A (ko) 액정표시장치의 구동회로 및 구동방법
KR20230103684A (ko) 표시장치 및 이의 구동방법
US11443704B1 (en) Backlight dimming method and control circuit for variable refresh rate display, and display apparatus using same
CN116403515A (zh) Led驱动电路和显示装置
KR102603537B1 (ko) Emi 저감 방법과 이를 이용한 표시장치
KR100790984B1 (ko) Ｄｏｔ 클럭 신호의 주파수에 관계없이 일정한 주파수의시스템 클럭 신호를 생성하는 디스플레이용 구동 집적회로및 시스템 클럭 신호 생성 방법
KR20200051226A (ko) 영상 표시장치 및 그 구동방법
KR101609378B1 (ko) 액정표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination