KR20190010822A - 표시 장치 및 이의 구동 방법 - Google Patents

표시 장치 및 이의 구동 방법 Download PDF

Info

Publication number
KR20190010822A
KR20190010822A KR1020170093020A KR20170093020A KR20190010822A KR 20190010822 A KR20190010822 A KR 20190010822A KR 1020170093020 A KR1020170093020 A KR 1020170093020A KR 20170093020 A KR20170093020 A KR 20170093020A KR 20190010822 A KR20190010822 A KR 20190010822A
Authority
KR
South Korea
Prior art keywords
clock signal
gate
signal
data
clock
Prior art date
Application number
KR1020170093020A
Other languages
English (en)
Other versions
KR102525544B1 (ko
Inventor
이창수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170093020A priority Critical patent/KR102525544B1/ko
Priority to US16/028,650 priority patent/US10902812B2/en
Publication of KR20190010822A publication Critical patent/KR20190010822A/ko
Application granted granted Critical
Publication of KR102525544B1 publication Critical patent/KR102525544B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치는 표시 패널, 게이트 구동부, 데이터 구동부, 타이밍 제어부 및 게이트 클럭 신호 보상부를 포함한다. 상기 표시 패널은 영상을 표시하고 게이트 라인 및 데이터 라인을 포함한다. 상기 게이트 구동부는 상기 게이트 라인에 게이트 신호를 출력한다. 상기 데이터 구동부는 상기 데이터 라인에 데이터 신호를 출력한다. 상기 타이밍 제어부는 상기 게이트 신호의 출력에 이용되는 수직 개시 신호 및 게이트 클럭 신호를 출력한다. 상기 게이트 클럭 신호 보상부는 상기 수직 개시 신호를 기초로 하여 클럭 신호를 생성하고, 상기 게이트 클럭 신호 및 상기 클럭 신호 사이의 시간 차, 및 상기 게이트 클럭 신호의 지터 허용 기준인 레퍼런스 시간의 비교에 따라 상기 게이트 클럭 신호 및 상기 클럭 신호를 선택적으로 출력하며, 상기 선택된 게이트 클럭 신호 또는 내부 클럭 신호의 레벨을 상승시켜 상기 상승된 게이트 클럭 신호 또는 클럭 신호를 보상 게이트 클럭 신호로서 상기 게이트 구동부로 출력한다. 따라서, 표시 장치의 표시 품질을 향상시킬 수 있다.

Description

표시 장치 및 이의 구동 방법{DISPLAY APPARATUS AND METHOD OF DRIVING THE SAME}
본 발명은 영상 표시에 관한 것으로서, 더욱 상세하게는 표시 장치 및 상기 표시 장치의 구동 방법에 관한 것이다.
표시 장치는 표시 패널 및 표시 패널 구동 장치를 포함한다.
상기 표시 패널은 게이트 라인, 데이터 라인, 및 상기 게이트 라인 및 상기 데이터 라인에 의해 정의된 화소를 포함한다. 상기 표시 패널이 액정 표시 패널인 경우, 상기 화소는 박막 트랜지스터, 액정 캐패시터 및 스토리지 캐패시터를 포함한다. 상기 박막 트랜지스터는 상기 게이트 라인 및 상기 데이터 라인에 전기적으로 연결된다. 상기 액정 캐패시터 및 상기 스토리지 캐패시터는 상기 박막 트랜지스터에 전기적으로 연결된다.
상기 표시 패널 구동 장치는 게이트 구동부, 데이터 구동부 및 타이밍 제어부를 포함한다. 상기 게이트 구동부는 상기 게이트 라인에 게이트 신호를 출력한다. 상기 데이터 구동부는 상기 데이터 라인에 데이터 신호를 출력한다. 상기 타이밍 제어부는 상기 게이트 구동부에 게이트 클럭 신호를 출력하여 상기 게이트 구동부의 타이밍을 제어하고 상기 데이터 구동부에 데이터 클럭 신호를 출력하여 상기 데이터 구동부의 타이밍을 제어한다.
상기 게이트 클럭 신호가 각각의 프레임들에서 시간 편차를 가지게 되면, 상기 표시 패널의 영상에 가로줄 휘도 편차가 발생할 수 있다. 그러므로, 상기 게이트 클럭 신호가 지터(jitter)를 가지게 되면, 상기 표시 장치의 표시 품질이 저하될 수 있다.
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 표시 장치의 표시 품질을 향상시킬 수 있는 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 장치의 구동 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 패널, 게이트 구동부, 데이터 구동부, 타이밍 제어부 및 게이트 클럭 신호 보상부를 포함한다. 상기 표시 패널은 영상을 표시하고 게이트 라인 및 데이터 라인을 포함한다. 상기 게이트 구동부는 상기 게이트 라인에 게이트 신호를 출력한다. 상기 데이터 구동부는 상기 데이터 라인에 데이터 신호를 출력한다. 상기 타이밍 제어부는 상기 게이트 신호의 출력에 이용되는 수직 개시 신호 및 게이트 클럭 신호를 출력한다. 상기 게이트 클럭 신호 보상부는 상기 수직 개시 신호를 기초로 하여 클럭 신호를 생성하고, 상기 게이트 클럭 신호 및 상기 클럭 신호 사이의 시간 차, 및 상기 게이트 클럭 신호의 지터(jitter) 허용 기준인 레퍼런스 시간의 비교에 따라 상기 게이트 클럭 신호 및 상기 클럭 신호를 선택적으로 출력하며, 상기 선택된 게이트 클럭 신호 또는 내부 클럭 신호의 레벨을 상승시켜 상기 상승된 게이트 클럭 신호 또는 클럭 신호를 보상 게이트 클럭 신호로서 상기 게이트 구동부로 출력한다.
본 발명의 일 실시예에 있어서, 상기 게이트 클럭 신호 및 상기 클럭 신호 사이의 시간 차가 상기 레퍼런스 시간 이상인 경우, 상기 게이트 클럭 신호 보상부는 상기 게이트 클럭 신호 및 상기 클럭 신호 중에서 상기 클럭 신호를 선택할 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 클럭 신호 보상부는 상기 레퍼런스 시간을 저장하는 룩업 테이블부를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 클럭 신호 보상부는 상기 클럭 신호의 기초가 되는 클럭 기초 신호의 구간 데이터를 저장하는 룩업 테이블부를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 클럭 신호 보상부는 상기 수직 개시 신호 및 상기 구간 데이터에 따라 상기 클럭 기초 신호를 발생하는 신호 발생부를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 클럭 기초 신호의 구간 데이터는, 상기 수직 개시 신호의 상승 시간부터 상기 클럭 기초 신호의 상승 시간까지의 제1 구간, 상기 클럭 기초 신호의 상승 시간부터 상기 클럭 기초 신호의 하강 시간까지의 제2 구간, 및 상기 클럭 기초 신호의 하강 시간부터 상기 클럭 기초 신호의 상승 시간까지의 제3 구간을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 클럭 신호 보상부는 상기 클럭 기초 신호의 상승 에지에 응답하여 상기 클럭 신호를 발생하는 클럭 신호 발생부를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 클럭 신호 보상부는 상기 게이트 클럭 신호 및 상기 클럭 신호를 비교하고, 상기 게이트 클럭 신호 및 상기 클럭 신호 사이의 시간 차 및 상기 레퍼런스 시간을 비교하는 비교부를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 클럭 신호 및 상기 클럭 신호 사이의 시간 차가 상기 레퍼런스 시간 미만인 경우, 상기 게이트 클럭 신호 보상부는 상기 게이트 클럭 신호 및 상기 클럭 신호 중에서 상기 게이트 클럭 신호를 선택할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 데이터 구동부에 구동 전압을 출력하는 전압 관리부를 더 포함할 수 있고, 상기 게이트 클럭 신호 보상부는 상기 전압 관리부에 포함될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널은 액정을 포함하는 액정 표시 패널일 수 있고, 상기 전압 관리부는 상기 표시 패널에 공통 전압을 더 출력할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 패널, 게이트 구동부, 데이터 구동부, 타이밍 제어부 및 게이트 클럭 신호 보상부를 포함한다. 상기 표시 패널은 영상을 표시하고 게이트 라인 및 데이터 라인을 포함한다. 상기 게이트 구동부는 상기 게이트 라인에 게이트 신호를 출력한다. 상기 데이터 구동부는 상기 데이터 라인에 데이터 신호를 출력한다. 상기 타이밍 제어부는 상기 게이트 신호의 출력에 이용되는 수직 개시 신호 및 게이트 클럭 신호를 출력한다. 상기 게이트 클럭 신호 보상부는 상기 수직 개시 신호를 기초로 하여 클럭 신호를 생성하고, 상기 클럭 신호의 레벨을 상승시켜 상기 상승된 클럭 신호를 보상 게이트 클럭 신호로서 상기 게이트 구동부로 출력한다.
본 발명의 일 실시예에 있어서, 상기 게이트 클럭 신호 보상부는 상기 클럭 신호의 기초가 되는 클럭 기초 신호의 구간 데이터를 저장하는 룩업 테이블부를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 클럭 신호 보상부는 상기 수직 개시 신호 및 상기 구간 데이터에 따라 상기 클럭 기초 신호를 발생하는 신호 발생부를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 클럭 기초 신호의 구간 데이터는, 상기 수직 개시 신호의 상승 시간부터 상기 클럭 기초 신호의 상승 시간까지의 제1 구간, 상기 클럭 기초 신호의 상승 시간부터 상기 클럭 기초 신호의 하강 시간까지의 제2 구간, 및 상기 클럭 기초 신호의 하강 시간부터 상기 클럭 기초 신호의 상승 시간까지의 제3 구간을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 클럭 신호 보상부는 상기 클럭 기초 신호의 상승 에지에 응답하여 상기 클럭 신호를 발생하는 클럭 신호 발생부를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 데이터 구동부에 구동 전압을 출력하는 전압 관리부를 더 포함할 수 있고, 상기 게이트 클럭 신호 보상부는 상기 전압 관리부에 포함될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널은 액정을 포함하는 액정 표시 패널일 수 있고, 상기 전압 관리부는 상기 표시 패널에 공통 전압을 더 출력할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치의 구동 방법은 클럭 기초 신호의 구간 데이터 및수직 개시 신호를 기초로 하여 클럭 기초 신호를 발생하는 단계, 상기 클럭 기초 신호를 기초로 하여 클럭 신호를 발생하는 단계, 상기 클럭 신호 및 게이트 클럭 신호 사이의 시간 차가 상기 게이트 클럭 신호의 지터(jitter) 허용 기준인 레퍼런스 시간 이상인지 판단하는 단계, 상기 게이트 클럭 신호 및 상기 클럭 신호 사이의 시간 차가 상기 레퍼런스 시간 이상인 경우, 상기 게이트 클럭 신호 및 상기 클럭 신호 중에서 상기 클럭 신호를 선택하여 선택 클럭 신호로서 출력하는 단계, 상기 게이트 클럭 신호 및 상기 클럭 신호 사이의 시간 차가 상기 레퍼런스 시간 미만인 경우, 상기 게이트 클럭 신호 및 상기 내부 클럭 신호 중에서 상기 게이트 클럭 신호를 선택하여 상기 선택 클럭 신호로서 출력하는 단계, 상기 선택 클럭 신호의 레벨을 증가하여 상기 증가된 선택 클럭 신호를 보상 게이트 클럭 신호로서 출력하는 단계, 상기 보상 게이트 클럭 신호를 이용하여 게이트 신호를 생성하고, 상기 게이트 신호를 표시 패널의 게이트 라인으로 출력하는 단계, 및 상기 표시 패널의 데이터 라인으로 데이터 신호를 출력하는 단계를 포함한다.
이와 같은 표시 장치 및 이의 구동 방법에 의하면, 게이트 클럭 신호에 포함된 지터(jitter)를 보상하여 보상 게이트 클럭 신호를 출력할 수 있다. 또한, 지터가 보상된 상기 보상 게이트 클럭 신호를 이용하여 게이트 신호들을 생성한다. 그러므로, 표시 패널에 표시되는 영상에서, 지터(jitter)에 의해 표시되는 가로줄 휘도 편차를 감소시킬 수 있다. 따라서, 상기 표시 장치의 표시 품질을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 게이트 클럭 신호 보상부를 나타내는 블록도이다.
도 3은 도 2의 수직 개시 신호 및 내부 클럭 기초 신호를 나타내는 타이밍도이다.
도 4는 도 1 및 2의 게이트 클럭 신호를 나타내는 타이밍도이다.
도 5는 도 2의 내부 클럭 신호를 나타내는 타이밍도이다.
도 6a는 도 4의 제1 게이트 클럭 신호 및 도 5의 제1 내부 클럭 신호 사이의 시간 차가 도 1 및 2의 레퍼런스 시간 이상일 때, 상기 제1 게이트 클럭 신호 및 상기 제1 내부 클럭 신호를 나타내는 타이밍도이다.
도 6b는 도 4의 제1 게이트 클럭 신호 및 도 5의 제1 내부 클럭 신호 사이의 시간 차가 도 1 및 2의 레퍼런스 시간 미만일 때, 상기 제1 게이트 클럭 신호 및 상기 제1 내부 클럭 신호를 나타내는 타이밍도이다.
도 7은 도 1 및 2의 보상 게이트 클럭 신호를 나타내는 타이밍도이다.
도 8은 도 1의 상기 표시 장치의 구동 방법을 나타내는 순서도이다.
도 9는 본 발명의 일 실시예에 따른 게이트 클럭 신호 보상부를 나타내는 블록도이다.
도 10은 도 9의 상기 게이트 클럭 신호 보상부를 포함하는 표시 장치의 구동 방법을 나타내는 순서도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
실시예 1
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 본 실시예에 따른 상기 표시 장치(100)는 표시 패널(110), 게이트 구동부(130), 데이터 구동부(140), 타이밍 제어부(150) 및 전압 관리부(160)를 포함한다.
상기 표시 패널(110)은 상기 데이터 구동부(140)로부터 데이터 신호(DS)를 수신하여 영상을 표시한다. 상기 표시 패널(110)은 제1 내지 N번째(N은 자연수) 게이트 라인들(GL1, GL2, ..., GLN), 데이터 라인(DL)들 및 화소(120)들을 포함한다.
상기 제1 내지 N번째 게이트 라인들(GL1, GL2, ..., GLN)은 제1 방향(D1)으로 연장하고 상기 제1 방향(D1)에 실질적으로 수직한 제2 방향(D2)으로 배열된다.
상기 데이터 라인(DL)들은 상기 제2 방향(D2)으로 연장하고 상기 제1 방향(D1)으로 배열된다.
상기 제1 방향(D1)은 상기 표시 패널(110)의 장변과 실질적으로 평행할 수 있고, 상기 제2 방향(D2)은 상기 표시 패널(110)의 단변과 실질적으로 평행할 수 있다.
상기 화소(120)는 각각의 상기 제1 내지 N번째 게이트 라인들(GL1, GL2, ..., GLN) 및 각각의 상기 데이터 라인(DL)들에 의해 정의된다. 예를 들면, 상기 화소(120)는 박막 트랜지스터, 상기 박막 트랜지스터에 전기적으로 연결된 액정 캐패시터 및 스토리지 캐패시터를 포함할 수 있다. 따라서, 상기 표시 패널(110)은 액정을 포함하는 액정 표시 패널일 수 있다.
상기 게이트 구동부(130), 상기 데이터 구동부(140) 및 상기 타이밍 제어부(150)는 상기 표시 패널(110)을 구동하기 위한 표시 패널 구동 장치로 정의될 수 있다.
상기 게이트 구동부(130)는 상기 전압 관리부(160)로부터 제공되는 보상 게이트 클럭 신호(CGCLK)를 이용하여 제1 내지 N번째 게이트 신호들(GS1, GS2, ..., GSN)을 생성하고, 상기 제1 내지 N번째 게이트 신호들(GS1, GS2, ..., GSN)을 상기 제1 내지 N번째 게이트 라인들(GL1, GL2, ..., GLN)로 각각 출력한다. 상기 게이트 구동부(130)는 게이트 구동기(driver) 또는 게이트 구동 회로를 포함할 수 있다.
상기 데이터 구동부(140)는 상기 타이밍 제어부(150)로부터 영상 데이터(DATA)를 수신하고, 상기 영상 데이터(DATA)를 이용하여 상기 데이터 신호(DS)를 생성하며, 상기 타이밍 제어부(150)로부터 제공되는 수평 개시 신호(STH) 및 데이터 클럭 신호(DCLK)에 응답하여 상기 데이터 신호(DS)를 상기 데이터 라인(DL)으로 출력한다. 상기 데이터 구동부(140)는 상기 데이터 신호(DS)들을 생성하여 상기 데이터 신호(DS)들을 상기 데이터 라인(DL)들로 출력하는 데이터 구동 집적 회로(145)들을 포함할 수 있다. 또한, 상기 데이터 구동부(140)는 상기 전압 관리부(160)로부터 제공되는 구동 전압(DRV)을 이용하여 상기 데이터 신호(DS)를 상기 데이터 라인(DL)으로 출력할 수 있다. 상기 데이터 구동부(140)는 데이터 구동기(driver) 또는 데이터 구동 회로를 포함할 수 있다.
상기 타이밍 제어부(150)는 외부로부터 입력 영상 데이터(IDATA) 및 제어 신호(CON)를 수신한다. 상기 입력 영상 데이터(IDATA)는 적색 데이터(R), 녹색 데이터(G) 및 청색 데이터(B)를 포함할 수 있다. 상기 제어 신호(CON)는 수평 동기 신호(Hsync), 수직 동기 신호(Vsync) 및 타이밍 클럭 신호(CLK)를 포함할 수 있다. 상기 타이밍 제어부(150)는 상기 입력 영상 데이터(IDATA)를 처리하여 상기 영상 데이터(DATA)를 상기 데이터 구동부(140)로 출력한다. 상기 타이밍 제어부(150)는 상기 수평 동기 신호(Hsync)를 이용하여 상기 수평 개시 신호(STH)를 생성한 후 상기 수평 개시 신호(STH)를 상기 데이터 구동부(140)로 출력한다. 또한, 상기 타이밍 제어부(150)는 상기 수직 동기 신호(Vsync)를 이용하여 상기 수직 개시 신호(STV)를 생성한 후 상기 수직 개시 신호(STV)를 상기 전압 관리부(160)로 출력한다. 또한, 상기 타이밍 제어부(150)는 상기 타이밍 클럭 신호(CLK)를 이용하여 게이트 클럭 신호(GCLK) 및 상기 데이터 클럭 신호(DCLK)를 생성한 후, 상기 게이트 클럭 신호(GCLK)를 상기 전압 관리부(160)로 출력하고, 상기 데이터 클럭 신호(DCLK)를 상기 데이터 구동부(140)로 출력한다. 상기 타이밍 제어부(150)는 타이밍 제어기(controller) 또는 타이밍 제어 회로를 포함할 수 있다.
상기 전압 관리부(160)는 상기 데이터 구동부(140)에 상기 구동 전압(DRV)을 출력한다. 또한, 상기 표시 패널(110)이 액정 표시 패널인 경우, 상기 전압 관리부(160)는 상기 표시 패널(110)에 공통 전압(VCOM)을 출력할 수 있다. 상기 전압 관리부(160)는 전원 관리 집적 회로(Power Management Integrated Circuit: PMIC)를 포함할 수 있다.
상기 전압 관리부(160)는 게이트 클럭 신호 보상부(200)를 포함할 수 있다. 상기 게이트 클럭 신호 보상부(200)는 상기 게이트 클럭 신호(GCLK)의 지터(jitter)를 보상하여 상기 보상 게이트 클럭 신호(CGCLK)를 상기 게이트 구동부(130)로 출력한다. 상기 게이트 클럭 신호 보상부(200)는 상기 타이밍 제어부(150)로부터 상기 수직 개시 신호(STV) 및 상기 게이트 클럭 신호(GCLK)를 수신하고, 외부로부터 레퍼런스 시간(RT) 및 구간 데이터(PD)를 수신하며, 상기 수직 개시 신호(STV), 상기 게이트 클럭 신호(GCLK), 상기 레퍼런스 시간(RT) 및 상기 구간 데이터(PD)를 이용하여 상기 보상 게이트 클럭 신호(CGCLK)를 출력한다.
도 2는 도 1의 상기 게이트 클럭 신호 보상부(200)를 나타내는 블록도이다.
도 1 및 2를 참조하면, 상기 게이트 클럭 신호 보상부(200)는 룩업 테이블부(210), 신호 발생부(220), 내부 클럭 신호 발생부(230), 비교부(240) 및 레벨 쉬프터부(250)를 포함한다.
상기 룩업 테이블부(210)는 상기 레퍼런스 시간(RT) 및 상기 구간 데이터(PD)를 수신하고 저장한다. 상기 레퍼런스 시간(RT)은 상기 게이트 클럭 신호(GCLK)의 지터(jitter) 허용 기준일 수 있다. 상기 룩업 테이블부(210)는 상기 레퍼런스 시간(RT) 및 상기 구간 데이터(PD)를 수신하고 저장하는 메모리를 포함할 수 있다.
상기 신호 발생부(220)는 상기 타이밍 제어부(150)로부터 상기 수직 개시 신호(STV)를 수신하고 상기 룩업 테이블부(210)로부터 상기 구간 데이터(PD)를 수신한다. 상기 신호 발생부(220)는 상기 수직 개시 신호(STV) 및 상기 구간 데이터(PD)를 이용하여 내부 클럭 기초 신호(ICLKB)를 발생하고 출력한다. 상기 신호 발생부(220)는 상기 내부 클럭 기초 신호(ICLKB)를 발생하고 출력하는 신호 발생기를 포함할 수 있다.
상기 내부 클럭 신호 발생부(230)는 상기 신호 발생부(220)로부터 상기 내부 클럭 기초 신호(ICLKB)를 수신하고, 상기 내부 클럭 기초 신호(ICLKB)를 기초로 하여 내부 클럭 신호(ICLK)를 발생하고 출력한다. 상기 내부 클럭 신호 발생부(230)는 상기 내부 클럭 신호(ICLK)를 발생하고 출력하는 신호 발생기를 포함할 수 있다.
상기 비교부(240)는 상기 타이밍 제어부(150)로부터 상기 게이트 클럭 신호(GCLK)를 수신하고 상기 내부 클럭 신호 발생부(230)로부터 상기 내부 클럭 신호(ICLK)를 수신하며 상기 룩업 테이블부(210)로부터 상기 레퍼런스 시간(RT)을 수신한다. 상기 비교부(240)는 상기 게이트 클럭 신호(GCLK) 및 상기 내부 클럭 신호(ICLK) 사이의 시간 차를 기초로 하여 상기 게이트 클럭 신호(GCLK) 및 상기 내부 클럭 신호(ICLK) 중에서 하나를 선택하여 선택 클럭 신호(SCLK)로서 출력한다.
구체적으로, 상기 게이트 클럭 신호(GCLK) 및 상기 내부 클럭 신호(ICLK) 사이의 시간 차가 상기 레퍼런스 시간(RT) 이상이면 상기 비교부(240)는 상기 게이트 클럭 신호(GCLK) 및 상기 내부 클럭 신호(ICLK) 중에서 상기 내부 클럭 신호(ICLK)를 선택하여 상기 내부 클럭 신호(ICLK)를 상기 선택 클럭 신호(SCLK)로서 출력한다. 이와 달리, 상기 게이트 클럭 신호(GCLK) 및 상기 내부 클럭 신호(ICLK) 사이의 시간 차가 상기 레퍼런스 시간(RT) 미만이면 상기 비교부(240)는 상기 게이트 클럭 신호(GCLK) 및 상기 내부 클럭 신호(ICLK) 중에서 상기 게이트 클럭 신호(GCLK)를 선택하여 상기 게이트 클럭 신호(GCLK)를 상기 선택 클럭 신호(SCLK)로서 출력한다.
상기 비교부(240)는 상기 게이트 클럭 신호(GCLK) 및 상기 내부 클럭 신호(ICLK)를 비교하는 제1 비교기, 및 상기 게이트 클럭 신호(GCLK) 및 상기 내부 클럭 신호(ICLK) 사이의 시간 차 및 상기 레퍼런스 시간(RT)을 비교하는 제2 비교기를 포함할 수 있다.
상기 레벨 쉬프터부(250)는 상기 선택 클럭 신호(SCLK)의 레벨을 증가시켜 상기 보상 게이트 클럭 신호(CGCLK)를 출력한다. 그러므로, 상기 레벨 쉬프터부(250)는 상기 선택된 내부 클럭 신호(ICLK) 또는 상기 게이트 클럭 신호(GCLK)의 레벨을 증가시켜 상기 보상 게이트 클럭 신호(CGCLK)를 출력한다. 예를 들면, 상기 레벨 쉬프터부(250)로 입력되는 상기 선택 클럭 신호(SCLK)는 약 3.3 볼트(volt)의 진폭을 가질 수 있고 상기 레벨 쉬프터부(250)로부터 출력되는 상기 보상 게이트 클럭 신호(CGCLK)는 약 30 볼트(volt)의 진폭을 가질 수 있다. 상기 레벨 쉬프터부(250)는 상기 선택 클럭 신호(SCLK)의 레벨을 증가시키는 레벨 쉬프터를 포함할 수 있다.
도 3은 도 2의 상기 수직 개시 신호(STV) 및 상기 내부 클럭 기초 신호(ICLKB)를 나타내는 타이밍도이다.
도 1 내지 3을 참조하면, 상기 내부 클럭 기초 신호(ICLKB)는 제1 구간(P1), 제2 구간(P2) 및 제3 구간(P3)을 포함한다. 상기 제1 구간(P1)은 상기 수직 개시 신호(STV)의 상승 시간부터 상기 내부 클럭 기초 신호(ICLKB)의 상승 시간까지이다. 상기 제2 구간(P2)은 상기 내부 클럭 기초 신호(ICLKB)의 상승 시간부터 상기 내부 클럭 기초 신호(ICLKB)의 하강 시간까지이다. 상기 제3 구간(P3)은 상기 내부 클럭 기초 신호(ICLKB)의 하강 시간부터 상기 내부 클럭 기초 신호(ICLKB)의 상승 시간까지이다.
상기 내부 클럭 기초 신호(ICLKB)의 상기 제1 구간(P1), 상기 제2 구간(P2) 및 상기 제3 구간(P3)은 상기 구간 데이터(PD)에 포함될 수 있고, 상기 게이트 클럭 신호(GCLK)를 기초로 하여 설정될 수 있다. 따라서, 상기 신호 발생부(220)는 상기 수직 개시 신호(STV) 및 상기 구간 데이터(PD)를 이용하여 상기 내부 클럭 기초 신호(ICLKB)를 발생하고 출력할 수 있다.
도 4는 도 1 및 2의 상기 게이트 클럭 신호(GCLK)를 나타내는 타이밍도이다.
도 1 내지 4를 참조하면, 상기 게이트 클럭 신호(GCLK)는 각각 상기 제1 내지 N번째 게이트 신호들(GS1, GS2, ..., GSN)의 타이밍들을 위한 제1 내지 N번째 게이트 클럭 신호들(GCLK1, GCLK2, ..., GCLKN)을 포함할 수 있다. 각각의 상기 제1 내지 N번째 게이트 클럭 신호들(GCLK1, GCLK2, ..., GCLKN)은 지터(jitter)를 가진다. 예를 들면, 상기 제1 게이트 클럭 신호(GCLK1)는 복수의 프레임들에서 시간 편차를 가진다. 예를 들면, 상기 제1 게이트 클럭 신호(GCLK1)는 한 프레임을 기준으로 제1 프레임에서 제1 시점에 상승할 수 있고 제2 프레임에서 상기 제1 시점보다 이른 제2 시점에서 상승할 수 있으며 제3 프레임에서 상기 제1 시점보다 늦은 제3 시점에서 상승할 수 있다.
도 5는 도 2의 상기 내부 클럭 신호(ICLK)를 나타내는 타이밍도이다.
도 1 내지 5를 참조하면, 상기 내부 클럭 신호(ICLK1)는 제1 내지 N번째 내부 클럭 신호들(ICLK1, ICLK2, ..., ICLKN)을 포함한다. 각각의 상기 제1 내지 N번째 내부 클럭 신호들(ICLK1, ICLK2, ..., ICLKN)은 지터(jitter)를 가지지 않는다. 각각의 상기 제1 내지 N번째 내부 클럭 신호들(ICLK1, ICLK2, ..., ICLKN)은 상기 내부 클럭 기초 신호(ICLKB)를 기초로 하여 발생한다.
구체적으로, 각각의 상기 제1 내지 N번째 내부 클럭 신호들(ICLK1, ICLK2, ..., ICLKN)은 상기 내부 클럭 기초 신호(ICLKB)의 상승 에지에 응답하여 발생할 수 있다. 예를 들면, 상기 제1 내지 N번째 내부 클럭 신호들(ICLK1, ICLK2, ..., ICLKN)의 상기 제1 내부 클럭 신호(ICLK1)는 상기 내부 클럭 기초 신호(ICLKB)의 첫 번째 상승 에지에 응답하여 발생할 수 있고 상기 내부 클럭 기초 신호(ICLKB)의 상기 제2 구간(P2) 동안 하이 레벨을 가질 수 있다. 또한, 예를 들면, 상기 제1 내지 N번째 내부 클럭 신호들(ICLK1, ICLK2, ..., ICLKN)의 상기 제2 내부 클럭 신호(ICLK2)는 상기 내부 클럭 기초 신호(ICLKB)의 두 번째 상승 에지에 응답하여 발생할 수 있고 상기 내부 클럭 기초 신호(ICLKB)의 상기 제2 구간(P2) 동안 하이 레벨을 가질 수 있다. 또한, 예를 들면, 상기 제1 내지 N번째 내부 클럭 신호들(ICLK1, ICLK2, ..., ICLKN)의 상기 N번째 내부 클럭 신호(ICLKN)는 상기 내부 클럭 기초 신호(ICLKB)의 N 번째 상승 에지에 응답하여 발생할 수 있고 상기 내부 클럭 기초 신호(ICLKB)의 상기 제2 구간(P2) 동안 하이 레벨을 가질 수 있다.
도 6a는 도 4의 상기 제1 게이트 클럭 신호(GCLK1) 및 도 5의 상기 제1 내부 클럭 신호(ICLK1) 사이의 시간 차가 도1 및 2의 상기 레퍼런스 시간(RT) 이상일 때, 상기 제1 게이트 클럭 신호(GCLK1) 및 상기 제1 내부 클럭 신호(ICLK1)를 나타내는 타이밍도이다.
도 1 내지 6a를 참조하면, 상기 제1 게이트 클럭 신호(GCLK1) 및 상기 제1 내부 클럭 신호(ICLK1) 사이의 시간 차가 상기 레퍼런스 시간(RT)보다 크다.
상기 게이트 클럭 신호 보상부(200)의 상기 비교부(240)는 상기 게이트 클럭 신호(GCLK) 및 상기 내부 클럭 신호(ICLK) 사이의 시간 차, 및 상기 레퍼런스 시간(RT)을 비교하고, 상기 게이트 클럭 신호(GCLK) 및 상기 내부 클럭 신호(ICLK) 사이의 시간 차가 상기 레퍼런스 시간(RT) 이상인 경우, 상기 게이트 클럭 신호(GCLK) 및 상기 내부 클럭 신호(ICLK) 중에서 상기 내부 클럭 신호(ICLK)를 상기 선택 클럭 신호(SCLK)로서 출력한다.
예를 들면, 도 6a에 도시된 바와 같이, 상기 제1 게이트 클럭 신호(GCLK1) 및 상기 제1 내부 클럭 신호(ICLK1) 사이의 시간 차가 상기 레퍼런스 시간(RT)보다 큰경우, 상기 게이트 클럭 신호 보상부(200)의 상기 비교부(240)는 상기 제1 게이트 클럭 신호(GCLK1) 및 상기 제1 내부 클럭 신호(ICLK1) 중에서 상기 제1 내부 클럭 신호(ICLK1)를 상기 선택 클럭 신호(SCLK)로서 출력할 수 있다.
도 6b는 도 4의 상기 제1 게이트 클럭 신호(GCLK1) 및 도 5의 상기 제1 내부 클럭 신호(ICLK1) 사이의 시간 차가 도1 및 2의 상기 레퍼런스 시간(RT) 미만일 때, 상기 제1 게이트 클럭 신호(GCLK1) 및 상기 제1 내부 클럭 신호(ICLK1)를 나타내는 타이밍도이다.
도 1 내지 5 및 6b를 참조하면, 상기 제1 게이트 클럭 신호(GCLK1) 및 상기 제1 내부 클럭 신호(ICLK1) 사이의 시간 차가 상기 레퍼런스 시간(RT)보다 작다.
상기 게이트 클럭 신호 보상부(200)의 상기 비교부(240)는 상기 게이트 클럭 신호(GCLK) 및 상기 내부 클럭 신호(ICLK) 사이의 시간 차, 및 상기 레퍼런스 시간(RT)을 비교하고, 상기 게이트 클럭 신호(GCLK) 및 상기 내부 클럭 신호(ICLK) 사이의 시간 차가 상기 레퍼런스 시간(RT) 미만인 경우, 상기 게이트 클럭 신호(GCLK) 및 상기 내부 클럭 신호(ICLK) 중에서 상기 게이트 클럭 신호(GCLK)를 상기 선택 클럭 신호(SCLK)로서 출력한다.
예를 들면, 도 6b에 도시된 바와 같이, 상기 제1 게이트 클럭 신호(GCLK1) 및 상기 제1 내부 클럭 신호(ICLK1) 사이의 시간 차가 상기 레퍼런스 시간(RT)보다 작은 경우, 상기 게이트 클럭 신호 보상부(200)의 상기 비교부(240)는 상기 제1 게이트 클럭 신호(GCLK1) 및 상기 제1 내부 클럭 신호(ICLK1) 중에서 상기 제1 게이트 클럭 신호(GCLK1)를 상기 선택 클럭 신호(SCLK)로서 출력할 수 있다.
도 7은 도 1 및 2의 상기 보상 게이트 클럭 신호(CGCLK)를 나타내는 타이밍도이다.
도 1 내지 7을 참조하면, 상기 보상 게이트 클럭 신호(CGCLK)는 각각 상기 제1 내지 N번째 게이트 신호들(GS1, GS2, ..., GSN)의 타이밍들을 위한 제1 내지 N번째 보상 게이트 클럭 신호들(CGCLK1, CGCLK2, ..., GCLKN)을 포함할 수 있다.
상기 레벨 쉬프터부(250)는 상기 선택 클럭 신호(SCLK)의 레벨을 증가시켜 상기 보상 게이트 클럭 신호(CGCLK)를 출력한다. 그러므로, 상기 레벨 쉬프터부(250)는 상기 선택된 내부 클럭 신호(ICLK) 또는 상기 게이트 클럭 신호(GCLK)의 레벨을 증가시켜 상기 보상 게이트 클럭 신호(CGCLK)를 출력한다. 예를 들면, 상기 레벨 쉬프터부(250)로 입력되는 상기 선택 클럭 신호(SCLK)는 약 3.3 볼트(volt)의 진폭을 가질 수 있고 상기 레벨 쉬프터부(250)로부터 출력되는 상기 보상 게이트 클럭 신호(CGCLK)는 약 30 볼트(volt)의 진폭을 가질 수 있다.
도 8은 도 1의 상기 표시 장치(100)의 구동 방법을 나타내는 순서도이다.
도 1 내지 8을 참조하면, 상기 내부 클럭 신호(ICLK)의 구간 데이터(PD) 및 상기 수직 개시 신호(STV)를 기초로 하여 상기 내부 클럭 기초 신호(ICLKB)를 발생한다(단계 S110).
구체적으로, 상기 룩업 테이블부(210)는 상기 레퍼런스 시간(RT) 및 상기 구간 데이터(PD)를 수신하고 저장한다. 상기 룩업 테이블부(210)는 상기 레퍼런스 시간(RT) 및 상기 구간 데이터(PD)를 수신하고 저장하는 메모리를 포함할 수 있다.
상기 신호 발생부(220)는 상기 타이밍 제어부(150)로부터 상기 수직 개시 신호(STV)를 수신하고 상기 룩업 테이블부(210)로부터 상기 구간 데이터(PD)를 수신한다. 상기 신호 발생부(220)는 상기 수직 개시 신호(STV) 및 상기 구간 데이터(PD)를 이용하여 상기 내부 클럭 기초 신호(ICLKB)를 발생하고 출력한다. 상기 신호 발생부(220)는 상기 내부 클럭 기초 신호(ICLKB)를 발생하고 출력하는 신호 발생기를 포함할 수 있다.
상기 내부 클럭 기초 신호(ICLKB)는 상기 제1 구간(P1), 상기 제2 구간(P2) 및 상기 제3 구간(P3)을 포함한다. 상기 제1 구간(P1)은 상기 수직 개시 신호(STV)의 상승 시간부터 상기 내부 클럭 기초 신호(ICLKB)의 상승 시간까지이다. 상기 제2 구간(P2)은 상기 내부 클럭 기초 신호(ICLKB)의 상승 시간부터 상기 내부 클럭 기초 신호(ICLKB)의 하강 시간까지이다. 상기 제3 구간(P3)은 상기 내부 클럭 기초 신호(ICLKB)의 하강 시간부터 상기 내부 클럭 기초 신호(ICLKB)의 상승 시간까지이다.
상기 내부 클럭 기초 신호(ICLKB)의 상기 제1 구간(P1), 상기 제2 구간(P2) 및 상기 제3 구간(P3)은 상기 구간 데이터(PD)에 포함될 수 있고, 상기 게이트 클럭 신호(GCLK)를 기초로 하여 설정될 수 있다. 따라서, 상기 신호 발생부(220)는 상기 수직 개시 신호(STV) 및 상기 구간 데이터(PD)를 이용하여 상기 내부 클럭 기초 신호(ICLKB)를 발생하고 출력할 수 있다.
상기 내부 클럭 기초 신호(ICLKB)를 기초로 하여 상기 내부 클럭 신호(ICLK)를 발생한다(단계 S120).
구체적으로, 상기 내부 클럭 신호 발생부(230)는 상기 신호 발생부(220)로부터 상기 내부 클럭 기초 신호(ICLKB)를 수신하고, 상기 내부 클럭 기초 신호(ICLKB)를 기초로 하여 상기 내부 클럭 신호(ICLK)를 발생하고 출력한다. 상기 내부 클럭 신호 발생부(230)는 상기 내부 클럭 신호(ICLK)를 발생하고 출력하는 신호 발생기를 포함할 수 있다.
상기 내부 클럭 신호(ICLK1)는 상기 제1 내지 N번째 내부 클럭 신호들(ICLK1, ICLK2, ..., ICLKN)을 포함한다. 각각의 상기 제1 내지 N번째 내부 클럭 신호들(ICLK1, ICLK2, ..., ICLKN)은 지터(jitter)를 가지지 않는다. 각각의 상기 제1 내지 N번째 내부 클럭 신호들(ICLK1, ICLK2, ..., ICLKN)은 상기 내부 클럭 기초 신호(ICLKB)를 기초로 하여 발생한다.
구체적으로, 각각의 상기 제1 내지 N번째 내부 클럭 신호들(ICLK1, ICLK2, ..., ICLKN)은 상기 내부 클럭 기초 신호(ICLKB)의 상승 에지에 응답하여 발생할 수 있다. 예를 들면, 상기 제1 내지 N번째 내부 클럭 신호들(ICLK1, ICLK2, ..., ICLKN)의 상기 제1 내부 클럭 신호(ICLK1)는 상기 내부 클럭 기초 신호(ICLKB)의 첫 번째 상승 에지에 응답하여 발생할 수 있고 상기 내부 클럭 기초 신호(ICLKB)의 상기 제2 구간(P2) 동안 하이 레벨을 가질 수 있다. 또한, 예를 들면, 상기 제1 내지 N번째 내부 클럭 신호들(ICLK1, ICLK2, ..., ICLKN)의 상기 제2 내부 클럭 신호(ICLK2)는 상기 내부 클럭 기초 신호(ICLKB)의 두 번째 상승 에지에 응답하여 발생할 수 있고 상기 내부 클럭 기초 신호(ICLKB)의 상기 제2 구간(P2) 동안 하이 레벨을 가질 수 있다. 또한, 예를 들면, 상기 제1 내지 N번째 내부 클럭 신호들(ICLK1, ICLK2, ..., ICLKN)의 상기 N번째 내부 클럭 신호(ICLKN)는 상기 내부 클럭 기초 신호(ICLKB)의 N 번째 상승 에지에 응답하여 발생할 수 있고 상기 내부 클럭 기초 신호(ICLKB)의 상기 제2 구간(P2) 동안 하이 레벨을 가질 수 있다.
상기 게이트 클럭 신호(GCLK) 및 상기 내부 클럭 신호(ICLK) 사이의 시간 차가 상기 레퍼런스 시간(RT) 이상인지 판단한다(단계 S130).
구체적으로, 상기 비교부(240)는 상기 타이밍 제어부(150)로부터 상기 게이트 클럭 신호(GCLK)를 수신하고 상기 내부 클럭 신호 발생부(230)로부터 상기 내부 클럭 신호(ICLK)를 수신하며 상기 룩업 테이블부(210)로부터 상기 레퍼런스 시간(RT)을 수신한다. 상기 비교부(240)는 상기 게이트 클럭 신호(GCLK) 및 상기 내부 클럭 신호(ICLK) 사이의 시간 차를 기초로 하여 상기 게이트 클럭 신호(GCLK) 및 상기 내부 클럭 신호(ICLK) 중에서 하나를 선택하여 선택 클럭 신호(SCLK)로서 출력한다.
상기 비교부(240)는 상기 게이트 클럭 신호(GCLK) 및 상기 내부 클럭 신호(ICLK)를 비교하는 제1 비교기, 및 상기 게이트 클럭 신호(GCLK) 및 상기 내부 클럭 신호(ICLK) 사이의 시간 차 및 상기 레퍼런스 시간(RT)을 비교하는 제2 비교기를 포함할 수 있다.
상기 게이트 클럭 신호(GCLK) 및 상기 내부 클럭 신호(ICLK) 사이의 시간 차가 상기 레퍼런스 시간(RT) 이상이면, 상기 내부 클럭 신호(ICLK)를 선택하여 상기 선택 클럭 신호(SCLK)를 출력한다(단계 S140).
구체적으로, 상기 게이트 클럭 신호(GCLK) 및 상기 내부 클럭 신호(ICLK) 사이의 시간 차가 상기 레퍼런스 시간(RT) 이상이면 상기 비교부(240)는 상기 게이트 클럭 신호(GCLK) 및 상기 내부 클럭 신호(ICLK) 중에서 상기 내부 클럭 신호(ICLK)를 선택하여 상기 내부 클럭 신호(ICLK)를 상기 선택 클럭 신호(SCLK)로서 출력한다.
상기 게이트 클럭 신호(GCLK) 및 상기 내부 클럭 신호(ICLK) 사이의 시간 차가 상기 레퍼런스 시간(RT) 미만이면, 상기 게이트 클럭 신호(GCLK)를 선택하여 상기 선택 클럭 신호(SCLK)를 출력한다(단계 S150).
구체적으로, 상기 게이트 클럭 신호(GCLK) 및 상기 내부 클럭 신호(ICLK) 사이의 시간 차가 상기 레퍼런스 시간(RT) 미만이면 상기 비교부(240)는 상기 게이트 클럭 신호(GCLK) 및 상기 내부 클럭 신호(ICLK) 중에서 상기 게이트 클럭 신호(GCLK)를 선택하여 상기 게이트 클럭 신호(GCLK)를 상기 선택 클럭 신호(SCLK)로서 출력한다.
상기 선택 클럭 신호(SCLK)의 레벨을 증가하여 상기 보상 게이트 클럭 신호(CGCLK)를 출력한다(단계 S160).
구체적으로, 상기 레벨 쉬프터부(250)는 상기 선택 클럭 신호(SCLK)의 레벨을 증가시켜 상기 보상 게이트 클럭 신호(CGCLK)를 출력한다. 그러므로, 상기 레벨 쉬프터부(250)는 상기 선택된 내부 클럭 신호(ICLK) 또는 상기 게이트 클럭 신호(GCLK)의 레벨을 증가시켜 상기 보상 게이트 클럭 신호(CGCLK)를 출력한다. 예를 들면, 상기 레벨 쉬프터부(250)로 입력되는 상기 선택 클럭 신호(SCLK)는 약 3.3 볼트(volt)의 진폭을 가질 수 있고 상기 레벨 쉬프터부(250)로부터 출력되는 상기 보상 게이트 클럭 신호(CGCLK)는 약 30 볼트(volt)의 진폭을 가질 수 있다. 상기 레벨 쉬프터부(250)는 상기 선택 클럭 신호(SCLK)의 레벨을 증가시키는 레벨 쉬프터를 포함할 수 있다.
상기 보상 게이트 클럭 신호(CGCLK)를 이용하여 상기 제1 내지 N번째 게이트 신호들(GS1, GS2, ..., GSN)을 생성하고 상기 제1 내지 N번째 게이트 신호들(GS1, GS2, ..., GSN)을 상기 제1 내지 N번째 게이트 라인들(GL1, GL2, ..., GLN)로 출력한다(단계 S170).
구체적으로, 상기 게이트 구동부(130)는 상기 전압 관리부(160)로부터 제공되는 상기 보상 게이트 클럭 신호(CGCLK)를 이용하여 상기 제1 내지 N번째 게이트 신호들(GS1, GS2, ..., GSN)을 생성하고, 상기 제1 내지 N번째 게이트 신호들(GS1, GS2, ..., GSN)을 상기 제1 내지 N번째 게이트 라인들(GL1, GL2, ..., GLN)로 각각 출력한다. 상기 게이트 구동부(130)는 게이트 구동기(driver) 또는 게이트 구동 회로를 포함할 수 있다.
상기 데이터 클럭 신호(DCLK)를 이용하여 상기 데이터 신호(DS)를 생성하고 상기 데이터 신호(DS)를 상기 데이터 라인(DL)으로 출력한다(단계 S180).
상기 데이터 구동부(140)는 상기 타이밍 제어부(150)로부터 상기 영상 데이터(DATA)를 수신하고, 상기 영상 데이터(DATA)를 이용하여 상기 데이터 신호(DS)를 생성하며, 상기 타이밍 제어부(150)로부터 제공되는 상기 수평 개시 신호(STH) 및 상기 데이터 클럭 신호(DCLK)에 응답하여 상기 데이터 신호(DS)를 상기 데이터 라인(DL)으로 출력한다. 상기 데이터 구동부(140)는 상기 데이터 신호(DS)들을 생성하여 상기 데이터 신호(DS)들을 상기 데이터 라인(DL)들로 출력하는 상기 데이터 구동 집적 회로(145)들을 포함할 수 있다. 또한, 상기 데이터 구동부(140)는 상기 전압 관리부(160)로부터 제공되는 상기 구동 전압(DRV)을 이용하여 상기 데이터 신호(DS)를 상기 데이터 라인(DL)으로 출력할 수 있다. 상기 데이터 구동부(140)는 데이터 구동기(driver) 또는 데이터 구동 회로를 포함할 수 있다.
본 실시예에서는, 상기 게이트 클럭 신호 보상부(200)가 상기 전압 관리부(160)에 포함되지만, 이에 한정하지 아니한다. 그러므로, 상기 게이트 클럭 신호 보상부(200)는 상기 전압 관리부(160)의 외부에 배치될 수 있다.
또한, 본 실시예에서, 상기 내부 클럭 신호(ICLK)는 클럭 신호로 명명될 수 있고, 상기 내부 클럭 기초 신호(ICLKB)는 클럭 기초 신호로 명명될 수 있으며, 상기 내부 클럭 신호(ICLK)를 발생하고 출력하는 상기 내부 클럭 신호 발생부(230)는 클럭 신호 발생부로 명명될 수 있다.
본 실시예에 따르면, 상기 게이트 클럭 신호 보상부(200)는 상기 게이트 클럭 신호(GCLK)에 포함된 지터(jitter)를 보상하여 상기 보상 게이트 클럭 신호(GCLK)를 출력할 수 있다. 상기 게이트 구동부(130)는 지터가 보상된 상기 보상 게이트 클럭 신호(GCLK)를 이용하여 상기 제1 내지 N번째 게이트 신호들(GS1, GS2, ..., GSN)을 생성한다. 그러므로, 상기 표시 패널(110)에 표시되는 영상에서, 지터(jitter)에 의해 표시되는 가로줄 휘도 편차를 감소시킬 수 있다. 따라서, 상기 표시 장치(100)의 표시 품질을 향상시킬 수 있다.
실시예 2
도 9는 본 발명의 일 실시예에 따른 게이트 클럭 신호 보상부를 나타내는 블록도이다.
도 9에 도시된 본 실시예에 따른 상기 게이트 클럭 신호 보상부(300)는 도 1에 도시된 이전의 실시예에 따른 상기 표시 장치(100)의 상기 전압 관리부(160)에 포함될 수 있다. 또한, 도 9에 도시된 본 실시예에 따른 상기 게이트 클럭 신호 보상부(300)를 포함하는 상기 표시 장치(100)는 도 1에 도시된 이전의 실시예에 따른 상기 표시 장치(100)와 비교하여 상기 게이트 클럭 신호 보상부(300)를 제외하고는 실질적으로 동일할 수 있다. 따라서, 이전의 실시예와 동일한 부재는 동일한 참조 부호로 나타낼 수 있고, 중복되는 상세한 설명은 생략될 수 있다.
도 1 및 9를 참조하면, 상기 게이트 클럭 신호 보상부(300)는 룩업 테이블부(310), 신호 발생부(320), 내부 클럭 신호 발생부(330) 및 레벨 쉬프터부(340)를 포함한다.
상기 룩업 테이블부(310)는 상기 구간 데이터(PD)를 수신하고 저장한다. 상기 룩업 테이블부(310)는 상기 구간 데이터(PD)를 수신하고 저장하는 메모리를 포함할 수 있다.
상기 신호 발생부(320)는 상기 타이밍 제어부(150)로부터 상기 수직 개시 신호(STV)를 수신하고 상기 룩업 테이블부(310)로부터 상기 구간 데이터(PD)를 수신한다. 상기 신호 발생부(320)는 상기 수직 개시 신호(STV) 및 상기 구간 데이터(PD)를 이용하여 상기 내부 클럭 기초 신호(ICLKB)를 발생하고 출력한다. 상기 신호 발생부(320)는 상기 내부 클럭 기초 신호(ICLKB)를 발생하고 출력하는 신호 발생기를 포함할 수 있다.
상기 내부 클럭 신호 발생부(230)는 상기 신호 발생부(220)로부터 상기 내부 클럭 기초 신호(ICLKB)를 수신하고, 상기 내부 클럭 기초 신호(ICLKB)를 기초로 하여 상기 내부 클럭 신호(ICLK)를 발생하고 출력한다. 상기 내부 클럭 신호 발생부(230)는 상기 내부 클럭 신호(ICLK)를 발생하고 출력하는 신호 발생기를 포함할 수 있다.
상기 레벨 쉬프터부(340)는 상기 내부 클럭 신호(ICLK)의 레벨을 증가시켜 상기 보상 게이트 클럭 신호(CGCLK)를 출력한다. 예를 들면, 상기 레벨 쉬프터부(340)로 입력되는 상기 내부 클럭 신호(ICLK)는 약 3.3 볼트(volt)의 진폭을 가질 수 있고 상기 레벨 쉬프터부(340)로부터 출력되는 상기 보상 게이트 클럭 신호(CGCLK)는 약 30 볼트(volt)의 진폭을 가질 수 있다. 상기 레벨 쉬프터부(340)는 상기 내부 클럭 신호(ICLK)의 레벨을 증가시키는 레벨 쉬프터를 포함할 수 있다.
도 10은 도 9의 상기 게이트 클럭 신호 보상부(300)를 포함하는 상기 표시 장치(100)의 구동 방법을 나타내는 순서도이다.
도 1, 3 내지 5, 7, 9 및 10을 참조하면, 상기 내부 클럭 신호(ICLK)의 구간 데이터(PD) 및 상기 수직 개시 신호(STV)를 기초로 하여 상기 내부 클럭 기초 신호(ICLKB)를 발생한다(단계 S210).
구체적으로, 상기 룩업 테이블부(310)는 상기 구간 데이터(PD)를 수신하고 저장한다. 상기 룩업 테이블부(310)는 상기 구간 데이터(PD)를 수신하고 저장하는 메모리를 포함할 수 있다.
상기 신호 발생부(320)는 상기 타이밍 제어부(150)로부터 상기 수직 개시 신호(STV)를 수신하고 상기 룩업 테이블부(310)로부터 상기 구간 데이터(PD)를 수신한다. 상기 신호 발생부(320)는 상기 수직 개시 신호(STV) 및 상기 구간 데이터(PD)를 이용하여 상기 내부 클럭 기초 신호(ICLKB)를 발생하고 출력한다. 상기 신호 발생부(320)는 상기 내부 클럭 기초 신호(ICLKB)를 발생하고 출력하는 신호 발생기를 포함할 수 있다.
상기 내부 클럭 기초 신호(ICLKB)는 상기 제1 구간(P1), 상기 제2 구간(P2) 및 상기 제3 구간(P3)을 포함한다. 상기 제1 구간(P1)은 상기 수직 개시 신호(STV)의 상승 시간부터 상기 내부 클럭 기초 신호(ICLKB)의 상승 시간까지이다. 상기 제2 구간(P2)은 상기 내부 클럭 기초 신호(ICLKB)의 상승 시간부터 상기 내부 클럭 기초 신호(ICLKB)의 하강 시간까지이다. 상기 제3 구간(P3)은 상기 내부 클럭 기초 신호(ICLKB)의 하강 시간부터 상기 내부 클럭 기초 신호(ICLKB)의 상승 시간까지이다.
상기 내부 클럭 기초 신호(ICLKB)의 상기 제1 구간(P1), 상기 제2 구간(P2) 및 상기 제3 구간(P3)은 상기 구간 데이터(PD)에 포함될 수 있고, 상기 게이트 클럭 신호(GCLK)를 기초로 하여 설정될 수 있다. 따라서, 상기 신호 발생부(320)는 상기 수직 개시 신호(STV) 및 상기 구간 데이터(PD)를 이용하여 상기 내부 클럭 기초 신호(ICLKB)를 발생하고 출력할 수 있다.
상기 내부 클럭 기초 신호(ICLKB)를 기초로 하여 상기 내부 클럭 신호(ICLK)를 발생한다(단계 S220).
구체적으로, 상기 내부 클럭 신호 발생부(330)는 상기 신호 발생부(320)로부터 상기 내부 클럭 기초 신호(ICLKB)를 수신하고, 상기 내부 클럭 기초 신호(ICLKB)를 기초로 하여 상기 내부 클럭 신호(ICLK)를 발생하고 출력한다. 상기 내부 클럭 신호 발생부(330)는 상기 내부 클럭 신호(ICLK)를 발생하고 출력하는 신호 발생기를 포함할 수 있다.
상기 내부 클럭 신호(ICLK1)는 상기 제1 내지 N번째 내부 클럭 신호들(ICLK1, ICLK2, ..., ICLKN)을 포함한다. 각각의 상기 제1 내지 N번째 내부 클럭 신호들(ICLK1, ICLK2, ..., ICLKN)은 지터(jitter)를 가지지 않는다. 각각의 상기 제1 내지 N번째 내부 클럭 신호들(ICLK1, ICLK2, ..., ICLKN)은 상기 내부 클럭 기초 신호(ICLKB)를 기초로 하여 발생한다.
구체적으로, 각각의 상기 제1 내지 N번째 내부 클럭 신호들(ICLK1, ICLK2, ..., ICLKN)은 상기 내부 클럭 기초 신호(ICLKB)의 상승 에지에 응답하여 발생할 수 있다. 예를 들면, 상기 제1 내지 N번째 내부 클럭 신호들(ICLK1, ICLK2, ..., ICLKN)의 상기 제1 내부 클럭 신호(ICLK1)는 상기 내부 클럭 기초 신호(ICLKB)의 첫 번째 상승 에지에 응답하여 발생할 수 있고 상기 내부 클럭 기초 신호(ICLKB)의 상기 제2 구간(P2) 동안 하이 레벨을 가질 수 있다. 또한, 예를 들면, 상기 제1 내지 N번째 내부 클럭 신호들(ICLK1, ICLK2, ..., ICLKN)의 상기 제2 내부 클럭 신호(ICLK2)는 상기 내부 클럭 기초 신호(ICLKB)의 두 번째 상승 에지에 응답하여 발생할 수 있고 상기 내부 클럭 기초 신호(ICLKB)의 상기 제2 구간(P2) 동안 하이 레벨을 가질 수 있다. 또한, 예를 들면, 상기 제1 내지 N번째 내부 클럭 신호들(ICLK1, ICLK2, ..., ICLKN)의 상기 N번째 내부 클럭 신호(ICLKN)는 상기 내부 클럭 기초 신호(ICLKB)의 N 번째 상승 에지에 응답하여 발생할 수 있고 상기 내부 클럭 기초 신호(ICLKB)의 상기 제2 구간(P2) 동안 하이 레벨을 가질 수 있다.
상기 내부 클럭 신호(ICLK)의 레벨을 증가하여 상기 보상 게이트 클럭 신호(CGCLK)를 출력한다(단계 S230).
구체적으로, 상기 레벨 쉬프터부(340)는 상기 내부 클럭 신호(ICLK)의 레벨을 증가시켜 상기 보상 게이트 클럭 신호(CGCLK)를 출력한다. 예를 들면, 상기 레벨 쉬프터부(340)로 입력되는 상기 내부 클럭 신호(ICLK)는 약3.3 볼트(volt)의 진폭을 가질 수 있고 상기 레벨 쉬프터부(340)로부터 출력되는 상기 보상 게이트 클럭 신호(CGCLK)는 약 30 볼트(volt)의 진폭을 가질 수 있다. 상기 레벨 쉬프터부(340)는 상기 내부 클럭 신호(ICLK)의 레벨을 증가시키는 레벨 쉬프터를 포함할 수 있다.
상기 보상 게이트 클럭 신호(CGCLK)를 이용하여 상기 제1 내지 N번째 게이트 신호들(GS1, GS2, ..., GSN)을 생성하고 상기 제1 내지 N번째 게이트 신호들(GS1, GS2, ..., GSN)을 상기 제1 내지 N번째 게이트 라인들(GL1, GL2, ..., GLN)로 출력한다(단계 S240).
구체적으로, 상기 게이트 구동부(130)는 상기 전압 관리부(160)로부터 제공되는 상기 보상 게이트 클럭 신호(CGCLK)를 이용하여 상기 제1 내지 N번째 게이트 신호들(GS1, GS2, ..., GSN)을 생성하고, 상기 제1 내지 N번째 게이트 신호들(GS1, GS2, ..., GSN)을 상기 제1 내지 N번째 게이트 라인들(GL1, GL2, ..., GLN)로 각각 출력한다. 상기 게이트 구동부(130)는 게이트 구동기(driver) 또는 게이트 구동 회로를 포함할 수 있다.
상기 데이터 클럭 신호(DCLK)를 이용하여 상기 데이터 신호(DS)를 생성하고 상기 데이터 신호(DS)를 상기 데이터 라인(DL)으로 출력한다(단계 S250).
상기 데이터 구동부(140)는 상기 타이밍 제어부(150)로부터 상기 영상 데이터(DATA)를 수신하고, 상기 영상 데이터(DATA)를 이용하여 상기 데이터 신호(DS)를 생성하며, 상기 타이밍 제어부(150)로부터 제공되는 상기 수평 개시 신호(STH) 및 상기 데이터 클럭 신호(DCLK)에 응답하여 상기 데이터 신호(DS)를 상기 데이터 라인(DL)으로 출력한다. 상기 데이터 구동부(140)는 상기 데이터 신호(DS)들을 생성하여 상기 데이터 신호(DS)들을 상기 데이터 라인(DL)들로 출력하는 상기 데이터 구동 집적 회로(145)들을 포함할 수 있다. 또한, 상기 데이터 구동부(140)는 상기 전압 관리부(160)로부터 제공되는 상기 구동 전압(DRV)을 이용하여 상기 데이터 신호(DS)를 상기 데이터 라인(DL)으로 출력할 수 있다. 상기 데이터 구동부(140)는 데이터 구동기(driver) 또는 데이터 구동 회로를 포함할 수 있다.
본 실시예에서는, 상기 게이트 클럭 신호 보상부(300)가 상기 전압 관리부(160)에 포함되지만, 이에 한정하지 아니한다. 그러므로, 상기 게이트 클럭 신호 보상부(200)는 상기 전압 관리부(160)의 외부에 배치될 수 있다.
또한, 본 실시예에서, 상기 내부 클럭 신호(ICLK)는 클럭 신호로 명명될 수 있고, 상기 내부 클럭 기초 신호(ICLKB)는 클럭 기초 신호로 명명될 수 있으며, 상기 내부 클럭 신호(ICLK)를 발생하고 출력하는 상기 내부 클럭 신호 발생부(30)는 클럭 신호 발생부로 명명될 수 있다.
본 실시예에 따르면, 상기 게이트 클럭 신호 보상부(300)는 상기 게이트 클럭 신호(GCLK)에 포함된 지터(jitter)를 보상하여 상기 보상 게이트 클럭 신호(GCLK)를 출력할 수 있다. 상기 게이트 구동부(130)는 지터가 보상된 상기 보상 게이트 클럭 신호(GCLK)를 이용하여 상기 제1 내지 N번째 게이트 신호들(GS1, GS2, ..., GSN)을 생성한다. 그러므로, 상기 표시 패널(110)에 표시되는 영상에서, 지터(jitter)에 의해 표시되는 가로줄 휘도 편차를 감소시킬 수 있다. 따라서, 상기 표시 장치(100)의 표시 품질을 향상시킬 수 있다.
본 발명은 표시 장치를 구비하는 모든 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 텔레비전, 컴퓨터 모니터, 노트북, 디지털 카메라, 휴대폰, 스마트폰, 태블릿 피씨(PC), 스마트패드, 피디에이(PDA), 피엠피(PMP), 엠피쓰리(MP3) 플레이어, 네비게이션 시스템, 캠코더, 휴대용 게임기 등에 적용될 수 있다.
이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시 장치 110: 표시 패널
130: 게이트 구동부 140: 데이터 구동부
150: 타이밍 제어부 160: 전압 관리부
200, 300: 게이트 클럭 신호 보상부
210, 310: 룩업 테이블부 220, 320: 신호 발생부
230, 330: 내부 클럭 신호 발생부
240: 비교부 250, 340: 레벨 쉬프터부

Claims (20)

  1. 영상을 표시하고, 게이트 라인 및 데이터 라인을 포함하는 표시 패널;
    상기 게이트 라인에 게이트 신호를 출력하는 게이트 구동부;
    상기 데이터 라인에 데이터 신호를 출력하는 데이터 구동부;
    상기 게이트 신호의 출력에 이용되는 수직 개시 신호 및 게이트 클럭 신호를 출력하는 타이밍 제어부; 및
    상기 수직 개시 신호를 기초로 하여 클럭 신호를 생성하고, 상기 게이트 클럭 신호 및 상기 클럭 신호 사이의 시간 차, 및 상기 게이트 클럭 신호의 지터(jitter) 허용 기준인 레퍼런스 시간의 비교에 따라 상기 게이트 클럭 신호 및 상기 클럭 신호를 선택적으로 출력하며, 상기 선택된 게이트 클럭 신호 또는 클럭 신호의 레벨을 상승시켜 상기 상승된 게이트 클럭 신호 또는 클럭 신호를 보상 게이트 클럭 신호로서 상기 게이트 구동부로 출력하는 게이트 클럭 신호 보상부를 포함하는 표시 장치.
  2. 제1항에 있어서, 상기 게이트 클럭 신호 및 상기 클럭 신호 사이의 시간 차가 상기 레퍼런스 시간 이상인 경우, 상기 게이트 클럭 신호 보상부는 상기 게이트 클럭 신호 및 상기 클럭 신호 중에서 상기 클럭 신호를 선택하는 것을 특징으로 하는 표시 장치.
  3. 제2항에 있어서, 상기 게이트 클럭 신호 보상부는 상기 레퍼런스 시간을 저장하는 룩업 테이블부를 포함하는 것을 특징으로 하는 표시 장치.
  4. 제1항에 있어서, 상기 게이트 클럭 신호 보상부는 상기 클럭 신호의 기초가 되는 클럭 기초 신호의 구간 데이터를 저장하는 룩업 테이블부를 포함하는 것을 특징으로 하는 표시 장치.
  5. 제4항에 있어서, 상기 게이트 클럭 신호 보상부는 상기 수직 개시 신호 및 상기 구간 데이터에 따라 상기 클럭 기초 신호를 발생하는 신호 발생부를 포함하는 것을 특징으로 하는 표시 장치.
  6. 제5항에 있어서, 상기 클럭 기초 신호의 구간 데이터는, 상기 수직 개시 신호의 상승 시간부터 상기 클럭 기초 신호의 상승 시간까지의 제1 구간, 상기 클럭 기초 신호의 상승 시간부터 상기 클럭 기초 신호의 하강 시간까지의 제2 구간, 및 상기 클럭 기초 신호의 하강 시간부터 상기 클럭 기초 신호의 상승 시간까지의 제3 구간을 포함하는 것을 특징으로 하는 표시 장치.
  7. 제1항에 있어서, 상기 게이트 클럭 신호 보상부는 상기 클럭 기초 신호의 상승 에지에 응답하여 상기 클럭 신호를 발생하는 클럭 신호 발생부를 포함하는 것을 특징으로 하는 표시 장치.
  8. 제1항에 있어서, 상기 게이트 클럭 신호 보상부는 상기 게이트 클럭 신호 및 상기 클럭 신호를 비교하고, 상기 게이트 클럭 신호 및 상기 클럭 신호 사이의 시간 차 및 상기 레퍼런스 시간을 비교하는 비교부를 포함하는 것을 특징으로 하는 표시 장치.
  9. 제1항에 있어서, 상기 게이트 클럭 신호 및 상기 클럭 신호 사이의 시간 차가 상기 레퍼런스 시간 미만인 경우, 상기 게이트 클럭 신호 보상부는 상기 게이트 클럭 신호 및 상기 클럭 신호 중에서 상기 게이트 클럭 신호를 선택하는 것을 특징으로 하는 표시 장치.
  10. 제1항에 있어서,
    상기 데이터 구동부에 구동 전압을 출력하는 전압 관리부를 더 포함하고,
    상기 게이트 클럭 신호 보상부는 상기 전압 관리부에 포함되는 것을 특징으로 하는 표시 장치.
  11. 제10항에 있어서, 상기 표시 패널은 액정을 포함하는 액정 표시 패널이고, 상기 전압 관리부는 상기 표시 패널에 공통 전압을 더 출력하는 것을 특징으로 하는 표시 장치.
  12. 영상을 표시하고, 게이트 라인 및 데이터 라인을 포함하는 표시 패널;
    상기 게이트 라인에 게이트 신호를 출력하는 게이트 구동부;
    상기 데이터 라인에 데이터 신호를 출력하는 데이터 구동부;
    상기 게이트 신호의 출력에 이용되는 수직 개시 신호 및 게이트 클럭 신호를 출력하는 타이밍 제어부; 및
    상기 수직 개시 신호를 기초로 하여 클럭 신호를 생성하고, 상기 클럭 신호의 레벨을 상승시켜 상기 상승된 클럭 신호를 보상 게이트 클럭 신호로서 상기 게이트 구동부로 출력하는 게이트 클럭 신호 보상부를 포함하는 표시 장치.
  13. 제12항에 있어서, 상기 게이트 클럭 신호 보상부는 상기 클럭 신호의 기초가 되는 클럭 기초 신호의 구간 데이터를 저장하는 룩업 테이블부를 포함하는 것을 특징으로 하는 표시 장치.
  14. 제13항에 있어서, 상기 게이트 클럭 신호 보상부는 상기 수직 개시 신호 및 상기 구간 데이터에 따라 상기 클럭 기초 신호를 발생하는 신호 발생부를 포함하는 것을 특징으로 하는 표시 장치.
  15. 제14항에 있어서, 상기 클럭 기초 신호의 구간 데이터는, 상기 수직 개시 신호의 상승 시간부터 상기 클럭 기초 신호의 상승 시간까지의 제1 구간, 상기 클럭 기초 신호의 상승 시간부터 상기 클럭 기초 신호의 하강 시간까지의 제2 구간, 및 상기 클럭 기초 신호의 하강 시간부터 상기 클럭 기초 신호의 상승 시간까지의 제3 구간을 포함하는 것을 특징으로 하는 표시 장치.
  16. 제12항에 있어서, 상기 게이트 클럭 신호 보상부는 상기 클럭 기초 신호의 상승 에지에 응답하여 상기 클럭 신호를 발생하는 클럭 신호 발생부를 포함하는 것을 특징으로 하는 표시 장치.
  17. 제12항에 있어서,
    상기 데이터 구동부에 구동 전압을 출력하는 전압 관리부를 더 포함하고,
    상기 게이트 클럭 신호 보상부는 상기 전압 관리부에 포함되는 것을 특징으로 하는 표시 장치.
  18. 제17항에 있어서, 상기 표시 패널은 액정을 포함하는 액정 표시 패널이고, 상기 전압 관리부는 상기 표시 패널에 공통 전압을 더 출력하는 것을 특징으로 하는 표시 장치.
  19. 제12항에 있어서, 상기 게이트 클럭 신호는 지터(jitter)를 가지는 것을 특징으로 하는 표시 장치.
  20. 클럭 기초 신호의 구간 데이터 및 수직 개시 신호를 기초로 하여 클럭 기초 신호를 발생하는 단계;
    상기 클럭 기초 신호를 기초로 하여 클럭 신호를 발생하는 단계;
    상기 클럭 신호 및 게이트 클럭 신호 사이의 시간 차가 상기 게이트 클럭 신호의 지터(jitter) 허용 기준인 레퍼런스 시간 이상인지 판단하는 단계;
    상기 게이트 클럭 신호 및 상기 클럭 신호 사이의 시간 차가 상기 레퍼런스 시간 이상인 경우, 상기 게이트 클럭 신호 및 상기 클럭 신호 중에서 상기 클럭 신호를 선택하여 선택 클럭 신호로서 출력하는 단계;
    상기 게이트 클럭 신호 및 상기 클럭 신호 사이의 시간 차가 상기 레퍼런스 시간 미만인 경우, 상기 게이트 클럭 신호 및 상기 클럭 신호 중에서 상기 게이트 클럭 신호를 선택하여 상기 선택 클럭 신호로서 출력하는 단계;
    상기 선택 클럭 신호의 레벨을 증가하여 상기 증가된 선택 클럭 신호를 보상 게이트 클럭 신호로서 출력하는 단계;
    상기 보상 게이트 클럭 신호를 이용하여 게이트 신호를 생성하고, 상기 게이트 신호를 표시 패널의 게이트 라인으로 출력하는 단계; 및
    상기 표시 패널의 데이터 라인으로 데이터 신호를 출력하는 단계를 포함하는 표시 장치의 구동 방법.
KR1020170093020A 2017-07-21 2017-07-21 표시 장치 및 이의 구동 방법 KR102525544B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170093020A KR102525544B1 (ko) 2017-07-21 2017-07-21 표시 장치 및 이의 구동 방법
US16/028,650 US10902812B2 (en) 2017-07-21 2018-07-06 Display apparatus having compensated gate clock signal and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170093020A KR102525544B1 (ko) 2017-07-21 2017-07-21 표시 장치 및 이의 구동 방법

Publications (2)

Publication Number Publication Date
KR20190010822A true KR20190010822A (ko) 2019-01-31
KR102525544B1 KR102525544B1 (ko) 2023-04-26

Family

ID=65023436

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170093020A KR102525544B1 (ko) 2017-07-21 2017-07-21 표시 장치 및 이의 구동 방법

Country Status (2)

Country Link
US (1) US10902812B2 (ko)
KR (1) KR102525544B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11360539B2 (en) * 2018-09-18 2022-06-14 Maxlinear, Inc. Adaptive clock signal frequency scaling
KR20210016205A (ko) * 2019-08-02 2021-02-15 삼성디스플레이 주식회사 스캔 펄스를 조절하는 표시 장치
KR20210132286A (ko) * 2020-04-24 2021-11-04 삼성디스플레이 주식회사 전원 전압 생성부, 이를 포함하는 표시 장치 및 이의 구동 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744135B1 (ko) * 2006-02-28 2007-08-01 삼성전자주식회사 오실레이터 클럭 신호를 이용하여 시스템 클럭 신호를생성하는 디스플레이용 구동 집적회로 및 디스플레이용구동 집적회로의 시스템 클럭 신호 생성 방법
KR20100032183A (ko) * 2008-09-17 2010-03-25 삼성전자주식회사 표시장치 및 이의 구동방법
KR101242727B1 (ko) * 2006-07-25 2013-03-12 삼성디스플레이 주식회사 신호 생성 회로 및 이를 포함하는 액정 표시 장치
KR20140015839A (ko) * 2012-07-25 2014-02-07 삼성디스플레이 주식회사 표시 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796298B1 (ko) * 2002-08-30 2008-01-21 삼성전자주식회사 액정표시장치
JP4634075B2 (ja) 2004-06-30 2011-02-16 シャープ株式会社 液晶表示装置の表示制御装置及びそれを有する液晶表示装置
KR20070070928A (ko) * 2005-12-29 2007-07-04 삼성전자주식회사 구동 장치 및 이를 포함하는 액정 표시 장치
KR20070079489A (ko) * 2006-02-02 2007-08-07 삼성전자주식회사 구동 장치 및 이를 포함하는 액정 표시 장치
KR20070121318A (ko) * 2006-06-22 2007-12-27 삼성전자주식회사 액정표시장치 및 이의 구동방법
KR101384283B1 (ko) * 2006-11-20 2014-04-11 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
JP2008249811A (ja) * 2007-03-29 2008-10-16 Nec Lcd Technologies Ltd 液晶駆動回路、これを備える液晶表示装置及び駆動方法
US20110279424A1 (en) * 2010-05-11 2011-11-17 Himax Technologies Limited Display device and driving circuit thereof
KR102402607B1 (ko) 2015-09-30 2022-05-25 엘지디스플레이 주식회사 게이트 드라이버 및 이를 이용한 표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744135B1 (ko) * 2006-02-28 2007-08-01 삼성전자주식회사 오실레이터 클럭 신호를 이용하여 시스템 클럭 신호를생성하는 디스플레이용 구동 집적회로 및 디스플레이용구동 집적회로의 시스템 클럭 신호 생성 방법
KR101242727B1 (ko) * 2006-07-25 2013-03-12 삼성디스플레이 주식회사 신호 생성 회로 및 이를 포함하는 액정 표시 장치
KR20100032183A (ko) * 2008-09-17 2010-03-25 삼성전자주식회사 표시장치 및 이의 구동방법
KR20140015839A (ko) * 2012-07-25 2014-02-07 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20190027109A1 (en) 2019-01-24
KR102525544B1 (ko) 2023-04-26
US10902812B2 (en) 2021-01-26

Similar Documents

Publication Publication Date Title
EP3133582B1 (en) Display apparatus and method of driving the same
US9786245B2 (en) Method of generating driving voltage for display panel and display apparatus performing the method
KR101254030B1 (ko) 표시 장치와 이의 구동 장치 및 구동 방법
US8698857B2 (en) Display device having a merge source driver and a timing controller
KR102538879B1 (ko) 표시 장치 및 이의 구동 방법
KR102485563B1 (ko) 표시 패널 구동 장치, 이를 이용한 표시 패널 구동 방법 및 이를 포함하는 표시 장치
US10157567B2 (en) Display apparatus and a method of operating the same
KR20210109698A (ko) 표시 장치 및 이의 구동 방법
KR20180010351A (ko) 표시 장치
JP2008129576A (ja) 液晶表示装置及びその駆動方法
KR102100915B1 (ko) 표시장치를 위한 타이밍 제어장치 및 방법
KR102238496B1 (ko) 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
KR102525544B1 (ko) 표시 장치 및 이의 구동 방법
KR101441385B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR20180107345A (ko) 표시 장치 및 이의 구동 방법
US9087493B2 (en) Liquid crystal display device and driving method thereof
KR101407308B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR20080000918A (ko) 액정 표시 장치 및 그의 구동 방법
KR101777126B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR102270603B1 (ko) 액정표시장치
KR20170097255A (ko) 표시 패널 구동 장치, 이를 이용한 표시 패널 구동 방법 및 이를 포함하는 표시 장치
KR102559383B1 (ko) 표시 장치 및 이의 구동 방법
KR20170078951A (ko) 표시 패널 구동 장치, 이를 이용한 표시 패널 구동 방법 및 이를 포함하는 표시 장치
KR100899156B1 (ko) 확산 스펙트럼을 이용한 액정 표시 장치의 구동 장치 및방법
KR100926306B1 (ko) 액정 표시 장치와 이의 구동 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant