KR101337897B1

KR101337897B1 - 표시장치의 구동 제어회로

Info

Publication number: KR101337897B1
Application number: KR1020100135720A
Authority: KR
Inventors: 김영기; 김혜란; 홍나라; 나준호
Original assignee: 주식회사 실리콘웍스
Priority date: 2010-12-27
Filing date: 2010-12-27
Publication date: 2013-12-06
Also published as: US20120162291A1; KR20120073835A; US8698857B2

Abstract

본 발명은 타이밍 콘트롤러가 다수의 소스 드라이버 아이씨에 각기 병합되어 사용하고 그 중에서 하나가 마스터 아이씨로, 나머지가 슬레이브 아이씨가로 운용되는 시스템에서, 신호가 입력되지 않거나 정상 동작 범위를 벗어나는 신호가 입력되는 경우에도 표시패널상에 부자연스러운 블랙화면이 디스플레이되는 것을 방지할 수 있도록 한 기술에 관한 것이다.
이를 위해, 데이터 인에이블신호의 수평블랭크구간의 종단위치를 조정하여 다른 티엠아이씨에서 출력되는 데이터 인에이블신호의 수평블랭크구간의 종단위치와 일치시키고, 게이트 출력 인에이블신호를 공급할 때 제일 높은 주파수의 데이터 래치인에이블신호가 공급되기 이전에 게이트 출력 인에이블신호의 라이징 에지가 나타나도록 조정하여 출력하는 타이밍 콘트롤러와 소스 드라이버가 병합된 하나 이상의 슬레이브 티엠아이씨 및, 하나의 마스터 티엠아이씨를 구비한다.

Description

표시장치의 구동 제어회로{DRIVE CONTROL CIRCUIT OF LIQUID DISPLAY DEVICE}

본 발명은 표시장치의 구동기술에 관한 것으로, 특히 타이밍 콘트롤러를 각각의 소스 드라이버 아이씨(Source Driver IC)에 각기 병합하여 사용하는 경우 블랙화면이 부자연스럽게 디스플레이되는 것을 방지할 수 있도록 한 표시장치의 구동 제어회로에 관한 것이다.

근래 들어, 액정표시장치(LCD), 피디피(PDP), 유기발광다이오드(OLED) 패널 등과 같은 평판 표시 장치가 널리 보급되어 사용되고 있으며, 그 중에서 액정표시장치의 보급율이 더욱 두드러지게 나타나고 있다.

평판 표시 장치의 대표적인 예로써, 액정표시장치는 복수개의 게이트 라인과 데이터 라인이 서로 수직한 방향으로 배열되어 매트릭스 형태의 픽셀영역을 갖는 표시패널(또는 액정패널), 표시패널에 구동 신호와 데이터 신호를 공급하는 구동회로부 및 표시패널에 광원을 제공하는 백라이트를 구비한다.

도 1은 종래 기술에 의한 표시패널과 구동회로부를 포함하는 표시장치의 블록도로서 이에 도시한 바와 같이, 표시패널(110), 타이밍 콘트롤러(120), 다수의 소스드라이버 아이씨(Source Driver IC)(130A-130C), 게이트 드라이버 아이씨(Gate Driver IC)(140)를 구비한다.

도 1을 참조하면, 표시패널(110)은 다수의 데이터라인과 다수의 게이트라인의 교차부에 매트릭스 형태로 배치되는 다수의 화소를 구비한다. 상기 화소에 각기 형성된 트랜지스터는 해당 게이트라인으로부터 공급되는 스캔신호에 응답하여 데이터라인으로부터 입력되는 데이터전압을 화소구동소자에 전달한다.

타이밍 콘트롤러(120)는 상기 표시패널(110)과 분리된 메인 보드상에 설치되어 시스템으로부터 공급되는 수직/수평동기신호와 클럭신호를 이용하여 게이트 드라이버 아이씨(140)를 제어하기 위한 게이트제어신호와 소스 드라이버 아이씨(130A-130C)를 제어하기 위한 데이터 제어신호를 발생한다. 또한, 상기 타이밍 콘트롤러(120)는 상기 시스템으로부터 입력되는 디지털 비디오 데이터(RGB)(이하, '데이터'라 칭함)를 재정렬하여 상기 소스 드라이버 아이씨(130A-130C)에 공급한다.

소스 드라이버 아이씨(130A-130C)는 상기 타이밍 콘트롤러(120)로부터 공급되는 데이터제어신호에 응답하여 상기 데이터를 계조값에 대응하는 데이터전압으로 변환하여 상기 표시패널(110)의 데이터라인에 공급한다.

게이트 드라이버 아이씨(140)는 상기 타이밍 콘트롤러(120)로부터 공급되는 게이트 제어신호에 응답하여 스캔펄스(게이트펄스)를 게이트라인에 순차적으로 공급하여 데이터가 공급되는 상기 표시패널(110)의 수평라인들이 선택적으로 구동된다.

정상신호가 입력되지 않는 상태에서, 상기 타이밍 콘트롤러(120)는 내부의 오실레이터를 이용하여 생성한 데이터(주로 블랙 데이터)를 상기 소스 드라이버 아이씨(130A-130C)에 제공한다. 상기 정상신호가 입력되지 않는 상태는 전원이 인가되고 신호가 입력되지 않은 상태(파워 온 후 정상 신호 입력 전 구간) 또는 전원이 인가되고 정상 동작 범위를 벗어나는 비정상 신호가 들어오는 상태를 포함한다.

하지만, 상기와 같이 정상신호가 입력되지 않는 상태일지라도 상기와 같이 하나의 타이밍 콘트롤러(120)에서 복수의 소스 드라이버 아이씨(130A-130C)에 데이터를 제공하여 그들을 구동시키므로, 복수의 소스 드라이버 아이씨(130A-130C)의 데이터 출력의 동기를 일치시켜야 하는 문제점은 발생하지 않는다.

최근 들어, 표시장치에 대한 대형화 및 슬림화 요구에 부응하기 위하여, 타이밍 콘트롤러와 다수의 소스 드라이버 아이씨(Source Driver IC)에 각기 병합(merge)된 제품(TMIC)(이하 '티엠아이씨'라 칭함)가 개발되고 있다.

이와 같이, 타이밍 콘트롤러가 다수의 소스 드라이버 아이씨에 각기 병합되는 티엠아이씨의 경우 자체적으로 내부에 오실레이터를 구비하고 타이밍 제어기능 및 소스 구동기능을 수행한다. 따라서, 표시패널 구동을 위해 복수의 티엠아이씨를 사용하는 경우 각 티엠아이씨에 구비된 오실레이터에서 생성하는 주파수간에 편차가 발생하게 되는데, 이로 인하여 정상신호가 입력되지 않는 상태에서 각 티엠아이씨가 내부의 오실레이터 클럭신호로 생성한 수평동기신호, 수직동기신호, 데이터 인에이블신호를 이용하여 화상 데이터를 출력하면 그 화상 데이터들의 동기가 일치하지 않는 문제점이 발생된다.

또한, 가장 느린 주파수의 클럭신호를 생성하는 오실레이터에서 생성된 데이터 인에이블 신호의 인에이블 구간이 가장 빠른 주파수 주파수의 클럭신호를 생성하는 오실레이터에서 생성된 수평동기신호의 1수평구간보다 길어지는 문제점이 발생된다.

또한, 게이트 드라이버 아이씨의 입력은 하나의 티엠아이씨의 출력을 이용하는데, 각 티엠아이씨의 마지막 데이터 래치 인에이블신호가 게이트 출력 인에이블신호보다 앞서는 문제점이 발생된다.

이로 인하여, 종래의 표시장치에 있어서는 파워 온 상태에서 수직동기신호 또는 수평동기신호 또는 데이터 인에이블신호 또는 데이터 클럭신호가 입력되지 않거나, 신호가 입력되지만 정상동작 범위를 벗어나는 신호가 입력되면 표시패널상에 부자연스러운 블랙화면이 디스플레이되는 결함이 있다.

따라서, 본 발명의 목적은 타이밍 콘트롤러가 각각의 소스 드라이버 아이씨에 각기 병합된 다수의 티엠아이씨를 구비한 표시장치에서, 신호가 입력되지 않거나 정상 동작 범위를 벗어나는 신호가 입력되는 경우에도 표시패널상에 부자연스러운 블랙화면이 디스플레이되는 것을 방지할 수 있도록 하는데 있다.

본 발명의 목적들은 앞에서 언급한 목적으로 제한되지 않는다. 본 발명의 다른 목적 및 장점들은 아래 설명에 의해 더욱 분명하게 이해될 것이다.

상기와 같은 목적을 달성하기 위한 본 발명은, 표시패널; 마스터 티엠아이씨의 오실레이터로부터 생성된 데이터 인에이블신호를 하나 또는 그 이상의 슬레이브 티엠아이씨로 전달하여 마스터 티엠아이씨와 슬레이브 티엠아이씨의 수평블랭크구간의 종단위치(데이터 인에이블신호가 ‘로우’에서 ‘하이’로 천이하는 시점)를 일치시키고, 데이터 인에이블신호의 수평블랭크구간을 조정하고, 게이트 출력 인에이블신호를 공급할 때 제일 높은 주파수의 데이터 래치인에이블신호가 공급되기 이전에 게이트 출력 인에이블신호의 라이징 에지가 나타나도록 조정하여 출력하는 타이밍 콘트롤러와 소스 드라이버가 병합된 하나 이상의 슬레이브 티엠아이씨 및, 하나의 마스터 티엠아이씨; 상기 마스터 티엠아이씨로부터 게이트 아웃 인에이블신호를 공급받아 그에 상응되는 스캔펄스를 상기 표시패널의 게이트라인에 공급하는 게이트 드라이버 아이씨를 포함한다.

본 발명은 타이밍 콘트롤러가 각각의 소스 드라이버 아이씨에 각기 병합된 다수의 티엠아이씨를 구비한 표시장치에서, 슬레이브 티엠아이씨가 데이터인에이블신호의 수평블랭크구간의 종단위치를 마스터 티엠아이씨에서 발생하는 데이터인에이블신호의 수평블랭크구간의 종단위치와 일치시키고, 임의의 티엠아이씨가 게이트 아웃 인에이블신호의 라이징 에지를 제일 높은 주파수의 데이터 래치인에이블신호보다 조금 앞서도록 조정하여 출력함으로써, 신호가 입력되지 않거나 정상 동작 범위를 벗어나는 신호가 입력되는 경우에도 표시패널상에 부자연스러운 블랙화면이 디스플레이되는 것을 방지할 수 있는 효과가 있다.

도 1은 종래 기술에 의한 표시장치의 블록도이다.
도 2는 본 발명의 일실시예에 의한 표시장치의 구동 제어회로의 블록도이다.
도 3은 도 2의 티엠아이씨에서 출력되는 수평동기신호 및 데이터 인에이블신호의 파형도이다.
도 4는 도 2의 티엠아이씨에서 출력되는 데이터 인에이블신호, 데이터래치 인에이블신호, 시프트 클럭신호 및 게이트 아웃 인에이블신호의 파형도이다.
도 5는 데이터 래치인에이블신호와 게이트 출력 인에이블신호의 불일치에 의해 에러 구간이 발생되는 것을 나타낸 파형도이다.
도 6은 데이터 래치인에이블신호와 게이트 출력 인에이블신호의 불일치가 본 발명에 의해 해소된 것을 나타낸 파형도이다.
도 7은 무신호 동작시 게이트 출력 인에이블신호의 발생시점을 조절하는 예를 나타내 표이다.
도 8은 무신호 동작시 게이트 출력 인에이블신호의 발생시점이 조정되는 것을 나타낸 파형도이다.
도 9는 도 2에서 티엠아이씨의 상세 블록도이다.
도 10은 티엠아이씨에서 발생되는 데이터 인에이블신호의 수평블랭크구간의 종단위치를 일치시키는 방법에 대한 예를 나타내는 표이다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.

도 2는 본 발명에 의한 표시장치의 구동 제어회로에 대한 블록도로서 이에 도시한 바와 같이, 표시패널(210), 다수의 티엠아이씨(220A-22C) 및 게이트 드라이버 아이씨(230)를 구비한다.

도 2를 참조하면, 표시패널(210)은 다수의 데이터라인과 다수의 게이트라인의 교차부에 매트릭스 형태로 배치되는 다수의 화소를 구비한다. 상기 화소에 각기 형성된 트랜지스터는 해당 게이트라인으로부터 공급되는 스캔신호에 응답하여 데이터라인으로부터 입력되는 데이터전압을 화소 구동소자에 전달한다.

티엠아이씨(220A-220C)는 하나의 소스 드라이버 아이씨에 하나의 타이밍 콘트롤러가 각기 병합된 구조로 되어 있다. 이와 같은 경우, 상기 각각의 타이밍 콘트롤러는 내장된 별도의 오실레이터에서 생성되는 발진신호를 사용하여 필요로 하는 화상 데이터 및 각종 제어신호를 생성하게 된다. 여기서는 첫 번째의 티엠아이씨(220A)가 44MHz를 생성하는 오실레이터를 사용하고, 두 번째의 티엠아이씨(220B)는 40MHz를 생성하는 오실레이터를 사용하고, 세 번째의 티엠아이씨(220C)가 36MHz를 생성하는 오실레이터를 사용하는 것을 예로 하여 설명한다.

이와 같은 경우, 상기 티엠아이씨(220A-220C) 중에서 어느 하나가 마스터 아이씨(Master IC)로 동작하고 나머지가 슬레이브 아이씨(slave IC)로 동작하게 된다. 여기서는 첫 번째의 티엠아이씨(220A)가 마스터 아이씨로 동작하고 나머지 두 번째 및 세 번째의 티엠아이씨(220B),(220C)가 슬레이브 아이씨로 동작하는 것을 예로 하여 설명한다.

상기 티엠아이씨(220A-220C)는 상기 설명에서와 같이 각기 다른 주파수의 발진신호를 사용하므로, 이를 이용하여 생성하는 수평동기신호(HSYNC) 및 데이터 인에이블신호(DE)의 주기가 조금씩 다르게 나타난다. 이에 따라, 티엠아이씨(220A-220C)의 각 소스드라이버 아이씨가 매 수평라인에서 데이터를 조금씩 다른 타이밍으로 출력하게 되는 문제점이 발생된다.

이를 감안하여, 상기 티엠아이씨(220B),(220C)가 상기 티엠아이씨(220A)로부터 데이터인에이블신호(DE)를 공급받아 이의 수평블랭크구간의 종단위치를 그 티엠아이씨(220A)의 소스드라이버 아이씨에서 발생하는 데이터인에이블신호(DE)의 수평블랭크구간의 종단위치와 일치시키도록 하였다. 도 3은 그 예를 나타낸 파형도이다.

상기 도 3에서, 수평동기신호(HSYNC1) 및 데이터 인에이블신호(DE1)는 상기 티엠아이씨(220A)에서 생성된 것이고, 수평동기신호(HSYNC2) 및 데이터 인에이블신호(DE2)는 티엠아이씨(220B)에서 생성된 것이고, 수평동기신호(HSYNC3) 및 데이터 인에이블신호(DE3)는 상기 티엠아이씨(220C)에서 생성된 것이다. 여기서, ‘HBP’는 수평 블랭크 구간으로서 이 구간을 조정하여 가장 느린 주파수의 오실레이터로 생성된 데이터 인에이블신호(DE3)의 데이터 인에이블구간이 가장 빠른 주파수의 오실레이터로 생성된 데이터 인에이블신호(DE1)의 한 주기보다 길어지는 문제를 해결한다.

도 3에 도시된 바와 같이 상기 데이터 인에이블신호(DE1-DE3)의 주기는 상기 수평동기신호(HSYNC1-HSYNC3)의 주기와 상응되게 나타나는데, 티엠아이씨(220A-220C)에서 서로 다른 주파수의 발진신호를 사용함으로 인하여 상기 수평동기신호(HSYNC1)보다 수평동기신호(HSYNC2)의 주기가 조금 길고, 이 수평동기신호(HSYNC2)보다 수평동기신호(HSYNC3)의 주기가 조금 길게 나타난다. 따라서, 상기 데이터 인에이블신호(DE2),(DE3)의 첫 번째 주기(첫번째 수평라인) 이후에 수평블랭크구간의 종단위치가 상기 데이터 인에이블신호(DE1)의 수평블랭크구간의 종단위치에 비하여 조금씩 늦게 나타난다.

참고로, 상기 데이터 인에이블신호(DE1-DE3)의 '하이' 구간은 티엠아이씨(220A-220C)의 소스드라이버 아이씨가 표시패널(210)의 데이터라인에 데이터를 로딩하기 위해 배열하는 준비 구간이고, 수평블랭크구간인 '로우' 구간은 데이터라인에 데이터를 로딩하는 구간이다.

상기 티엠아이씨(220B),(220C)는 상기 마스터 티엠아이씨(220A)로부터 공급받은 데이터 인에이블신호(DE1)를 각기 내장하고 있는 오실레이터의 발진신호로 매 클럭 디텍트하여 데이터 인에이블신호(DE1)가 ‘로우’에서 ‘하이’로 천이하는 시점을 찾아내어 데이터 인에이블신호(DE2),(DE3)의 ‘로우’에서 ‘하이’로 천이하는 시점(수평블랭크구간의 종단위치)을 일치시킨다.

도 3은 상기와 같은 조정에 의하여 상기 데이터 인에이블신호(DE1-DE3)의 수평블랭크구간의 종단위치가 일치된 결과를 나타낸 것이다.

게이트 드라이버 아이씨(230)는 상기 티엠아이씨(220A-220C) 중에서 하나의 티엠아이씨의 타이밍 콘트롤러 예를 들어, 마스터 아이씨인 티엠아이씨(220A)의 타이밍콘트롤러(이하, '마스터 타이밍 콘트롤러'라 칭함)로부터 공급되는 게이트 제어신호에 응답하여 스캔펄스(게이트 펄스)를 게이트라인에 순차적으로 공급하여 데이터가 공급되는 상기 표시패널(210)의 수평라인들이 선택적으로 구동된다.

그런데, 상기 마스터 타이밍 콘트롤러가 상기 게이트 드라이버 아이씨(230)에 공급하는 게이트 출력 인에이블신호(GOE)는 상기 설명에서와 같이 다른 타이밍 콘트롤러에서 사용하는 것과 다른 주파수의 발진신호를 사용하여 생성된 것이므로, 도 4와 같이 티엠아이씨(220C)의 데이터 래치인에이블신호(LOAD)가 게이트 출력 인에이블신호(GOE)의 ‘로우’에서 ‘하이’로 천이하는 시점보다 앞서 발생하는 문제점이 생길 수 있다.

이와 같은 문제점을 해결하기 위하여, 본 실시예에서는 상기 마스터 타이밍 콘트롤러가 게이트 드라이버 아이씨(230)에 게이트 출력 인에이블신호(GOE)를 공급함에 있어서, 해당 주기마다 제일 높은 주파수의 데이터 래치인에이블신호(LOAD)가 공급되기 이전에 게이트 출력 인에이블신호(GOE)의 라이징 에지가 나타나도록 조정하여 출력하는데, 이 처리과정을 도 4 내지 도 7을 참조하여 설명한다. 게이트 출력인에이블신호(GOE)의 라이징 에지를 예시하였지만, 라이징 에지에 한정되지 않는다.

참고로, 상기 게이트 출력 인에이블신호(GOE)의 '로우' 구간은 표시패널(210)의 게이트라인이 구동되어 데이터라인을 통해 공급되는 데이터전압이 화소에 전달되는 구간이고, '하이' 구간은 게이트라인이 구동되지 않는 구간이다.

도 4에서, 데이터 인에이블신호(DE1) 및 데이터 래치인에이블신호(LOAD1)는 상기 티엠아이씨(220A)에서 생성되고, 상기 티엠아이씨(220A)는 36MHz를 생성하는 오실레이터를 사용하는 것을 예로 한다. 데이터 인에이블신호(DE2) 및 데이터 래치인에이블신호(LOAD2)는 상기 티엠아이씨(220B)에서 사용되고, 상기 티엠아이씨(220B)는 40MHz를 생성하는 오실레이터를 사용하는 것을 예로 한다. 데이터 인에이블신호(DE3) 및 데이터 래치인에이블신호(LOAD3)는 상기 티엠아이씨(220C)에서 사용되고, 상기 티엠아이씨(220C)는 44MHz를 생성하는 오실레이터를 사용하는 것을 예로 한다.

이와 같은 경우, 데이터 인에이블신호(DE3-DE1)가 높은 주파수 순서로 '하이'에서 '로우'로 천이되고, 이에 동기하여 데이터 래치인에이블신호(LOAD3-LOAD1)가 높은 주파수 순서로 발생되는 것을 알 수 있다.

상기 마스터 타이밍 콘트롤러가 상기 게이트 드라이버 아이씨(230)에 공급하는 게이트 출력 인에이블신호(GOE1)는 상기 설명에서와 같이 다른 타이밍 콘트롤러에서 사용하는 것과 다른 주파수의 발진신호를 사용하여 생성된 것이므로, 제일 높은 주파수의 데이터 래치인에이블신호(LOAD3)가 게이트 출력 인에이블신호(GOE)가 ‘로우’에서 ‘하이’로 천이하기 전에 이미 발생할 수도 있음을 알 수 있다. 이와 같은 경우 이전 수평라인의 데이터가 완전히 로딩되기 전에 현재 수평라인의 데이터가 중복적으로 로딩되어 그만큼 이전 수평라인의 데이터가 손실되는 문제점이 발생된다.

이를 방지하기 위하여, 본 실시예에 따라 따라 보정된 게이트 출력 인에이블신호가 'GOE2'이다. 즉, 상기 마스터 타이밍 콘트롤러는 게이트 출력 인에이블신호(GOE2)의 라이징 에지를 제일 높은 주파수의 데이터 래치인에이블신호(LOAD3) 보다 조금 앞서도록 확장시키는 형태로 조정하여 게이트 드라이버 아이씨(23)에 출력한다. 상기 출력 인에이블신호 (GOE1),(GOE2)는 동일한 신호(GOE)이지만 구분하여 조절 전후를 구분하여 표시하기 위해 다른 번호를 부여한 것이다.

물론, 상기와 같이 게이트 출력 인에이블신호(GOE)를 보정하는 경우, 그 게이트 출력 인에이블신호(GOE)의 '하이' 구간이 확장된 만큼 '로우' 구간이 손실되지만, 이에 따른 블랙 화면의 화질 저하는 무시할 수 있을 정도이다.

도 5는 상기 설명에서와 같이 각 티엠아이씨(220A-220C)의 마지막 데이터 래치인에이블신호(LOAD)가 공급되기 이전에 게이트 출력 인에이블신호(GOE)가 이미 ‘로우’로 천이되는 것에 의해 에러 구간이 발생되는 것을 나타낸 파형도이다.

도 5를 참조하면, 제일 높은 주파수의 클럭을 발생하는 오실레이터를 구비한 상기 티엠아이씨(220C)에서 데이터 래치인에이블신호(LOAD3)가 게이트 출력 인에이블신호(GOE)가 ‘로우’에서 ‘하이’로 천이하기 이전에 이미 발생해 있는 것을 알 수 있다. 이로 인하여, 게이트라인(Gn+1)의 구동구간에서 티엠아이씨(220A)의 소스드라이버의 출력(SOUT1)은 계속 ‘하이’를 유지하지만, 티엠아이씨(220C)의 소스드라이버의 출력(SOUT3)은 종단 부분에서 ‘로우’로 유지되는 에러구간(ERROR)이 발생된다.

도 6은 상기 설명에서와 같이 각 티엠아이씨(220A-220C)의 마지막 데이터 래치인에이블신호(LOAD)가 공급되기 이전에 게이트 출력 인에이블신호(GOE)가 ‘로우’에서 ‘하이’로 천이되도록 조정하여 상기 에러구간이 발생되지 않는 것을 나타낸 파형도이다.

도 6을 참조하면, 상기 설명에서와 같이 게이트 출력 인에이블신호(GOE)의 라이징 에지를 이전 타임 방향으로 확장되게 조정되고, 게이트라인(Gn+1)의 구동구간의 종단 부분이 상기 게이트 출력 인에이블신호(GOE)의 라이징 에지의 확장폭 만큼 줄어든다. 이에 따라, 티엠아이씨(220A)의 소스드라이버의 출력(SOUT1)은 물론 티엠아이씨(220C)의 소스드라이버의 출력(SOUT3)이 모두 '하이'로 유지되므로 상기와 같은 에러구간(ERROR)이 발생되지 않는다.

여러 개의 티엠아이씨를 사용하여 표시장치를 디스플레이하는 시스템에서 무신호 동작시 게이트 출력 인에이블신호(GOE)의 발생 시점은 기본적으로 노멀 동작시 보다 충분히 앞서 발생되도록 설계된다. 그럼에도 불구하고 표시장치에 사용된 티엠아이씨 간 오실레이터 주파수 편차가 예상보다 커지는 경우 게이트 출력 인에이블신호(GOE)의 발생 시점이 원래보다 더 앞서 발생하도록 조절해야 한다. 이와 반대로, 표시장치에 사용된 티엠아이씨 간 오실레이터 주파수 편차가 예상보다 작아서 게이트 출력 인에이블신호(GOE)가 현재보다 늦게 발생해도 디스플레이에 문제가 되지 않는다면 그 게이트 출력 인에이블신호(GOE)의 발생시점이 원래보다 늦게 발생하도록 하여 소스 드라이버의 화소 차징 타임을 확보할 수 있도록 한다.

무신호 동작시 상기 게이트 출력 인에이블신호(GOE)의 발생시점을 상기와 같이 조절하는 방법에는 여러 가지가 있을 수 있다.

첫 번째 예로써, 마스터로 동작하는 상기 티엠아이씨(220A)가 I2C(I2C: Inter-Integrated Circuit) 또는 SPI(SPI: Serial peripheral Interface)를 이용하여 별도로 마련된 레지스터 값을 가변함으로써, 게이트 출력 인에이블신호(GOE)의 발생시점을 조절할 수 있다.

두 번째 예로써, 집적소자에 별도의 입력 옵션 핀을 할당하고, 이 옵션 핀의 입력값을 가변함으로써, 게이트 출력 인에이블신호(GOE)의 발생시점을 조절할 수 있다.

상기 두 실시예에 대해 도 7을 참조하여 좀 더 구체적으로 예를 들어 설명하면, 무신호 동작시 상기 게이트 출력 인에이블신호(GOE)의 발생시점을 조절하기 위한 상기 별도의 레지스터 또는 옵션 핀의 이름을 nsb_goe라 하고 이에 2bit를 할당하면 그 비트값에 따라 게이트 출력 인에이블신호(GOE)의 발생시점이 조절된다.

즉, 상기 nsb_goe가 '01'일 때 게이트 출력 인에이블신호(GOE)의 발생시점이 디폴트 셋팅값 "0"으로 설정된다. 상기 nsb_goe가 '00'일 때 게이트 출력 인에이블신호(GOE)의 발생시점은 "-40×오실레이터의 클럭주파수(CLK)"로 설정된다. 상기 nsb_goe가 '10'일 때 게이트 출력 인에이블신호(GOE)의 발생시점은 "(+40×오실레이터의 클럭주파수(CLK)"로 설정된다. 상기 nsb_goe가 '11'일 때 게이트 출력 인에이블신호(GOE)의 발생시점은 "+80×오실레이터의 클럭주파수(CLK)"로 설정된다. 상기 레지스터나 옵션 핀에 할당되는 비트수가 상기와 같이 2bit로 고정되는 것이 아니라 필요에 따라 3bit나 그 이상으로 자유롭게 할당하여 사용할 수 있다. 또한, 상기 "-40","+40","+80" 또한 예시적인 숫자로서 설계시 시스템에 맞게 설정된다.

도 8은 상기 도 7에서와 같은 조정동작에 의해 게이트 출력 인에이블신호(GOE)의 발생시점이 조정된 예를 나타낸 파형도이다.

한편, 도 9는 상기 티엠아이씨(220A-220C)에 대한 일실시의 상세 블록도로서, 이에 도시한 바와 같이 소스 드라이버(910), 입력신호 검출부(920), 오실레이터(930) 및 타이밍 콘트롤러(940)를 포함한다.

상기 소스 드라이버(910)는 데이터 처리부(Data interface control & Data generator)(911), 래치(912), 디지털(D)/아날로그(A) 변환기(913), 출력부(914) 및 감마전압 생성부(915)를 포함한다.

상기 타이밍 콘트롤러(940)는 명령처리부(941), 레지스터 제어부(942), 연결제어부(943), 동기신호 생성부(944), 타이밍 처리부(945), 게이트신호 생성부(946) 및 신호 보상부(947)을 포함한다.

도 9를 참조하면, 데이터 처리부(911)는 정상상태에서 외부로부터 데이터(DATA)를 입력받아 래치(912)에 전달한다. 그러나, 상기 데이터(DATA)가 입력되지 않을 때 상기 데이터 처리부(911)는 타이밍 콘트롤러(940)의 동기신호 생성부(944)로부터 소스 제어신호를 제공받아 생성한 데이터(블랙 데이터)를 상기 래치(912)에 전달한다.

래치(912)는 상기 데이터 처리부(911)로부터 공급되는 데이터를 일시 저장하였다가 D/A변환기(913)에 출력한다.

D/A 변환기(913)는 감마전압 생성부(915)로부터 생성되는 소정 스텝의 계조전압 중 상기 래치(912)로부터 입력된 데이터에 상응되는 데이터전압(계조전압)을 선택하여 출력한다.

출력부(914)는 상기 D/A변환기(913)로부터 인가되는 각 채널의 데이터전압을 완충증폭하여 표시패널의 데이터라인에 출력한다.

입력신호 검출부(920)는 오실레이터(930)에서 생성되는 클럭신호를 이용하여 상기 데이터 처리부(911)에 정상신호가 입력되고 있는 상태인지 신호가 입력되고 있지 않은 무신호 상태인지를 검출하여 그에 따른 검출신호를 연결제어부(943) 및 신호 보상부(947)에 제공한다.

명령처리부(941)는 입력되는 명령신호(COMMAND)를 인터페이싱하여 레지스터 제어부(942)에 제공한다.

레지스터 제어부(942)는 상기 명령처리부(941)에서 제공되는 명령신호(COMMAND)에 응답하여 연결제어부(943), 타이밍 처리부(945) 및 신호 보상부(947)를 제어한다. 상기 명령신호(COMMAND)에는 신호의 타이밍 제어를 위한 편차정보가 포함될 수 있다. 상기 편차정보는 복수의 티엠아이씨(220A-220C)의 오실레이터의 주파수 편차에 관련된 정보이다. 이와 같은 경우, 상기 레지스터제어부(942)는 내부의 레지스터에 상기 편차정보를 저장(write)해 두고, 그 편차정보를 근거로 상기 연결제어부(943), 타이밍 처리부(945) 및 신호 보상부(947)를 제어한다.

연결제어부(943)는 모드신호(MODE)를 이용하여 마스터 아이씨로 동작시킬 것인지 또는 슬레이브 아이씨로 동작시킬 것인지를 판단하고, 그 모드판단정보를 동기신호생성부(944)에 제공한다.

동기신호 생성부(944)는 상기 연결제어부(943)로부터 마스터 아이씨임을 통지받으면 타이밍처리부(945)의 제어에 따라, 수직동기신호(VSYNC), 수평동기신호(HSYNC), 데이터 인에이블 신호(DE) 등의 소스 제어신호를 생성하여 상기 데이터 처리부(911)에 제공한다. 상기 동기신호 생성부(944)는 상기와 같이 생성된 데이터 인에이블 신호(DE)를 동기신호출력단(DE_Sync_Out)을 통하여 인접한 티엠아이씨에 제공한다. 상기 동기신호 생성부(944)는 상기 연결제어부(943)로부터 슬레이브 아이씨임을 통지받으면 상기 티엠아이씨(220A-220C) 중에서 마스터 아이씨로 동작하는 티엠아이씨로부터 데이터 인에이블 신호(DE)를 제공받아 타이밍처리부(945)에 제공한다.

이에 대하여, 상기 타이밍 처리부(945)는 상기 데이터 인에이블 신호(DE)를 이용하여 상기 소스 제어신호 및 게이트 제어신호를 생성하여 상기 동기신호 생성부(944) 및 게이트신호 생성부(946)에 제공한다. 상기 게이트 제어신호는 게이트 클럭신호(GCLK), 게이트 출력 인에이블 신호(GOE)를 포함한다.

타이밍처리부(945)는 오실레이터(930)의 클럭신호를 이용하여 타이밍 정보를 생성하고, 이를 이용하여 상기 동기신호 생성부(934) 및 게이트신호 생성부(946)의 구동을 제어한다.

게이트신호 생성부(946)는 상기 타이밍 처리부(945)의 제어에 따라 게이트 제어신호를 생성하여 신호보상부(947)에 제공한다.

신호보상부(947)는 입력신호 검출부(920)의 검출신호에 따라 상기 레지스터제어부(942)의 내부 레지스터에 저장된 상기 편차정보를 이용하여 티엠아이씨(220) 주파수 편차에 따른 게이트 제어신호의 편차를 보상한다.

상기 설명에서와 같이 정상신호가 입력되지 않는 상태에서 각 티엠아이씨(220A-220C) 가 내부 오실레이터(930)를 이용하여 수평동기신호(HSYNC), 수직동기신호(VSYNC), 데이터 인에이블신호(DE) 등을 발생하고, 이들을 이용하여 데이터를 출력하는 경우 그 데이터들의 동기가 일치하지 않는 문제점이 발생되는데, 이를 해결하기 위한 처리과정에 대하여 도 3을 참조하여 좀 더 상세히 설명하면 다음과 같다.

여기서, 상기의 예에서와 같이 첫 번째의 티엠아이씨(220A)가 마스터로서 44MHz를 생성하는 오실레이터를 사용하고, 두 번째의 티엠아이씨(220B)는 슬레이브로서 40MHz를 생성하는 오실레이터를 사용하며, 세 번째의 티엠아이씨(220C)가 슬레이브로서 36MHz를 생성하는 오실레이터를 사용하는 것을 예로 하여 설명한다.

상기 티엠아이씨(220)가 상기 티엠아이씨(220B)라 할 때, 동기신호 생성부(944)는 동기신호입력단(DE_Sync_In)을 통해 티엠아이씨(220A)로부터 입력되는 데이터 인에이블신호(DE1)를 수신하여 상기 타이밍 처리부(945)에 전달하고, 이와 함께 자신이 생성한 데이터 인에이블신호(DE2)도 상기 타이밍 처리부(945)에 전달한다.

상기 타이밍 처리부(945)는 상기 데이터 인에이블신호(DE1),(DE2)에 대하여 전치주기인 첫 번째 주기의 수평 블랭크 구간(HBP)의 종단위치를 비교한다. 그 결과 도 3에서와 같이 데이터 인에이블신호(DE2)의 종단위치가 데이터 인에이블신호(DE1)의 수평블랭크구간의 종단위치에 비하여 늦어지는 것을 확인할 수 있게 된다. 따라서, 상기 타이밍 처리부(945)는 상기 동기신호 생성부(944)로 하여금 두 번째 주기부터 상기 데이터 인에이블신호(DE2)의 수평블랭크구간의 종단위치를 상기 데이터 인에이블신호(DE1)의 수평블랭크구간의 종단위치에 일치시키도록 제어한다. 이후에도 상기 타이밍 처리부(945)는 상기 데이터 인에이블신호(DE1),(DE2)의 매 주기마다 상기와 같은 동작을 반복 수행하여 그들의 종단위치가 일치되도록 한다.

상기 동기신호 생성부(944)는 상기와 같은 과정을 통해 수평블랭크구간의 종단위치가 상기 데이터 인에이블신호(DE1)의 수평블랭크구간의 종단위치와 일치되도록 보정된 데이터 인에이블신호(DE2)를 생성하여 상기 소스 드라이버(910)의 데이터 처리부(911)에 제공한다. 따라서, 상기 데이터 처리부(911)는 상기와 같이 제공되는 데이터 인에이블신호(DE1)를 이용하여 데이터를 출력하므로 매 수평라인의 첫 번째 데이터 발생시점을 마스터인 티엠아이씨(220A)와 일치시킬 수 있게 된다.

세 번째의 티엠아이씨(220C)에서도 상기와 같은 과정을 통해 수평블랭크구간의 종단위치가 상기 데이터 인에이블신호(DE1)의 수평블랭크구간의 종단위치와 일치된 데이터 인에이블신호(DE3)를 생성하고, 이를 이용하여 데이터를 출력하므로 매 수평라인의 첫 번째 데이터 발생시점을 상기 티엠아이씨(220A)에서 출력되는 데이터와 일치시킬 수 있게 된다.

상기 설명에서와 같이 티엠아이씨(220A-220C)에서 발생되는 데이터 인에이블신호(DE)의 수평블랭크구간의 종단위치를 일치시키는 방법에는 여러 가지가 있을 수 있다.

첫 번째 예로써, 상기 타이밍 처리부(945)가 I2C(I2C: Inter-Integrated Circuit) 또는 SPI(SPI: Serial peripheral Interface)를 이용하여 별도로 마련된 레지스터 값을 가변함으로써, 수평 블랭크 구간(HBP)을 원래보다 길게 또는 짧게 조절할 수 있다.

두 번째 예로써, 집적소자에 별도의 옵션 핀을 할당하고, 이 옵션 핀의 출력값을 가변함으로써, 수평 블랭크 구간(HBP)을 원래보다 길게 또는 짧게 조절할 수 있다.

상기 두 실시예에 대해 도 10을 참조하여 좀 더 구체적으로 설명하면, 무신호 동작시 상기 수평 블랭크 구간(HBP)을 조절하기 위한 상기 별도의 레지스터 또는 옵션 핀의 이름을 nsb_hbp라 하고 이에 2bit를 할당하면 그 비트값에 따라 수평 블랭크 구간(HBP)이 조절된다. 즉, 상기 nsb_hbp가 '01'일 때 수평 블랭크 구간(HBP)은 디폴트 셋팅값 "N×오실레이터의 클럭주파수"로 설정된다. 상기 nsb_hbp가 '00'일 때 수평 블랭크 구간(HBP)은 "(N-25)×오실레이터의 클럭주파수"로 설정된다. 상기 nsb_hbp가 '10'일 때 수평 블랭크 구간(HBP)은 "(N+25)×오실레이터의 클럭주파수"로 설정된다. 상기 nsb_hbp가 '11'일 때 수평 블랭크 구간(HBP)은 "(N+50)×오실레이터의 클럭주파수"로 설정된다.

상기 레지스터나 옵션 핀에 할당되는 비트수가 상기와 같이 2bit로 고정되는 것이 아니라 필요에 따라 3bit나 그 이상으로 자유롭게 할당하여 사용할 수 있다. 또한, 상기 "N"은 특정 값으로 고정되는 것이 아니라 시스템에 맞게 설정되는 것이고, "-25","+25","+50" 또한 예시적인 숫자로서 설계시 시스템에 맞게 설정된다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세히 설명하였지만, 본 발명의 권리범위가 이에 한정되는 것이 아니라 다음의 청구범위에서 정의하는 본 발명의 기본 개념을 바탕으로 보다 다양한 실시예로 구현될 수 있으며, 이러한 실시예들 또한 본 발명의 권리범위에 속하는 것이다.

210 : 표시패널 220A-220C : 티엠아이씨
230 : 게이트 드라이버 아이씨 910 : 소스 드라이버
911 : 데이터 처리부 912 : 래치
913 : D/A 변환기 914 : 출력부
915 : 감마전압 생성부 920 : 입력신호 검출부
930 : 오실레이터 940 : 타이밍콘트롤러
941 : 명령처리부 942 : 레지스터 제어부
943 : 연결제어부 944 : 동기신호 생성부
945 : 타이밍 처리부 946 : 게이트신호 생성부
947 : 신호 보상부

Claims

제1 데이터인에이블신호를 제공하는 마스터 아이씨와 상기 제1 데이터 인에이블신호를 제공받는 적어도 하나의 슬레이브 아이씨로 구분되는 구동아이씨들을 포함하며,
상기 각 구동아이씨들은 제어 신호를 제공하는 타이밍컨트롤러와 상기 제어 신호에 의하여 데이터를 배열 및 로딩하는 소스드라이버를 포함하고,
상기 슬레이브 아이씨의 타이밍 컨트롤러는 제2 데이터인에이블신호의 수평블랭크 구간의 종단위치를 상기 제1 데이터인에이블신호의 수평블랭크구간의 종단위치와 일치시키는 표시장치의 구동 제어회로.
제1항에 있어서, 상기 구동아이씨들의 타이밍 콘트롤러는 별도의 오실레이터를 각기 구비하고, 상기 오실레이터의 클럭신호로 상기 제어신호를 생성하여 출력하고, 상기 제어신호는 수평동기신호, 수직동기신호, 데이터 인에이블신호를 포함하는 표시장치의 구동 제어회로.
제1항에 있어서, 상기 슬레이브 아이씨는 상기 제2 데이터인에이블신호의 수평블랭크구간의 종단위치를 시간적으로 앞당겨서 일치시키는 표시장치의 구동 제어회로.
제1항에 있어서, 상기 슬레이브 아이씨는,
성가 제2 데이터인에이블신호의 수평블랭크구간의 종단위치를 상기 제1 데이터인에이블신호의 수평블랭크구간의 종단위치와 일치되게 생성하는 동기신호 생성부와, 레지스터제어부에 저장된 상기 구동아이씨 간 편차정보를 이용하여 게이트 출력인에이블신호를 조정하여 출력하는 신호 보상부를 포함하는 상기 타이밍 콘트롤러;
상기 동기신호 생성부로부터 제공받은 상기 제2 데이터 인에이블신호를 근거로 데이터를 출력하여 매 수평라인의 첫 번째 데이터 발생시점을 상기 마스터 아이씨에서의 데이터 발생시점과 일치시키는 데이터 처리부를 포함하는 상기 소스 드라이버;를 포함하는 표시장치의 구동 제어회로.
제4항에 있어서, 상기 데이터 처리부에 정상신호가 입력되고 있는 상태인지 무신호 상태인지를 검출하여 그에 따른 검출신호를 상기 신호 보상부에 제공하는 입력신호 검출부를 더 포함하여 구성된 표시장치의 구동 제어회로.
제4항에 있어서, 상기 타이밍 컨트롤러는 마스터로 동작시킬 것인지 또는 슬레이브로 동작시킬 것인지를 외부의 모드신호로 판단하여 모드판단정보를 상기 동기신호생성부에 제공하는 연결제어부를 더 포함하는 표시장치의 구동 제어회로.
삭제
삭제
삭제
제1항에 있어서, 상기 마스터 아이씨가 게이트 드라이버 아이씨에 게이트 출력 인에이블신호를 공급할 때, 주기마다 제일 높은 주파수의 데이터 래치인에이블신호가 공급되기 이전에 상기 게이트 출력 인에이블신호를 천이하기 위하여, 외부의 집적소자에 별도의 옵션 핀을 할당하고, 상기 마스터 아이씨의 상기 타이밍 컨트롤러는 상기 옵션 핀의 출력값으로 상기 게이트 출력 인에이블신호의 천이 시점을 가변하는 표시장치의 구동 제어회로.
제1 항에 있어서,
상기 마스터 아이씨의 타이밍 컨트롤러는 제일 높은 주파수의 상기 구동 아이씨의 데이터 래치인에이블신호가 공급되기 전에 게이트 출력인에이블신호의 천이가 나타나도록 상기 게이트 출력인에이블신호의 천이 시점을 조정하여 출력하는 표시장치의 구동 제어회로.
데이터인에이블신호를 제공하는 하나의 마스터 아이씨와 상기 데이터인에이블 신호를 제공받는 적어도 하나의 슬레이브 아이씨를 포함하며,
상기 다수의 슬레이브 아이씨는 데이터 정렬 시점을 상기 마스트 아이씨의 상기 데이터 인에이블신호에 동기하여 일치시키고,
상기 마스터 아이씨는 상기 슬레이브 아이씨에서 데이터 래치인에이블신호가 이전 수평라인의 데이터의 로딩이 종료된 후 공급되도록 내부의 레지스터 값에 따라 게이트 출력인에이블신호를 조절하여서 출력하는 표시장치의 구동 제어회로.