KR102396469B1 - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR102396469B1
KR102396469B1 KR1020170177832A KR20170177832A KR102396469B1 KR 102396469 B1 KR102396469 B1 KR 102396469B1 KR 1020170177832 A KR1020170177832 A KR 1020170177832A KR 20170177832 A KR20170177832 A KR 20170177832A KR 102396469 B1 KR102396469 B1 KR 102396469B1
Authority
KR
South Korea
Prior art keywords
clock
timing controller
level shifter
gate
clocks
Prior art date
Application number
KR1020170177832A
Other languages
English (en)
Other versions
KR20190076219A (ko
Inventor
조순동
김정재
이상욱
최형진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170177832A priority Critical patent/KR102396469B1/ko
Priority to DE102018129924.9A priority patent/DE102018129924A1/de
Priority to US16/225,753 priority patent/US11069301B2/en
Priority to GB1820789.4A priority patent/GB2571606B/en
Priority to CN201811570372.2A priority patent/CN109961732B/zh
Publication of KR20190076219A publication Critical patent/KR20190076219A/ko
Application granted granted Critical
Publication of KR102396469B1 publication Critical patent/KR102396469B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Abstract

본 발명은 타이밍 컨트롤러로부터 레벨 쉬프터 IC로 전송되는 신호들의 트랜지션을 최소화할 수 있는 디스플레이 장치에 관한 것으로, 일 실시예에 따른 디스플레이 장치는 패널의 게이트 라인들을 구동하는 게이트 드라이버와; 패널의 데이터 라인들을 구동하는 데이터 드라이버와; 게이트 드라이버 및 데이터 드라이버의 동작을 제어하는 타이밍 컨트롤러와; 타이밍 컨트롤러로부터 복수의 제어 신호를 공급받아 게이트 드라이버의 구동을 제어하는 복수의 게이트 제어 신호를 생성하여 출력하는 레벨 쉬프터 IC를 포함하고, 레벨 쉬프터 IC는 타이밍 컨트롤러의 제어에 따라, 타이밍 컨트롤러로부터 공급받거나 내부에서 버퍼링된 온 클럭 및 오프 클럭을 로직 처리하여 복수의 스캔 클럭을 생성하여 게이트 드라이버로 출력한다.

Description

디스플레이 장치{DISPLAY DEVICE}
본 발명은 타이밍 컨트롤러로부터 레벨 쉬프터 집적 회로로 전송되는 신호들의 트랜지션을 최소화할 수 있는 디스플레이 장치에 관한 것이다.
영상을 표시하는 디스플레이 장치로는 액정을 이용한 액정 디스플레이(Liquid Crystal Display; LCD), 유기 발광 다이오드(Organic Light Emitting Diode; OLED)를 이용한 OLED 디스플레이, 전기영동 입자를 이용한 전기영동 디스플레이(ElectroPhoretic Display; EPD) 등이 대표적이다.
디스플레이 장치는 픽셀 어레이를 통해 영상을 표시하는 패널과, 패널을 구동하는 게이트 드라이버 및 데이터 드라이버와, 타이밍 컨트롤러 등을 포함한다.
게이트 드라이버는 복수의 게이트 IC(Integrated Circuit)로 구성되어 패널과 접속되거나, 패널의 픽셀 어레이의 TFT(Thin Film Transistor) 어레이와 함께 기판 상에 형성되어 게이트-인-패널(Gate In Panel; GIP) 타입으로 패널에 내장될 수 있다.
GIP 타입의 내장 게이트 드라이버는 타이밍 컨트롤러에 의해 제어되는 레벨 쉬프터 IC(Integrated Circuit)로부터 복수의 게이트 제어 신호를 공급받는다.
예를 들면, 레벨 쉬프터 IC는 타이밍 컨트롤러로부터 일정 주기로 스윙하는 온 클럭과 오프 클럭을 공급받아 로직 처리함으로써 위상이 서로 다른 복수의 스캔 클럭들을 생성 및 레벨 쉬프팅하여 게이트 드라이버로 공급한다.
그런데, 온 클럭 및 오프 클럭은 신호 트랜지션(transition)이 연속적으로 반복되어 전송됨에 따라 소비 전력 상승 및 전자기적 간섭(ElectroMagnetic Interference; EMI) 증가를 초래하므로 신호 트랜지션을 감소시킬 필요가 있다.
특히, OLED 디스플레이 장치에 적용된 레벨 쉬프터 IC는 스캔 펄스 생성시 이용되는 스캔 클럭들과 센스 펄스 생성시 이용되는 센스 클럭들을 게이트 드라이버로 공급해야 하고, 게이트 드라이버에서 캐리 신호로 이용되는 캐리 클럭들을 더 공급하기도 한다. 이를 위하여, 레벨 쉬프터 IC는 스캔 클럭들, 캐리 클럭들, 센스 클럭들을 생성하기 위한 3쌍의 온 클럭 및 오프 클럭을 타이밍 컨트롤러로부터 공급받아야 한다.
이로 인하여, 타이밍 컨트롤러로부터 레벨 쉬프터 IC에 신호 트랜지션이 반복적으로 연속되는 3쌍의 온 클럭 및 오프 클럭이 전송됨에 따라 소비 전력 및 EMI가 더욱 증가하는 문제점이 있다.
본 발명은 타이밍 컨트롤러로부터 레벨 쉬프터 IC로 전송되는 신호들의 트랜지션을 최소화할 수 있는 디스플레이 장치를 제공한다.
일 실시예에 따른 디스플레이 장치는 패널의 게이트 라인들을 구동하는 게이트 드라이버와; 패널의 데이터 라인들을 구동하는 데이터 드라이버와; 게이트 드라이버 및 데이터 드라이버의 동작을 제어하는 타이밍 컨트롤러와; 타이밍 컨트롤러로부터 복수의 제어 신호를 공급받아 게이트 드라이버의 구동을 제어하는 복수의 게이트 제어 신호를 생성하여 출력하는 레벨 쉬프터 IC를 포함하고, 레벨 쉬프터 IC는 타이밍 컨트롤러의 제어에 따라, 타이밍 컨트롤러로부터 공급받거나 내부에서 버퍼링된 온 클럭 및 오프 클럭을 로직 처리하여 복수의 스캔 클럭을 생성하여 게이트 드라이버로 출력한다.
일 실시예에 따른 레벨 쉬프터 IC는 타이밍 컨트롤러로부터 이전 데이터 재사용 제어 신호를 공급받거나, 타이밍 컨트롤러로부터 공급받은 복수의 제어 신호의 논리 조합을 통해 이전 데이터 재사용 제어 신호를 발생한다. 이전 데이터 재사용 제어 신호가 디세이블되는 경우, 레벨 쉬프터 IC는 타이밍 컨트롤러로부터 공급받은 온 클럭 및 오프 클럭을 이용하여 복수의 스캔 클럭을 생성한다. 이전 데이터 재사용 제어 신호가 인에이블되는 경우, 레벨 쉬프터 IC는 내부에서 버퍼링된 온 클럭 및 오프 클럭을 이용하여 복수의 스캔 클럭을 생성한다. 이전 데이터 재사용 제어 신호가 인에이블되는 경우 타이밍 컨트롤러는 온 클럭 및 오프 클럭의 전송을 중지한다.
레벨 쉬프터 IC에 포함된 스캔 클럭 생성부는 이전 데이터 재사용 제어 신호의 제어에 따라, 타이밍 컨트롤러로부터 공급받은 현재 수평주기의 온 클럭과, 제1 버퍼에 의해 버퍼링된 이전 수평주기의 온 클럭 중 어느 하나를 선택하여 출력하는 제1 MUX와, 이전 데이터 재사용 제어 신호의 제어에 따라, 타이밍 컨트롤러로부터 공급받은 현재 수평주기의 오프 클럭과, 제2 버퍼에 의해 버퍼링된 이전 수평주기의 오프 클럭 중 어느 하나를 선택하여 출력하는 제2 MUX와, 제1 및 제2 MUX로부터 출력된 온 클럭 및 오프 클럭을 로직 처리하여 복수의 스캔 클럭을 생성하고 레벨 쉬프팅하여 게이트 드라이버로 출력하는 로직 처리부 및 레벨 쉬프터부를 포함한다. 제1 버퍼는 수평주기마다 제1 MUX로부터 피드백된 온 클럭을 버퍼링하여 출력하고, 제2 버퍼는 수평주기마다 제2 MUX로부터 피드백된 오프 클럭을 버퍼링하여 출력한다.
레벨 쉬프터 IC는 타이밍 컨트롤러로부터 공급받은 게이트 스타트 펄스와 온 클럭 및 오프 클럭을 논리 조합하여 모두 하이 논리일 때 이전 데이터 재사용 제어 신호를 인에이블시키는 제1 논리 게이트와, 게이트 스타트 펄스와 온 클럭 및 오프 클럭을 논리 조합하여 게이트 스타트 펄스만 하이 논리일 때 스타트 펄스를 출력하는 제2 논리 게이트를 더 포함한다.
타이밍 컨트롤러는 복수의 게이트 제어 신호에 대한 타이밍 설정 정보를 직렬화하여 시리얼 타이밍 정보를 레벨 쉬프터 IC로 전송하되, 이전 데이터 재사용 제어 신호를 수평주기마다 시리얼 타이밍 정보에 임베딩하여 전송하는 송신부를 포함한다. 레벨 쉬프터 IC는 타이밍 컨트롤러부터 공급받은 시리얼 타이밍 정보를 이용하여 다음 수평주기의 온 클럭 및 오프 클럭을 생성하여 스캔 클럭 생성부로 출력하는 수신부를 더 포함한다.
타이밍 컨트롤러는 이전 데이터 재사용 제어 신호가 오프 상태인 경우 온 클럭 및 오프 클럭에 대한 타이밍 설정 정보를 레벨 쉬프터 IC로 전송하고, 이전 데이터 재사용 제어 신호가 온 상태인 경우 온 클럭 및 오프 클럭에 대한 타이밍 설정 정보의 전송을 중지한다.
일 실시예에 따른 타이밍 컨트롤러는 온 클럭 및 오프 클럭을 전송할 때, 제2 온 클럭 및 제2 오프 클럭과, 제3 온 클럭 및 제3 오프 클럭을 더 전송하고, 레벨 쉬프터 IC는 타이밍 컨트롤러의 제어에 따라 타이밍 컨트롤러로부터 공급받은 제2 온 클럭 및 제2 오프 클럭을 이용하거나, 내부에서 버퍼링된 제2 온 클럭 및 제2 오프 클럭을 이용하여 복수의 센스 클럭을 생성하여 게이트 드라이버로 출력하는 센스 클럭 생성부와, 타이밍 컨트롤러의 제어에 따라 타이밍 컨트롤러로부터 공급받은 제3 온 클럭 및 제3 오프 클럭을 이용하거나, 내부에서 버퍼링된 제3 온 클럭 및 제3 오프 클럭을 이용하여 복수의 캐리 클럭을 생성하여 상기 게이트 드라이버로 출력하는 캐리 클럭 생성부를 추가로 포함한다. 센스 클럭 생성부 및 캐리 클럭 생성부 각각은 상기 스캔 클럭 생성부와 동일한 구성요소들을 갖는다.
일 실시예에 따른 디스플레이 장치는 레벨 쉬프터 IC에서 타이밍 컨트롤러로부터 공급된 온 클럭 및 오프 클럭 또는 그들의 타이밍 정보를 재사용하여 복수의 GIP 클럭들을 생성함으로써 타이밍 컨트롤러로부터 레벨 쉬프터 IC로 전송되는 신호들의 트랜지션을 최소화하여 소비 전력 및 EMI를 저감할 수 있다.
일 실시예에 따른 디스플레이 장치는 타이밍 컨트롤러 및 레벨 쉬프터 IC에서 시리얼 인터페이스를 이용하여 타이밍 정보들을 송수신함으로써 레벨 쉬프터 IC에서 필요한 제어 신호들의 개수가 증가하더라도 타이밍 컨트롤러 및 레벨 쉬프터 IC 사이의 전송 배선수를 감소시킬 수 있다. 따라서, 타이밍 컨트롤러의 출력핀 수, 레벨 쉬프터 IC의 입력핀 수, PCB(Printed Circuit Board) 상에서 타이밍 컨트롤러와 레벨 쉬프터 IC 사이의 라우팅 배선 수 및 라우팅 면적을 저감할 수 있으므로 제조 비용 및 EMI를 저감할 수 있다.
일 실시예에 따른 디스플레이 장치 및 그의 인터페이스 방법은 OLED 디스플레이, LCD 등과 같은 모든 디스플레이 장치에 적용될 수 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 회로 블록도이다.
도 2는 본 발명의 제1 실시예에 따른 타이밍 컨트롤러 및 레벨 쉬프터 IC를 나타낸 회로 블록도이다.
도 3은 본 발명의 제1 실시예에 따른 레벨 쉬프터 IC의 입출력 타이밍도이다.
도 4는 본 발명의 제2 실시예에 타이밍 컨트롤러 및 레벨 쉬프터 IC를 나타낸 회로 블록도이다.
도 5는 본 발명의 제2 실시예에 따른 레벨 쉬프터 IC의 입출력 타이밍도이다.
도 6은 본 발명의 일 실시예에 따른 레벨 쉬프터 IC의 스캔 클럭 생성 방법을 나타낸 흐름도이다.
도 7은 본 발명의 제3 실시예에 따른 타이밍 컨트롤러 및 레벨 쉬프터 IC를 나타낸 회로 블록도이다.
도 8은 본 발명의 제3 실시예에 따른 레벨 쉬프터 IC의 입출력 타이밍도이다.
도 9는 본 발명의 일 실시예에 따른 디스플레이 장치의 구성을 개략적으로 나타낸 시스템 구성도이다.
이하, 본 발명의 바람직한 실시예들을 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 구성을 개략적으로 나타낸 블록도이다.
도 1을 참조하면, 디스플레이 장치는 패널(100), GIP 타입의 게이트 드라이버(200), 데이터 드라이버(300), 타이밍 컨트롤러(400), 레벨 쉬프터 IC(500), 감마 전압 생성부(600), 전원 관리 회로(700) 등을 포함한다. 타이밍 컨트롤러(400), 감마 전압 생성부(600) 및 전원 관리 회로(700)는 각각 개별의 IC로 구성되고, 데이터 드라이버(300)는 복수의 데이터 구동 IC로 구성될 수 있다.
전원 관리 회로(700)는 외부로부터 공급받은 입력 전압을 이용하여 디스플레이 장치의 모든 회로 구성, 즉 패널(100), 게이트 드라이버(200), 데이터 드라이버(300), 타이밍 컨트롤러(400), 레벨 쉬프터 IC(500), 감마 전압 생성부(600) 등의 동작에 필요한 각종 구동 전압들을 생성하여 출력한다. 예를 들면, 전원 관리 회로(700)는 입력 전압을 이용하여 타이밍 컨트롤러(400) 및 데이터 드라이버(300), 레벨 쉬프터 IC(500) 등에 공급되는 디지털 블록 구동 전압과, 데이터 드라이버(300)에 공급되는 아날로그 블록 구동 전압 등과, 게이트 드라이버(200) 및 레벨 쉬프터 IC(500)에 공급되는 게이트 온 전압 및 게이트 오프 전압과, 패널(100) 구동에 필요한 구동 전압들을 생성하여 출력한다.
패널(100)은 서브픽셀들이 매트릭스 형태로 배열된 픽셀 어레이(PA)를 통해 영상을 표시한다. 기본 픽셀은 화이트(W), 레드(R), 그린(G), 블루(B) 서브픽셀들 중 컬러 혼합으로 화이트 표현이 가능한 적어도 3개 서브픽셀들로 구성될 수 있다. 예를 들면, 기본 픽셀은 R/G/B 조합의 서브픽셀들로 구성되거나, W/R/G/B 조합의 서브픽셀들로 구성될 수 있다. 기본 픽셀은 R/G/B 조합의 서브픽셀들, W/R/G 조합의 서브픽셀들, B/W/R 조합의 서브픽셀들, G/B/W 조합의 서브픽셀들로 구성될 수 있다.
패널(100)은 LCD 패널, OLED 패널 등과 같은 다양한 디스플레이 패널일 수 있으며, 터치 센싱 기능도 갖는 터치 겸용 디스플레이 패널일 수 있다.
게이트 드라이버(200)는 패널(100)의 픽셀 어레이(PA)를 구성하는 박막 트랜지스터 어레이와 함께 기판에 형성되어 패널(100)의 양측부 또는 일측부의 비표시 영역에 GIP(Gate In Panel) 타입으로 내장된다. 패널(100)의 양측부에 배치된 한 쌍의 게이트 드라이버(200)는 각 게이트 라인을 양끝단에서 동시 구동한다. 게이트 드라이버(200)는 레벨 쉬프터 IC(500)로부터 복수의 게이트 제어 신호를 공급받아 쉬프트 동작을 하여 패널(100)의 게이트 라인들을 개별적으로 구동한다. 게이트 드라이버(200)는 각 게이트 라인의 구동 기간에 게이트 온 전압(VGH; 게이트 하이 전압)의 스캔 신호를 해당 게이트 라인에 공급하고, 각 게이트 라인의 비구동 기간에는 게이트 오프 전압(VGL; 게이트 로우 전압)을 해당 게이트 라인에 공급한다.
데이터 드라이버(300)는 타이밍 컨트롤러(400)로부터 복수의 데이터 제어 신호 및 영상 데이터를 공급받아, 영상 데이터를 래치하고, 래치된 영상 데이터를 아날로그 데이터 신호로 변환하여 패널(100)의 데이터 라인들로 공급한다. 데이터 드라이버(300)는 감마 전압 생성부(600)로부터 복수의 기준 감마 전압들을 공급받아 데이터의 계조값에 각각 대응하는 복수의 계조 전압들로 세분화한다. 데이터 드라이버(300)는 세분화된 계조 전압들을 이용하여 디지털 데이터를 아날로그 데이터 전압으로 변환하고, 패널(100)의 데이터 라인들 각각에 데이터 전압을 공급한다.
감마 전압 생성부(600)는 전압 레벨이 서로 다른 복수의 기준 감마 전압들을 포함하는 기준 감마 전압 세트를 생성하여 데이터 드라이버(300)로 공급한다. 감마 전압 생성부(600)는 타이밍 컨트롤러(400)의 제어에 따라 디스플레이 장치의 감마 특성에 대응하는 복수의 기준 감마 전압들을 생성하여 데이터 드라이버(300)로 공급할 수 있다. 감마 전압 생성부(600)는 프로그래머블 감마(Programmable Gamma) IC로 구성될 수 있고, 타이밍 컨트롤러(400)로부터 감마 데이터를 공급받고 감마 데이터에 따라 기준 감마 전압 레벨을 생성하거나 조정하여 데이터 드라이버(300)로 출력할 수 있다.
타이밍 컨트롤러(400)는 외부 호스트 시스템으로부터 영상 데이터 및 타이밍 제어 신호들을 공급받는다. 호스트 시스템은 컴퓨터, TV 시스템, 셋탑 박스, 태블릿이나 휴대폰 등과 같은 휴대 단말기의 시스템 중 어느 하나일 수 있다. 타이밍 제어 신호들은 도트 클럭, 데이터 인에이블 신호, 수직 동기 신호, 수평 동기 신호 등을 포함한다.
타이밍 컨트롤러(400)는 영상 데이터를 소비 전력 감소를 위한 휘도 보정이나, 화질 보정 등과 같은 다양한 영상 처리를 수행하고, 영상 처리된 데이터를 데이터 드라이버(300)로 공급한다.
타이밍 컨트롤러(400)는 타이밍 제어 신호들과 내부에 저장된 타이밍 설정 (스타트 타이밍, 펄스폭 등) 정보를 이용하여, 데이터 드라이버(300)의 동작을 제어하는 복수의 데이터 제어 신호를 생성하여 데이터 드라이버(300)로 공급하고, 레벨 쉬프터 IC(500)의 동작을 제어하는 복수의 제어 신호를 생성하여 레벨 쉬프터 IC(500)로 공급한다.
특히, 타이밍 컨트롤러(400)는 레벨 쉬프터 IC(500)에서 생성되는 GIP 클럭들 각각의 라이징 타이밍을 결정하는 온 클럭과 폴링 타이밍을 결정하는 오프 클럭을 생성하여 레벨 쉬프터 IC(500)에 공급하되, 일부 수평 주기 동안에만 공급하고, 나머지 기간에는 레벨 쉬프터 IC(500)에서 이전 주기의 온 클럭 및 오프 클럭을 재사용하도록 제어할 수 있다. 레벨 쉬프터 IC(500)에서 이전 주기의 온 클럭 및 오프 클럭을 재사용하는 경우, 타이밍 컨트롤러(400)는 온 클럭 및 오프 클럭의 전송을 중지함으로써 온 클럭 및 오프 클럭을 반복적으로 공급하는 종래와 대비하여, 전송 신호의 트랜지션을 최소화할 수 있다.
레벨 쉬프터 IC(500)는 타이밍 컨트롤러(400)의 제어에 따라 복수의 게이트 제어 신호를 생성 및 레벨 쉬프팅하여 게이트 드라이버(200)로 공급한다.
예를 들면, 레벨 쉬프터 IC(500)는 타이밍 컨트롤러(400)로부터 공급받은 스타트 펄스, 리셋 펄스 등을 각각 레벨 쉬프팅하여 게이트 드라이버(200)로 공급한다. 레벨 쉬프터 IC(500)는 타이밍 컨트롤러(400)로부터 공급받거나 내부에서 버퍼링된 온 클럭 및 오프 클럭을 로직 처리하여 복수의 GIP 클럭들을 생성 및 레벨 쉬프팅하고 게이트 드라이버(200)로 공급한다.
특히, 레벨 쉬프터 IC(500)는 타이밍 컨트롤러(400)로부터 공급받은 온 클럭 및 오프 클럭을 로직 처리에 이용하면서 버퍼에 저장한다. 레벨 쉬프터 IC(500)는 타이밍 컨트롤러(400)의 제어에 따라 이전 데이터 재사용(Previous Data Re-Write; 이하 PDRW) 모드가 인에이블되는 경우, 버퍼에 저장된 이전 수평 주기의 온 클럭 및 오프 클럭을 이용하여 로직 처리함으로써 GIP 클럭들을 생성할 수 있다.
레벨 쉬프터 IC(500)의 PDRW 모드는 타이밍 컨트롤러(400)로부터 PDRW 제어 신호를 공급받거나, 타이밍 컨트롤러(400)로부터 공급받은 복수의 제어 신호들의 논리 조합을 통해, 인에이블되거나 디세이블될 수 있다. 이에 대한 구체적인 설명은 후술하기로 한다.
한편, 패널(100)이 OLED 패널인 경우, 데이터 드라이버(300)는 타이밍 컨트롤러(400)의 제어에 따라 각 서브픽셀의 전기적인 특성(구동 TFT의 임계 전압 및 이동도, OLED 소자의 임계 전압 등)을 나타내는 픽셀 전류를 전류 또는 전압으로 센싱하고, 디지털 센싱 데이터로 변환하여 타이밍 컨트롤러(400)에 공급하는 센싱부를 더 포함할 수 있다.
타이밍 컨트롤러(400)는 데이터 드라이버(300)로부터 공급받은 각 서브픽셀의 센싱 데이터를 이용하여 각 서브픽셀의 보상값을 업데이트한다. 타이밍 컨트롤러(400)는 각 서브픽셀에 대응하는 영상 데이터를 해당 보상값을 적용하여 보상함으로써 서브픽셀 간의 특성 차이로 인한 휘도 불균일을 보상할 수 있다.
게이트 드라이버(200)는 레벨 쉬프터 IC(500)로부터 공급된, 스캔 클럭들을 이용하여 스캔용 게이트 라인들에 스캔 신호를 공급하고, 센스 클럭들을 이용하여 센스용 게이트 라인들에는 센스 신호를 공급할 수 있으며, 캐리 클럭들을 이용하여 쉬프트 동작을 할 수 있다.
레벨 쉬프터 IC(500)는 타이밍 컨트롤러(400)로부터 공급받거나 내부에서 버퍼링된, 제1 온 클럭 및 제1 오프 클럭을 이용하여 복수의 스캔 클럭들을 생성하고, 제2 온 클럭 및 제2 오프 클럭을 이용하여 복수의 센스 클럭들을 생성하고, 제3 온 클럭 및 제3 오프 클럭을 이용하여 복수의 캐리 클럭들을 더 생성하고, 게이트 드라이버(200)로 출력할 수 있다.
타이밍 컨트롤러(400)의 제어에 따라 PDRW 모드가 인에이블되어 레벨 쉬프터 IC(500)가 내부에서 버퍼링된 3쌍의 온 클럭 및 오프 클럭을 이용하는 경우, 타이밍 컨트롤러(400)는 3쌍의 온 클럭 및 오프 클럭에 대한 전송을 중지함으로써 전송 신호의 트랜지션을 최소화할 수 있다.
도 2는 본 발명의 제1 실시예에 따른 타이밍 컨트롤러 및 레벨 쉬프터 IC를 나타낸 회로 블록도이고, 도 3은 도 2에 도시된 레벨 쉬프터 IC의 입출력 타이밍도이다.
도 2를 참조하면, 레벨 쉬프터 IC(500-1)는 레벨 쉬프터(502) 및 스캔 클럭 생성부(520) 등을 포함한다.
도 2 및 도 3을 참조하면, 레벨 쉬프터(502)는 타이밍 컨트롤러(400-1)로부터 공급받은 제1 스타트 펄스(GST)를 레벨 쉬프팅하여 게이트 온 전압(VGH) 및 게이트 오프 전압(VGL)을 갖는 제2 스타트 펄스(VST)를 게이트 드라이버(200)로 출력한다.
스캔 클럭 생성부(520)는 타이밍 컨트롤러(400-1)로부터 공급된 PDRW 제어 신호에 따라 타이밍 컨트롤러(400-1)로부터 공급되거나 내부에서 버퍼링된 온 클럭(ON_CLK) 및 오프 클럭(OFF_CLK)을 이용하여 복수의 스캔 클럭(SCCLK1~SCCLKn)을 생성 및 레벨 쉬프팅하여 게이트 드라이버(200)로 출력한다.
스캔 클럭 생성부(520)는 제1 멀티플렉서(이하 MUX1)(508), 제1 버퍼(504), 제2 멀티플렉서(이하 MUX2)(510), 제2 버퍼(506), 로직 처리부(512), 레벨 쉬프터부(514)를 포함한다.
타이밍 컨트롤러(400-1)는 PDRW 제어 신호의 디세이블 기간 동안, 1 수평 주기(1H)를 갖는 온 클럭(ON_CLK) 및 오프 클럭(OFF_CLK)을 생성하여 레벨 쉬프터 IC(500-1)로 전송한다. 타이밍 컨트롤러(400-1)는 PDRW 제어 신호의 인에이블 기간 동안, 온 클럭(ON_CLK) 및 오프 클럭(OFF_CLK)의 전송을 중지하여 신호 트랜지션을 최소화한다.
타이밍 컨트롤러(400-1)로부터 공급된 PDRW 제어 신호가 디세이블 상태인 경우, MUX1(508) 및 MUX2(510)는 타이밍 컨트롤러(400)로부터 공급되는 1H 주기의 온 클럭(ON_CLK) 및 오프 클럭(OFF_CLK)을 선택하여 로직 처리부(512)로 출력하고, 제1 버퍼(504) 및 제2 버퍼(506)는 1H마다 MUX1(508) 및 MUX2(510) 각각의 출력으로부터 피드백된 온 클럭 및 오프 클럭을 각각 데이터 형태로 저장한다.
타이밍 컨트롤러(400-1)로부터 공급된 PDRW 제어 신호가 인에이블 상태인 경우, MUX1(508) 및 MUX2(510)는 제1 버퍼(504) 및 제2 버퍼(506)에 각각 저장된 이전 수평 주기의 온 클럭(ON_CLK) 및 오프 클럭(OFF_CLK)을 각각 선택하여 로직 처리부(512)로 출력한다. 이때, 제1 버퍼(504) 및 제2 버퍼(506)는 1H마다 MUX1(508), MUX2(510) 각각의 출력으로부터 피드백된 온 클럭 및 오프 클럭을 각각 데이터 형태로 저장하여 업데이트한다. 이에 따라, PDRW 제어 신호의 인에이블 기간 동안, MUX1(508) 및 MUX2(510)는 1H마다 제1 버퍼(504) 및 제2 버퍼(506)에 저장된 온 클럭 및 오프 클럭을 로직 처리부(512)로 반복적으로 출력할 수 있다. 제1 버퍼(504)는 1H마다 온 클럭의 라이징 에지 정보를 데이터로 저장하고, 제2 버퍼(506)는 오프 클럭의 폴링 에지 정보를 데이터로 저장할 수 있다.
로직 처리부(512)는 MUX1(508) 및 MUX2(510)로부터 공급된 온 클럭(ON_CLK) 및 오프 클럭(OFF_CLK)을 로직 처리함으로써 복수의 스캔 클럭(SCCLK1~SCCLKn)을 생성하여 출력하고, 레벨 쉬프터부(514)는 복수의 스캔 클럭(SCCLK1~SCCLKn) 각각을 레벨 쉬프팅하여 게이트 드라이버(200)로 출력한다. 로직 처리부(512)는 MUX1(508) 및 MUX2(510)로부터 공급된 온 클럭(ON_CLK)의 라이징 에지 정보 및 오프 클럭(OFF_CLK)의 폴링 에지 정보를 로직 처리하여 스캔 클럭들(SCCLK1~SCCLKn)을 생성할 수 있으며, 이때 내부 메모리에 미리 설정된 라이징 에지 지연값 및 폴링 에지 지연값을 더 적용하여 로직 처리할 수 있다.
도 3을 참조하면, 복수의 온 클럭(ON_CLK) 각각의 라이징 에지에 의해 복수의 스캔 클럭(SCCLK1~SCCLKn) 각각의 게이트 로우 전압(VGL)에서 게이트 하이 전압(VGH)으로 상승하는 라이징 타임이 결정된다. 온-클럭들(ON_CLK)과 위상차를 갖는 복수의 오프 클럭(OFF_CLK) 각각의 폴링 에지에 의해 복수의 스캔 클럭(SCCLK1~SCCLKn) 각각의 게이트 하이 전압(VGH)에서 게이트 로우 전압(VGL)으로 하강하는 폴링 타임이 결정된다. 복수의 스캔 클럭(SCCLK1~SCCLKn) 각각은 인접한 스캔 클럭과 일부 하이 구간이 서로 오버랩하는 형태를 갖는다.
한편, OLED 디스플레이 장치에 적용되는 레벨 쉬프터 IC(500-1)는 도 2에 도시된 바와 같이 스캔 클럭 생성부(520)와 동일 구성들을 갖는 센스 클럭 생성부(530) 및 캐리 클럭 생성부(540)를 더 포함할 수 있다.
센스 클럭 생성부(530)는 타이밍 컨트롤러(400-1)로부터 공급된 PDRW 제어 신호에 따라 타이밍 컨트롤러(400-1)로부터 공급되거나 내부에서 버퍼링된 제2 온 클럭(ON_CLK2) 및 제2 오프 클럭(OFF_CLK2)을 이용하여 복수의 센스 클럭(SECLK1~SECLKn)을 생성 및 레벨 쉬프팅하여 게이트 드라이버(200)로 출력한다.
캐리 클럭 생성부(540)는 타이밍 컨트롤러(400-1)로부터 공급된 PDRW 제어 신호에 따라 타이밍 컨트롤러(400-1)로부터 공급되거나 내부에서 버퍼링된 제3 온 클럭(ON_CLK3) 및 제3 오프 클럭(OFF_CLK3)을 이용하여 복수의 캐리 클럭(CRCLK1~CRCLKn)을 생성 및 레벨 쉬프팅하여 게이트 드라이버(200)로 출력한다.
센스 클럭 생성부(530) 및 캐리 클럭 생성부(540)는 스캔 클럭 생성부(520)와 동일하게 MUX1(508), 제1 버퍼(504), MUX2(510), 제2 버퍼(506), 로직 처리부(512), 레벨 쉬프터부(514)를 포함하며, 이들에 대한 동작 설명은 앞서 설명한 바와 같다.
제1 내지 제3 온 클럭(ON_CLK, ON_CLK2, ON_CLK3)은 동일하거나 다른 라이징 타임을 갖을 수 있고, 제1 내지 제3 오프 클럭(OFF_CLK1, OFF_CLK2, OFF_CLK3)은 동일하거나 다른 폴링 타임을 갖을 수 있다. 스캔 클럭(SCCLK1~SCCLKn), 센스 클럭(SECLK1~SECLKn), 캐리 클럭(CRCLK1~CRCLKn)은 동일하거나 다른 펄스 형태를 갖을 수 있다.
도 4는 본 발명의 제2 실시예에 타이밍 컨트롤러 및 레벨 쉬프터 IC를 나타낸 회로 블록도이고, 도 5는 도 4에 도시된 제2 실시예에 따른 레벨 쉬프터 IC의 입출력 타이밍도이고, 도 6은 일 실시예에 따른 레벨 쉬프터 IC의 스캔 클럭 생성 방법을 나타낸 흐름도이다.
도 4에 도시된 제2 실시예에 따른 레벨 쉬프터 IC(500-2)는 도 2에 도시된 제1 실시예에 따른 레벨 쉬프터 IC(500-1)와 대비하여, 타이밍 컨트롤러(400-2)로부터 공급받은 복수의 제어 신호들의 논리 조합을 통해 PDRW 제어 신호를 내부적으로 생성하여 이용한다는 점에서 차이가 있으므로, 도 2와 중복된 구성요소들에 대한 설명은 생략한다.
도 4를 참조하면, 타이밍 컨트롤러(400-2)는 PDRW 제어 신호를 레벨 쉬프터 IC(500-2)로 공급하지 않는 대신, 복수의 제어 신호(GST, ON_CLK, OFF_CLK 등)의 논리를 변경하여 그들의 특별한 논리 조합이 PDRW 제어 신호의 인에이블 구간과 디세이블 구간을 지시할 수 있게 한다.
레벨 쉬프터 IC(500-2)는 타이밍 컨트롤러(400-2)로부터 공급받은 제1 스타트 펄스(GST)와 온 클럭(ON_CLK) 및 오프 클럭(OFF_CLK)을 논리 조합하여 PDRW 제어 신호를 발생하는 제1 논리(앤드) 게이트(522)와, 제1 스타트 펄스(GST)와 온 클럭(ON_CLK) 및 오프 클럭(OFF_CLK)의 논리 조합하여 제2 스타트 펄스(VST)를 출력하는 제2 논리 게이트(524)를 추가로 구비한다.
도 4 및 도 5를 참조하면, 제1 논리 게이트(522)는 타이밍 컨트롤러(400-2)로부터 공급받은 제1 스타트 펄스(GST)와 온 클럭(ON_CLK) 및 오프 클럭(OFF_CLK)이 모두 하이 레벨인 경우 PDRW 제어 신호를 인에이블시키고, 나머지 경우에는 PDRW 제어 신호를 디세이블시킨다.
도 4 및 도 5를 참조하면, 제2 논리 게이트(524)는 제1 스타트 펄스(GST)만 하이 레벨이고 온 클럭(ON_CLK) 및 오프 클럭(OFF_CLK)은 로우 레벨인 경우 제2 스타트 펄스(VST)를 출력하고, 제2 스타트 펄스(VST)는 레벨 쉬프터(502)를 통해 레벨 쉬프팅되어 게이트 드라이버(200)로 출력된다.
도 4 내지 도 6을 참조하면, 제1 논리(앤드) 게이트(522)는 타이밍 컨트롤러(400-2)로부터 제1 스타트 펄스(GST)와 온 클럭(ON_CLK) 및 오프 클럭(OFF_CLK)을 공급받고(S602), 이들 중 적어도 어느 하나라도 로우 레벨을 포함하는 경우에는 PDRW 제어 신호를 디세이블시키고(S604; N), 제1 스타트 펄스(GST)와 온 클럭(ON_CLK) 및 오프 클럭(OFF_CLK)이 모두 하이 레벨인 경우 PDRW 제어 신호를 인에이블시킨다(S604; Y).
PDRW 제어 신호가 디세이블되면(S604; N), MUX1(508) 및 MUX2(510)는 타이밍 컨트롤러(400-2)로부터 공급된 현재 주기의 온 클럭(ON_CLK) 및 오프 클럭(OFF_CLK)을 선택하여 출력함과 아울러 제1 및 제2 버퍼(504, 506)에 저장한다(S606).
PDRW 제어 신호가 인에이블되면(S604; Y), MUX1(508) 및 MUX2(510)는 제1 및 제2 버퍼(504, 506)로부터 공급된 이전 주기의 온 클럭(ON_CLK) 및 오프 클럭(OFF_CLK)을 선택하여 출력함과 아울러 제1 및 제2 버퍼(504, 506)에 저장한다(S608).
로직 처리부(512)는 MUX1(508) 및 MUX2(510)로부터 공급받은 온 클럭(ON_CLK) 및 오프 클럭(OFF_CLK)을 이용한 로직 처리를 통해 복수의 스캔 클럭들(SCCLK1~SCCLKn)을 생성하고 레벨 쉬프터부(514)를 통해 레벨 쉬프팅하여 게이트 드라이버(200)로 출력한다(S610, S612).
도 7은 본 발명의 제3 실시예에 타이밍 컨트롤러 및 레벨 쉬프터 IC를 나타낸 회로 블록도이고, 도 8은 도 3에 도시된 제2 실시예에 따른 레벨 쉬프터 IC의 입출력 타이밍도이다.
도 7 및 도 8을 참조하면, 타이밍 컨트롤러(400-3) 및 레벨 쉬프터 IC(500-3)은 시리얼 인터페이스를 이용하여 복수의 제어 정보를 송수신한다.
타이밍 컨트롤러(400-3)의 송신부(TX)는 복수의 제어 신호에 대한 라이징 타이밍 정보 및 폴링 타이밍 정보를 직렬화하여 제1 및 제2 시리얼 타이밍 정보(STD1, STD2)를 레벨 쉬프터 IC(500-3)로 전송한다. 타이밍 컨트롤러(400-3)는 게이트 스타트 펄스(GST), 온 클럭(ON_CLK, ON_CLK2, ON_CLK3), 오프 클럭(OFF_CLK, OFF_CLK2, OFF_CLK3) 각각에 대한 라이징 타이밍 정보 및 폴링 타이밍 정보를 1H 단위로 직렬화하여, 제1 및 제2 시리얼 타이밍 정보(STD1, STD2)를 레벨 쉬프터 IC(500-3)로 전송한다.
특히, 타이밍 컨트롤러(400-3)의 송신부(TX)는 제1 및 제2 시리얼 타이밍 정보(STD1, STD2) 중 어느 하나에 PDRW 제어 신호를 임베딩하여 레벨 쉬프터 IC(500-3)로 전송한다. 이때, 타이밍 컨트롤러(400-3)의 송신부(TX)는 클럭(CLK)과 1H마다 타이밍 정보가 유효한 인에이블 기간을 나타내는 밸리드 데이터(Valid Data; VD) 신호를 레벨 쉬프터 IC(500-3)로 더 전송한다. 타이밍 컨트롤러(400-3)는 PDRW 제어 신호가 오프[0]일 때 온 클럭(ON_CLK, ON_CLK2, ON_CLK3), 오프 클럭(OFF_CLK, OFF_CLK2, OFF_CLK3)에 대한 타이밍 정보를 전송하고, PDRW 제어 신호가 온[1]일 때 타이밍 정보를 전송하지 않음으로써 전송 신호의 트랜지션을 최소화할 수 있다.
레벨 쉬프터 IC(500-3)의 수신부(RX)는 타이밍 컨트롤러(400-3)로부터 공급된 제1 및 제2 시리얼 타이밍 정보(STD1, STD2)를 클럭(CLK)에 동기하여 수신하고, 밸리드 데이터(VD)의 인에이블 기간에 전송된 제1 및 제2 시리얼 타이밍 정보(STD1, STD2)를 이용하여 복수의 제어 신호(GST, ON_CLK~ON_CLK3, OFF_CLK~OFF_CLK3)을 생성하여 다음 수평 주기에 출력한다. 예를 들면, 레벨 쉬프터 IC(500-3)의 수신부(RX)는 N-2 수평기간에 수신된 타이밍 정보를 이용하여 N-1 수평 주기에서 복수의 제어 신호를 생성한다.
제1 시리얼 타이밍 정보(STD1)는 온 클럭(ON_CLK~ON_CLK3)의 라이징 타이밍 정보를 포함하고, 제2 시리얼 타이밍 정보(STD2)는 오프 클럭(OFF_CLK~OFF_CLK3)의 폴링 타이밍 정보를 포함할 수 있고, 제1 시리얼 타이밍 정보(STD1)는 1H 마다 PDRW 제어 신호를 더 포함할 수 있다.
도 8을 참조하면, 스캔 클럭들(SCCLK1~SCCLKn) 각각은 라이징 에지와 폴링 에지에서 중간 전압(VDD) 스텝을 경유하는 라이징 GPM(Gate Pulse Modulation) 및 폴링 GPM 구간을 포함할 수 있다.
로직 처리부(512)는 온 클럭(ON_CLK)의 제1 및 제2 타이밍 정보(t11, t13)에 의해 로직 처리부(512)는 각 스캔 클럭(SCCLK)의 라이징 GPM 구간을 결정하고, 오프 클럭(ON_OFF)의 제1 및 제2 타이밍 정보(t12, t14)에 의해 각 스캔 클럭(SCCLK)의 폴링 GPM 구간을 결정한다.
PDRW 제어 신호가 오프(디세이블)되면, MUX1(508) 및 MUX2(510)는 수신부(RX)로부터 공급된 현재 주기의 온 클럭(ON_CLK) 및 오프 클럭(OFF_CLK)을 선택하여 출력함과 아울러 제1 및 제2 버퍼(504, 506)에 저장한다. PDRW 제어 신호가 온(인에이블)되면, MUX1(508) 및 MUX2(510)는 제1 및 제2 버퍼(504, 506)로부터 공급된 이전 주기의 온 클럭(ON_CLK) 및 오프 클럭(OFF_CLK)을 선택하여 출력함과 아울러 제1 및 제2 버퍼(504, 506)에 저장한다.
로직 처리부(512)는 MUX1(508) 및 MUX2(510)로부터 공급받은 온 클럭(ON_CLK) 및 오프 클럭(OFF_CLK)을 이용한 로직 처리를 통해 복수의 스캔 클럭들(SCCLK1~SCCLKn)을 생성하고 레벨 쉬프터부(514)를 통해 레벨 쉬프팅하여 게이트 드라이버(200)로 출력한다.
센스 클럭 생성부(530) 및 캐리 클럭 생성부(540)는 스캔 클럭 생성부(520)와 동일하게 동작하여 센스 클럭들(SECLK1~SECLKn) 및 캐리 클럭들(CRCLK1~CRCLKn)을 생성하여 게이트 드라이버(200)로 출력한다. 센스 클럭들(SECLK1~SECLKn) 및 캐리 클럭들(CRCLK1~CRCLKn)을 GPM 구간을 포함하지 않을 수 있다.
일 실시예에 따른 디스플레이 장치는 레벨 쉬프터 IC에서 타이밍 컨트롤러로부터 공급된 온 클럭 및 오프 클럭 또는 그들의 타이밍 정보를 재사용하여 복수의 GIP 클럭들을 생성함으로써 타이밍 컨트롤러로부터 레벨 쉬프터 IC로 전송되는 신호들의 트랜지션을 최소화하여 소비 전력 및 EMI를 저감할 수 있다.
일 실시예에 따른 디스플레이 장치는 타이밍 컨트롤러 및 레벨 쉬프터 IC에서 시리얼 인터페이스를 이용하여 타이밍 정보들을 송수신함으로써 레벨 쉬프터 IC에서 필요한 제어 신호들의 개수가 증가하더라도 타이밍 컨트롤러 및 레벨 쉬프터 IC 사이의 전송 배선수를 감소시킬 수 있다. 따라서, 타이밍 컨트롤러의 출력핀 수, 레벨 쉬프터 IC의 입력핀 수, PCB(Printed Circuit Board) 상에서 타이밍 컨트롤러와 레벨 쉬프터 IC 사이의 라우팅 배선 수 및 라우팅 면적을 저감할 수 있으므로 제조 비용 및 EMI를 저감할 수 있다.
도 9는 본 발명의 일 실시예에 따른 디스플레이 장치의 구성을 개략적으로 나타낸 시스템 구성도이다.
도 9를 참조하면, 타이밍 컨트롤러(400), 전원 관리 회로(700; 도 1), 감마 전압 생성부(600; 도 1)는 각각 개별의 IC로 구성되어 제어 PCB(410) 상에 실장되고, 레벨 쉬프터 IC(500)는 소스 PCB(800)에 실장된다. FFC(420)는 커넥터를 통해 제어 PCB(410) 및 소스 PCB(800) 사이에 체결되어 접속된다. 패널(100)의 크기에 따라 하나 또는 복수의 소스 PCB(800)가 구비된다. 복수의 소스 PCB(800) 각각은 X축 방향으로 안쪽에 위치하는 복수의 FFC(420) 각각을 통해 제어 PCB(410)와 접속된다.
데이터 드라이버(300; 도 1)는 픽셀 어레이(PA)의 데이터 라인들을 분할 구동하는 복수의 데이터 IC(310)로 구성되고, 복수의 데이터 IC(310) 각각은 COF(Chip On Film; 330) 등과 같이 각 회로 필름(320)에 개별적으로 실장된다. 데이터 IC(310)가 실장된 복수의 COF(330)는 ACF(Anisotropic Conductive Film)를 통해 패널(100) 및 소스 PCB(800)와 TAB(Tape Automatic Bonding) 방식으로 본딩 및 접속되고, 패널(100) 및 소스 PCB(800) 사이에 위치한다.
레벨 쉬프터 IC(500)는 게이트 드라이버(200)와 가까운 소스 PCB(800) 상에 실장된다. 복수의 레벨 쉬프터 IC(500)는 각각 복수의 소스 PCB(800) 각각에서 X축 방향으로 게이트 드라이버(200)와 가까운 외곽쪽에 실장된다. 각 레벨 쉬프터 IC (500)는 게이트 드라이버(200)와 가까운 COF(330)를 통해 복수의 게이트 제어 신호를 내장 게이트 드라이버(200)로 공급한다.
레벨 쉬프터 IC(500)가 소스 PCB(800) 상에 실장됨으로써 제어 PCB(410)에 실장되는 경우와 대비하여, 제어 PCB(410), FFC(420), 커넥터, 소스 PCB(800)을 경유하는 전송 배선 수를 저감할 수 있다.
이상의 설명은 본 발명을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다. 따라서 본 발명의 명세서에 개시된 실시예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 패널 200: 게이트 드라이버
300: 데이터 드라이버 400: 타이밍 컨트롤러
500: 레벨 쉬프터 IC 600: 감마 전압 생성부
700: 전원 관리 회로 310: 데이터 IC
320: 회로 필름 330: COF
410: 제어 PCB 420: FFC
800: 소스 PCB

Claims (8)

  1. 패널의 게이트 라인들을 구동하는 게이트 드라이버와;
    상기 패널의 데이터 라인들을 구동하는 데이터 드라이버와;
    상기 게이트 드라이버 및 데이터 드라이버의 동작을 제어하는 타이밍 컨트롤러와;
    상기 타이밍 컨트롤러로부터 복수의 제어 신호를 공급받아 상기 게이트 드라이버의 구동을 제어하는 복수의 게이트 제어 신호를 생성하여 출력하는 레벨 쉬프터 IC를 포함하고,
    상기 레벨 쉬프터 IC는,
    상기 타이밍 컨트롤러로부터 이전 데이터 재사용 제어 신호를 공급받거나, 상기 타이밍 컨트롤러로부터 공급받은 상기 복수의 제어 신호의 논리 조합을 통해 상기 이전 데이터 재사용 제어 신호를 발생하고,
    상기 이전 데이터 재사용 제어 신호가 디세이블되는 경우 상기 타이밍 컨트롤러로부터 공급받은 온 클럭 및 오프 클럭을 이용하여 상기 복수의 스캔 클럭을 생성하고,
    상기 이전 데이터 재사용 제어 신호가 인에이블되는 경우 내부에서 버퍼링된 온 클럭 및 오프 클럭을 이용하여 상기 복수의 스캔 클럭을 생성하고,
    상기 이전 데이터 재사용 제어 신호가 인에이블되는 경우 상기 타이밍 컨트롤러는 상기 온 클럭 및 오프 클럭의 전송을 중지하는 디스플레이 장치.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 레벨 쉬프터 IC는 스캔 클럭 생성부를 포함하고,
    상기 스캔 클럭 생성부는
    상기 이전 데이터 재사용 제어 신호의 제어에 따라, 상기 타이밍 컨트롤러로부터 공급받은 현재 수평주기의 온 클럭과, 제1 버퍼에 의해 버퍼링된 이전 수평주기의 온 클럭 중 어느 하나를 선택하여 출력하는 제1 MUX와,
    상기 이전 데이터 재사용 제어 신호의 제어에 따라, 상기 타이밍 컨트롤러로부터 공급받은 현재 수평주기의 오프 클럭과, 제2 버퍼에 의해 버퍼링된 이전 수평주기의 오프 클럭 중 어느 하나를 선택하여 출력하는 제2 MUX와,
    상기 제1 및 제2 MUX로부터 출력된 온 클럭 및 오프 클럭을 로직 처리하여 상기 복수의 스캔 클럭을 생성하고 레벨 쉬프팅하여 상기 게이트 드라이버로 출력하는 로직 처리부 및 레벨 쉬프터부를 포함하는 디스플레이 장치.
  4. 청구항 3에 있어서,
    상기 제1 버퍼는 상기 수평주기마다 상기 제1 MUX로부터 피드백된 온 클럭을 버퍼링하여 출력하고,
    상기 제2 버퍼는 상기 수평주기마다 상기 제2 MUX로부터 피드백된 오프 클럭을 버퍼링하여 출력하는 디스플레이 장치.
  5. 청구항 4에 있어서,
    상기 레벨 쉬프터 IC는
    상기 타이밍 컨트롤러로부터 공급받은 게이트 스타트 펄스와 온 클럭 및 오프 클럭을 논리 조합하여 모두 하이 논리일 때 상기 이전 데이터 재사용 제어 신호를 인에이블시키는 제1 논리 게이트와,
    게이트 스타트 펄스와 온 클럭 및 오프 클럭을 논리 조합하여 상기 게이트 스타트 펄스만 하이 논리일 때 스타트 펄스를 출력하는 제2 논리 게이트를 더 포함하는 디스플레이 장치.
  6. 청구항 4에 있어서,
    상기 타이밍 컨트롤러는 상기 복수의 게이트 제어 신호에 대한 타이밍 설정 정보를 직렬화하여 시리얼 타이밍 정보를 상기 레벨 쉬프터 IC로 전송하되, 상기 이전 데이터 재사용 제어 신호를 하나의 상기 수평주기마다 상기 시리얼 타이밍 정보에 임베딩하여 전송하는 송신부를 포함하고,
    상기 레벨 쉬프터 IC는 상기 타이밍 컨트롤러부터 공급받은 상기 시리얼 타이밍 정보를 이용하여 다음 수평주기의 온 클럭 및 오프 클럭을 생성하여 상기 스캔 클럭 생성부로 출력하는 수신부를 더 포함하는 디스플레이 장치.
  7. 청구항 6에 있어서,
    상기 타이밍 컨트롤러는
    상기 이전 데이터 재사용 제어 신호가 오프 상태인 경우 상기 온 클럭 및 오프 클럭에 대한 타이밍 설정 정보를 상기 레벨 쉬프터 IC로 전송하고,
    상기 이전 데이터 재사용 제어 신호가 온 상태인 경우 상기 온 클럭 및 오프 클럭에 대한 타이밍 설정 정보 전송을 중지하는 디스플레이 장치.
  8. 청구항 3 내지 7 중 어느 한 청구항에 있어서,
    상기 타이밍 컨트롤러는 상기 온 클럭 및 오프 클럭을 전송할 때, 제2 온 클럭 및 제2 오프 클럭과, 제3 온 클럭 및 제3 오프 클럭을 더 전송하고,
    상기 레벨 쉬프터 IC는
    상기 타이밍 컨트롤러의 제어에 따라 상기 타이밍 컨트롤러로부터 공급받은 제2 온 클럭 및 제2 오프 클럭을 이용하거나, 내부에서 버퍼링된 제2 온 클럭 및 제2 오프 클럭을 이용하여 복수의 센스 클럭을 생성하여 상기 게이트 드라이버로 출력하는 센스 클럭 생성부와,
    상기 타이밍 컨트롤러의 제어에 따라 상기 타이밍 컨트롤러로부터 공급받은 제3 온 클럭 및 제3 오프 클럭을 이용하거나, 내부에서 버퍼링된 제3 온 클럭 및 제3 오프 클럭을 이용하여 복수의 캐리 클럭을 생성하여 상기 게이트 드라이버로 출력하는 캐리 클럭 생성부를 추가로 포함하고,
    상기 센스 클럭 생성부 및 캐리 클럭 생성부 각각은 상기 스캔 클럭 생성부와 동일한, 제1MUX, 2 MUX, 로직처리부 및 레벨 쉬프터부를 포함하는 디스플레이 장치.
KR1020170177832A 2017-12-22 2017-12-22 디스플레이 장치 KR102396469B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020170177832A KR102396469B1 (ko) 2017-12-22 2017-12-22 디스플레이 장치
DE102018129924.9A DE102018129924A1 (de) 2017-12-22 2018-11-27 Anzeigevorrichtung
US16/225,753 US11069301B2 (en) 2017-12-22 2018-12-19 Display device
GB1820789.4A GB2571606B (en) 2017-12-22 2018-12-20 Display device
CN201811570372.2A CN109961732B (zh) 2017-12-22 2018-12-21 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170177832A KR102396469B1 (ko) 2017-12-22 2017-12-22 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20190076219A KR20190076219A (ko) 2019-07-02
KR102396469B1 true KR102396469B1 (ko) 2022-05-10

Family

ID=65364529

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170177832A KR102396469B1 (ko) 2017-12-22 2017-12-22 디스플레이 장치

Country Status (5)

Country Link
US (1) US11069301B2 (ko)
KR (1) KR102396469B1 (ko)
CN (1) CN109961732B (ko)
DE (1) DE102018129924A1 (ko)
GB (1) GB2571606B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10964289B2 (en) * 2019-07-25 2021-03-30 Google Llc OLED display with different spatial gamma
KR20210055860A (ko) * 2019-11-07 2021-05-18 삼성디스플레이 주식회사 표시 장치
CN110930923B (zh) * 2019-11-27 2022-09-27 Tcl华星光电技术有限公司 一种显示面板驱动电路
CN110827782A (zh) * 2019-11-27 2020-02-21 Tcl华星光电技术有限公司 一种驱动电路及液晶显示装置
CN111128088A (zh) * 2020-01-17 2020-05-08 Tcl华星光电技术有限公司 驱动电路及其应用的显示面板
KR102649600B1 (ko) * 2020-01-17 2024-03-22 삼성디스플레이 주식회사 클럭 생성기 및 이를 포함하는 표시 장치
CN111681621B (zh) * 2020-06-04 2022-04-08 Tcl华星光电技术有限公司 一种时序控制器与电源管理芯片的通讯方法及驱动结构
US11309890B1 (en) * 2020-12-14 2022-04-19 Beijing Eswin Computing Technology Co., Ltd. Pre-emphasis circuit, method and display device
KR20220095316A (ko) 2020-12-29 2022-07-07 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20220096946A (ko) * 2020-12-31 2022-07-07 엘지디스플레이 주식회사 보상을 수행하기 위한 표시 장치
CN113421509A (zh) * 2021-06-04 2021-09-21 Tcl华星光电技术有限公司 驱动电路及显示装置
KR20230013306A (ko) * 2021-07-19 2023-01-26 주식회사 엘엑스세미콘 전원관리회로 및 이의 구동방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160335968A1 (en) * 2015-03-03 2016-11-17 Shenzhen China Star Optoelectronics Technology Co. Ltd. Level shift circuit and level shift method for goa structure liquid crystal panel

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3535067B2 (ja) * 2000-03-16 2004-06-07 シャープ株式会社 液晶表示装置
KR101428713B1 (ko) * 2006-12-11 2014-09-30 삼성디스플레이 주식회사 게이트 구동 회로 및 그것을 사용하는 액정 표시 장치
TWI366809B (en) * 2007-03-29 2012-06-21 Chimei Innolux Corp Flat display and gate driving device
TWI419106B (zh) * 2009-05-20 2013-12-11 Au Optronics Corp 電位移轉器、液晶顯示裝置及電荷分享方法
KR101580092B1 (ko) 2009-12-28 2015-12-23 엘지디스플레이 주식회사 액정 표시장치의 검사방법 및 이를 위한 검사장치
KR20110077868A (ko) * 2009-12-30 2011-07-07 엘지디스플레이 주식회사 액정 표시장치의 구동장치
TWI420457B (zh) * 2010-09-30 2013-12-21 Chunghwa Picture Tubes Ltd 顯示面板閘極驅動電壓供給裝置及方法
KR101857808B1 (ko) * 2011-08-29 2018-05-15 엘지디스플레이 주식회사 스캔구동부와 이를 이용한 유기전계발광표시장치
KR102050442B1 (ko) * 2012-12-31 2019-11-29 엘지디스플레이 주식회사 표시 장치
US9564105B2 (en) * 2014-06-11 2017-02-07 Texas Instruments Incorporated Programmable level shifter for LCD systems
KR102167139B1 (ko) * 2014-09-17 2020-10-19 엘지디스플레이 주식회사 표시장치
KR20170068073A (ko) * 2015-12-09 2017-06-19 엘지디스플레이 주식회사 터치 겸용 디스플레이 장치용 구동 회로
JP6906940B2 (ja) * 2015-12-28 2021-07-21 株式会社半導体エネルギー研究所 半導体装置
KR102486445B1 (ko) * 2016-04-01 2023-01-10 삼성디스플레이 주식회사 표시 장치
CN105810169A (zh) * 2016-05-25 2016-07-27 深圳市华星光电技术有限公司 液晶显示器的驱动系统及驱动方法
CN106228944B (zh) * 2016-10-12 2019-02-01 深圳市华星光电技术有限公司 电平移位电路及液晶显示面板
CN107481682A (zh) 2017-07-21 2017-12-15 惠科股份有限公司 显示面板的驱动方法及驱动装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160335968A1 (en) * 2015-03-03 2016-11-17 Shenzhen China Star Optoelectronics Technology Co. Ltd. Level shift circuit and level shift method for goa structure liquid crystal panel

Also Published As

Publication number Publication date
KR20190076219A (ko) 2019-07-02
GB2571606B (en) 2021-05-26
CN109961732A (zh) 2019-07-02
US20190197964A1 (en) 2019-06-27
US11069301B2 (en) 2021-07-20
GB2571606A (en) 2019-09-04
GB201820789D0 (en) 2019-02-06
CN109961732B (zh) 2022-08-02
DE102018129924A1 (de) 2019-06-27

Similar Documents

Publication Publication Date Title
KR102396469B1 (ko) 디스플레이 장치
KR102461392B1 (ko) Oled 표시패널 및 oled 표시장치
KR101286541B1 (ko) 액정표시장치
EP2264694B1 (en) Display device and mobile terminal
EP2264695B1 (en) Display device and mobile terminal
US10726766B2 (en) Display device and interface method thereof
CN110010092B (zh) 显示接口装置
KR102126546B1 (ko) 표시 장치의 인터페이스 장치 및 방법
US9941018B2 (en) Gate driving circuit and display device using the same
KR102626066B1 (ko) 반전 신호를 이용한 표시장치와 그 구동 방법
JP2011039205A (ja) タイミングコントローラ、画像表示装置及びリセット信号出力方法
KR102262863B1 (ko) 게이트 드라이버 집적회로, 게이트 구동 방법, 표시패널 및 표시장치
KR102262407B1 (ko) 제어회로장치 및 이를 포함한 표시장치
KR20210081905A (ko) 표시장치
KR20140134532A (ko) 액정표시장치 및 이의 클록신호 발생회로
KR20150135615A (ko) 표시장치 및 그 구동방법
KR102420492B1 (ko) 시리얼 인터페이스를 이용한 레벨 쉬프터부를 갖는 디스플레이 장치
KR102423867B1 (ko) 디스플레이 장치를 포함하는 전자 장치 및 그 구동 방법
KR102051389B1 (ko) 액정표시장치 및 이의 구동회로
KR20160077254A (ko) 표시장치
KR102410433B1 (ko) 디스플레이 장치
US11847990B2 (en) Display device
KR102555098B1 (ko) 영상 표시장치 및 그 구동방법
KR102456790B1 (ko) 게이트 드라이버, 표시패널 및 표시장치
KR20060014795A (ko) 전원 공급 장치 및 이를 이용한 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant