KR20220095316A - 표시 장치 및 이의 구동 방법 - Google Patents

표시 장치 및 이의 구동 방법 Download PDF

Info

Publication number
KR20220095316A
KR20220095316A KR1020200185867A KR20200185867A KR20220095316A KR 20220095316 A KR20220095316 A KR 20220095316A KR 1020200185867 A KR1020200185867 A KR 1020200185867A KR 20200185867 A KR20200185867 A KR 20200185867A KR 20220095316 A KR20220095316 A KR 20220095316A
Authority
KR
South Korea
Prior art keywords
clock signal
gate
signal
gate clock
clock
Prior art date
Application number
KR1020200185867A
Other languages
English (en)
Inventor
안광수
이종재
임태곤
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200185867A priority Critical patent/KR20220095316A/ko
Priority to CN202111463897.8A priority patent/CN114694605A/zh
Priority to US17/541,616 priority patent/US11715440B2/en
Publication of KR20220095316A publication Critical patent/KR20220095316A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Abstract

표시 장치는 게이트 라인, 데이터 라인 및 게이트 라인 및 데이터 라인에 전기적으로 연결되는 픽셀을 포함하고, 입력 영상 데이터를 기초로 영상을 표시하는 표시 패널, 게이트 라인에 게이트 신호를 출력하는 게이트 구동부, 데이터 라인에 데이터 전압을 출력하는 데이터 구동부 및 표시 패널, 게이트 구동부 및 데이터 구동부에 구동 전압을 제공하는 전원 전압 생성부를 포함할 수 있다. 이 때, 전원 전압 생성부는 온 클럭 신호 및 오프 클럭 신호에 기초하여 게이트 클럭 신호를 생성하고, 게이트 클럭 신호가 비정상 신호인 경우 온 클럭 신호 또는 오프 클럭 신호의 카운트 값을 변경할 수 있다.

Description

표시 장치 및 이의 구동 방법 {DISPLAY APPARATUS AND METHOD OF DRIVING THE SAME}
본 발명은 표시 장치 및 이의 구동 방법에 관한 것으로, 보다 상세하게는 게이트 클럭 신호의 비정상적 신호를 정상적 신호로 보정하는 표시 장치 및 이의 구동 방법에 관한 것이다.
일반적으로, 표시 장치는 표시 패널 및 표시 패널 구동부를 포함한다. 상기 표시 패널은 입력 영상을 기초로 영상을 표시하고, 복수의 게이트 라인들, 복수의 데이터 라인들 및 복수의 픽셀들을 포함한다. 상기 표시 패널 구동부는 상기 복수의 게이트 라인들에 게이트 신호를 제공하는 게이트 구동부, 상기 데이터 라인들에 데이터 전압을 제공하는 데이터 구동부, 상기 게이트 구동부 및 상기 데이터 구동부를 제어하는 구동 제어부 및 상기 표시 패널, 상기 게이트 구동부 및 상기 데이터 구동부에 구동 전압을 제공하는 전원 전압 생성부를 포함한다.
표시 장치에서는 정전기 또는 순간적인 서지(Surge) 현상 등 외부 요인에 의한 구동 제어부의 오동작으로 인하여 온 클럭 신호 및 오프 클럭 신호가 비정상적으로 출력될 수 있다. 표시 장치의 온 클럭 신호 및 오프 클럭 신호가 비정상적으로 출력되는 경우 표시 패널에 비정상적인 표시 화면이 표시될 수 있다. 따라서, 온 클럭 신호 및 오프 클럭 신호가 비정상적으로 출력되는 경우 게이트 클럭 신호를 보정할 필요가 있다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 비정상적인 게이트 클럭 신호를 감지하고, 게이트 클럭 신호를 정상적인 신호로 보정하여 신뢰성을 향상시킬 수 있는 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 비정상적인 게이트 클럭 신호를 감지하고, 게이트 클럭 신호를 정상적인 신호로 보정하여 신뢰성을 향상시킬 수 있는 표시 장치의 구동 방법을 제공하는 것이다.
다만, 본 발명의 목적은 상술한 목적으로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
상기한 본 발명의 일 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 게이트 라인, 데이터 라인 및 상기 게이트 라인 및 상기 데이터 라인에 전기적으로 연결되는 픽셀을 포함하고, 입력 영상 데이터를 기초로 영상을 표시하는 표시 패널, 상기 게이트 라인에 게이트 신호를 출력하는 게이트 구동부, 상기 데이터 라인에 데이터 전압을 출력하는 데이터 구동부 및 상기 표시 패널, 상기 게이트 구동부 및 상기 데이터 구동부에 구동 전압을 제공하는 전원 전압 생성부를 포함할 수 있다. 이 때, 상기 전원 전압 생성부는 온 클럭 신호 및 오프 클럭 신호에 기초하여 게이트 클럭 신호를 생성하고, 상기 게이트 클럭 신호가 비정상 신호인 경우 상기 온 클럭 신호 또는 상기 오프 클럭 신호의 카운트 값을 변경할 수 있다.
일 실시예에 있어서, 상기 전원 전압 생성부는 상기 게이트 클럭 신호의 활성화 구간의 길이를 기초로 상기 게이트 클럭 신호가 비정상 신호인지 여부를 판단할 수 있다.
일 실시예에 있어서, 상기 전원 전압 생성부는 상기 온 클럭 신호 및 상기 오프 클럭 신호를 기초로 상기 게이트 클럭 신호의 상기 활성화 구간이 유지되는 시간을 계산하여 게이트 클럭 기준 시간을 산출할 수 있다.
일 실시예에 있어서, 상기 전원 전압 생성부는 출력단에서 출력되는 상기 게이트 클럭 신호를 피드백하여 게이트 클럭 실제 시간을 획득하고, 상기 게이트 클럭 기준 시간과 상기 게이트 클럭 실제 시간이 다른 경우 상기 게이트 클럭 신호를 비정상 신호로 판단할 수 있다.
일 실시예에 있어서, 상기 전원 전압 생성부는 상기 온 클럭 신호 또는 상기 오프 클럭 신호 각각의 활성화 구간을 카운트하고, 상기 온 클럭 신호 또는 상기 오프 클럭 신호의 상기 카운트 값에 상응하는 상기 게이트 클럭 신호를 생성할 수 있다.
일 실시예에 있어서, 상기 전원 전압 생성부는 상기 게이트 클럭 신호가 비정상 신호인 경우 상기 온 클럭 신호 또는 상기 오프 클럭 신호의 카운트 값을 증가 또는 감소시켜 상기 게이트 클럭 신호의 활성화 구간의 길이를 조절할 수 있다.
일 실시예에 있어서, 상기 전원 전압 생성부는 상기 온 클럭 신호 및 상기 오프 클럭 신호를 기초로 상기 게이트 클럭 신호의 상기 활성화 구간이 유지되는 시간을 계산하여 게이트 클럭 기준 시간을 산출하는 계산부, 출력단에서 출력되는 상기 게이트 클럭 신호를 피드백하여 게이트 클럭 실제 시간을 획득하고, 상기 게이트 클럭 기준 시간과 상기 게이트 클럭 실제 시간을 비교하는 비교부 및 상기 게이트 클럭 신호를 상기 출력단으로 출력하고, 상기 게이트 클럭 신호가 비정상 신호인 경우 상기 온 클럭 신호 또는 상기 오프 클럭 신호의 카운트 값을 증가 또는 감소시켜 상기 게이트 클럭 신호를 정상 신호로 보정하는 게이트 제어부를 포함할 수 있다.
일 실시예에 있어서, 상기 계산부는 상기 온 클럭 신호의 활성화 구간이 유지되는 시간과 상기 게이트 클럭 신호의 종류 수의 곱으로 상기 게이트 클럭 기준 시간을 산출할 수 있다.
일 실시예에 있어서, 상기 비교부는 상기 게이트 클럭 기준 시간과 상기 게이트 클럭 실제 시간이 다른 경우 클럭 복원 신호를 생성하고, 상기 게이트 제어부에 상기 클럭 복원 신호를 전송할 수 있다.
일 실시예에 있어서, 상기 게이트 제어부는 상기 온 클럭 신호의 손실로 인하여 상기 게이트 클럭 신호가 비정상 신호인 경우 상기 온 클럭 신호의 상기 카운트 값을 감소시켜 상기 온 클럭 신호가 손실되기 전의 상기 카운트 값을 복원할 수 있다.
일 실시예에 있어서, 상기 게이트 제어부는 상기 오프 클럭 신호의 손실로 인하여 상기 게이트 클럭 신호가 비정상 신호인 경우 상기 오프 클럭 신호의 상기 카운트 값을 증가시켜 상기 오프 클럭 신호가 손실되기 전의 상기 카운트 값을 복원할 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 장치의 구동 방법은 온 클럭 신호 및 오프 클럭 신호를 생성하는 단계, 상기 온 클럭 신호 및 상기 오프 클럭 신호를 기초로 게이트 클럭 신호를 생성하는 단계, 상기 게이트 클럭 신호의 활성화 구간의 길이를 기초로 상기 게이트 클럭 신호가 비정상 신호인지 여부를 판단하는 단계 및 상기 게이트 클럭 신호가 비정상 신호인 경우 상기 온 클럭 신호 또는 상기 오프 클럭 신호의 카운트 값을 변경하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 온 클럭 신호 및 상기 오프 클럭 신호를 기초로 상기 게이트 클럭 신호의 상기 활성화 구간이 유지되는 시간을 계산하여 게이트 클럭 기준 시간을 산출하는 단계를 더 포함할 수 있다.
일 실시예에 있어서, 출력단에서 출력되는 상기 게이트 클럭 신호를 피드백하여 게이트 클럭 실제 시간을 획득하고, 상기 게이트 클럭 기준 시간과 상기 게이트 클럭 실제 시간이 다른 경우 상기 게이트 클럭 신호를 비정상 신호로 판단할 수 있다.
일 실시예에 있어서, 상기 온 클럭 신호 또는 상기 오프 클럭 신호 각각의 활성화 구간을 카운트하고, 상기 온 클럭 신호 또는 상기 오프 클럭 신호의 상기 카운트 값에 상응하는 상기 게이트 클럭 신호를 생성하는 단계를 더 포함할 수 있다.
일 실시예에 있어서, 상기 게이트 클럭 신호가 비정상 신호인 경우 상기 온 클럭 신호 또는 상기 오프 클럭 신호의 카운트 값을 증가 또는 감소시켜 상기 게이트 클럭 신호의 활성화 구간의 길이를 조절할 수 있다.
일 실시예에 있어서, 상기 온 클럭 신호 및 상기 오프 클럭 신호를 기초로 상기 게이트 클럭 신호의 상기 활성화 구간이 유지되는 시간을 계산하여 게이트 클럭 기준 시간을 산출하는 단계 및 출력단에서 출력되는 상기 게이트 클럭 신호를 피드백하여 게이트 클럭 실제 시간을 획득하고, 상기 게이트 클럭 기준 시간과 상기 게이트 클럭 실제 시간을 비교하는 단계를 더 포함할 수 있다. 이 때, 상기 게이트 클럭 신호를 상기 출력단으로 출력하고, 상기 게이트 클럭 신호가 비정상 신호인 경우 상기 온 클럭 신호 또는 상기 오프 클럭 신호의 카운트 값을 증가 또는 감소시켜 상기 게이트 클럭 신호를 정상 신호로 보정할 수 있다.
일 실시예에 있어서, 상기 게이트 클럭 기준 시간을 산출하는 단계는 상기 온 클럭 신호의 활성화 구간이 유지되는 시간과 상기 게이트 클럭 신호의 종류 수의 곱으로 상기 게이트 클럭 기준 시간을 산출할 수 있다.
일 실시예에 있어서, 상기 게이트 클럭 기준 시간과 상기 게이트 클럭 실제 시간을 비교하는 단계는 상기 게이트 클럭 기준 시간과 상기 게이트 클럭 실제 시간이 다른 경우 클럭 복원 신호를 생성할 수 있다.
일 실시예에 있어서, 상기 온 클럭 신호의 손실로 인하여 상기 게이트 클럭 신호가 비정상 신호인 경우 상기 온 클럭 신호는 상기 온 클럭 신호의 상기 카운트 값이 감소됨으로써 상기 온 클럭 신호가 손실되기 전의 상기 카운트 값으로 복원되고, 상기 오프 클럭 신호의 손실로 인하여 상기 게이트 클럭 신호가 비정상 신호인 경우 상기 오프 클럭 신호는 상기 오프 클럭 신호의 상기 카운트 값이 증가됨으로써 상기 오프 클럭 신호가 손실되기 전의 상기 카운트 값으로 복원될 수 있다.
이와 같은 표시 장치 및 표시 장치의 구동 방법에 따르면, 표시 장치는 온 클럭 신호 또는 오프 클럭 신호의 손실에 의한 비정상적인 게이트 클럭 신호를 감지하고, 게이트 클럭 신호를 정상적인 신호로 보정할 수 있다. 이에 따라, 표시 장치는 사용자에게 노이즈가 시인되는 현상을 최소화하고, 표시 장치의 표시 품질 불량을 감소시킬 수 있다. 결과적으로, 본 발명의 표시장치는 표시 장치의 안전성 및 신뢰성을 향상시킬 수 있다.
다만, 본 발명의 효과는 상술한 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치를 나타내는 평면도이다.
도 3은 도 1의 전원 전압 생성부의 입출력 신호를 나타내는 타이밍도이다.
도 4는 도 1의 전원 전압 생성부를 나타내는 블록도이다.
도 5는 게이트 클럭 신호가 비정상적 신호인 경우를 나타내는 타이밍도이다.
도 6은 도 5의 비정상적 신호에 따라 노이즈가 발생한 표시 패널을 나타내는 도면이다.
도 7은 게이트 클럭 신호가 비정상적 신호인 경우 본 발명의 일 실시예에 따라 정상적 신호로 보정된 게이트 클럭 신호를 나타내는 타이밍도이다.
도 8은 도 7의 게이트 클럭 신호 보정에 따라 노이즈가 보정된 표시 패널을 나타내는 도면이다.
도 9는 본 발명의 일 실시예에 따른 표시 장치의 동작을 나타내는 순서도이다.
도 10은 본 발명의 다른 실시예에 따른 표시 장치의 동작을 나타내는 순서도이다.
도 11은 도 1의 전원 전압 생성부의 입출력 신호의 다른 실시예를 나타내는 타이밍도이다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치(10)를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치(10)는 표시 패널(100) 및 표시 패널 구동부를 포함한다. 표시 패널 구동부는 구동 제어부(200), 게이트 구동부(300), 감마 기준 전압 생성부(400) 및 데이터 구동부(500)를 포함한다. 표시 패널 구동부는 전원 전압 생성부(600)를 더 포함할 수 있다.
예를 들어, 구동 제어부(200) 및 데이터 구동부(500)는 일체로 형성될 수 있다. 예를 들어, 구동 제어부(200), 감마 기준 전압 생성부(400) 및 데이터 구동부(500)는 일체로 형성될 수 있다. 적어도 구동 제어부(200) 및 데이터 구동부(500)가 일체로 형성된 구동 모듈을 타이밍 컨트롤러 임베디드 데이터 구동부(Timing Controller Embedded Data Driver, TED)로 명명할 수 있다.
표시 패널(100)은 영상을 표시하는 표시부 및 표시부에 이웃하여 배치되는 주변부를 포함할 수 있다.
표시 패널(100)은 복수의 게이트 라인들(GL), 복수의 데이터 라인들(DL) 및 게이트 라인들(GL)과 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 픽셀들(P)을 포함할 수 있다. 게이트 라인들(GL)은 제1 방향(D1)으로 연장되고, 데이터 라인들(DL)은 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장될 수 있다.
구동 제어부(200)는 외부의 장치(미도시)로부터 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 수신할 수 있다. 예를 들어, 입력 영상 데이터(IMG)는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함할 수 있다. 입력 영상 데이터(IMG)는 백색 영상 데이터를 포함할 수 있다. 입력 영상 데이터(IMG)는 마젠타색(magenta) 영상 데이터, 황색(yellow) 영상 데이터 및 시안색(cyan) 영상 데이터를 포함할 수 있다. 입력 제어 신호(CONT)는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.
구동 제어부(200)는 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 근거로 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3) 및 데이터 신호(DATA)를 생성할 수 있다.
구동 제어부(200)는 입력 제어 신호(CONT)를 근거로 게이트 구동부(300)의 동작을 제어하기 위한 제1 제어 신호(CONT1)를 생성하여 게이트 구동부(300)에 출력할 수 있다. 제1 제어 신호(CONT1)는 수직 개시 신호를 포함할 수 있다.
구동 제어부(200)는 입력 제어 신호(CONT)를 근거로 데이터 구동부(500)의 동작을 제어하기 위한 제2 제어 신호(CONT2)를 생성하여 데이터 구동부(500)에 출력할 수 있다. 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.
구동 제어부(200)는 입력 영상 데이터(IMG)를 근거로 데이터 신호(DATA)를 생성할 수 있다. 구동 제어부(200)는 데이터 신호(DATA)를 데이터 구동부(500)에 출력할 수 있다.
구동 제어부(200)는 입력 제어 신호(CONT)를 근거로 감마 기준 전압 생성부(400)의 동작을 제어하기 위한 제3 제어 신호(CONT3)를 생성하여 감마 기준 전압 생성부(400)에 출력할 수 있다.
게이트 구동부(300)는 구동 제어부(200)로부터 입력 받은 제1 제어 신호(CONT1)에 응답하여 게이트 라인들(GL)을 구동하기 위한 게이트 신호들을 생성할 수 있다. 게이트 구동부(300)는 게이트 신호들을 게이트 라인들(GL)에 출력할 수 있다. 예를 들어, 게이트 구동부(300)는 게이트 신호들을 게이트 라인들(GL)에 순차적으로 출력할 수 있다. 일 실시예에서, 게이트 구동부(300)는 비정질-실리콘 박막 트랜지스터(amorphous Silicon Thin Film Transistor; a-Si TFT)를 이용한 비정질-실리콘 게이트(Amorphous Silicon Gate; ASG) 회로로 구현되고, 표시 패널(100)의 주변부에 실장될 수 있다. 다른 실시예에서, 게이트 구동부(300)는 산화물 반도체, 결정질 반도체, 다결정 반도체 등을 이용하여 구현되고, 표시 패널(100)의 주변부에 실장될 수 있다.
감마 기준 전압 생성부(400)는 구동 제어부(200)로부터 입력 받은 제3 제어 신호(CONT3)에 응답하여 감마 기준 전압(VGREF)을 생성한다. 감마 기준 전압 생성부(400)는 감마 기준 전압(VGREF)을 데이터 구동부(500)에 제공할 수 있다. 감마 기준 전압(VGREF)은 각각의 데이터 신호(DATA)에 대응하는 값을 가질 수 있다.
본 발명의 일 실시예에서, 감마 기준 전압 생성부(400)는 구동 제어부(200) 내에 배치되거나 데이터 구동부(500) 내에 배치될 수 있다.
데이터 구동부(500)는 구동 제어부(200)로부터 제2 제어 신호(CONT2) 및 데이터 신호(DATA)를 입력 받고, 감마 기준 전압 생성부(400)로부터 감마 기준 전압(VGREF)을 입력 받을 수 있다. 데이터 구동부(500)는 데이터 신호(DATA)를 감마 기준 전압(VGREF)을 이용하여 아날로그 형태의 데이터 전압으로 변환할 수 있다. 데이터 구동부(500)는 데이터 전압을 데이터 라인(DL)에 출력할 수 있다. 예를 들어, 데이터 구동부(500)는 표시 패널(100)의 주변부에 실장될 수 있다. 예를 들어, 데이터 구동부(500)는 표시 패널(100)의 주변부에 집적될 수 있다.
전원 전압 생성부(600)는 표시 패널(100), 구동 제어부(200), 게이트 구동부(300), 감마 기준 전압 생성부(400) 및 데이터 구동부(500) 중 적어도 어느 하나에 전원 전압을 제공할 수 있다. 이 때, 전원 전압 생성부(600)는 DC-DC 컨버터를 포함할 수 있다. 전원 전압 생성부(600)는 공통 전압(VCOM)을 생성하여 표시 패널(100)에 출력할 수 있다. 본 실시예에서 표시 장치(10)는 액정층을 포함하는 액정 표시 장치(10)일 수 있다. 그러나, 본 발명은 액정 표시 장치(10)에 한정되는 것은 아니다.
일 실시예에 있어서, 전원 전압 생성부(600)는 게이트 신호를 생성하기 위해 사용되는 게이트 클럭 신호(CKV) 및 게이트 개시 신호(STVP)를 생성하여 게이트 구동부(300)에 출력할 수 있다. 전원 전압 생성부(600)는 구동 제어부(200)로부터 온 클럭 신호(ON CLK), 오프 클럭 신호(OFF CLK) 및 수직 개시 신호(STV)를 수신할 수 있다. 수직 개시 신호(STV)는 한 프레임의 시작을 나타내는 신호일 수 있다. 전원 전압 생성부(600)는 온 클럭 신호(ON CLK), 오프 클럭 신호(OFF CLK) 및 수직 개시 신호(STV)를 기초로 게이트 클럭 신호(CKV) 및 게이트 개시 신호(STVP)를 생성할 수 있다. 이 때, 온 클럭 신호(ON CLK)는 게이트 클럭 신호의 라이징 엣지(RISING EDGE)에 동기화 될 수 있으며, 오프 클럭 신호(OFF CLK)는 게이트 클럭 신호의 폴링 엣지(FALLING EDGE)에 동기화 될 수 있다. 한편, 전원 전압 생성부(600)는 데이터 전압의 레벨을 결정하는 아날로그 하이 전압(AVDD)을 생성하여 데이터 구동부(500)에 출력할 수 있다.
도 2는 도 1의 표시 장치(10)를 나타내는 평면도이다.
도 1 및 도 2를 참조하면, 구동 제어부(200) 및 전원 전압 생성부(600)는 인쇄 회로 보드 어셈블리(PBA) 내에 배치될 수 있다. 인쇄 회로 보드 어셈블리(PBA)는 제1 인쇄 회로(P1) 및 제2 인쇄 회로(P2)와 연결될 수 있다.
예를 들어, 데이터 구동부(500)는 제1 인쇄 회로(P1)와 표시 패널(100) 사이에 연결되는 복수의 데이터 구동 칩(DIC) 및 제2 인쇄 회로(P2)와 표시 패널(100) 사이에 연결되는 복수의 데이터 구동 칩(DIC)을 포함할 수 있다.
본 실시예에서, 게이트 구동부(300)는 표시 패널(100) 내에 배치될 수 있다. 전원 전압 생성부(600)는 표시 패널(100) 내에 배치된 게이트 구동부(300)에 게이트 클럭 신호(CKV1, CKV2)를 출력할 수 있다. 표시 패널(100) 상에는 게이트 클럭 신호(CKV1, CKV2)를 인가하는 게이트 라인들이 배치될 수 있다.
도 3은 도 1의 전원 전압 생성부(600)의 입출력 신호를 나타내는 타이밍도이다.
도 1 내지 도 3을 참조하면, 전원 전압 생성부(600)는 구동 제어부(200)로부터 온 클럭 신호(ON CLK), 오프 클럭 신호(OFF CLK) 및 수직 개시 신호(STV)를 수신할 수 있다. 전원 전압 생성부(600)는 온 클럭 신호(ON CLK), 오프 클럭 신호(OFF CLK) 및 수직 개시 신호(STV)를 기초로 게이트 클럭 신호(CKV) 및 게이트 개시 신호(STVP)를 생성할 수 있다. 구체적으로, 온 클럭 신호(ON CLK)의 라이징 엣지에 의해 각각의 게이트 클럭 신호는 게이트 로우 전압에서 게이트 하이 전압으로 상승하는 라이징 타임이 결정될 수 있다. 또한, 오프 클럭 신호(OFF CLK)의 폴링 엣지에 의해 각각의 게이트 클럭 신호는 게이트 하이 전압에서 게이트 로우 전압으로 하강하는 폴링 타임이 결정될 수 있다. 복수의 게이트 클럭 신호들 각각은 인접한 게이트 클럭 신호와 일부 활성화 구간(예컨대, 게이트 하이 전압 구간)이 서로 오버랩하는 형태를 가질 수 있다. 전원 전압 생성부(600)는 게이트 클럭 신호(CKV) 및 게이트 개시 신호(STVP)를 생성하여 게이트 구동부(300)에 출력할 수 있다. 도 3에서는 게이트 클럭 신호가 2페이즈(PHASE)와 4클럭(CLOCK)으로 구성되는 신호가 예시되어 있으나, 본 발명의 실시예들이 이에 한정되는 것은 아니며, 게이트 클럭 신호의 종류 수는 더 다양하게 확장될 수 있다.
한편, 정전기 또는 순간적인 서지(Surge) 현상 등 외부 요인에 의한 구동 제어부(200)의 오동작으로 인하여 온 클럭 신호(ON CLK) 및 오프 클럭 신호(OFF CLK)가 비정상적으로 출력될 수 있다. 이 경우, 전원 전압 생성부(600)가 생성하는 게이트 클럭 신호 역시 비정상적 신호일 수 있다. 이러한 비정상적 게이트 클럭 신호가 게이트 구동부에 입력되는 경우, 표시 패널은 비정상적인 영상을 표시할 수 있다. 본 발명의 표시 장치는 이러한 문제점을 해결하기 위하여, 전원 전압 생성부(600)는 게이트 클럭 신호의 비정상적 신호 여부를 판단하고, 비정상적 신호의 경우, 온 클럭 신호(ON CLK) 또는 오프 클럭 신호(OFF CLK)의 카운트 값을 변경할 수 있다. 전원 전압 생성부(600)는 게이트 클럭 신호의 활성화 구간의 길이를 기초로 게이트 클럭 신호가 비정상 신호인지 여부를 판단할 수 있다. 게이트 클럭 신호가 비정상 신호로 판단되어 온 클럭 신호(ON CLK) 또는 오프 클럭 신호(OFF CLK)의 카운트 값이 변경 되는 경우, 게이트 클럭 신호는 정상 신호로 보정될 수 있다. 게이트 클럭 신호가 정상 신호로 보정되면, 표시 패널은 정상적인 영상을 표시할 수 있다. 이에 따라, 표시 장치는 사용자에게 노이즈가 시인되는 현상을 최소화하고, 표시 장치의 표시 품질 불량을 감소시킬 수 있다. 이와 같은 게이트 클럭 신호의 보정 방법은 도 4 내지 도 8을 참조하여 상세히 후술한다.
도 4는 도 1의 전원 전압 생성부(600)를 나타내는 블록도이다.
도 4를 참조하면, 전원 전압 생성부(600)는 계산부(610), 비교부(620) 및 게이트 제어부(630)를 포함할 수 있다. 계산부(610)는 온 클럭 신호(ON CLK) 및 오프 클럭 신호(OFF CLK)를 입력받고, 게이트 클럭 기준 시간(CT)을 산출할 수 있다. 비교부(620)는 게이트 클럭 기준 시간(CT) 및 게이트 클럭 실제 시간(RT)을 입력받고, 클럭 복원 신호(RS)를 생성할 수 있다. 게이트 제어부(630)는 온 클럭 신호(ON CLK) 및 오프 클럭 신호(OFF CLK)를 입력받고, 클럭 복원 신호(RS)를 기초로 게이트 클럭 신호를 생성할 수 있다.
계산부(610)는 온 클럭 신호(ON CLK) 및 오프 클럭 신호(OFF CLK)를 입력받고, 게이트 클럭 기준 시간(CT)을 산출할 수 있다. 구체적으로, 계산부(610)는 구동 제어부(200)로부터 온 클럭 신호(ON CLK) 및 오프 클럭 신호(OFF CLK)를 입력받을 수 있다. 계산부(610)는 온 클럭 신호(ON CLK) 및 오프 클럭 신호(OFF CLK)를 기초로 게이트 클럭 신호의 활성화 구간이 유지되는 시간을 계산할 수 있다. 계산부(610)는 게이트 클럭 신호의 활성화 구간이 유지되는 시간을 계산하여 게이트 클럭 기준 시간(CT)을 산출할 수 있다. 이 때, 게이트 클럭 기준 시간(CT)은 온 클럭 신호(ON CLK)의 활성화 구간이 유지되는 시간과 게이트 클럭의 종류 수의 곱으로 산출될 수 있다. 게이트 클럭 종류 수는 게이트 클럭 신호의 페이즈(PHASE)와 클럭(CLOCK)으로 표현될 수 있다. 예를 들어, 온 클럭 신호(ON CLK)의 활성화 구간이 유지되는 시간이 1H이고, 게이트 클럭 종류 수가 2페이즈인 경우, 게이트 클럭 기준 시간(CT)은 1H*2페이즈일 수 있다. 게이트 클럭 기준 시간(CT)은 게이트 클럭 신호가 정상 신호인 경우 게이트 클럭의 활성화 구간이 유지되어야 하는 시간을 의미할 수 있다. 계산부(610)는 게이트 클럭 기준 시간(CT)을 비교부(620)에 전송할 수 있다.
비교부(620)는 게이트 클럭 기준 시간(CT) 및 게이트 클럭 실제 시간(RT)을 입력받고, 클럭 복원 신호(RS)를 생성할 수 있다. 구체적으로, 비교부(620)는 계산부(610)로부터 게이트 클럭 기준 시간(CT)을 입력받을 수 있다. 비교부(620)는 전원 전압 생성부(600)의 출력단(OP)에서 출력되는 게이트 클럭 신호를 피드백하여 게이트 클럭 실제 시간(RT)을 획득할 수 있다. 비교부(620)는 게이트 클럭 기준 시간(CT)과 게이트 클럭 실제 시간(RT)을 비교하여 게이트 클럭 기준 시간(CT)과 게이트 클럭 실제 시간(RT)이 다른지 여부를 판단할 수 있다. 게이트 클럭 기준 시간(CT)과 게이트 클럭 실제 시간(RT)이 같은 경우 게이트 클럭 신호는 정상 신호일 수 있다. 게이트 클럭 기준 시간(CT)과 게이트 클럭 실제 시간(RT)이 다른 경우 게이트 클럭 신호는 비정상 신호일 수 있다. 비정상적 게이트 클럭 신호가 게이트 구동부에 입력되는 경우, 표시 패널은 비정상적인 영상을 표시할 수 있다. 비교부(620)는 게이트 클럭 기준 시간(CT)과 게이트 클럭 실제 시간(RT)이 다른 경우 클럭 복원 신호(RS)를 생성할 수 있다. 비교부(620)는 클럭 복원 신호(RS)를 게이트 제어부(630)에 전송할 수 있다. 클럭 복원 신호(RS)는 게이트 제어부(630)가 비정상적인 온 클럭 신호(ON CLK)의 카운트 값 또는 비정상적인 오프 클럭 신호(OFF CLK)의 카운트 값을 변경하도록 할 수 있다.
게이트 제어부(630)는 온 클럭 신호(ON CLK) 및 오프 클럭 신호(OFF CLK)를 입력받고, 클럭 복원 신호(RS)를 기초로 게이트 클럭 신호를 생성할 수 있다. 구체적으로, 게이트 제어부(630)는 구동 제어부(200)로부터 온 클럭 신호(ON CLK) 및 오프 클럭 신호(OFF CLK)를 입력받을 수 있다. 게이트 제어부(630)는 온 클럭 신호(ON CLK) 및 오프 클럭 신호(OFF CLK)를 기초로 게이트 클럭 신호를 생성할 수 있다. 게이트 제어부(630)는 게이트 클럭 신호를 전원 전압 생성부(600)의 출력단(OP)으로 출력할 수 있다. 게이트 제어부(630)는 게이트 클럭 신호를 비교부(620)로 피드백하여 입력할 수 있다. 게이트 클럭 신호가 비정상 신호인 경우 게이트 제어부(630)는 비교부(620)로부터 클럭 복원 신호(RS)를 입력받을 수 있다. 게이트 제어부(630)는 클럭 복원 신호(RS)에 따라 온 클럭 신호(ON CLK) 또는 오프 클럭 신호(OFF CLK)의 카운트 값을 증가 또는 감소시켜 게이트 클럭 신호를 정상 신호로 보정할 수 있다. 예를 들어, 게이트 제어부(630)는 클럭 복원 신호(RS)를 입력받고, 온 클럭 신호(ON CLK) 또는 오프 클럭 신호(OFF CLK)의 카운트 값을 증가 또는 감소시켜 게이트 클럭 신호의 활성화 구간의 길이를 조절할 수 있다. 게이트 클럭 신호의 활성화 구간의 길이가 조절되는 경우 게이트 클럭 신호는 정상 신호로 보정될 수 있다. 게이트 클럭 신호가 정상 신호로 보정되면, 표시 패널은 정상적인 영상을 표시할 수 있다. 이에 따라, 표시 장치는 사용자에게 노이즈가 시인되는 현상을 최소화하고, 표시 장치의 표시 품질 불량을 감소시킬 수 있다.
도 5는 게이트 클럭 신호가 비정상적 신호인 경우를 나타내는 타이밍도이고, 도 6은 도 5의 비정상적 신호에 따라 노이즈가 발생한 표시 패널을 나타내는 도면이다. 도 7은 게이트 클럭 신호가 비정상적 신호인 경우 본 발명의 일 실시예에 따라 정상적 신호로 보정된 게이트 클럭 신호를 나타내는 타이밍도이고, 도 8은 도 7의 게이트 클럭 신호 보정에 따라 노이즈가 보정된 표시 패널을 나타내는 도면이다.
도 3 내지 도 6을 참조하면, 전원 전압 생성부(600)는 구동 제어부(200)로부터 온 클럭 신호(ON CLK), 오프 클럭 신호(OFF CLK) 및 수직 개시 신호(STV)를 수신할 수 있다. 전원 전압 생성부(600)는 온 클럭 신호(ON CLK), 오프 클럭 신호(OFF CLK) 및 수직 개시 신호(STV)를 기초로 게이트 클럭 신호(CKV) 및 게이트 개시 신호(STVP)를 생성할 수 있다. 게이트 클럭 신호는 온 클럭 신호(ON CLK) 및 오프 클럭 신호(OFF CLK)에 기초하여 제어될 수 있다. 예를 들어, 온 클럭 신호(ON CLK)의 라이징 엣지에 의해 각각의 게이트 클럭 신호는 게이트 로우 전압에서 게이트 하이 전압으로 상승하는 라이징 타임이 결정될 수 있다. 다른 예를 들어, 오프 클럭 신호(OFF CLK)의 폴링 엣지에 의해 각각의 게이트 클럭 신호는 게이트 하이 전압에서 게이트 로우 전압으로 하강하는 폴링 타임이 결정될 수 있다. 복수의 게이트 클럭 신호들 각각은 인접한 게이트 클럭 신호와 일부 활성화 구간(예컨대, 게이트 하이 전압 구간)이 서로 오버랩하는 형태를 가질 수 있다. 전원 전압 생성부(600)는 게이트 클럭 신호(CKV) 및 게이트 개시 신호(STVP)를 생성하여 게이트 구동부(300)에 출력할 수 있다. 도 5에서는 게이트 클럭 신호가 2페이즈(PHASE)와 4클럭(CLOCK)으로 구성되는 신호가 예시되어 있으나, 본 발명의 실시예들이 이에 한정되는 것은 아니다.
일 실시예에 있어서, 전원 전압 생성부(600)는 온 클럭 신호(ON CLK) 또는 오프 클럭 신호(OFF CLK) 각각의 활성화 구간을 카운트할 수 있다. 예를 들어, 전원 전압 생성부(600)는 온 클럭 신호(ON CLK) 또는 오프 클럭 신호(OFF CLK)의 활성화 구간을 카운트하는 카운터부를 더 포함할 수 있다. 카운터부는 전원 전압 생성부(600) 내부에 있을 수도 있고, 외부에 배치되어 전원 전압 생성부(600)와 상호 교신할 수도 있다. 도 3에서 보듯이, 카운터부는 게이트 클럭 신호가 2페이즈와 4클럭으로 구성되는 경우, 온 클럭 신호(ON CLK) 또는 오프 클럭 신호(OFF CLK)의 활성화 구간을 1, 2, 3, 4로 나누어 카운트하는 동작을 반복할 수 있다. 게이트 클럭 신호는 온 클럭 신호(ON CLK) 및 오프 클럭 신호(OFF CLK)의 카운트 값에 동기화되어 제어될 수 있다. 예를 들어, 게이트 클럭 신호는 각각에 상응하는 온 클럭 신호(ON CLK) 카운트 값에 동기화되어 게이트 로우 전압에서 게이트 하이 전압으로 상승할 수 있다. 다른 예를 들어, 게이트 클럭 신호는 각각에 상응하는 오프 클럭 신호(OFF CLK) 카운트 값에 동기화되어 게이트 하이 전압에서 게이트 로우 전압으로 하강할 수 있다.
한편, 정전기 또는 순간적인 서지(Surge) 현상 등 외부 요인에 의한 구동 제어부(200)의 오동작으로 인하여 온 클럭 신호(ON CLK) 및 오프 클럭 신호(OFF CLK)가 손실될 수 있다. 이 경우, 전원 전압 생성부(600)가 생성하는 게이트 클럭 신호는 비정상적 신호일 수 있다. 이러한 비정상적 게이트 클럭 신호가 게이트 구동부에 입력되는 경우, 표시 패널은 비정상적인 영상을 표시할 수 있다. 전원 전압 생성부(600)로 입력되는 오프 클럭 신호(OFF CLK) 중 일부가 손실될 수 있다. 이 경우, 게이트 클럭 신호는 온 클럭 신호(ON CLK)의 라이징 엣지에 의해 게이트 하이 전압으로 상승하지만, 손실된 오프 클럭 신호(OFF CLK)에 의해 정상적으로 게이트 로우 전압으로 하강할 수 없다. 따라서, 게이트 클럭 신호는 활성화 구간이 길어지게 될 수 있다. 도 5에서 보듯이, 제1 오프 클럭 신호(OFF CLK)가 손실된 경우, 제1 게이트 클럭 신호는 제1 온 클럭 신호(ON CLK)에 의해 게이트 하이 전압으로 상승하지만, 제1 오프 클럭이 아닌 제2 오프 클럭 신호(OFF CLK)에 의해 게이트 로우 전압으로 하강할 수 있다. 마찬가지로, 제2 게이트 클럭 신호는 제2 온 클럭 신호(ON CLK)에 의해 게이트 하이 전압으로 상승하지만, 제2 오프 클럭 신호(OFF CLK)가 아닌 제3 오프 클럭 신호(OFF CLK)에 의해 게이트 로우 전압으로 하강할 수 있다. 이와 같은 현상이 발생하게 되면, 비정상적인 게이트 클럭 신호들로 인하여 게이트 클럭 신호 간에 중첩 구간이 발생하게 된다. 도 6에서 보듯이, 표시 패널에 표시되는 영상은 게이트 클럭 신호들의 중첩으로 인하여, 각각의 게이트 클럭 신호에 상응하는 데이터가 중복되어 출력되므로 표시 패널 전체적으로 블록 단위의 노이즈가 발생할 수 있다. 이러한 블록 단위의 노이즈는 표시 품질 불량을 일으키고, 사용자에게 시인될 수 있다.
본 발명의 표시 장치는 이러한 문제점을 해결하기 위하여, 전원 전압 생성부(600)는 게이트 클럭 신호의 비정상적 신호 여부를 판단하고, 비정상적 신호의 경우, 온 클럭 신호(ON CLK) 또는 오프 클럭 신호(OFF CLK)의 카운트 값을 변경할 수 있다. 전원 전압 생성부(600)는 게이트 클럭 신호의 활성화 구간의 길이를 기초로 게이트 클럭 신호가 비정상 신호인지 여부를 판단할 수 있다. 게이트 클럭 신호가 비정상 신호로 판단되어 온 클럭 신호(ON CLK) 또는 오프 클럭 신호(OFF CLK)의 카운트 값이 변경 되는 경우, 게이트 클럭 신호는 정상 신호로 보정될 수 있다.
도 7 및 도 8에서 보듯이, 온 클럭 신호(ON CLK) 또는 오프 클럭 신호(OFF CLK)가 손실된 경우, 비교부(620)는 게이트 클럭 신호의 비정상적 신호를 감지하고, 클럭 복원 신호(RS)를 생성할 수 있다. 비교부(620)는 클럭 복원 신호(RS)를 게이트 제어부(630)로 전송할 수 있다. 게이트 제어부(630)는 클럭 복원 신호(RS)를 입력받고, 손실된 온 클럭 신호(ON CLK) 또는 오프 클럭 신호(OFF CLK)의 카운터 값을 복원할 수 있다. 구체적으로, 게이트 제어부(630)는 온 클럭 신호(ON CLK)의 손실로 인하여 게이트 클럭 신호가 비정상 신호인 경우 온 클럭 신호(ON CLK)의 카운트 값을 감소시켜 온 클럭 신호(ON CLK)가 손실되기 전의 카운트 값을 복원할 수 있다. 또한, 게이트 제어부(630)는 오프 클럭 신호(OFF CLK)의 손실로 인하여 게이트 클럭 신호가 비정상 신호인 경우 오프 클럭 신호(OFF CLK)의 카운트 값을 증가시켜 오프 클럭 신호(OFF CLK)가 손실되기 전의 카운트 값을 복원할 수 있다. 예를 들어, 제1 오프 클럭 신호(OFF CLK)가 손실된 경우, 게이트 제어부(630)는 클럭 복원 신호(RS)에 기초하여 제2 오프 클럭 신호(OFF CLK)의 카운트 값을 1에서 2로 증가시킬 수 있다. 마찬가지로, 게이트 제어부(630)는 제3 오프 클럭 신호(OFF CLK)의 카운트 값을 2에서 3으로 증가시킬 수 있다. 이 경우, 제1 게이트 클럭 신호는 비정상적으로 출력되지만, 제2 게이트 클럭 신호, 제3 게이트 클럭 신호 및 제4 게이트 클럭 신호는 정상적인 오프 클럭 신호(OFF CLK)에 동기화되어 정상적인 신호로 출력될 수 있다. 도 8에서 보듯이, 표시 패널에 표시되는 영상은 비정상적 신호인 제1 게이트 클럭 신호에 상응하는 데이터를 제외하고는 정상적인 영상을 표시할 수 있다. 즉, 표시 패널에서는 라인 단위의 노이즈가 발생할 수 있다. 이러한 라인 단위의 노이즈는 대체로 사용자에게 인식되지 않으므로, 표시 품질 불량을 최소화 할 수 있다.
도 9는 본 발명의 일 실시예에 따른 표시 장치의 동작을 나타내는 순서도이다.
도 1, 도 4 내지 도 9를 참조하면, 본 발명에 따른 표시 장치는 온 클럭 신호(ON CLK) 및 오프 클럭 신호(OFF CLK)를 생성(S110)하고, 온 클럭 신호(ON CLK) 및 오프 클럭 신호(OFF CLK)를 기초로 게이트 클럭 신호를 생성(S120)하며, 게이트 클럭 신호의 활성화 구간의 길이를 기초로 게이트 클럭 신호가 비정상 신호인지 여부를 판단(S130)하고, 게이트 클럭 신호가 비정상 신호인 경우, 온 클럭 신호(ON CLK) 또는 오프 클럭 신호(OFF CLK)의 카운트 값을 변경(S140)할 수 있다.
일 실시예에 있어서, 표시 장치는 온 클럭 신호(ON CLK) 및 오프 클럭 신호(OFF CLK)를 생성(S110)하고, 온 클럭 신호(ON CLK) 및 오프 클럭 신호(OFF CLK)를 기초로 게이트 클럭 신호를 생성(S120)할 수 있다. 구체적으로, 전원 전압 생성부(600)는 구동 제어부(200)로부터 온 클럭 신호(ON CLK), 오프 클럭 신호(OFF CLK) 및 수직 개시 신호(STV)를 수신할 수 있다. 전원 전압 생성부(600)는 온 클럭 신호(ON CLK), 오프 클럭 신호(OFF CLK) 및 수직 개시 신호(STV)를 기초로 게이트 클럭 신호(CKV) 및 게이트 개시 신호(STVP)를 생성할 수 있다. 게이트 클럭 신호는 온 클럭 신호(ON CLK) 및 오프 클럭 신호(OFF CLK)에 기초하여 제어될 수 있다. 예를 들어, 온 클럭 신호(ON CLK)의 라이징 엣지에 의해 각각의 게이트 클럭 신호는 게이트 로우 전압에서 게이트 하이 전압으로 상승하는 라이징 타임이 결정될 수 있다. 다른 예를 들어, 오프 클럭 신호(OFF CLK)의 폴링 엣지에 의해 각각의 게이트 클럭 신호는 게이트 하이 전압에서 게이트 로우 전압으로 하강하는 폴링 타임이 결정될 수 있다.
일 실시예에 있어서, 표시 장치는 게이트 클럭 신호의 활성화 구간의 길이를 기초로 게이트 클럭 신호가 비정상 신호인지 여부를 판단(S130)할 수 있다. 구체적으로, 계산부(610)는 온 클럭 신호(ON CLK) 및 오프 클럭 신호(OFF CLK)를 기초로 게이트 클럭 신호의 활성화 구간이 유지되는 시간을 계산할 수 있다. 계산부(610)는 게이트 클럭 신호의 활성화 구간이 유지되는 시간을 계산하여 게이트 클럭 기준 시간(CT)을 산출할 수 있다. 이 때, 게이트 클럭 기준 시간(CT)은 온 클럭 신호(ON CLK)의 활성화 구간이 유지되는 시간과 게이트 클럭의 종류 수의 곱으로 산출될 수 있다. 계산부(610)는 게이트 클럭 기준 시간(CT)을 비교부(620)로 전송할 수 있다. 비교부(620)는 전원 전압 생성부(600)의 출력단(OP)에서 출력되는 게이트 클럭 신호를 피드백하여 게이트 클럭 실제 시간(RT)을 획득할 수 있다. 비교부(620)는 게이트 클럭 기준 시간(CT)과 게이트 클럭 실제 시간(RT)을 비교하여 게이트 클럭 기준 시간(CT)과 게이트 클럭 실제 시간(RT)이 다른지 여부를 판단할 수 있다. 게이트 클럭 기준 시간(CT)과 게이트 클럭 실제 시간(RT)이 같은 경우 게이트 클럭 신호는 정상 신호일 수 있다. 게이트 클럭 기준 시간(CT)과 게이트 클럭 실제 시간(RT)이 다른 경우 게이트 클럭 신호는 비정상 신호일 수 있다. 비교부(620)는 게이트 클럭 기준 시간(CT)과 게이트 클럭 실제 시간(RT)이 다른 경우 클럭 복원 신호(RS)를 생성하고, 클럭 복원 신호(RS)를 게이트 제어부(630)에 전송할 수 있다.
일 실시예에 있어서, 표시 장치는 게이트 클럭 신호가 비정상 신호인 경우, 온 클럭 신호(ON CLK) 또는 오프 클럭 신호(OFF CLK)의 카운트 값을 변경(S140)할 수 있다. 구체적으로, 게이트 제어부(630)는 클럭 복원 신호(RS)를 입력받고, 손실된 온 클럭 신호(ON CLK) 또는 오프 클럭 신호(OFF CLK)의 카운터 값을 복원할 수 있다. 게이트 제어부(630)는 온 클럭 신호(ON CLK)의 손실로 인하여 게이트 클럭 신호가 비정상 신호인 경우 온 클럭 신호(ON CLK)의 카운트 값을 감소시켜 온 클럭 신호(ON CLK)가 손실되기 전의 카운트 값을 복원할 수 있다. 또한, 게이트 제어부(630)는 오프 클럭 신호(OFF CLK)의 손실로 인하여 게이트 클럭 신호가 비정상 신호인 경우 오프 클럭 신호(OFF CLK)의 카운트 값을 증가시켜 오프 클럭 신호(OFF CLK)가 손실되기 전의 카운트 값을 복원할 수 있다. 이 경우, 온 클럭 신호(ON CLK) 또는 오프 클럭 신호(OFF CLK)가 손실된 게이트 클럭 신호는 비정상적으로 출력되지만, 나머지 제4 게이트 클럭 신호는 정상적인 온 클럭 신호(ON CLK) 또는 정상적인 오프 클럭 신호(OFF CLK)에 동기화되어 정상적인 신호로 출력될 수 있다.
도 10은 본 발명의 다른 실시예에 따른 표시 장치의 동작을 나타내는 순서도이다.
도 1 내지 도 10을 참조하면, 본 발명에 따른 표시 장치는 온 클럭 신호(ON CLK) 및 오프 클럭 신호(OFF CLK)를 생성(S210)하고, 온 클럭 신호(ON CLK) 및 오프 클럭 신호(OFF CLK)를 기초로 게이트 클럭 신호를 생성(S220)하며, 온 클럭 신호(ON CLK) 및 오프 클럭 신호(OFF CLK)를 기초로 게이트 클럭 신호의 활성화 구간이 유지되는 시간을 계산하여 게이트 클럭 기준 시간(CT)을 산출(S230)하고, 출력단(OP)에서 출력되는 게이트 클럭 신호를 피드백하여 게이트 클럭 실제 시간(RT)을 획득(S240)하며, 게이트 클럭 기준 시간(CT)과 게이트 클럭 실제 시간(RT)을 비교(S250)하고, 게이트 클럭 기준 시간(CT)과 게이트 클럭 실제 시간(RT)이 상이한 경우, 온 클럭 신호(ON CLK) 또는 오프 클럭 신호(OFF CLK)의 카운트 값을 증가 또는 감소시켜 게이트 클럭 신호를 정상 신호로 보정(S260)할 수 있다.
일 실시예에 있어서, 표시 장치는 온 클럭 신호(ON CLK) 및 오프 클럭 신호(OFF CLK)를 생성(S210)하고, 온 클럭 신호(ON CLK) 및 오프 클럭 신호(OFF CLK)를 기초로 게이트 클럭 신호를 생성(S220)할 수 있다. 구체적으로, 전원 전압 생성부(600)는 구동 제어부(200)로부터 온 클럭 신호(ON CLK), 오프 클럭 신호(OFF CLK) 및 수직 개시 신호(STV)를 수신할 수 있다. 전원 전압 생성부(600)는 온 클럭 신호(ON CLK), 오프 클럭 신호(OFF CLK) 및 수직 개시 신호(STV)를 기초로 게이트 클럭 신호(CKV) 및 게이트 개시 신호(STVP)를 생성할 수 있다. 게이트 클럭 신호는 온 클럭 신호(ON CLK) 및 오프 클럭 신호(OFF CLK)에 기초하여 제어될 수 있다. 예를 들어, 온 클럭 신호(ON CLK)의 라이징 엣지에 의해 각각의 게이트 클럭 신호는 게이트 로우 전압에서 게이트 하이 전압으로 상승하는 라이징 타임이 결정될 수 있다. 다른 예를 들어, 오프 클럭 신호(OFF CLK)의 폴링 엣지에 의해 각각의 게이트 클럭 신호는 게이트 하이 전압에서 게이트 로우 전압으로 하강하는 폴링 타임이 결정될 수 있다.
일 실시예에 있어서, 표시 장치는 온 클럭 신호(ON CLK) 및 오프 클럭 신호(OFF CLK)를 기초로 게이트 클럭 신호의 활성화 구간이 유지되는 시간을 계산하여 게이트 클럭 기준 시간(CT)을 산출(S230)할 수 있다. 구체적으로, 계산부(610)는 구동 제어부(200)로부터 온 클럭 신호(ON CLK) 및 오프 클럭 신호(OFF CLK)를 입력받을 수 있다. 계산부(610)는 온 클럭 신호(ON CLK) 및 오프 클럭 신호(OFF CLK)를 기초로 게이트 클럭 신호의 활성화 구간이 유지되는 시간을 계산할 수 있다. 계산부(610)는 게이트 클럭 신호의 활성화 구간이 유지되는 시간을 계산하여 게이트 클럭 기준 시간(CT)을 산출할 수 있다. 이 때, 게이트 클럭 기준 시간(CT)은 온 클럭 신호(ON CLK)의 활성화 구간이 유지되는 시간과 게이트 클럭의 종류 수의 곱으로 산출될 수 있다. 게이트 클럭 종류 수는 게이트 클럭 신호의 페이즈(PHASE)와 클럭(CLOCK)으로 표현될 수 있다. 예를 들어, 온 클럭 신호(ON CLK)의 활성화 구간이 유지되는 시간이 1H이고, 게이트 클럭 종류 수가 2페이즈인 경우, 게이트 클럭 기준 시간(CT)은 1H*2페이즈일 수 있다. 게이트 클럭 기준 시간(CT)은 게이트 클럭 신호가 정상 신호인 경우 게이트 클럭의 활성화 구간이 유지되어야 하는 시간을 의미할 수 있다. 계산부(610)는 게이트 클럭 기준 시간(CT)을 비교부(620)에 전송할 수 있다.
일 실시예에 있어서, 표시 장치는 출력단(OP)에서 출력되는 게이트 클럭 신호를 피드백하여 게이트 클럭 실제 시간(RT)을 획득(S240)하고, 게이트 클럭 기준 시간(CT)과 게이트 클럭 실제 시간(RT)을 비교(S250)할 수 있다. 구체적으로, 비교부(620)는 계산부(610)로부터 게이트 클럭 기준 시간(CT)을 입력받을 수 있다. 비교부(620)는 전원 전압 생성부(600)의 출력단(OP)에서 출력되는 게이트 클럭 신호를 피드백하여 게이트 클럭 실제 시간(RT)을 획득할 수 있다. 비교부(620)는 게이트 클럭 기준 시간(CT)과 게이트 클럭 실제 시간(RT)을 비교하여 게이트 클럭 기준 시간(CT)과 게이트 클럭 실제 시간(RT)이 다른지 여부를 판단할 수 있다. 게이트 클럭 기준 시간(CT)과 게이트 클럭 실제 시간(RT)이 같은 경우 게이트 클럭 신호는 정상 신호일 수 있다. 게이트 클럭 기준 시간(CT)과 게이트 클럭 실제 시간(RT)이 다른 경우 게이트 클럭 신호는 비정상 신호일 수 있다. 비정상적 게이트 클럭 신호가 게이트 구동부에 입력되는 경우, 표시 패널은 비정상적인 영상을 표시할 수 있다. 비교부(620)는 게이트 클럭 기준 시간(CT)과 게이트 클럭 실제 시간(RT)이 다른 경우 클럭 복원 신호(RS)를 생성할 수 있다. 비교부(620)는 클럭 복원 신호(RS)를 게이트 제어부(630)에 전송할 수 있다. 클럭 복원 신호(RS)는 게이트 제어부(630)가 비정상적인 온 클럭 신호(ON CLK)의 카운트 값 또는 비정상적인 오프 클럭 신호(OFF CLK)의 카운트 값을 변경하도록 할 수 있다.
한편, 전원 전압 생성부(600)는 온 클럭 신호(ON CLK) 또는 오프 클럭 신호(OFF CLK) 각각의 활성화 구간을 카운트할 수 있다. 예를 들어, 전원 전압 생성부(600)는 온 클럭 신호(ON CLK) 또는 오프 클럭 신호(OFF CLK)의 활성화 구간을 카운트하는 카운터부를 더 포함할 수 있다. 카운터부는 전원 전압 생성부(600) 내부에 있을 수도 있고, 외부에 배치되어 전원 전압 생성부(600)와 상호 교신할 수도 있다. 도 3에서 보듯이, 카운터부는 게이트 클럭 신호가 2페이즈와 4클럭으로 구성되는 경우, 온 클럭 신호(ON CLK) 또는 오프 클럭 신호(OFF CLK)의 활성화 구간을 1, 2, 3, 4로 나누어 카운트하는 동작을 반복할 수 있다. 게이트 클럭 신호는 온 클럭 신호(ON CLK) 및 오프 클럭 신호(OFF CLK)의 카운트 값에 동기화되어 제어될 수 있다. 예를 들어, 게이트 클럭 신호는 각각에 상응하는 온 클럭 신호(ON CLK) 카운트 값에 동기화되어 게이트 로우 전압에서 게이트 하이 전압으로 상승할 수 있다. 다른 예를 들어, 게이트 클럭 신호는 각각에 상응하는 오프 클럭 신호(OFF CLK) 카운트 값에 동기화되어 게이트 하이 전압에서 게이트 로우 전압으로 하강할 수 있다.
일 실시예에 있어서, 표시 장치는 게이트 클럭 기준 시간(CT)과 게이트 클럭 실제 시간(RT)이 상이한 경우, 온 클럭 신호(ON CLK) 또는 오프 클럭 신호(OFF CLK)의 카운트 값을 증가 또는 감소시켜 게이트 클럭 신호를 정상 신호로 보정(S260)할 수 있다. 구체적으로, 게이트 제어부(630)는 구동 제어부(200)로부터 온 클럭 신호(ON CLK) 및 오프 클럭 신호(OFF CLK)를 입력받을 수 있다. 게이트 제어부(630)는 온 클럭 신호(ON CLK) 및 오프 클럭 신호(OFF CLK)를 기초로 게이트 클럭 신호를 생성할 수 있다. 게이트 제어부(630)는 게이트 클럭 신호를 전원 전압 생성부(600)의 출력단(OP)으로 출력할 수 있다. 게이트 제어부(630)는 게이트 클럭 신호를 비교부(620)로 피드백하여 입력할 수 있다. 게이트 클럭 신호가 비정상 신호인 경우 게이트 제어부(630)는 비교부(620)로부터 클럭 복원 신호(RS)를 입력받을 수 있다. 게이트 제어부(630)는 클럭 복원 신호(RS)에 따라 온 클럭 신호(ON CLK) 또는 오프 클럭 신호(OFF CLK)의 카운트 값을 증가 또는 감소시켜 게이트 클럭 신호를 정상 신호로 보정할 수 있다. 예를 들어, 게이트 제어부(630)는 온 클럭 신호(ON CLK)의 손실로 인하여 게이트 클럭 신호가 비정상 신호인 경우 온 클럭 신호(ON CLK)의 카운트 값을 감소시켜 온 클럭 신호(ON CLK)가 손실되기 전의 카운트 값을 복원할 수 있다. 또한, 게이트 제어부(630)는 오프 클럭 신호(OFF CLK)의 손실로 인하여 게이트 클럭 신호가 비정상 신호인 경우 오프 클럭 신호(OFF CLK)의 카운트 값을 증가시켜 오프 클럭 신호(OFF CLK)가 손실되기 전의 카운트 값을 복원할 수 있다. 도 7에서 보듯이, 제1 오프 클럭 신호(OFF CLK)가 손실된 경우, 게이트 제어부(630)는 클럭 복원 신호(RS)에 기초하여 제2 오프 클럭 신호(OFF CLK)의 카운트 값을 1에서 2로 증가시킬 수 있다. 마찬가지로, 게이트 제어부(630)는 제3 오프 클럭 신호(OFF CLK)의 카운트 값을 2에서 3으로 증가시킬 수 있다. 이 경우, 제1 게이트 클럭 신호는 비정상적으로 출력되지만, 제2 게이트 클럭 신호, 제3 게이트 클럭 신호 및 제4 게이트 클럭 신호는 정상적인 오프 클럭 신호(OFF CLK)에 동기화되어 정상적인 신호로 출력될 수 있다. 이에 따라서, 도 8과 같이, 표시 패널에 표시되는 영상은 비정상적 신호인 제1 게이트 클럭 신호에 상응하는 데이터를 제외하고는 정상적인 영상을 표시할 수 있다. 즉, 표시 패널에서는 라인 단위의 노이즈가 발생할 수 있다. 이러한 라인 단위의 노이즈는 대체로 사용자에게 인식되지 않으므로, 표시 품질 불량을 최소화 할 수 있다. 이에 따라, 표시 장치는 사용자에게 노이즈가 시인되는 현상을 최소화하고, 표시 장치의 표시 품질 불량을 감소시킬 수 있다.
도 11은 도 1의 전원 전압 생성부(600)의 입출력 신호의 다른 실시예를 나타내는 타이밍도이다.
도 1 및 도 11을 참조하면, 도 11은 게이트 클럭 신호가 4페이즈(PHASE)와 8클럭(CLOCK)으로 구성되는 경우 전원 전압 생성부(600)의 입출력 신호의 일 예시를 나타낼 수 있다. 전원 전압 생성부(600)는 구동 제어부(200)로부터 온 클럭 신호(ON CLK), 오프 클럭 신호(OFF CLK) 및 수직 개시 신호(STV)를 수신할 수 있다. 전원 전압 생성부(600)는 온 클럭 신호(ON CLK), 오프 클럭 신호(OFF CLK) 및 수직 개시 신호(STV)를 기초로 게이트 클럭 신호(CKV) 및 게이트 개시 신호(STVP)를 생성할 수 있다. 구체적으로, 온 클럭 신호(ON CLK)의 라이징 엣지에 의해 각각의 게이트 클럭 신호는 게이트 로우 전압에서 게이트 하이 전압으로 상승하는 라이징 타임이 결정될 수 있다. 또한, 오프 클럭 신호(OFF CLK)의 폴링 엣지에 의해 각각의 게이트 클럭 신호는 게이트 하이 전압에서 게이트 로우 전압으로 하강하는 폴링 타임이 결정될 수 있다. 복수의 게이트 클럭 신호들 각각은 인접한 게이트 클럭 신호와 일부 활성화 구간(예컨대, 게이트 하이 전압 구간)이 서로 오버랩하는 형태를 가질 수 있다. 전원 전압 생성부(600)는 게이트 클럭 신호(CKV) 및 게이트 개시 신호(STVP)를 생성하여 게이트 구동부(300)에 출력할 수 있다. 도 11에서는 게이트 클럭 신호가 4페이즈(PHASE)와 8클럭(CLOCK)으로 구성되는 신호가 예시되어 있으나, 본 발명의 실시예들이 이에 한정되는 것은 아니며, 본 발명의 게이트 클럭 신호의 종류는 6페이즈와 12클럭, 8페이즈와 16클럭 등 더 다양한 페이즈와 클럭으로 구성될 수 있다.
온 클럭 신호(ON CLK) 및 오프 클럭 신호(OFF CLK)는 정전기 또는 순간적인 서지(Surge) 현상 등 외부 요인에 의한 구동 제어부(200)의 오동작으로 인하여 비정상적으로 출력될 수 있다. 이 경우, 전원 전압 생성부(600)가 생성하는 게이트 클럭 신호 역시 비정상적 신호일 수 있다. 이러한 비정상적 게이트 클럭 신호가 게이트 구동부에 입력되는 경우, 표시 패널은 비정상적인 영상을 표시할 수 있다. 이러한 문제점을 해결하기 위하여, 본 발명의 표시 장치는 게이트 라인, 데이터 라인 및 게이트 라인 및 데이터 라인에 전기적으로 연결되는 픽셀을 포함하고, 입력 영상 데이터를 기초로 영상을 표시하는 표시 패널, 게이트 라인에 게이트 신호를 출력하는 게이트 구동부, 데이터 라인에 데이터 전압을 출력하는 데이터 구동부 및 표시 패널, 게이트 구동부 및 데이터 구동부에 구동 전압을 제공하는 전원 전압 생성부(600)를 포함할 수 있다. 이 때, 전원 전압 생성부(600)는 온 클럭 신호(ON CLK) 및 오프 클럭 신호(OFF CLK)에 기초하여 게이트 클럭 신호를 생성하고, 게이트 클럭 신호가 비정상 신호인 경우 온 클럭 신호(ON CLK) 또는 오프 클럭 신호(OFF CLK)의 카운트 값을 변경할 수 있다. 이에 따라, 본 발명에 따른 표시 장치는 사용자에게 노이즈가 시인되는 현상을 최소화하고, 표시 장치의 표시 품질 불량을 감소시킬 수 있다. 다만, 이에 대해서는 상술한 바 있으므로, 그에 대한 중복되는 설명은 생략하기로 한다.
이상에서 설명한 본 발명에 따른 표시 장치 및 상기 표시 장치의 구동 방법에 따르면, 표시 장치의 안전성 및 신뢰성을 향상시킬 수 있다.
이상 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10: 표시 장치 100: 표시 패널
200: 구동 제어부 300: 게이트 구동부
400: 감마 기준 전압 생성부 500: 데이터 구동부
600: 전원 전압 생성부 610: 계산부
620: 비교부 630: 게이트 제어부

Claims (20)

  1. 게이트 라인, 데이터 라인 및 상기 게이트 라인 및 상기 데이터 라인에 전기적으로 연결되는 픽셀을 포함하고, 입력 영상 데이터를 기초로 영상을 표시하는 표시 패널;
    상기 게이트 라인에 게이트 신호를 출력하는 게이트 구동부;
    상기 데이터 라인에 데이터 전압을 출력하는 데이터 구동부; 및
    상기 표시 패널, 상기 게이트 구동부 및 상기 데이터 구동부에 구동 전압을 제공하는 전원 전압 생성부를 포함하고,
    상기 전원 전압 생성부는 온 클럭 신호 및 오프 클럭 신호에 기초하여 게이트 클럭 신호를 생성하고, 상기 게이트 클럭 신호가 비정상 신호인 경우 상기 온 클럭 신호 또는 상기 오프 클럭 신호의 카운트 값을 변경하는 것을 특징으로 하는 표시 장치.
  2. 제1항에 있어서, 상기 전원 전압 생성부는
    상기 게이트 클럭 신호의 활성화 구간의 길이를 기초로 상기 게이트 클럭 신호가 비정상 신호인지 여부를 판단하는 것을 특징으로 하는 표시 장치.
  3. 제2항에 있어서, 상기 전원 전압 생성부는
    상기 온 클럭 신호 및 상기 오프 클럭 신호를 기초로 상기 게이트 클럭 신호의 상기 활성화 구간이 유지되는 시간을 계산하여 게이트 클럭 기준 시간을 산출하는 것을 특징으로 하는 표시 장치.
  4. 제3항에 있어서, 상기 전원 전압 생성부는
    출력단에서 출력되는 상기 게이트 클럭 신호를 피드백하여 게이트 클럭 실제 시간을 획득하고, 상기 게이트 클럭 기준 시간과 상기 게이트 클럭 실제 시간이 다른 경우 상기 게이트 클럭 신호를 비정상 신호로 판단하는 것을 특징으로 하는 표시 장치.
  5. 제2항에 있어서, 상기 전원 전압 생성부는
    상기 온 클럭 신호 또는 상기 오프 클럭 신호 각각의 활성화 구간을 카운트하고, 상기 온 클럭 신호 또는 상기 오프 클럭 신호의 상기 카운트 값에 상응하는 상기 게이트 클럭 신호를 생성하는 것을 특징으로 하는 표시 장치.
  6. 제5항에 있어서, 상기 전원 전압 생성부는
    상기 게이트 클럭 신호가 비정상 신호인 경우 상기 온 클럭 신호 또는 상기 오프 클럭 신호의 카운트 값을 증가 또는 감소시켜 상기 게이트 클럭 신호의 활성화 구간의 길이를 조절하는 것을 특징으로 하는 표시 장치.
  7. 제2항에 있어서, 상기 전원 전압 생성부는
    상기 온 클럭 신호 및 상기 오프 클럭 신호를 기초로 상기 게이트 클럭 신호의 상기 활성화 구간이 유지되는 시간을 계산하여 게이트 클럭 기준 시간을 산출하는 계산부;
    출력단에서 출력되는 상기 게이트 클럭 신호를 피드백하여 게이트 클럭 실제 시간을 획득하고, 상기 게이트 클럭 기준 시간과 상기 게이트 클럭 실제 시간을 비교하는 비교부; 및
    상기 게이트 클럭 신호를 상기 출력단으로 출력하고, 상기 게이트 클럭 신호가 비정상 신호인 경우 상기 온 클럭 신호 또는 상기 오프 클럭 신호의 카운트 값을 증가 또는 감소시켜 상기 게이트 클럭 신호를 정상 신호로 보정하는 게이트 제어부를 포함하는 것을 특징으로 하는 표시 장치.
  8. 제7항에 있어서, 상기 계산부는
    상기 온 클럭 신호의 활성화 구간이 유지되는 시간과 상기 게이트 클럭 신호의 종류 수의 곱으로 상기 게이트 클럭 기준 시간을 산출하는 것을 특징으로 하는 표시 장치.
  9. 제7항에 있어서, 상기 비교부는
    상기 게이트 클럭 기준 시간과 상기 게이트 클럭 실제 시간이 다른 경우 클럭 복원 신호를 생성하고, 상기 게이트 제어부에 상기 클럭 복원 신호를 전송하는 것을 특징으로 하는 표시 장치.
  10. 제7항에 있어서, 상기 게이트 제어부는
    상기 온 클럭 신호의 손실로 인하여 상기 게이트 클럭 신호가 비정상 신호인 경우 상기 온 클럭 신호의 상기 카운트 값을 감소시켜 상기 온 클럭 신호가 손실되기 전의 상기 카운트 값을 복원하는 것을 특징으로 하는 표시 장치.
  11. 제7항에 있어서, 상기 게이트 제어부는
    상기 오프 클럭 신호의 손실로 인하여 상기 게이트 클럭 신호가 비정상 신호인 경우 상기 오프 클럭 신호의 상기 카운트 값을 증가시켜 상기 오프 클럭 신호가 손실되기 전의 상기 카운트 값을 복원하는 것을 특징으로 하는 표시 장치.
  12. 온 클럭 신호 및 오프 클럭 신호를 생성하는 단계;
    상기 온 클럭 신호 및 상기 오프 클럭 신호를 기초로 게이트 클럭 신호를 생성하는 단계;
    상기 게이트 클럭 신호의 활성화 구간의 길이를 기초로 상기 게이트 클럭 신호가 비정상 신호인지 여부를 판단하는 단계; 및
    상기 게이트 클럭 신호가 비정상 신호인 경우 상기 온 클럭 신호 또는 상기 오프 클럭 신호의 카운트 값을 변경하는 단계를 포함하는 표시 장치의 구동 방법.
  13. 제12항에 있어서, 상기 온 클럭 신호 및 상기 오프 클럭 신호를 기초로 상기 게이트 클럭 신호의 상기 활성화 구간이 유지되는 시간을 계산하여 게이트 클럭 기준 시간을 산출하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
  14. 제13항에 있어서, 출력단에서 출력되는 상기 게이트 클럭 신호를 피드백하여 게이트 클럭 실제 시간을 획득하고, 상기 게이트 클럭 기준 시간과 상기 게이트 클럭 실제 시간이 다른 경우 상기 게이트 클럭 신호를 비정상 신호로 판단하는 것을 특징으로 하는 표시 장치의 구동 방법.
  15. 제12항에 있어서, 상기 온 클럭 신호 또는 상기 오프 클럭 신호 각각의 활성화 구간을 카운트하고, 상기 온 클럭 신호 또는 상기 오프 클럭 신호의 상기 카운트 값에 상응하는 상기 게이트 클럭 신호를 생성하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
  16. 제15항에 있어서, 상기 게이트 클럭 신호가 비정상 신호인 경우 상기 온 클럭 신호 또는 상기 오프 클럭 신호의 카운트 값을 증가 또는 감소시켜 상기 게이트 클럭 신호의 활성화 구간의 길이를 조절하는 것을 특징으로 하는 표시 장치의 구동 방법.
  17. 제12항에 있어서,
    상기 온 클럭 신호 및 상기 오프 클럭 신호를 기초로 상기 게이트 클럭 신호의 상기 활성화 구간이 유지되는 시간을 계산하여 게이트 클럭 기준 시간을 산출하는 단계; 및
    출력단에서 출력되는 상기 게이트 클럭 신호를 피드백하여 게이트 클럭 실제 시간을 획득하고, 상기 게이트 클럭 기준 시간과 상기 게이트 클럭 실제 시간을 비교하는 단계를 더 포함하고,
    상기 게이트 클럭 신호를 상기 출력단으로 출력하고, 상기 게이트 클럭 신호가 비정상 신호인 경우 상기 온 클럭 신호 또는 상기 오프 클럭 신호의 카운트 값을 증가 또는 감소시켜 상기 게이트 클럭 신호를 정상 신호로 보정하는 것을 특징으로 하는 표시 장치의 구동 방법.
  18. 제17항에 있어서, 상기 게이트 클럭 기준 시간을 산출하는 단계는
    상기 온 클럭 신호의 활성화 구간이 유지되는 시간과 상기 게이트 클럭 신호의 종류 수의 곱으로 상기 게이트 클럭 기준 시간을 산출하는 것을 특징으로 하는 표시 장치의 구동 방법.
  19. 제17항에 있어서, 상기 게이트 클럭 기준 시간과 상기 게이트 클럭 실제 시간을 비교하는 단계는
    상기 게이트 클럭 기준 시간과 상기 게이트 클럭 실제 시간이 다른 경우 클럭 복원 신호를 생성하는 것을 특징으로 하는 표시 장치의 구동 방법.
  20. 제17항에 있어서, 상기 온 클럭 신호의 손실로 인하여 상기 게이트 클럭 신호가 비정상 신호인 경우 상기 온 클럭 신호는 상기 온 클럭 신호의 상기 카운트 값이 감소됨으로써 상기 온 클럭 신호가 손실되기 전의 상기 카운트 값으로 복원되고, 상기 오프 클럭 신호의 손실로 인하여 상기 게이트 클럭 신호가 비정상 신호인 경우 상기 오프 클럭 신호는 상기 오프 클럭 신호의 상기 카운트 값이 증가됨으로써 상기 오프 클럭 신호가 손실되기 전의 상기 카운트 값으로 복원되는 것을 특징으로 하는 표시 장치의 구동 방법.
KR1020200185867A 2020-12-29 2020-12-29 표시 장치 및 이의 구동 방법 KR20220095316A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200185867A KR20220095316A (ko) 2020-12-29 2020-12-29 표시 장치 및 이의 구동 방법
CN202111463897.8A CN114694605A (zh) 2020-12-29 2021-12-03 显示装置及其驱动方法
US17/541,616 US11715440B2 (en) 2020-12-29 2021-12-03 Display device and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200185867A KR20220095316A (ko) 2020-12-29 2020-12-29 표시 장치 및 이의 구동 방법

Publications (1)

Publication Number Publication Date
KR20220095316A true KR20220095316A (ko) 2022-07-07

Family

ID=82118967

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200185867A KR20220095316A (ko) 2020-12-29 2020-12-29 표시 장치 및 이의 구동 방법

Country Status (3)

Country Link
US (1) US11715440B2 (ko)
KR (1) KR20220095316A (ko)
CN (1) CN114694605A (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080082075A (ko) * 2007-03-07 2008-09-11 삼성전자주식회사 타이밍 컨트롤러, 이를 포함하는 표시 장치 및 표시 장치의신호 생성 방법
KR101872430B1 (ko) * 2011-08-25 2018-07-31 엘지디스플레이 주식회사 액정표시장치 및 그 구동 방법
KR20140023711A (ko) 2012-08-17 2014-02-27 삼성디스플레이 주식회사 소프트 페일에 의한 비정상 표시를 방지할 수 있는 표시 장치 및 그 구동 방법
KR102396469B1 (ko) 2017-12-22 2022-05-10 엘지디스플레이 주식회사 디스플레이 장치
KR20200000313A (ko) * 2018-06-22 2020-01-02 엘지디스플레이 주식회사 스캔 구동부 및 이를 이용한 표시장치

Also Published As

Publication number Publication date
CN114694605A (zh) 2022-07-01
US20220208141A1 (en) 2022-06-30
US11715440B2 (en) 2023-08-01

Similar Documents

Publication Publication Date Title
US10289228B2 (en) Display device having counter electrodes used as both common electrodes and scan electrodes
KR101872430B1 (ko) 액정표시장치 및 그 구동 방법
KR102175441B1 (ko) 게이트 회로의 보호 방법 및 이를 수행하는 표시 장치
JP5403879B2 (ja) 液晶表示装置及びその駆動方法
KR102179541B1 (ko) 표시 장치의 전압 발생 제어 방법 및 이를 수행하는 표시 장치
KR20180039232A (ko) 프레임 레이트를 변경할 수 있는 표시 장치 및 그것의 동작 방법
KR20160147104A (ko) 표시 장치
US9349334B2 (en) Polarity inversion signal converting method, apparatus and display
KR20160045176A (ko) 표시 장치 및 이의 구동 방법
US9947286B2 (en) Display driving apparatus and method for driving display apparatus
CN110428773B (zh) 显示控制方法、电路及其显示面板
JP2018112733A (ja) 表示装置及びその制御方法
KR20160022450A (ko) 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
US7595780B2 (en) Liquid crystal display device
KR101992882B1 (ko) 영상 표시장치의 구동장치와 그 구동방법
KR20220095316A (ko) 표시 장치 및 이의 구동 방법
KR101610002B1 (ko) 액정 표시장치 및 그의 구동방법
KR20130011266A (ko) 타이밍 컨트롤러 및 그 구동 방법과 이를 이용한 액정표시장치
KR20080062774A (ko) 액정 표시 장치 및 그 구동 방법
KR20080049572A (ko) 액정 표시장치의 구동장치와 그의 구동방법
US10234994B2 (en) Touch-panel-equipped display device
KR102256085B1 (ko) 표시장치와 그 구동방법
US8830220B2 (en) Display device driving circuit utilizing voltage maintenance for power consumption reduction and display device using the same
JP2011158798A (ja) 液晶表示装置
US20140049526A1 (en) Driving circuit and display apparatus having the same

Legal Events

Date Code Title Description
A201 Request for examination