KR102179541B1 - 표시 장치의 전압 발생 제어 방법 및 이를 수행하는 표시 장치 - Google Patents

표시 장치의 전압 발생 제어 방법 및 이를 수행하는 표시 장치 Download PDF

Info

Publication number
KR102179541B1
KR102179541B1 KR1020130167297A KR20130167297A KR102179541B1 KR 102179541 B1 KR102179541 B1 KR 102179541B1 KR 1020130167297 A KR1020130167297 A KR 1020130167297A KR 20130167297 A KR20130167297 A KR 20130167297A KR 102179541 B1 KR102179541 B1 KR 102179541B1
Authority
KR
South Korea
Prior art keywords
circuit
signal
gate driving
circuit board
voltage
Prior art date
Application number
KR1020130167297A
Other languages
English (en)
Other versions
KR20150078157A (ko
Inventor
서희정
김재일
심종민
이지영
정승환
조의명
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130167297A priority Critical patent/KR102179541B1/ko
Priority to US14/313,101 priority patent/US9595214B2/en
Publication of KR20150078157A publication Critical patent/KR20150078157A/ko
Application granted granted Critical
Publication of KR102179541B1 publication Critical patent/KR102179541B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0289Details of voltage level shifters arranged for use in a driving circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/026Arrangements or methods related to booting a display

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

주변 영역에 게이트 구동 회로가 집적 형성된 표시 패널과, 준비 신호를 출력하는 타이밍 제어 회로 및 구동 전압을 발생하는 전압 발생 제어 회로가 실장된 메인 회로 기판을 포함하는 표시 장치의 전압 발생 제어 방법은 상기 메인 회로 기판과 상기 표시 패널을 사이에 배치된 연결 부재의 연결 부분을 경유한 준비 신호를 수신하는 단계 및 수신된 준비 신호에 따라서 상기 구동 전압의 발생을 제어하는 단계를 포함한다. 상기 준비 신호를 이용하여 메인 회로 기판, 연결 부재 및 데이터 연결 부재 상호간의 연결 상태를 검출한 후, 상기 연결 상태가 정상인 경우에만 상기 게이트 구동 회로의 에러 검출할 수 있다. 이에 따라서, 상기 연결 상태가 불량인 경우 불필요한 상기 게이트 구동 회로의 에러 검출을 막을 수 있으며, 또한, 연결 상태가 불량인 상태에서 상기 게이트 구동 회로의 에러 검출 수행에 따른 게이트 구동 회로의 손상을 막을 수 있다.

Description

표시 장치의 전압 발생 제어 방법 및 이를 수행하는 표시 장치{METHOD OF CONTROLLING VOLTAGE GENERATION FOR A DISPLAY PANEL AND DISPLAY APPARATUS PERFORMING THE METHOD}
본 발명은 표시 장치의 전압 발생 제어 방법 및 이를 수행하는 표시 장치에 관한 것으로, 보다 상세하게는 게이트 구동 회로를 보호하기 위한 표시 장치의 전압 발생 제어 방법 및 이를 수행하는 표시 장치에 관한 것이다.
일반적으로, 액정표시장치는 액정의 광투과율을 이용하여 영상을 표시하는 액정표시패널 및 상기 액정표시패널의 하부에 배치되어 상기 액정표시패널로 광을 제공하는 백라이트 어셈블리를 포함한다.
상기 액정표시장치는 복수의 게이트 라인들, 복수의 데이터 라인들 및 복수의 화소들이 형성된 액정표시패널과, 상기 게이트 라인들에 게이트 신호를 출력하는 게이트 구동회로 및 상기 데이터 라인들에 데이터 신호를 출력하는 데이터 구동회로를 포함한다. 각 화소는 화소 전극 및 박막 트랜지스터를 포함하고, 상기 박막 트랜지스터는 상기 데이터 라인, 게이트 라인 및 화소 전극과 연결되어, 상기 화소 전극을 구동한다. 일반적으로 상기 박막 트랜지스터는 아몰퍼스 실리콘을 액티브 층으로 사용하고 있다.
최근에는 액정표시패널의 사이즈를 감소시키면서 생산성을 증대시키기 위하여 상기 게이트 라인을 구동하는 게이트 구동회로를 표시 패널 상에 집적하는 방식이 사용되고 있다. 상기 표시 패널 상에 집적되는 게이트 구동회로는 상기 화소의 박막 트랜지스터와 동일한 제조 공정에 의해 제조된 박막 트랜지스터를 포함한다.
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 게이트 구동 회로를 보호하기 위한 표시 장치의 전압 발생 제어 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 전압 발생 제어 방법을 수행하는 표시 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 주변 영역에 게이트 구동 회로가 집적 형성된 표시 패널과, 준비 신호를 출력하는 타이밍 제어 회로 및 구동 전압을 발생하는 전압 발생 제어 회로가 실장된 메인 회로 기판을 포함하는 표시 장치의 전압 발생 제어 방법은 상기 메인 회로 기판과 상기 표시 패널을 사이에 배치된 연결 부재의 연결 부분을 경유한 준비 신호를 수신하는 단계 및 수신된 준비 신호에 따라서 상기 구동 전압의 발생을 제어하는 단계를 포함한다.
일 실시예에서, 상기 수신된 준비 신호가 하이 레벨이면, 에러 검출 구간 동안 상기 구동 전압을 발생하는 단계 및 상기 구동 전압을 이용하여 상기 게이트 구동 회로의 클럭 신호를 발생하는 단계를 더 포함할 수 있다.
일 실시예에서, 상기 클럭 신호를 상기 게이트 구동 회로에 제공하는 단계, 상기 게이트 구동 회로로부터 피드백된 클럭 신호를 수신하는 단계, 상기 피드백된 클럭 신호를 이용하여 상기 게이트 구동 회로의 에러 여부를 검출하는 단계 및 상기 게이트 구동 회로의 에러 여부에 따라서 상기 구동 전압을 발생을 제어하는 단계를 포함할 수 있다.
일 실시예에서, 상기 수신된 준비 신호가 로우 레벨이면, 상기 구동 전압을 비발생하는 단계를 더 포함할 수 있다.
일 실시예에서, 상기 표시 장치는 상기 표시 패널의 주변 영역에 실장되어 데이터 신호를 출력하는 데이터 연결 부재, 상기 데이터 연결 부재와 연결된 회로 기판, 상기 회로 기판과 상기 메인 회로 기판을 연결하는 적어도 하나의 회로 연결 부재를 포함하고, 상기 준비 신호는 상기 적어도 하나의 회로 연결 부재의 연결 부분을 경유할 수 있다.
일 실시예에서, 상기 표시 장치는 상기 표시 패널과 상기 메인 회로 기판을 연결하고, 상기 표시 패널에 데이터 신호를 출력하는 적어도 하나의 데이터 연결 부재를 포함하고, 상기 준비 신호는 상기 적어도 하나의 데이터 연결 부재의 연결 부분을 경유할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 다른 실시예에 따른 주변 영역에 게이트 구동 회로가 집적 형성된 표시 패널 및 구동 전압을 발생하는 전압 발생 제어 회로가 실장된 메인 회로 기판을 포함하는 표시 장치의 전압 발생 제어 방법은 연결 신호를 출력하는 단계, 상기 메인 회로 기판과 상기 표시 패널을 사이에 배치된 연결 부재의 연결 부분을 경유한 상기 연결 신호를 수신하는 단계 및 수신된 연결 신호에 따라서 상기 구동 전압의 발생을 제어하는 단계를 포함한다.
일 실시예에서, 상기 수신된 연결 신호가 하이 레벨이면, 에러 검출 구간 동안 상기 구동 전압을 발생하는 단계 및 상기 구동 전압을 이용하여 상기 게이트 구동 회로의 클럭 신호를 발생하는 단계를 더 포함할 수 있다.
일 실시예에서, 상기 클럭 신호를 상기 게이트 구동 회로에 제공하는 단계, 상기 게이트 구동 회로로부터 피드백된 클럭 신호를 수신하는 단계, 상기 피드백된 클럭 신호를 이용하여 상기 게이트 구동 회로의 에러 여부를 검출하는 단계 및 상기 게이트 구동 회로의 에러 여부에 따라서 상기 구동 전압을 발생을 제어하는 단계를 포함할 수 있다.
일 실시예에서, 상기 수신된 연결 신호가 로우 레벨이면, 상기 구동 전압을 비발생하는 단계를 더 포함할 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 주변 영역에 게이트 구동 회로가 집적 형성된 표시 패널, 준비 신호를 출력하는 타이밍 제어 회로, 상기 타이밍 제어 회로가 실장된 메인 회로 기판 및 상기 메인 회로 기판에 실장되고, 상기 표시 패널을 구동하기 위한 구동 전압을 발생하고, 상기 메인 회로 기판과 상기 표시 패널을 사이에 배치된 연결 부재의 연결 부분을 경유한 상기 준비 신호에 따라서 상기 구동 전압의 발생을 제어하는 전압 발생 제어 회로를 포함한다.
일 실시예에서, 상기 전압 발생 제어 회로는 상기 수신된 준비 신호가 하이 레벨이면, 에러 검출 구간 동안 상기 구동 전압을 발생하고, 상기 구동 전압을 이용하여 상기 게이트 구동 회로의 클럭 신호를 발생할 수 있다.
일 실시예에서, 상기 전압 발생 제어 회로는 상기 클럭 신호를 상기 게이트 구동 회로에 제공하고, 상기 게이트 구동 회로로부터 피드백된 클럭 신호를 수신하고, 상기 피드백된 클럭 신호를 이용하여 상기 게이트 구동 회로의 에러 여부를 검출하고, 상기 게이트 구동 회로의 에러 여부에 따라서 상기 구동 전압을 발생을 제어할 수 있다.
일 실시예에서, 상기 전압 발생 제어 회로는 상기 수신된 준비 신호가 로우 레벨이면, 상기 구동 전압을 비발생할 수 있다.
일 실시예에서, 상기 표시 패널의 주변 영역에 실장되어 데이터 신호를 출력하는 데이터 연결 부재, 상기 데이터 연결 부재와 연결된 회로 기판, 상기 회로 기판과 상기 메인 회로 기판을 연결하는 적어도 하나의 회로 연결 부재를 더 포함할 수 있고, 상기 준비 신호는 상기 적어도 하나의 회로 연결 부재의 연결 부분을 경유할 수 있다.
일 실시예에서, 상기 표시 패널과 상기 메인 회로 기판을 연결하고, 상기 표시 패널에 데이터 신호를 출력하는 적어도 하나의 데이터 연결 부재를 더 포함할 수 있고, 상기 준비 신호는 상기 적어도 하나의 데이터 연결 부재의 연결 부분을 경유할 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 다른 실시예에 따른 표시 장치는 주변 영역에 게이트 구동 회로가 집적 형성된 표시 패널, 상기 표시 패널을 구동하기 위한 구동 전압을 발생하고, 연결 신호를 출력하고, 상기 메인 회로 기판과 상기 표시 패널을 사이에 배치된 연결 부재의 연결 부분을 경유한 상기 연결 신호를 수신하고, 수신된 연결 신호에 따라서 상기 구동 전압의 발생을 제어하는 전압 발생 제어 회로 및 상기 전압 발생 제어 회로가 실장된 메인 회로 기판을 포함한다.
일 실시예에서, 상기 전압 발생 제어 회로는 상기 수신된 연결 신호가 하이 레벨이면, 에러 검출 구간 동안 상기 구동 전압을 발생하고, 상기 구동 전압을 이용하여 상기 게이트 구동 회로의 클럭 신호를 발생할 수 있다.
일 실시예에서, 상기 전압 발생 제어 회로는 상기 클럭 신호를 상기 게이트 구동 회로에 제공하고, 상기 게이트 구동 회로로부터 피드백된 클럭 신호를 수신하고, 상기 피드백된 클럭 신호를 이용하여 상기 게이트 구동 회로의 에러 여부를 검출하고, 상기 게이트 구동 회로의 에러 여부에 따라서 상기 구동 전압을 발생을 제어할 수 있다.
일 실시예에서, 상기 전압 발생 제어 회로는 상기 수신된 연결 신호가 로우 레벨이면, 상기 구동 전압을 비발생할 수 있다.
본 발명의 실시예들에 따르면, 설정된 임의의 신호를 이용하여 메인 회로 기판, 연결 부재 및 데이터 연결 부재 상호간의 연결 상태를 검출한 후, 상기 연결 상태가 정상인 경우에만 상기 게이트 구동 회로의 에러 검출할 수 있다. 이에 따라서, 상기 연결 상태가 불량인 경우 불필요한 상기 게이트 구동 회로의 에러 검출을 막을 수 있으며, 또한, 연결 상태가 불량인 상태에서 상기 게이트 구동 회로의 에러 검출 수행에 따른 게이트 구동 회로의 손상을 막을 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 2는 도 1에 도시된 표시 장치의 전압 발생 제어 방법을 설명하기 위한 흐름도이다.
도 3은 본 발명의 다른 실시예에 따른 표시 장치의 블록도이다.
도 4는 도 3에 도시된 표시 장치의 전압 발생 제어 방법을 설명하기 위한 흐름도이다.
도 5는 본 발명의 다른 실시예에 따른 표시 장치의 블록도이다.
도 6은 본 발명의 다른 실시예에 따른 표시 장치의 블록도이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 1을 참조하면, 상기 표시 장치는 표시 패널(100), 복수의 데이터 연결 부재들(141, 142), 복수의 회로 기판들(210, 220), 복수의 회로 연결 부재들(310, 320) 및 메인 회로 기판(400)을 포함한다.
상기 표시 패널(100)은 표시 영역(DA)과 상기 표시 영역을 둘러싸는 복수의 주변 영역들(PA1, PA2, PA3)을 포함한다.
상기 표시 영역(DA)에는 복수의 데이터 라인들(DL), 복수의 게이트 라인들(GL) 및 복수의 화소들(P)이 배치된다.
상기 데이터 라인들(DL)은 제1 방향(DL)으로 연장되고 상기 제1 방향(D1)과 교차하는 제2 방향(DL2)으로 배열된다. 상기 게이트 라인들(GL)은 상기 제2 방향(D2)으로 연장되고 상기 제1 방향(D1)으로 배열된다. 상기 화소들(P)은 매트릭스 형태로 배열되고, 상기 데이터 라인들(DL)과 상기 게이트 라인들(GL)에 연결된 화소 트랜지스터들(TR)을 포함한다.
제1 주변 영역(PA1)에는 제1 게이트 구동 회로(110)가 배치된다. 상기 제1 게이트 구동 회로(110)는 상기 게이트 라인들(GL)의 제1 단에 연결되고, 상기 게이트 라인들(GL)을 구동하는 복수의 게이트 신호들을 출력한다. 상기 제1 게이트 구동 회로(110)는 상기 화소 트랜지스터(TR)와 동일한 공정에 의해 상기 제1 주변 영역(PA1)에 집적 형성된 복수의 트랜지스터들을 포함한다.
제2 주변 영역(PA2)에는 제2 게이트 구동 회로(120)가 배치된다. 상기 제2 게이트 구동 회로(120)는 상기 게이트 라인들(GL)의 제2 단에 연결되고, 상기 게이트 라인들(GL)을 구동하는 복수의 게이트 신호들을 출력한다. 상기 제2 게이트 구동 회로(120)는 상기 화소 트랜지스터(TR)와 동일한 공정에 의해 상기 제1 주변 영역(PA1)에 집적 형성된 복수의 트랜지스터들을 포함한다.
제3 주변 영역(PA3)에는 상기 복수의 데이터 연결 부재들(141, 142)이 실장된다.
상기 복수의 데이터 연결 부재들은 상기 데이터 라인들(DL)에 복수의 데이터 신호들을 출력한다.
상기 복수의 데이터 연결 부재들은 테이프 캐리어 패키지 형태를 가질 수 있다. 상기 복수의 데이터 연결 부재들 중 상기 제1 게이트 구동 회로(110)와 인접한 제1 데이터 연결 부재(141)는 상기 제1 게이트 구동 회로(110)에 구동 신호를 전달한다. 상기 복수의 데이터 연결 부재들 중 상기 제2 게이트 구동 회로(120)와 인접한 제2 데이터 연결 부재(142)는 상기 제2 게이트 구동회로(120)에 구동 신호를 전달한다.
상기 복수의 회로 기판들(210, 220)은 상기 복수의 데이터 연결 부재들(141, 142)과 연결된다. 제1 회로 기판(210)은 제1 그룹의 데이터 연결 부재와 연결되고, 상기 제1 그룹의 데이터 구동모듈에 구동 신호를 전달한다. 제2 회로 기판(210)은 제2 그룹의 데이터 연결 부재와 연결되고 상기 제2 그룹의 데이터 연결 부재에 구동 신호를 전달한다.
상기 복수의 회로 연결 부재들(310, 320)은 상기 복수의 회로 기판들(210, 220)과 연결된다. 제1 회로 연결 부재(310)는 상기 제1 회로 기판(210)과 연결되고, 상기 제1 회로 기판(210)에 구동 신호를 전달한다. 제2 회로 연결 부재(320)는 상기 제2 회로 기판(220)과 연결되고, 상기 제2 회로 기판(220)에 구동 신호를 전달한다.
상기 메인 회로 기판(400)은 타이밍 제어 회로(410)와 전압 발생 제어 회로(430)가 실장된다.
상기 타이밍 제어 회로(410)는 원시 제어 신호에 기초하여 복수의 타이밍 신호들을 생성한다. 상기 타이밍 신호들은 상기 복수의 데이터 연결 부재들(141, 142)의 구동을 위한 데이터 타이밍 신호들 및 상기 제1 및 제2 게이트 구동 회로들(110, 120)의 구동을 위한 게이트 타이밍 신호를 포함한다. 상기 데이터 타이밍 신호는 수직 동기 신호, 수평 동기 신호, 데이터 클럭 신호, 로드 신호 등을 포함할 수 있다. 상기 게이트 타이밍 신호는 적어도 하나의 수직 개시 신호, 적어도 하나의 클럭 제어 신호 등을 포함할 수 있다. 상기 타이밍 제어 회로(410)는 상기 데이터 신호를 다양한 보상 알고리즘을 통해 보정하고 보정된 데이터 신호를 상기 복수의 데이터 연결 부재들에 제공한다.
상기 타이밍 제어 회로(410)는 상기 표시 장치에 전원 온 되면, 하이 레벨의 준비 신호를 상기 전압 발생 제어 회로(430)에 제공하여 준비 상태를 알린다. 상기 준비 신호는 준비 신호 라인(RDL)을 통해 상기 전압 발생 제어 회로(430)에 전달된다.
상기 준비 신호 라인(RDL)은 상기 제1 회로 연결 부재(310)의 제1 영역을 통과하는 제1 부분(r1)과, 상기 제1 회로 기판(210)의 제1 영역에 형성된 제2 부분(r2), 상기 제1 회로 연결 부재(310)의 제2 영역을 통과하는 제3 부분(r3), 상기 메인 회로 기판(400)의 제1 영역에 형성된 제4 부분(r4), 상기 제2 회로 연결 부재(320)의 제1 영역을 통과하는 제5 부분(r5), 상기 제2 회로 기판(220)의 제1 영역에 형성된 제6 부분(r6) 및 상기 제2 회로 연결 부재(320)의 제2 영역을 통과하는 제7 부분(r7)을 포함한다. 이와 같이, 상기 준비 신호 라인(RDL)은 상기 제1 및 제2 회로 연결 부재들(310, 320)의 연결 부분을 모두 경유한다.
상기 전압 발생 제어 회로(430)는 하이 레벨의 상기 준비 신호가 수신되면, 실질적으로 구동한다. 즉, 복수의 구동 전압들을 생성 및 복수의 클럭 신호들을 생성한다. 반대로 로우 레벨의 준비 신호가 수신되면 상기 복수의 구동 전압들 및 상기 복수의 클럭 신호들을 생성하지 않는다.
예를 들면, 상기 복수의 구동 전압들은 상기 데이터 연결 부재들을 구동하기 위한 데이터 구동 전압 및 상기 제1 및 제2 게이트 구동 회로들(110, 120)을 구동하기 위한 게이트 구동 전압을 포함한다. 상기 데이터 구동 전압은 적어도 하나의 아날로그 전원 전압, 적어도 하나의 디지털 전원 전압을 포함할 수 있다. 상기 게이트 구동 전압은 게이트 온 전압 및 적어도 하나의 게이트 오프 전압을 포함할 수 있다.
또한, 상기 전압 발생 제어 회로(430)는 상기 게이트 온 전압 및 게이트 오프 전압을 이용하여 상기 제1 및 제2 게이트 구동 회로들(110, 120)의 구동을 제어하는 복수의 클럭 신호들을 생성한다.
상기 전압 발생 제어 회로(430)는 상기 제1 게이트 구동 회로(110)의 에러 검출을 위한 제1 모니터링 신호 및 상기 제2 게이트 구동 회로(120)의 에러 검출을 위한 제2 모니터링 신호를 생성한다. 상기 제1 및 제2 모니터링 신호들은 클럭 신호이다.
상기 전압 발생 제어 회로(430)는 설정된 에러 검출 구간 동안 상기 제1 및 제2 모니터링 신호들을 상기 제1 및 제2 게이트 구동 회로들(110, 120)에 인가하고, 이어 상기 제1 및 제2 게이트 구동 회로들(110, 120)부터 피드백된 상기 제1 및 제2 모니터링 신호들을 수신하여 상기 제1 및 제2 게이트 구동 회로들(110, 120)의 에러 여부를 검출한다.
상기 제1 모니터링 신호는 제1 모니터링 신호 라인(MTL1)을 통해 상기 제1 게이트 구동 회로(110)에 제공하고, 상기 제1 게이트 구동 회로(110)로부터 피드백된 상기 제1 모니터링 신호를 제2 모니터링 신호 라인(MTL2)을 통해 수신한다.
상기 제2 모니터링 신호를 제3 모니터링 신호 라인(MTL3)을 통해 상기 제2 게이트 구동 회로(120)에 제공하고, 상기 제2 게이트 구동 회로(120)로부터 피드백된 상기 제2 모니터링 신호를 제4 모니터링 신호 라인(MTL4)을 통해 수신한다.
상기 제1 및 제2 모니터링 신호 라인들(MTL1, MTL2) 각각은 상기 제1 회로 연결 부재(310)의 제3 영역을 통과하는 제1 부분(m11), 상기 제1 회로 기판(210)의 제2 영역에 형성된 제2 부분(m12), 상기 제1 데이터 연결 부재(141)를 관통하는 제3 부분(m13) 및 상기 제3 주변 영역(PA3)에 형성되고 상기 제1 게이트 구동 회로(110)와 연결된 제4 부분(m14)을 포함한다.
상기 제3 및 제4 모니터링 신호 라인들(MTL3, MTL4) 각각은 상기 제2 회로 연결 부재(320)의 제3 영역을 통과하는 제1 부분(m21), 상기 제2 회로 기판(220)의 제2 영역에 형성된 제2 부분(m22), 상기 제2 데이터 연결 부재(142)를 관통하는 제3 부분(m23) 및 상기 제3 주변 영역(PA3)에 형성되고 상기 제2 게이트 구동 회로(120)와 연결된 제4 부분(m24)을 포함한다.
상기 전압 발생 제어 회로(430)는 상기 타이밍 제어 회로(410)로부터 제공되는 상기 준비 신호를 이용하여 상기 복수의 회로 연결 부재들(310, 320)과 상기 메인 회로 기판(400)의 연결 상태에 대한 에러 여부를 검출할 수 있다. 예를 들어, 상기 전압 발생 제어 회로(430)는 하이 레벨의 준비 신호가 수신되면 상기 연결 상태를 정상으로 검출하고 반대로, 로우 레벨의 준비 신호가 수신되면 상기 연결 상태를 비정상으로 검출한다.
도 2는 도 1에 도시된 표시 장치의 전압 발생 제어 방법을 설명하기 위한 흐름도이다.
도 1 및 도 2를 참조하면, 상기 표시 장치의 전원이 온 되면(단계 S110), 상기 타이밍 제어 회로(410)는 하이 레벨의 준비 신호를 상기 전압 발생 제어 회로(430)에 상기 준비 신호 라인(RDL)을 통해 전달한다. 상기 하이 레벨의 준비 신호는 상기 복수의 회로 연결 부재들(310, 320)을 차례차례 경유하여 상기 전압 발생 제어 회로(430)에 수신된다(단계 S120).
상기 전압 발생 제어 회로(430)는 상기 수신된 준비 신호가 하이 레벨이면, 상기 제1 및 제2 게이트 구동 회로들(110, 120)의 에러 여부를 검출하기 위한 상기 제1 및 제2 모니터링 신호를 생성한다(단계 S130). 상기 제1 및 제2 모니터링 신호는 상기 제1 및 제2 게이트 구동 회로들(110, 120)을 구동하는 클럭 신호이다.
상기 제1 모니터링 신호는 상기 제1 회로 연결 부재(310), 상기 제1 회로 기판(210) 및 상기 제1 데이터 연결 부재(141)를 차례차례 경유하는 제1 모니터링 신호 라인(MTL1)을 통해 상기 제1 게이트 구동 회로(110)에 전달되고, 이어, 상기 제1 게이트 구동 회로(110)로부터 상기 제1 데이터 연결 부재(141), 상기 제1 회로 기판(210) 및 상기 제1 회로 연결 부재(310)를 차례차례 경유하는 제2 모니터링 신호 라인(MTL2)을 통해 상기 전압 발생 제어 회로(430)에 전달된다.
같은 방식으로, 상기 제2 모니터링 신호는 상기 제2 회로 연결 부재(320), 상기 제2 회로 기판(220) 및 상기 제2 데이터 연결 부재(142)를 차례차례 경유하는 제3 모니터링 신호 라인(MTL3)을 통해 상기 제2 게이트 구동 회로(120)에 전달되고, 이어, 상기 제2 게이트 구동 회로(120)로부터 상기 제2 데이터 연결 부재(142), 상기 제2 회로 기판(220) 및 상기 제2 회로 연결 부재(320)를 차례차례 경유하는 제4 모니터링 신호 라인(MTL4)을 통해 상기 전압 발생 제어 회로(430)에 전달된다.
상기 전압 발생 제어 회로(430)는 피드백된 상기 제1 및 제2 모니터링 신호들을 수신한다(단계 S140).
상기 전압 발생 제어 회로(430)는 상기 제1 및 제2 모니터링 신호들의 에러 여부를 판단하여 상기 제1 및 제2 게이트 구동 회로들(110, 120)의 에러 여부를 검출한다(단계 S150).
상기 제1 및 제2 모니터링 신호들 중 적어도 하나에 에러가 에러인 경우 , 상기 전압 발생 제어 회로(430)는 실질적으로 구동을 정지한다. 예컨대, 상기 전압 발생 제어 회로(430)는 복수의 구동 전압들을 발생하지 않는다(단계 S160). 이에 따라서, 상기 게이트 구동 회로의 구동 신호인 클럭 신호가 발생되지 않는다. 결과적으로 상기 표시 장치는 턴-오프 상태가 된다.
반대로, 상기 제1 및 제2 모니터링 신호들 중 적어도 하나가 에러가 아닌 경우, 상기 전압 발생 제어 회로(430)는 정상적으로 구동한다. 예컨대, 상기 전압 발생 제어 회로(430)는 복수의 구동 전압들을 발생한다(단계 S170). 이에 따라서, 상기 게이트 구동 회로의 구동 신호인 클럭 신호가 발생된다. 결과적으로 상기 표시 장치는 턴-온 상태가 된다.
한편, 상기 단계 S120에서, 상기 전압 발생 제어 회로(430)에 수신된 상기 준비 신호가 로우 레벨인 경우, 상기 전압 발생 제어 회로(430)는 상기 표시 장치를 구동하기 위한 복수의 구동 전압들을 발생하지 않는다(단계 S160). 실질적으로 상기 표시 장치는 턴-오프 상태가 된다.
본 실시예에 따르면, 상기 준비 신호를 이용하여 상기 메인 회로 기판(400) 및 상기 회로 연결 부재들(310, 320)의 연결 상태를 검출한 후, 연결 상태가 정상인 경우에만 상기 게이트 구동 회로의 에러 검출할 수 있다. 이에 따라서, 상기 연결 상태가 불량인 경우 불필요한 상기 게이트 구동 회로의 에러 검출을 막을 수 있으며, 또한, 연결 상태가 불량인 상태에서 상기 게이트 구동 회로의 에러 검출 수행에 따른 게이트 구동 회로 등의 표시 장치의 손상을 막을 수 있다.
도 3은 본 발명의 다른 실시예에 따른 표시 장치의 블록도이다.
이하에서는 이전 실시예와 동일한 구성요소는 동일한 도면 부호를 부여하고, 반복되는 설명은 생략한다.
도 3을 참조하면, 본 실시예에 따른 표시 장치는 표시 패널(100), 복수의 데이터 연결 부재들(141, 142), 복수의 회로 기판들(210, 220), 복수의 회로 연결 부재들(310, 320) 및 메인 회로 기판(400)을 포함한다.
상기 표시 패널(100)은 표시 영역(DA)과 상기 표시 영역을 둘러싸는 복수의 주변 영역들(PA1, PA2, PA3)을 포함한다.
상기 표시 영역(DA)에는 복수의 데이터 라인들(DL), 복수의 게이트 라인들(GL) 및 복수의 화소들(P)이 배치된다.
제1 주변 영역(PA1)에는 제1 게이트 구동회로(110)가 배치된다.
제2 주변 영역(PA2)에는 제2 게이트 구동회로(120)가 배치된다.
제3 주변 영역(PA3)에는 상기 복수의 데이터 연결 부재들(141, 142)이 실장된다.
상기 복수의 데이터 연결 부재들(141, 142)은 상기 데이터 라인들(DL)에 복수의 데이터 신호들을 출력한다.
상기 복수의 회로 연결 부재들(310, 320)은 상기 복수의 회로 기판들(210, 220)과 연결된다. 제1 회로 연결 부재(310)는 상기 제1 회로 기판(210)과 연결되고, 제2 회로 연결 부재(320)는 상기 제2 회로 기판(220)과 연결된다.
상기 메인 회로 기판(400)은 타이밍 제어 회로(410)와 전압 발생 제어 회로(430)가 실장된다.
상기 타이밍 제어 회로(410)는 전반적으로 상기 표시 장치의 구동 타이밍을 제어한다.
상기 전압 발생 제어 회로(430)는 복수의 구동 전압들을 발생한다. 또한, 상상기 제1 및 제2 게이트 구동 회로들(110, 120)의 구동을 제어하는 복수의 클럭 신호들을 생성한다.
상기 전압 발생 제어 회로(430)는 상기 복수의 회로 연결 부재들(310, 320)과 상기 메인 회로 기판(400)을 연결 상태를 검출하기 위한 하이 레벨의 연결 신호를 생성한다. 상기 연결 신호는 연결 신호 라인(CCL)을 통해 출력 및 수신한다.
상기 연결 신호 라인(CCL)은 상기 제1 회로 연결 부재(310)의 제1 영역을 통과하는 제1 부분(c1)과, 상기 제1 회로 기판(210)의 제1 영역에 형성된 제2 부분(c2), 상기 제1 회로 연결 부재(310)의 제2 영역을 통과하는 제3 부분(c3), 상기 메인 회로 기판(400)의 제1 영역에 형성된 제4 부분(c4), 상기 제2 회로 연결 부재(320)의 제1 영역을 통과하는 제5 부분(c5), 상기 제2 회로 기판(220)의 제1 영역에 형성된 제6 부분(c6) 및 상기 제2 회로 연결 부재(320)의 제2 영역을 통과하는 제7 부분(c7)을 포함한다. 이와 같이, 상기 연결 신호 라인(CCL)은 상기 제1 및 제2 회로 연결 부재들(310, 320)의 연결 부분을 모두 경유한다.
상기 전압 발생 제어 회로(430)는 하이 레벨의 상기 연결 신호가 수신되면, 실질적으로 구동한다. 예컨대, 상기 전압 발생 제어 회로(430)는 상기 하이 레벨의 연결 신호가 수신되면 복수의 구동 전압들을 생성하고, 반대로 로우 레벨의 연결 신호가 수신되면 상기 복수의 구동 전압들을 생성하지 않는다.
상기 전압 발생 제어 회로(430)는 상기 제1 게이트 구동 회로(110)의 에러 검출을 위한 제1 모니터링 신호 및 상기 제2 게이트 구동 회로(120)의 에러 검출을 위한 제2 모니터링 신호를 생성한다. 상기 제1 및 제2 모니터링 신호들은 클럭 신호이다.
상기 전압 발생 제어 회로(430)는 설정된 에러 검출 구간 동안 상기 제1 및 제2 모니터링 신호들을 상기 제1 및 제2 게이트 구동 회로들(110, 120)에 인가하고, 이어 상기 제1 및 제2 게이트 구동 회로들(110, 120)부터 피드백된 상기 제1 및 제2 모니터링 신호들을 이용하여 상기 제1 및 제2 게이트 구동 회로들(110, 120)의 에러 여부를 검출한다.
상기 전압 발생 제어 회로(430)는 상기 연결 신호를 이용하여 상기 복수의 회로 연결 부재들(310, 320)과 상기 메인 회로 기판(400)의 연결 상태에 대한 에러 여부를 검출할 수 있다.
도 4는 도 3에 도시된 표시 장치의 전압 발생 제어 방법을 설명하기 위한 흐름도이다.
도 3 및 도 4를 참조하면, 상기 표시 장치의 전원이 온 되면(단계 S210), 상기 전압 발생 제어 회로(430)는 하이 레벨의 연결 신호를 생성하고, 상기 하이 레벨의 연결 신호를 상기 연결 신호 라인(CCL)에 출력한다. 상기 하이 레벨의 연결 신호는 상기 복수의 회로 연결 부재들(310, 320)을 차례차례 경유하여 상기 전압 발생 제어 회로(430)에 수신된다(단계 S220).
상기 전압 발생 제어 회로(430)는 상기 수신된 연결 신호가 하이 레벨이면, 상기 제1 및 제2 게이트 구동 회로들(110, 120)의 에러 여부를 검출하기 위한 상기 제1 및 제2 모니터링 신호를 생성한다(단계 S230). 상기 제1 및 제2 모니터링 신호는 상기 제1 및 제2 게이트 구동 회로들(110, 120)을 구동하는 클럭 신호이다.
상기 전압 발생 제어 회로(430)는 피드백된 상기 제1 및 제2 모니터링 신호들을 수신한다(단계 S240).
상기 전압 발생 제어 회로(430)는 상기 제1 및 제2 모니터링 신호들의 에러 여부를 판단하여 상기 제1 및 제2 게이트 구동 회로들(110, 120)의 에러 여부를 검출한다(단계 S250).
상기 제1 및 제2 모니터링 신호들 중 적어도 하나에 에러가 에러인 경우, 상기 전압 발생 제어 회로(430)는 복수의 구동 전압들을 발생하지 않는다(단계 S260). 이에 따라서, 상기 게이트 구동 회로의 구동 신호인 클럭 신호가 발생되지 않는다. 결과적으로 상기 표시 장치는 턴-오프 상태가 된다.
반대로, 상기 제1 및 제2 모니터링 신호들 중 적어도 하나가 에러가 아닌 경우, 상기 전압 발생 제어 회로(430)는 복수의 구동 전압들을 발생한다(단계 S270). 이에 따라서, 상기 게이트 구동 회로의 구동 신호인 클럭 신호가 발생된다. 결과적으로 상기 표시 장치는 턴-온 상태가 된다.
한편, 상기 단계 S220에서, 상기 전압 발생 제어 회로(430)에 수신된 상기 준비 신호가 로우 레벨인 경우, 상기 전압 발생 제어 회로(430)는 상기 복수의 구동 전압들을 발생하지 않는다(단계 S260). 결과적으로 상기 표시 장치는 턴-오프 상태가 된다.
본 실시예에 따르면, 상기 연결 신호를 이용하여 상기 메인 회로 기판(400) 및 상기 회로 연결 부재들(310, 320)의 연결 상태를 검출한 후, 연결 상태가 정상인 경우에만 상기 게이트 구동 회로의 에러 검출할 수 있다. 이에 따라서, 상기 연결 상태가 불량인 경우 불필요한 상기 게이트 구동 회로의 에러 검출을 막을 수 있으며, 또한, 연결 상태가 불량인 상태에서 상기 게이트 구동 회로의 에러 검출 수행에 따른 게이트 구동 회로 등을 포함하는 표시 장치의 손상을 막을 수 있다.
도 5는 본 발명의 다른 실시예에 따른 표시 장치의 블록도이다.
본 실시예에 다른 표시 장치는 이전 실시예와 비교하여 데이터 연결 부재와 메인 회로 기판을 연결하는 회로 기판 및 회로 연결 부재가 생략된다. 이하에서는 이전 실시예와 동일한 구성요소는 동일한 도면 부호를 부여하고, 반복되는 설명은 생략한다.
도 5를 참조하면, 상기 표시 장치는 표시 패널(100), 복수의 데이터 연결 부재들(141, 142, 143) 및 메인 회로 기판(400)을 포함한다.
상기 표시 패널(100)은 표시 영역(DA)과 상기 표시 영역을 둘러싸는 복수의 주변 영역들(PA1, PA2, PA3)을 포함한다.
상기 표시 패널(100)은 표시 영역(DA)과 상기 표시 영역을 둘러싸는 복수의 주변 영역들(PA1, PA2, PA3)을 포함한다.
상기 표시 영역(DA)에는 복수의 데이터 라인들(DL), 복수의 게이트 라인들(GL) 및 복수의 화소들(P)이 배치된다.
제1 주변 영역(PA1)에는 제1 게이트 구동 회로(110)가 배치된다.
제2 주변 영역(PA2)에는 제2 게이트 구동 회로(120)가 배치된다.
제3 주변 영역(PA3)에는 상기 복수의 데이터 연결 부재들(141, 142, 143)이 실장된다.
상기 메인 회로 기판(400)은 타이밍 제어 회로(410)와 전압 발생 제어 회로(430)가 실장된다.
상기 타이밍 제어 회로(410)는 상기 표시 장치에 전원 온 되면, 하이 레벨의 준비 신호를 상기 전압 발생 제어 회로(430)에 제공하여 준비 상태를 알린다. 상기 준비 신호는 준비 신호 라인(RDL)을 통해 상기 전압 발생 제어 회로(430)에 전달된다.
상기 준비 신호 라인(RDL)은 상기 제1 데이터 연결 부재(141)의 제1 영역에 형성된 제1 부분(r1)과, 상기 제3 주변 영역(PA3)에 형성된 제2 부분(r2), 상기 제1 데이터 연결 부재(141)의 제2 영역에 형성된 제3 부분(r3), 상기 메인 회로 기판(400)에 형성된 제4 부분(r4), 상기 제1 데이터 연결 부재(141)와 인접한 제3 데이터 연결 부재(143)의 제1 영역에 형성된 제5 부분(r5), 상기 제3 주변 영역(PA3)에 형성된 제6 부분(r6), 상기 제3 데이터 연결 부재(143)의 제2 영역에 형성된 제7 부분(r7)을 포함한다. 이와 같은 방식으로 상기 준비 신호 라인(RDL)은 상기 타이밍 제어 회로(410)와 상기 전압 발생 제어 회로(430)를 상기 복수의 데이터 연결 부재들을 차례차례 경유하며 연결한다. 이와 같이, 상기 준비 신호 라인(RDL)은 상기 복수의 데이터 연결 부재들의 연결 부분을 모두 경유한다.
이에 따라서, 상기 전압 발생 제어 회로(430)는 하이 레벨의 상기 준비 신호가 수신되면, 실질적으로 구동한다. 예컨대, 상기 전압 발생 제어 회로(430)는 상기 하이 레벨의 준비 신호가 수신되면 복수의 구동 전압들을 생성하고, 반대로 로우 레벨의 준비 신호가 수신되면 상기 복수의 구동 전압들을 생성하지 않는다.
상기 전압 발생 제어 회로(430)는 설정된 에러 검출 구간 동안 제1 및 제2 모니터링 신호들을 상기 제1 및 제2 게이트 구동 회로들(110, 120)에 인가하고, 이어 상기 제1 및 제2 게이트 구동 회로들(110, 120)부터 피드백된 상기 제1 및 제2 모니터링 신호들을 수신하여 상기 제1 및 제2 게이트 구동 회로들(110, 120)의 에러 여부를 검출한다.
본 실시예에 따르면, 상기 전압 발생 제어 회로(430)는 상기 준비 신호를 이용하여 상기 복수의 데이터 연결 부재들(141, 142, 143)과 상기 메인 회로 기판(400)의 연결 상태에 대한 에러 여부를 검출할 수 있다.
본 실시예에 따른 표시 장치의 전압 발생 제어 방법은 도 2를 참조하여 설명한 이전 실시예와 실질적으로 동일하므로 반복되는 설명은 생략한다.
도 6은 본 발명의 다른 실시예에 따른 표시 장치의 블록도이다.
본 발명에 따른 표시 장치는 도 5에 도시된 표시 장치와 비교할 때, 별도의 연결 신호를 이용하여 데이터 연결 부재와 메인 회로 기판의 연결 상태를 검출한다. 이에 이전 실시예와 동일한 구성 요소는 동일한 도면 부호를 부여하고 반복되는 설명은 생략한다.
도 6을 참조하면, 상기 표시 장치는 표시 패널(100), 복수의 데이터 연결 부재들(141, 142, 143) 및 메인 회로 기판(400)을 포함한다.
상기 표시 패널(100)은 표시 영역(DA)과 상기 표시 영역을 둘러싸는 복수의 주변 영역들(PA1, PA2, PA3)을 포함한다.
상기 표시 영역(DA)에는 복수의 데이터 라인들(DL), 복수의 게이트 라인들(GL) 및 복수의 화소들(P)이 배치된다.
제1 주변 영역(PA1)에는 제1 게이트 구동 회로(110)가 배치된다.
제2 주변 영역(PA2)에는 제2 게이트 구동 회로(120)가 배치된다.
제3 주변 영역(PA3)에는 상기 복수의 데이터 연결 부재들(141, 142, 143)이 실장된다.
상기 메인 회로 기판(400)은 타이밍 제어 회로(410)와 전압 발생 제어 회로(430)가 실장된다.
상기 타이밍 제어 회로(410)는 전반적으로 상기 표시 장치의 구동 타이밍을 제어한다.
상기 전압 발생 제어 회로(430)는 복수의 구동 전압들을 발생한다. 또한, 상기 구동 전압들 중 게이트 온 전압 및 게이트 오프 전압을 이용하여 상기 제1 및 제2 게이트 구동 회로들(110, 120)의 구동을 제어하는 복수의 클럭 신호들을 생성한다.
상기 전압 발생 제어 회로(430)는 상기 복수의 데이터 연결 부재들(141, 142, 143)과 상기 메인 회로 기판(400)을 연결 상태를 검출하기 위한 하이 레벨의 연결 신호를 생성한다. 상기 연결 신호는 연결 신호 라인(BCL)을 통해 출력 및 수신한다.
상기 연결 신호 라인(BCL)은 상기 제1 데이터 연결 부재(141)의 제1 영역에 형성된 제1 부분(b1)과, 상기 제3 주변 영역(PA3)에 형성된 제2 부분(b2), 상기 제1 데이터 연결 부재(141)의 제2 영역에 형성된 제3 부분(b3), 상기 메인 회로 기판(400)에 형성된 제4 부분(b4), 상기 제1 데이터 연결 부재(141)와 인접한 제3 데이터 연결 부재(143)의 제1 영역에 형성된 제5 부분(b5), 상기 제3 주변 영역(PA3)에 형성된 제6 부분(b6), 상기 제3 데이터 연결 부재(143)의 제2 영역에 형성된 제7 부분(b7)을 포함한다. 상기 연결 신호 라인(BCL)은 상기 복수의 데이터 연결 부재들의 연결 부분을 모두 경유한다.
이와 같은 방식으로 상기 연결 신호 라인(BCL)은 상기 전압 발생 제어 회로(430)에서 출력되고 상기 복수의 데이터 연결 부재들을 차례차례 경유하여 상기 전압 발생 제어 회로(430)에 다시 입력된다.
이에 따라서, 상기 전압 발생 제어 회로(430)는 하이 레벨의 상기 연결 신호가 수신되면, 실질적으로 구동한다. 예컨대, 상기 전압 발생 제어 회로(430)는 상기 하이 레벨의 연결 신호가 수신되면 복수의 구동 전압들을 생성하고, 반대로 로우 레벨의 연결 신호가 수신되면 상기 복수의 구동 전압들을 생성하지 않는다.
상기 전압 발생 제어 회로(430)는 설정된 에러 검출 구간 동안 제1 및 제2 모니터링 신호들을 상기 제1 및 제2 게이트 구동 회로들(110, 120)에 인가하고, 이어 상기 제1 및 제2 게이트 구동 회로들(110, 120)부터 피드백된 상기 제1 및 제2 모니터링 신호들을 수신하여 상기 제1 및 제2 게이트 구동 회로들(110, 120)의 에러 여부를 검출한다.
본 실시예에 따르면, 상기 전압 발생 제어 회로(430)는 상기 연결 신호를 이용하여 상기 복수의 데이터 연결 부재들(141, 142, 143)과 상기 메인 회로 기판(400)의 연결 상태에 대한 에러 여부를 검출할 수 있다.
본 실시예에 따른 표시 장치의 전압 발생 제어 방법은 도 4를 참조하여 설명한 이전 실시예와 실질적으로 동일하므로 반복되는 설명은 생략한다.
본 발명의 실시예들에 따르면, 설정된 임의의 신호를 이용하여 메인 회로 기판, 연결 부재 및 데이터 연결 부재 상호간의 연결 상태를 검출한 후, 상기 연결 상태가 정상인 경우에만 상기 게이트 구동 회로의 에러 검출할 수 있다. 이에 따라서, 상기 연결 상태가 불량인 경우 불필요한 상기 게이트 구동 회로의 에러 검출을 막을 수 있으며, 또한, 연결 상태가 불량인 상태에서 상기 게이트 구동 회로의 에러 검출 수행에 따른 게이트 구동 회로의 손상을 막을 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : 표시 장치
110, 120 : 제1, 제2 게이트 구동 회로
141, 142, 143 : 데이터 연결 부재
210, 220 : 제1, 제2 회로 기판
310, 300 : 제1 및 제2 회로 연결 부재
400 : 메인 회로 기판
410 : 타이밍 제어 회로
430 : 전압 발생 제어 회로

Claims (20)

  1. 주변 영역에 게이트 구동 회로가 집적 형성된 표시 패널과, 준비 신호를 출력하는 타이밍 제어 회로 및 구동 전압을 발생하는 전압 발생 제어 회로가 실장된 메인 회로 기판을 포함하는 표시 장치의 전압 발생 제어 방법에서,
    상기 메인 회로 기판과 상기 표시 패널을 사이에 배치된 연결 부재의 연결 부분을 경유한 준비 신호를 수신하는 단계; 및
    수신된 준비 신호에 따라서 상기 구동 전압의 발생을 제어하는 단계를 포함하는 표시 장치의 전압 발생 제어 방법.
  2. 제1항에 있어서, 상기 수신된 준비 신호가 하이 레벨이면, 에러 검출 구간 동안 상기 구동 전압을 발생하는 단계; 및
    상기 구동 전압을 이용하여 상기 게이트 구동 회로의 클럭 신호를 발생하는 단계를 더 포함하는 표시 장치의 전압 발생 제어 방법.
  3. 제2항에 있어서, 상기 클럭 신호를 상기 게이트 구동 회로에 제공하는 단계;
    상기 게이트 구동 회로로부터 피드백된 클럭 신호를 수신하는 단계;
    상기 피드백된 클럭 신호를 이용하여 상기 게이트 구동 회로의 에러 여부를 검출하는 단계; 및
    상기 게이트 구동 회로의 에러 여부에 따라서 상기 구동 전압을 발생을 제어하는 단계를 포함하는 하는 표시 장치의 전압 발생 제어 방법.
  4. 제2항에 있어서, 상기 수신된 준비 신호가 로우 레벨이면, 상기 구동 전압을 비발생하는 단계를 더 포함하는 표시 장치의 전압 발생 제어 방법.
  5. 제2항에 있어서, 상기 표시 장치는 상기 표시 패널의 주변 영역에 실장되어 데이터 신호를 출력하는 데이터 연결 부재, 상기 데이터 연결 부재와 연결된 회로 기판, 상기 회로 기판과 상기 메인 회로 기판을 연결하는 적어도 하나의 회로 연결 부재를 포함하고,
    상기 준비 신호는 상기 적어도 하나의 회로 연결 부재의 연결 부분을 경유하는 것을 특징으로 하는 표시 장치의 전압 발생 제어 방법.
  6. 제2항에 있어서, 상기 표시 장치는 상기 표시 패널과 상기 메인 회로 기판을 연결하고, 상기 표시 패널에 데이터 신호를 출력하는 적어도 하나의 데이터 연결 부재를 포함하고,
    상기 준비 신호는 상기 적어도 하나의 데이터 연결 부재의 연결 부분을 경유하는 것을 특징으로 하는 표시 장치의 전압 발생 제어 방법.
  7. 주변 영역에 게이트 구동 회로가 집적 형성된 표시 패널 및 구동 전압을 발생하는 전압 발생 제어 회로가 실장된 메인 회로 기판을 포함하는 표시 장치의 전압 발생 제어 방법에서,
    연결 신호를 출력하는 단계;
    상기 메인 회로 기판과 상기 표시 패널을 사이에 배치된 연결 부재의 연결 부분을 경유한 상기 연결 신호를 수신하는 단계; 및
    수신된 연결 신호에 따라서 상기 구동 전압의 발생을 제어하는 단계를 포함하고,
    상기 연결 신호는 상기 전압 발생 제어 회로에서 출력되는 것을 특징으로 하는 표시 장치의 전압 발생 제어 방법.
  8. 제7항에 있어서, 상기 수신된 연결 신호가 하이 레벨이면, 에러 검출 구간 동안 상기 구동 전압을 발생하는 단계; 및
    상기 구동 전압을 이용하여 상기 게이트 구동 회로의 클럭 신호를 발생하는 단계를 더 포함하는 표시 장치의 전압 발생 제어 방법.
  9. 제8항에 있어서, 상기 클럭 신호를 상기 게이트 구동 회로에 제공하는 단계;
    상기 게이트 구동 회로로부터 피드백된 클럭 신호를 수신하는 단계;
    상기 피드백된 클럭 신호를 이용하여 상기 게이트 구동 회로의 에러 여부를 검출하는 단계; 및
    상기 게이트 구동 회로의 에러 여부에 따라서 상기 구동 전압을 발생을 제어하는 단계를 포함하는 하는 표시 장치의 전압 발생 제어 방법.
  10. 제8항에 있어서, 상기 수신된 연결 신호가 로우 레벨이면, 상기 구동 전압을 비발생하는 단계를 더 포함하는 표시 장치의 전압 발생 제어 방법.
  11. 주변 영역에 게이트 구동 회로가 집적 형성된 표시 패널;
    준비 신호를 출력하는 타이밍 제어 회로;
    상기 타이밍 제어 회로가 실장된 메인 회로 기판; 및
    상기 메인 회로 기판에 실장되고, 상기 표시 패널을 구동하기 위한 구동 전압을 발생하고, 상기 메인 회로 기판과 상기 표시 패널을 사이에 배치된 연결 부재의 연결 부분을 경유한 상기 준비 신호에 따라서 상기 구동 전압의 발생을 제어하는 전압 발생 제어 회로를 포함하는 표시 장치.
  12. 제11항에 있어서, 상기 전압 발생 제어 회로는
    수신된 준비 신호가 하이 레벨이면, 에러 검출 구간 동안 상기 구동 전압을 발생하고, 상기 구동 전압을 이용하여 상기 게이트 구동 회로의 클럭 신호를 발생하는 것을 특징으로 하는 표시 장치.
  13. 제12항에 있어서, 상기 전압 발생 제어 회로는
    상기 클럭 신호를 상기 게이트 구동 회로에 제공하고, 상기 게이트 구동 회로로부터 피드백된 클럭 신호를 수신하고, 상기 피드백된 클럭 신호를 이용하여 상기 게이트 구동 회로의 에러 여부를 검출하고, 상기 게이트 구동 회로의 에러 여부에 따라서 상기 구동 전압을 발생을 제어하는 것을 특징으로 하는 표시 장치.
  14. 제12항에 있어서, 상기 전압 발생 제어 회로는 상기 수신된 준비 신호가 로우 레벨이면, 상기 구동 전압을 비발생하는 것을 특징으로 하는 표시 장치.
  15. 제12항에 있어서, 상기 표시 패널의 주변 영역에 실장되어 데이터 신호를 출력하는 데이터 연결 부재;
    상기 데이터 연결 부재와 연결된 회로 기판;
    상기 회로 기판과 상기 메인 회로 기판을 연결하는 적어도 하나의 회로 연결 부재를 더 포함하고,
    상기 준비 신호는 상기 적어도 하나의 회로 연결 부재의 연결 부분을 경유하는 것을 특징으로 하는 표시 장치.
  16. 제12항에 있어서, 상기 표시 패널과 상기 메인 회로 기판을 연결하고, 상기 표시 패널에 데이터 신호를 출력하는 적어도 하나의 데이터 연결 부재를 더 포함하고,
    상기 준비 신호는 상기 적어도 하나의 데이터 연결 부재의 연결 부분을 경유하는 것을 특징으로 하는 표시 장치.
  17. 주변 영역에 게이트 구동 회로가 집적 형성된 표시 패널; 및
    전압 발생 제어 회로가 실장된 메인 회로 기판을 포함하고,
    상기 전압 발생 제어 회로는
    상기 표시 패널을 구동하기 위한 구동 전압을 발생하고, 연결 신호를 출력하며, 상기 메인 회로 기판과 상기 표시 패널 사이에 배치된 연결 부재의 연결 부분을 경유한 상기 연결 신호를 수신하고, 수신된 연결 신호에 따라서 상기 구동 전압의 발생을 제어하는 것을 특징으로 하는 표시 장치.
  18. 제17항에 있어서, 상기 전압 발생 제어 회로는
    상기 수신된 연결 신호가 하이 레벨이면, 에러 검출 구간 동안 상기 구동 전압을 발생하고, 상기 구동 전압을 이용하여 상기 게이트 구동 회로의 클럭 신호를 발생하는 것을 특징으로 하는 표시 장치.
  19. 제18항에 있어서, 상기 전압 발생 제어 회로는
    상기 클럭 신호를 상기 게이트 구동 회로에 제공하고, 상기 게이트 구동 회로로부터 피드백된 클럭 신호를 수신하고, 상기 피드백된 클럭 신호를 이용하여 상기 게이트 구동 회로의 에러 여부를 검출하고, 상기 게이트 구동 회로의 에러 여부에 따라서 상기 구동 전압을 발생을 제어하는 것을 특징으로 하는 표시 장치.
  20. 제18항에 있어서, 상기 전압 발생 제어 회로는 상기 수신된 연결 신호가 로우 레벨이면, 상기 구동 전압을 비발생하는 것을 특징으로 하는 표시 장치.
KR1020130167297A 2013-12-30 2013-12-30 표시 장치의 전압 발생 제어 방법 및 이를 수행하는 표시 장치 KR102179541B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130167297A KR102179541B1 (ko) 2013-12-30 2013-12-30 표시 장치의 전압 발생 제어 방법 및 이를 수행하는 표시 장치
US14/313,101 US9595214B2 (en) 2013-12-30 2014-06-24 Method of controlling driving voltage of display panel and display apparatus performing the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130167297A KR102179541B1 (ko) 2013-12-30 2013-12-30 표시 장치의 전압 발생 제어 방법 및 이를 수행하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20150078157A KR20150078157A (ko) 2015-07-08
KR102179541B1 true KR102179541B1 (ko) 2020-11-18

Family

ID=53482500

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130167297A KR102179541B1 (ko) 2013-12-30 2013-12-30 표시 장치의 전압 발생 제어 방법 및 이를 수행하는 표시 장치

Country Status (2)

Country Link
US (1) US9595214B2 (ko)
KR (1) KR102179541B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10424239B2 (en) * 2014-06-13 2019-09-24 Apple Inc. Power efficient adaptive panel pixel charge scheme
KR102435257B1 (ko) * 2015-08-04 2022-08-25 삼성디스플레이 주식회사 게이트 보호회로 및 이를 포함하는 표시장치
KR102617195B1 (ko) * 2016-05-09 2023-12-27 삼성디스플레이 주식회사 표시 장치
CN105869591A (zh) * 2016-05-31 2016-08-17 深圳市华星光电技术有限公司 一种驱动电路及液晶显示装置
KR102564167B1 (ko) * 2016-09-23 2023-08-08 삼성디스플레이 주식회사 백라이트 유닛, 그것의 구동 방법 및 그것을 포함하는 표시 장치
JP2020024316A (ja) * 2018-08-08 2020-02-13 株式会社Joled 表示装置及び表示装置の検査方法
KR102563285B1 (ko) 2018-11-05 2023-08-03 삼성디스플레이 주식회사 표시 장치
CN109445137B (zh) * 2018-12-25 2020-04-14 惠科股份有限公司 一种显示装置的制造方法、修复方法和显示装置
TWI703553B (zh) * 2019-03-14 2020-09-01 佳世達科技股份有限公司 顯示裝置
CN109920388B (zh) * 2019-04-11 2021-01-15 深圳市华星光电技术有限公司 显示面板驱动系统
CN112805776B (zh) * 2019-07-22 2022-10-25 京东方科技集团股份有限公司 面板驱动装置及方法、显示装置
CN211788109U (zh) * 2020-04-14 2020-10-27 咸阳彩虹光电科技有限公司 一种液晶显示面板驱动装置及液晶显示装置
KR20210132286A (ko) * 2020-04-24 2021-11-04 삼성디스플레이 주식회사 전원 전압 생성부, 이를 포함하는 표시 장치 및 이의 구동 방법
CN113838397B (zh) * 2021-09-08 2024-05-28 深圳创维-Rgb电子有限公司 显示性能测试方法、装置、测试设备及存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100855502B1 (ko) * 2007-03-28 2008-09-01 엘지디스플레이 주식회사 액정표시장치와 그 구동방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW556016B (en) 2000-12-26 2003-10-01 Hannstar Display Corp Liquid crystal display and a method for detecting two connected pins thereof
JP4058952B2 (ja) 2002-01-30 2008-03-12 住友電装株式会社 導通検査ユニット及びそれを用いた導通検査装置
KR100906963B1 (ko) 2003-02-17 2009-07-08 삼성전자주식회사 커넥터 체결 검사 장치
US7345366B2 (en) 2005-05-18 2008-03-18 Industrial Technology Research Institute Apparatus and method for testing component built in circuit board
KR101228091B1 (ko) * 2006-02-03 2013-02-01 삼성디스플레이 주식회사 구동 칩 패키지, 이를 포함하는 표시 장치 및 이의 검사방법
JP4757915B2 (ja) * 2006-05-24 2011-08-24 シャープ株式会社 表示装置
US8289258B2 (en) * 2007-03-16 2012-10-16 Lg Display Co., Ltd. Liquid crystal display
CN102209902A (zh) 2008-11-14 2011-10-05 泰拉丁公司 用于测试印刷电路板上的电连接的方法和设备
US8330484B2 (en) 2010-01-15 2012-12-11 International Business Machines Corporation Integrated circuit and method of testing the integrity of electrical connection of the circuit to external equipment
KR101117736B1 (ko) 2010-02-05 2012-02-27 삼성모바일디스플레이주식회사 디스플레이 장치
KR101872430B1 (ko) * 2011-08-25 2018-07-31 엘지디스플레이 주식회사 액정표시장치 및 그 구동 방법
KR20130090616A (ko) * 2012-02-06 2013-08-14 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100855502B1 (ko) * 2007-03-28 2008-09-01 엘지디스플레이 주식회사 액정표시장치와 그 구동방법

Also Published As

Publication number Publication date
KR20150078157A (ko) 2015-07-08
US20150187317A1 (en) 2015-07-02
US9595214B2 (en) 2017-03-14

Similar Documents

Publication Publication Date Title
KR102179541B1 (ko) 표시 장치의 전압 발생 제어 방법 및 이를 수행하는 표시 장치
KR102175441B1 (ko) 게이트 회로의 보호 방법 및 이를 수행하는 표시 장치
KR102249807B1 (ko) 표시장치 및 전원제어장치
JP5762330B2 (ja) 駆動制御装置、それを備える表示装置、および駆動制御方法
US8325173B2 (en) Control method for eliminating deficient display and a display device using the same and driving circuit using the same
US9799295B2 (en) Scan driving circuit and liquid crystal display device having the circuit
US20160300523A1 (en) Emission electrode scanning circuit, array substrate and display apparatus
US20110193831A1 (en) Display device and electronic apparatus
CN109064985B (zh) 一种过流保护电路及显示装置
US20140002438A1 (en) Source driver and liquid crystal display device
JP2009003155A (ja) 表示装置
WO2017197745A1 (zh) 显示面板及其驱动电路和驱动方法
US11004380B2 (en) Gate driver on array circuit
WO2016011756A1 (zh) 阵列基板、显示面板及其修复方法
US20170256219A1 (en) GOA Circuit and Method for Driving the Same and LCD
US9570029B2 (en) Display device
US9437154B2 (en) Display device, and method for driving display device
US9747857B2 (en) Display device, method of driving the same, and electronic unit
US20080122830A1 (en) Display device
US10283065B2 (en) Display device and driving method thereof
US8581940B2 (en) Display device
US8471839B2 (en) Signal control circuit and method thereof, liquid crystal display and timing controller thereof
US20210350738A1 (en) Shift register unit and driving method thereof, scan driving circuit, array substrate and display device
JP2018155964A (ja) 表示装置、及び表示装置の共通電圧調整方法
KR20090067626A (ko) 데이터 구동회로, 이를 포함하는 디스플레이장치 및 그제어방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant