JP2018155964A - 表示装置、及び表示装置の共通電圧調整方法 - Google Patents

表示装置、及び表示装置の共通電圧調整方法 Download PDF

Info

Publication number
JP2018155964A
JP2018155964A JP2017053517A JP2017053517A JP2018155964A JP 2018155964 A JP2018155964 A JP 2018155964A JP 2017053517 A JP2017053517 A JP 2017053517A JP 2017053517 A JP2017053517 A JP 2017053517A JP 2018155964 A JP2018155964 A JP 2018155964A
Authority
JP
Japan
Prior art keywords
capacitance value
voltage
transistor element
common voltage
common
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017053517A
Other languages
English (en)
Inventor
涼 今井
Ryo Imai
涼 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2017053517A priority Critical patent/JP2018155964A/ja
Priority to US15/919,905 priority patent/US10692462B2/en
Publication of JP2018155964A publication Critical patent/JP2018155964A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】フリッカー抑制するための検査装置を用いることなく、短時間で共通電極に印加する電圧を最適化することができる表示装置を提供する。
【解決手段】表示装置は、信号線が接続されるトランジスタ素子のソース及びドレインのうちの一方と走査線が接続されるトランジスタ素子のゲートとの間の第１容量値と、トランジスタ素子のソース及びドレインのうちの他方とトランジスタ素子のゲートとの間の第２容量値と、画素電極と共通電極との間の第３容量値とに基づき、共通電圧を調整する共通電圧調整部を備える。
【選択図】図７

Description

本発明は、表示装置、及び表示装置の共通電圧調整方法に関する。
液晶表示装置は、画素電極と共通電極とによって電界を液晶層に印加し、液晶分子の向きを変化させることで表示を行う。例えば、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）をスイッチング素子とするＴＦＴ液晶表示装置では、薄膜トランジスタが導通状態であるときに信号線に画素信号が印加され、薄膜トランジスタが非導通状態になった後も蓄積容量によって電圧が保持される。
液晶を直流駆動すると、液晶が劣化する要因となるため、液晶の駆動方式としては、画素電極と共通電極との間に印加する電圧を一定周期で正極性と負極性とに反転させる反転駆動方式が一般的に用いられる。この反転駆動方式の手法としては、例えば、共通電極に所定電圧を印加し、共通電極に印加する電圧に対して画素電極に印加する電圧を１フレーム単位で反転させる交流駆動が行われる。このとき、共通電極に印加する電圧に対して、画素電極に印加される正極性電圧と負極性電圧とが非対称となると、表示輝度が画素電極の極性反転に伴って変化し、表示画面にフリッカーと呼ばれるちらつきが発生する。このため、液晶パネルの出荷前の製品検査において、検査装置を用いて液晶パネルの輝度を検出し、フォトダイオード（光センサー）の出力信号のＡＣ成分の振幅（フリッカー成分）が最小となるように共通電極に印加する電圧値を調整するのが一般的であり、製造コストの上昇を招いている。特許文献１には、製造コストを増すことなくＥＭＩノイズの発生を抑制する技術が開示されている。
特開２０００−３２１５９５号公報
上述のように、共通電極に印加する電圧値を調整するために、フリッカーを検出するための検査装置を液晶パネルの生産ラインや検査ライン毎に設けることで、製造コストの増加要因となっている。また、フリッカー成分が最小となるまでパラメータを変化させて共通電極に印加する電圧を調整する必要があり、作業工数の削減や作業時間の短縮が困難となる要因となり得る。
本発明は、上記の課題に鑑みてなされたもので、フリッカーを検出するための検査装置を用いることなく、より短時間で共通電極に印加する電圧を最適化することができる表示装置を提供することを目的とする。
本発明の一態様の表示装置は、画像を表示する表示部の表示エリアに設けられ、トランジスタ素子を含む複数の画素と、前記トランジスタ素子のソース及びドレインのうちの一方に接続された信号線と、前記トランジスタ素子のゲートに接続された走査線と、前記トランジスタ素子のソース及びドレインのうちの他方に設けられた画素電極と、共通電極に共通電圧を印加する共通電極ドライバと、を備え、前記信号線を介して前記複数の画素に書き込む画素信号を所定周期で反転させる反転駆動方式によって表示動作を行う表示装置であって、前記トランジスタ素子のソース及びドレインのうちの一方と前記トランジスタ素子のゲートとの間の第１容量値と、画素電極と前記トランジスタ素子のゲートとの間の第２容量値と、前記画素電極と前記共通電極との間の第３容量値とに基づき、前記共通電圧を調整する共通電圧調整部を備える。
本発明の一態様の表示装置の共通電圧調整方法は、画像を表示する表示部と、前記表示部の表示エリアに設けられ、トランジスタ素子を含む複数の画素と、前記トランジスタ素子のソース及びドレインのうちの一方に接続された信号線と、前記トランジスタ素子のゲートに接続された走査線と、前記トランジスタ素子のソース及びドレインのうちの他方に設けられた画素電極と、共通電極に共通電圧を印加する共通電極ドライバと、を備え、前記信号線を介して前記複数の画素に書き込む画素信号を所定周期で反転させる反転駆動方式によって表示動作を行う表示装置の共通電圧調整方法であって、前記トランジスタ素子のソース及びドレインのうちの一方と前記トランジスタ素子のゲートとの間の第１容量値と、前記トランジスタ素子のソース及びドレインのうちの他方と前記トランジスタ素子のゲートとの間の第２容量値と、前記画素電極と前記共通電極との間の第３容量値とに基づき、前記共通電圧を調整する。
図１は、実施形態に係る表示装置のシステム構成例を表すブロック図である。 図２は、実施形態に係る表示装置のＤＤＩＣの機能構成例を示すブロック図である。 図３は、実施形態に係る表示装置の画素を駆動する駆動回路を示す回路図である。 図４は、垂直走査パルス信号波形、画素信号波形、画素電極波形及び共通電圧波形の一例を示す図である。 図５は、ＴＦＴ素子が導通状態であるときの図３に示す駆動回路の等価回路を示す図である。 図６は、ＴＦＴ素子が非導通状態であるときの図３に示す駆動回路の等価回路を示す図である。 図７は、共通電圧調整部の動作に係る各構成の一例を示す模式的な回路図である。 図８は、オフセット電圧テーブルの一例を示す図である。 図９は、並列容量値を検出する際の動作例の説明図である。 図１０は、並列容量値を検出する際の等価回路を示す図である。 図１１は、第１容量値を検出する際の動作例の説明図である。 図１２は、第１容量値を検出する際の等価回路を示す図である。 図１３は、直列容量値を検出する際の動作例の説明図である。 図１４は、直列容量値を検出する際の等価回路を示す図である。 図１５は、実施形態に係る表示装置の共通電圧調整部が実行する共通電圧調整処理の一例を示すフローチャートである。
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
（実施形態）
図１は、実施形態に係る表示装置のシステム構成例を表すブロック図である。表示装置１は、例えば透過型の液晶表示装置であり、表示パネル２と、ＤＤＩＣ（Display Driver Integrated Circuit）３と、光源６を備えている。
表示パネル２は、画像を表示する表示部として機能する。具体的には、表示パネル２は、例えば、透光性絶縁基板、例えばガラス基板と、ガラス基板の表面にあり、液晶セルを含む画素Ｐｉｘがマトリクス状（行列状）に多数配置されてなる表示エリア２１を備えている。ガラス基板は、能動素子（例えば、トランジスタ）を含む多数の画素回路がマトリクス状に配置形成される第１の基板と、この第１の基板と所定の間隙をもって対向して配置される第２の基板とによって構成される。第１の基板と第２の基板との間隙は、第１の基板上の各所に配置形成されるフォトスペーサによって所定の間隙に保持される。そして、これら第１の基板及び第２の基板間に液晶が封入される。なお、図１に示す表示パネル２における表示エリア２１等の各部の配置及び大きさは模式的なものであり、実際の配置等を反映したものでない。
表示エリア２１は、液晶層を含む画素ＰｉｘがＭ行×Ｎ列に配置されたマトリクス（行列状）構造を有している。なお、この明細書において、行とは、一方向に配列されるＮ個の画素Ｐｉｘを有する画素行をいう。また、列とは、行が配列される方向と直交する方向に配列されるＭ個の画素Ｐｉｘを有する画素列をいう。そして、ＭとＮとの値は、垂直方向の表示解像度と水平方向の表示解像度に応じて定まる。表示エリア２１は、画素ＰｉｘのＭ行Ｎ列の配列に対して行毎に走査線ＳＣＬ１、ＳＣＬ２、ＳＣＬ３、・・・、ＳＣＬＭが配線され、列毎に信号線ＤＴＬ１、ＤＴＬ２、ＤＴＬ３、・・・、ＤＴＬＮが配線されている。以後、実施形態１においては、走査線ＳＣＬ１、ＳＣＬ２、ＳＣＬ３、・・・、ＳＣＬＭを代表して走査線ＳＣＬのように表記し、信号線ＤＴＬ１、ＤＴＬ２、ＤＴＬ３、・・・、ＤＴＬＮを代表して信号線ＤＴＬのように表記することがある。
なお、画素Ｐｉｘは、異なる色を表示する複数種の画素Ｐｉｘを１単位とする複数の画素群を構成し、表示エリア２１にカラー画像を表示する態様であっても良い。この場合、画素Ｐｉｘは、例えばＲ（赤）、Ｇ（緑）、Ｂ（青）及び白（Ｗ）の４色の画素Ｐｉｘを１つの画素群として構成しても良いし、例えばＲ（赤）、Ｇ（緑）及びＢ（青）の３色の画素Ｐｉｘを１つの画素群として構成しても良い。また、１つの画素群を構成する画素Ｐｉｘの数や各画素Ｐｉｘの色はこれに限らず、また、１つの画素群を構成する各画素Ｐｉｘの配置により本発明が限定されるものではない。
ＤＤＩＣ３は、例えばＣＯＧ（Chip On Glass）によって表示パネル２のガラス基板上に実装された回路である。ＤＤＩＣ３は、図示しないフレキシブルプリント基板（ＦＰＣ：Flexible Printed Circuits）を介して外部の制御回路１００、外部入力電源等と接続されている。制御回路１００は、表示装置１の動作に係る各種の信号をＤＤＩＣ３に伝送する。外部入力電源は、ＤＤＩＣ３の動作に必要な電力を供給する。制御回路１００は、例えば表示装置１が設けられた電子機器が有する回路である。
図２は、実施形態に係る表示装置のＤＤＩＣの機能構成例を示すブロック図である。ＤＤＩＣ３は、表示パネル２を駆動する駆動回路である。具体的には、ＤＤＩＣ３は、例えば、制御部３１、ゲートドライバ３２、ソースドライバ３３、共通電極ドライバ３４、共通電圧調整部３５等を有し、表示パネル２による画像の表示に係る各種の信号を出力して表示パネル２を動作させる。
より具体的には、ＤＤＩＣ３は、例えば制御回路１００から与えられる各種の信号に応じて表示パネル２を動作させる。制御回路１００は、例えば、マスタークロック、水平同期信号、垂直同期信号、表示画像信号等をＤＤＩＣ３に出力する。制御部３１は、これらの信号等に基づいて表示パネル２を動作させる際の同期制御を行う。
ゲートドライバ３２は、垂直同期信号及び水平同期信号に同期して水平同期信号に応じた１水平期間単位でデジタルデータをラッチする。ゲートドライバ３２は、ラッチされた１ライン分のデジタルデータを垂直走査パルス信号として順に出力し、表示エリア２１の走査線ＳＣＬ（走査線ＳＣＬ１、ＳＣＬ２、ＳＣＬ３、・・・、ＳＣＬＭ）に与えることによって画素Ｐｉｘを行単位で順次選択する。ゲートドライバ３２は、例えば、行方向について、走査線ＳＣＬ１、ＳＣＬ２、ＳＣＬ３、・・・、ＳＣＬＭの表示エリア２１の一方端側から他方端側へ順にデジタルデータを出力する。また、ゲートドライバ３２は、行方向について、走査線ＳＣＬ１、ＳＣＬ２、ＳＣＬ３、・・・、ＳＣＬＭの表示エリア２１の他方端側から一方端側へ順にデジタルデータを出力することもできる。
ソースドライバ３３には、例えば、表示画像信号に基づいて処理されたデジタルデータが与えられる。ソースドライバ３３は、ゲートドライバ３２による垂直走査によって選択された行の画素Ｐｉｘに対して、画素毎に、若しくは複数画素毎に、或いは全画素一斉に、信号線ＤＴＬ（信号線ＤＴＬ１、ＤＴＬ２、ＤＴＬ３、・・・、ＤＴＬＮ）を介して表示データを書き込む。
共通電極ドライバ３４は、共通電圧調整部３５により設定された共通電圧Ｖｃｏｍを共通電極ＣＯＭに印加する。共通電圧調整部３５については後述する。
なお、ＤＤＩＣ３の構成要素としてゲートドライバ３２、ソースドライバ３３、共通電極ドライバ３４を設けた例を例示したが、ゲートドライバ３２、ソースドライバ３３、共通電極ドライバ３４は、それぞれ独立した回路であっても良い。
本実施形態に係る表示装置１では、液晶表示パネルの駆動方式として、所定周期で全画素に書き込む画素信号を一度に同じ極性で反転させる反転駆動方式を採用しているものとする。ここでは、１画面に相当する１フレーム毎に、全画素に書き込む画素信号を一度に同じ極性で反転させるフレーム反転駆動方式を採用している例について説明する。
図３は、実施形態に係る表示装置の画素を駆動する駆動回路を示す回路図である。図３に示す例では、１画素Ｐｉｘの駆動回路を示している。
表示エリア２１には、画素Ｐｉｘの薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）素子Ｔｒに表示データとして画素信号を供給する信号線ＤＴＬ、ＴＦＴ素子Ｔｒを駆動する走査線ＳＣＬ、共通電極ＣＯＭが形成されている。このように、信号線ＤＴＬは、上述したガラス基板の表面と平行な平面に延在し、画素Ｐｉｘに画像を表示するための画素信号を供給する。画素Ｐｉｘは、ＴＦＴ素子Ｔｒ及び液晶素子ＬＣを備えている。ＴＦＴ素子Ｔｒは、薄膜トランジスタにより構成される。ＴＦＴ素子Ｔｒのソース及びドレインのうちの一方は信号線ＤＴＬに接続され、ゲートは走査線ＳＣＬに接続され、ソース及びドレインのうちの他方は液晶素子ＬＣの一端に接続されている。液晶素子ＬＣは、一端がＴＦＴ素子Ｔｒのソース及びドレインのうちの他方に接続され、他端が共通電極ＣＯＭに接続されている。ＴＦＴ素子Ｔｒのソース及びドレインのうちの他方に接続される液晶素子ＬＣの一端が画素電極を形成している。
本実施形態では、ＴＦＴ素子Ｔｒが「トランジスタ素子」に対応する。
ゲートドライバ３２は、走査線ＳＣＬを介して、画素ＰｉｘのＴＦＴ素子Ｔｒのゲートに垂直走査パルス信号を印加することにより、表示エリア２１にマトリクス状に形成されている画素Ｐｉｘのうちの１行（１水平ライン）を表示駆動の対象として順次選択する。
ソースドライバ３３は、信号線ＤＴＬを介して、ゲートドライバ３２により順次選択される１水平ラインを含む画素Ｐｉｘにそれぞれ画素信号を供給する。そして、これらの画素Ｐｉｘでは、供給される画素信号に応じて、１水平ラインの表示が行われる。
上述したように、表示装置１は、ゲートドライバ３２が走査線ＳＣＬを順次走査するように駆動することにより、１水平ラインが順次選択される。また、表示装置１は、１水平ラインに属する画素Ｐｉｘに対して、ソースドライバ３３が信号線ＤＴＬを介して画素信号を供給することにより、１水平ラインずつ表示が行われる。この表示動作を行う際、共通電極ドライバ３４は、共通電極ＣＯＭに対して共通電圧Ｖｃｏｍを印加する。
以下の説明では、信号線ＤＴＬに接続されたＴＦＴ素子Ｔｒのソース及びドレインのうちの一方を第１端子とも言う。走査線ＳＣＬに接続されたＴＦＴ素子Ｔｒのゲートを第２端子とも言う。液晶素子ＬＣの一端に接続されたソース及びドレインのうちの他方を第３端子とも言う。
ＴＦＴ素子Ｔｒの各端子間には、それぞれ寄生容量が含まれる。図３に示す例では、ＴＦＴ素子Ｔｒの第１端子と第２端子との間に容量素子Ｃｇｄが含まれ、ＴＦＴ素子Ｔｒの第３端子と第２端子との間に容量素子Ｃｇｓが含まれる例を示している。本実施形態では、容量素子Ｃｇｄの容量値を第１容量値Ｃ１とし、容量素子Ｃｇｓの容量値を第２容量値Ｃ２としている。
また、液晶素子ＬＣと並列に保持容量Ｃｓが含まれる。図３に示す例では、液晶素子ＬＣの容量値と保持容量Ｃｓの容量値との並列容量Ｃｓｔの容量値を第３容量値Ｃ３としている。
図４は、垂直走査パルス信号波形、画素信号波形、画素電極波形及び共通電圧波形の一例を示す図である。図４の（ａ）は垂直走査パルス信号波形Ｗ１を示し、図４の（ｂ）は画素信号波形Ｗ２を示し、図４の（ｃ）は画素電極波形Ｗ３及び共通電圧波形Ｗ４を示している。
上述したように、本実施形態に係る表示装置１では、液晶表示パネルの駆動方式として、１画面に相当する１フレーム毎に、全画素に書き込む画素信号を一度に同じ極性で反転させるフレーム反転駆動方式を採用している。図４では、ｆフレーム期間（ｆは任意の自然数）において正極性の画素信号が画素Ｐｉｘに供給され、ｆ＋１フレーム期間において負極性の画素信号が供給された例を例示している。この場合、画素電極波形Ｗ３は、共通電圧波形Ｗ４に対して、ｆフレーム期間において正極性電位となり、ｆ＋１フレーム期間において負極性電位となる。
また、図４に示す例において、共通電極ＣＯＭに印加する共通電圧Ｖｃｏｍは、理論上、画素電極の電位が共通電圧Ｖｃｏｍに対して正極性である場合と負極性である場合とで対称となる初期値Ｖｃｏｍｓｅｔが印加されるものとする。
図４に示す例において、共通電極ＣＯＭに共通電圧Ｖｃｏｍｓｅｔが印加された状態で、ｆフレーム期間において、走査線ＳＣＬを介して画素ＰｉｘのＴＦＴ素子Ｔｒのゲート（第２端子）に波高値Ｖｇの垂直走査パルス信号が印加されてＴＦＴ素子Ｔｒが導通状態となり、画素電極に正極性の画素信号が供給されると、画素電極の電位は、共通電圧Ｖｃｏｍｓｅｔに対して正極性のＶｃｏｍｓｅｔ＋Ｖｐとなる。その後、ＴＦＴ素子Ｔｒが非導通状態となり、画素電極への正極性の画素信号の供給が停止した時点で、画素電極の電位は、ＴＦＴ素子Ｔｒの第３端子と第２端子との間の容量素子Ｃｇｓに起因する突き抜け電圧（フィードスルー電圧とも言う）ΔＶｐ分だけ低下し、Ｖｃｏｍｓｅｔ＋Ｖｐ−ΔＶｐとなる。
また、続くｆ＋１フレーム期間において、走査線ＳＣＬを介して画素ＰｉｘのＴＦＴ素子Ｔｒのゲート（第２端子）に波高値Ｖｇの垂直走査パルス信号が印加されてＴＦＴ素子Ｔｒが導通状態となり、画素電極に負極性の画素信号が供給されると、画素電極の電位は、共通電圧Ｖｃｏｍｓｅｔに対して負極性のＶｃｏｍｓｅｔ−Ｖｐとなる。その後、ＴＦＴ素子Ｔｒが非導通状態となり、画素電極への負極性の画素信号の供給が停止した時点で、画素電極の電位は、ＴＦＴ素子Ｔｒの第３端子と第２端子との間の容量素子Ｃｇｓに起因する突き抜け電圧ΔＶｐ分だけ低下し、Ｖｃｏｍｓｅｔ−Ｖｐ−ΔＶｐとなる。
このため、実際には、図４に示すように、ＴＦＴ素子Ｔｒが導通状態から非導通状態に遷移した後では、画素電極の電位が共通電圧の初期値Ｖｃｏｍｓｅｔに対して正極性である場合と負極性である場合とで非対称となり、表示画面にフリッカーと呼ばれるちらつきが発生する。
ＴＦＴ素子Ｔｒが導通状態から非導通状態に遷移した後、画素電極の電位が共通電圧Ｖｃｏｍに対して正極性である場合と負極性である場合とで対称となるように、共通電圧Ｖｃｏｍを調整することで、フリッカーの発生を抑制することができる。図４に示す例では、共通電圧を、共通電圧Ｖｃｏｍの初期値Ｖｃｏｍｓｅｔに対し、突き抜け電圧ΔＶｐに応じたオフセット電圧Ｖｏｆｔを減じたＶｃｏｍｓｅｔ−Ｖｏｆｔとしている（図４の（ｃ）に示すＷ４’）。これにより、ＴＦＴ素子Ｔｒが導通状態から非導通状態に遷移した後の共通電圧Ｖｃｏｍｓｅｔ−Ｖｏｆｔに対する画素電極の正極性電位と負極性電位との対称性が保たれ、フリッカーの発生が抑制される。
突き抜け電圧ΔＶｐは、図３に示す各容量値を用いて、下記の式（１）で表される。
ΔＶｐ＝（Ｃ２／（Ｃ２＋Ｃ３））×Ｖｇ・・・（１）
上記の式（１）におけるＶｇは、実施形態１に係る表示装置１の表示動作を行う際、走査線ＳＣＬを介して画素ＰｉｘのＴＦＴ素子Ｔｒのゲート（第２端子）に印加される垂直走査パルス信号の波高値である。従って、上記の式（１）より、容量素子Ｃｇｓの容量値である第２容量値Ｃ２と、液晶素子ＬＣの容量値と保持容量Ｃｓの容量値との並列容量Ｃｓｔの容量値である第３容量値Ｃ３とを求めることで、突き抜け電圧ΔＶｐを得ることができる。
次に、第２容量値Ｃ２及び第３容量値Ｃ３の算出手法について説明する。図５は、ＴＦＴ素子が導通状態であるときの図３に示す駆動回路の等価回路を示す図である。図６は、ＴＦＴ素子が非導通状態であるときの図３に示す駆動回路の等価回路を示す図である。
図５に示すように、ＴＦＴ素子Ｔｒが導通状態であるとき、容量素子Ｃｇｄと容量素子Ｃｇｓとは、信号線ＤＴＬと走査線ＳＣＬとの間に並列に存在する。従って、容量素子Ｃｇｄと容量素子Ｃｇｓとの並列容量値Ｃ１２は、下記の式（２）で表される。
Ｃ１２＝Ｃ１＋Ｃ２・・・（２）
また、図６に示すように、ＴＦＴ素子Ｔｒが非導通状態であるとき、容量素子Ｃｇｓと並列容量Ｃｓｔとは、共通電極ＣＯＭと走査線ＳＣＬとの間に直列に存在する。従って、容量素子Ｃｇｓと並列容量Ｃｓｔとの直列容量値Ｃ２３は、下記の式（３）で表される。
Ｃ２３＝Ｃ２×Ｃ３／（Ｃ２＋Ｃ３）・・・（３）
一方、図６に示すように、ＴＦＴ素子Ｔｒが非導通状態であるとき、容量素子Ｃｇｄは、信号線ＤＴＬと走査線ＳＣＬとの間に存在する。
従って、容量素子Ｃｇｓの容量値である第２容量値Ｃ２は、ＴＦＴ素子Ｔｒが導通状態であるときの並列容量値Ｃ１２と、ＴＦＴ素子Ｔｒが非導通状態であるときの容量素子Ｃｇｄの容量値である第１容量値Ｃ１とを用いて、下記の式（４）で表すことができる。
Ｃ２＝Ｃ１２−Ｃ１・・・（４）
また、液晶素子ＬＣの容量値と保持容量Ｃｓの容量値との並列容量Ｃｓｔの容量値である第３容量値Ｃ３は、上記の式（４）で得られた第２容量値Ｃ２と、ＴＦＴ素子Ｔｒが非導通状態であるときの直列容量値Ｃ２３とを用いて、下記の式（５）で表すことができる。
Ｃ３＝Ｃ２×Ｃ２３／（Ｃ２−Ｃ２３）・・・（５）
従って、ＴＦＴ素子Ｔｒが導通状態であるときの容量素子Ｃｇｄと容量素子Ｃｇｓとの並列容量値Ｃ１２、ＴＦＴ素子Ｔｒが非導通状態であるときの容量素子Ｃｇｓと並列容量Ｃｓｔとの直列容量値Ｃ２３、ＴＦＴ素子Ｔｒが非導通状態であるときの容量素子Ｃｇｄの容量値である第１容量値Ｃ１を検出することで、突き抜け電圧ΔＶｐを得ることができる。
図７は、共通電圧調整部の動作に係る各構成の一例を示す模式的な回路図である。図７に示す例では、１画素Ｐｉｘ分についての模式的な構成を記載している。図７に示すように、少なくとも１画素Ｐｉｘについて上述したＴＦＴ素子Ｔｒが導通状態であるときの並列容量値Ｃ１２、ＴＦＴ素子Ｔｒが非導通状態であるときの直列容量値Ｃ２３、及びＴＦＴ素子Ｔｒが非導通状態であるときの第１容量値Ｃ１の容量検出を行うことで、突き抜け電圧ΔＶｐを得ることができる。また、後述するように、走査線ＳＣＬに並列に接続される１行分の複数個の画素Ｐｉｘに対して容量検出を行う構成としても良い。
本実施形態に係る表示装置１の表示動作を行う際、ゲートドライバ３２から第１スイッチＳＷ１を介して走査線ＳＣＬに波高値Ｖｇの垂直走査パルス信号が供給され、画素ＰｉｘのＴＦＴ素子Ｔｒのゲート（第２端子）に印加される。また、本実施形態に係る表示装置１の表示動作を行う際、ソースドライバ３３から第２スイッチＳＷ２を介して信号線ＤＴＬに画素信号が供給され、画素ＰｉｘのＴＦＴ素子Ｔｒのソース及びドレインのうちの一方（第１端子）に印加される。また、本実施形態に係る表示装置１の表示動作を行う際、共通電極ドライバ３４から第３スイッチＳＷ３を介して共通電極ＣＯＭに共通電圧が印加される。なお、本実施形態に係る表示装置１の表示動作を行う際、第５スイッチＳＷ５はオフ制御される。
なお、図７に示す例では、走査線ＳＣＬ、信号線ＤＴＬ、共通電極ＣＯＭに対し、それぞれ第１スイッチＳＷ１、第２スイッチＳＷ２、第３スイッチＳＷ３が設けられているが、図１に示すように、表示エリア２１が液晶層を含む画素ＰｉｘがＭ行×Ｎ列に配置されたマトリクス（行列状）構造を有している本実施形態の構成では、第１スイッチＳＷ１は走査線ＳＣＬ（走査線ＳＣＬ１、ＳＣＬ２、ＳＣＬ３、・・・、ＳＣＬＭ）毎に設けられ、第２スイッチＳＷ２は信号線ＤＴＬ（信号線ＤＴＬ１、ＤＴＬ２、ＤＴＬ３、・・・、ＤＴＬＮ）毎に設けられ、第３スイッチＳＷ３は共通電極ＣＯＭに対して唯一設けられている。
共通電圧調整部３５は、検出制御部３５１と、調整用信号生成回路３５２と、検出回路３５３と、演算部３５４と、共通電圧設定部３５５と、記憶部３５６と、を備える。検出制御部３５１、調整用信号生成回路３５２、検出回路３５３、演算部３５４、共通電圧設定部３５５、及び記憶部３５６は、例えばＤＤＩＣ３に構成された回路である。検出制御部３５１は、例えばＤＤＩＣ３の制御部３１により実行されるプログラムで実現される構成であっても良い。記憶部３５６は、例えばＤＤＩＣ３に設けられたレジスタ等で構成されていても良い。
検出回路３５３は、第４スイッチＳＷ４を介して接続される走査線ＳＣＬの電圧の過渡特性を観測して、容量素子Ｃｇｄと容量素子Ｃｇｓとの並列容量値Ｃ１２、容量素子Ｃｇｓと並列容量Ｃｓｔとの直列容量値Ｃ２３、容量素子Ｃｇｄの容量値である第１容量値Ｃ１を検出する。
演算部３５４は、検出回路３５３によって検出された並列容量値Ｃ１２、直列容量値Ｃ２３、第１容量値Ｃ１に基づき、突き抜け電圧ΔＶｐを算出する。より具体的には、演算部３５４は、上記の式（２）を用いて容量素子Ｃｇｓの容量値である第２容量値Ｃ２を求める。また、演算部３５４は、上記の式（３）を用いて、液晶素子ＬＣの容量値と保持容量Ｃｓの容量値との並列容量Ｃｓｔの容量値である第３容量値Ｃ３を求める。そして、求めた第２容量値Ｃ２及び第３容量値Ｃ３を上記の式（１）に代入して、突き抜け電圧ΔＶｐを算出する。
記憶部３５６には、突き抜け電圧ΔＶｐに応じたオフセット電圧Ｖｏｆｔが対応付けられたオフセット電圧テーブルが予め記憶されている。また、記憶部３５６には、垂直走査パルス信号の波高値Ｖｇ及び共通電圧Ｖｃｏｍの初期値Ｖｃｏｍｓｅｔが記憶されている。
図８は、オフセット電圧テーブルの一例を示す図である。オフセット電圧テーブルには、突き抜け電圧ΔＶｐに応じたオフセット電圧Ｖｏｆｔの最適値が設定されている。換言すれば、下記の共通電圧設定部３５５において、共通電圧Ｖｃｏｍの初期値Ｖｃｏｍｓｅｔに対し、突き抜け電圧ΔＶｐに応じたオフセット電圧Ｖｏｆｔの最適値を適用して、表示装置１の表示動作を行う際に共通電極ドライバ３４から共通電極ＣＯＭに印加される共通電圧を設定することで、突き抜け電圧ΔＶｐによって生じるフリッカーを視認限界以下に抑制することができる。
なお、図８に示す例では、突き抜け電圧ΔＶｐに応じたオフセット電圧Ｖｏｆｔの最適値がオフセット電圧テーブルに設定されている例を示したが、上記の式（１）を用いて算出した突き抜け電圧ΔＶｐを設計段階においてオフセット電圧Ｖｏｆｔとして予め共通電圧Ｖｃｏｍに適用しておいても良い。
本実施形態における共通電圧設定部３５５は、記憶部３５６を参照して、突き抜け電圧ΔＶｐに対応したオフセット電圧Ｖｏｆｔを共通電圧Ｖｃｏｍの初期値Ｖｃｏｍｓｅｔから減算してＶｃｏｍｓｅｔ−Ｖｏｆｔを求め、このＶｃｏｍｓｅｔ−Ｖｏｆｔを、表示装置１の表示動作を行う際に共通電極ドライバ３４から共通電極ＣＯＭに印加される共通電圧として設定する。
調整用信号生成回路３５２は、検出回路３５３に供給する電圧を生成する電圧生成回路３５２ａと、信号線ＤＴＬ又は共通電極ＣＯＭに印加する検出駆動パルスを生成する検出駆動パルス生成回路３５２ｂとを備える。
電圧生成回路３５２ａは、ＴＦＴ素子Ｔｒを非導通状態とする第１の電圧Ｖ１、又は、ＴＦＴ素子Ｔｒを導通状態とする第２の電圧Ｖ２を生成する。なお、第１の電圧Ｖ１と第２の電圧Ｖ２とは異なる電圧であり、ＴＦＴ素子Ｔｒがｎ型の場合にはＶ１＜Ｖ２、ＴＦＴ素子Ｔｒがｐ型の場合にはＶ１＞Ｖ２とされる。
検出駆動パルス生成回路３５２ｂは、電圧生成回路３５２ａが生成する第１の電圧Ｖ１又は第２の電圧Ｖ２に対し、波高値Ｖｐの検出駆動パルスを生成する。
検出制御部３５１は、後述する共通電圧調整処理において、調整用信号生成回路３５２から供給される電圧、及び検出駆動パルスの制御タイミング、演算部３５４における演算処理タイミング、第１スイッチＳＷ１、第２スイッチＳＷ２、第３スイッチＳＷ３、第４スイッチＳＷ４、第５スイッチＳＷ５の切り替えタイミング等を制御する。
次に、共通電圧調整部３５による共通電圧調整処理における容量検出動作及び共通電圧Ｖｃｏｍの調整動作の具体例について説明する。本実施形態における容量検出動作及び共通電圧Ｖｃｏｍの調整動作では、走査線ＳＣＬに並列に接続される１行分の画素Ｐｉｘ、すなわち、Ｎ個の画素Ｐｉｘに対して容量検出を行う。すなわち、上記の式（１）、式（２）、式（３）、式（４）、式（５）は、それぞれ以下の式（６）、式（７）、式（８）、式（９）、式（１０）に置き換える。
ΔＶｐ＝（Ｎ×Ｃ２／（Ｎ×Ｃ２＋Ｎ×Ｃ３））×Ｖｇ・・・（６）
Ｎ×Ｃ１２＝Ｎ×Ｃ１＋Ｎ×Ｃ２・・・（７）
Ｎ×Ｃ２３＝Ｎ×Ｃ２×Ｎ×Ｃ３／（Ｎ×Ｃ２＋Ｎ×Ｃ３）・・・（８）
Ｎ×Ｃ２＝Ｎ×Ｃ１２−Ｎ×Ｃ１・・・（９）
Ｎ×Ｃ３＝Ｎ×Ｃ２×Ｎ×Ｃ２３／（Ｎ×Ｃ２−Ｎ×Ｃ２３）・・・（１０）
ここでは、まず、１行分の画素Ｐｉｘの並列容量値Ｎ×Ｃ１２の検出動作について説明する。なお、以下の説明では、ＴＦＴ素子Ｔｒがｎ型である場合の動作例について説明する。図９は、並列容量値を検出する際の動作例の説明図である。図１０は、並列容量値を検出する際の等価回路を示す図である。本実施形態では、検出駆動パルスの立ち上がりにおける検出電圧Ｖｄｅｔの過渡特性を利用して、並列容量値Ｎ×Ｃ１２を検出する。
検出制御部３５１は、まず、ゲートドライバ３２と走査線ＳＣＬとの接続を解除するように第１スイッチＳＷ１をオフ制御し、ソースドライバ３３と信号線ＤＴＬとの接続を解除し、且つ、検出駆動パルス生成回路３５２ｂと信号線ＤＴＬとを接続して信号線ＤＴＬに検出駆動パルスが供給されるように第２スイッチＳＷ２を制御し、共通電極ドライバ３４と共通電極ＣＯＭとの接続を解除し、且つ、検出駆動パルス生成回路３５２ｂと共通電極ＣＯＭとの接続を解除するように第３スイッチＳＷ３をオフ制御し、電圧生成回路３５２ａから検出回路３５３の抵抗Ｒを介して走査線ＳＣＬに電圧が供給されるように第４スイッチＳＷ４をオン制御し、共通電極ＣＯＭと走査線ＳＣＬとの接続を解除するように第５スイッチＳＷ５をオフ制御する。
検出制御部３５１は、電圧生成回路３５２ａから第２の電圧Ｖ２が出力されるように制御する。これにより、ＴＦＴ素子Ｔｒが導通状態に制御される。また、検出制御部３５１は、検出駆動パルス生成回路３５２ｂから第２の電圧Ｖ２に対して波高値Ｖｐの検出駆動パルスが出力されるように制御する。
演算部３５４は、検出回路３５３によって検出される検出電圧Ｖｄｅｔを監視し、検出駆動パルスの立ち上がり時刻Ｔ１から検出電圧Ｖｄｅｔが所定の第１閾値Ｖｔｈ１（Ｖ２＜Ｖｔｈ１＜Ｖ２＋Ｖｐ）以上となっている時刻Ｔ２までの経過時間ｔ１を検出する。このとき、並列容量値Ｎ×Ｃ１２、抵抗Ｒ、検出駆動パルスの波高値Ｖｐ、及び経過時間ｔ１は、下記の式（１１）で表される。
Ｖｔｈ１＝Ｖｐ×ｅｘｐ（ｔ１／（Ｎ×Ｃ１２×Ｒ））・・・（１１）
演算部３５４は、上記の式（１１）を用いて、並列容量値Ｎ×Ｃ１２を算出する。
なお、上述した例では、検出駆動パルスの立ち上がり時刻Ｔ１から検出電圧Ｖｄｅｔが所定の第１閾値Ｖｔｈ１以上となっている時刻Ｔ２までの経過時間ｔ１を検出する例について説明したが、検出駆動パルスの立ち下がり時刻Ｔ３から所定の閾値以下となっている時間を検出して、並列容量値Ｎ×Ｃ１２を算出しても良い。
次に、１行分の画素Ｐｉｘの第１容量値Ｎ×Ｃ１の検出動作について説明する。図１１は、第１容量値を検出する際の動作例の説明図である。図１２は、第１容量値を検出する際の等価回路を示す図である。本実施形態では、検出駆動パルスの立ち上がりにおける検出電圧Ｖｄｅｔの過渡特性を利用して、第１容量値Ｎ×Ｃ１を検出する。
検出制御部３５１は、まず、ゲートドライバ３２と走査線ＳＣＬとの接続を解除するように第１スイッチＳＷ１をオフ制御し、検出駆動パルス生成回路３５２ｂと信号線ＤＴＬとを接続して信号線ＤＴＬに検出駆動パルスが供給されるように第２スイッチＳＷ２を制御し、共通電極ドライバ３４と共通電極ＣＯＭとの接続を解除し、且つ、検出駆動パルス生成回路３５２ｂと共通電極ＣＯＭとの接続を解除するように第３スイッチＳＷ３をオフ制御し、電圧生成回路３５２ａから検出回路３５３の抵抗Ｒを介して走査線ＳＣＬに電圧が供給されるように第４スイッチＳＷ４をオン制御し、共通電極ＣＯＭと走査線ＳＣＬとが接続されるように第５スイッチＳＷ５をオンまたはオフ制御する。
検出制御部３５１は、電圧生成回路３５２ａから第１の電圧Ｖ１が出力されるように制御する。これにより、ＴＦＴ素子Ｔｒが非導通状態に制御される。また、検出制御部３５１は、検出駆動パルス生成回路３５２ｂから第１の電圧Ｖ１に対して波高値Ｖｐの検出駆動パルスが出力されるように制御する。
演算部３５４は、検出回路３５３によって検出される検出電圧Ｖｄｅｔを監視し、検出駆動パルスの立ち上がり時刻Ｔ４から検出電圧Ｖｄｅｔが所定の第２閾値Ｖｔｈ２（Ｖ１＜Ｖｔｈ２＜Ｖ１＋Ｖｐ）以上となっている時刻Ｔ５までの経過時間ｔ２を検出する。このとき、第１容量値Ｎ×Ｃ１、抵抗Ｒ、検出駆動パルスの波高値Ｖｐ、第２閾値Ｖｔｈ２、及び経過時間ｔ２は、下記の式（１２）で表される。
Ｖｔｈ２＝Ｖｐ×ｅｘｐ（ｔ２／（Ｎ×Ｃ１×Ｒ））・・・（１２）
演算部３５４は、上記の式（１２）を用いて、第１容量値Ｎ×Ｃ１を算出する。
なお、上述した例では、検出駆動パルスの立ち上がり時刻Ｔ４から検出電圧Ｖｄｅｔが所定の第２閾値Ｖｔｈ２以上となっている時刻Ｔ５までの経過時間ｔ２を検出する例について説明したが、検出駆動パルスの立ち下がり時刻Ｔ６から所定の閾値以下となっている時間を検出して、第１容量値Ｎ×Ｃ１を算出しても良い。
次に、１行分の画素Ｐｉｘの直列容量値Ｎ×Ｃ２３の検出動作について説明する。図１３は、直列容量値を検出する際の動作例の説明図である。図１４は、直列容量値を検出する際の等価回路を示す図である。本実施形態では、検出駆動パルスの立ち上がりにおける検出電圧Ｖｄｅｔの過渡特性を利用して、直列容量値Ｎ×Ｃ２３を検出する。
検出制御部３５１は、まず、ゲートドライバ３２と走査線ＳＣＬとの接続を解除するように第１スイッチＳＷ１をオフ制御し、ソースドライバ３３と信号線ＤＴＬとの接続を解除し、且つ、検出駆動パルス生成回路３５２ｂと信号線ＤＴＬとの接続を解除するように第２スイッチＳＷ２を制御し、検出駆動パルス生成回路３５２ｂと共通電極ＣＯＭとを接続して検出駆動パルスが共通電極ＣＯＭに供給されるように第３スイッチＳＷ３を制御し、電圧生成回路３５２ａから検出回路３５３の抵抗Ｒを介して走査線ＳＣＬに電圧が供給されるように第４スイッチＳＷ４をオン制御し、共通電極ＣＯＭと走査線ＳＣＬとの接続を解除するように第５スイッチＳＷ５をオフ制御する。
検出制御部３５１は、電圧生成回路３５２ａから第１の電圧Ｖ１が出力されるように制御する。これにより、ＴＦＴ素子Ｔｒが非導通状態に制御される。また、検出制御部３５１は、検出駆動パルス生成回路３５２ｂから第１の電圧Ｖ１に対して波高値Ｖｐの検出駆動パルスが出力されるように制御する。
演算部３５４は、検出回路３５３によって検出される検出電圧Ｖｄｅｔを監視し、検出駆動パルスの立ち上がり時刻Ｔ７から検出電圧Ｖｄｅｔが所定の第３閾値Ｖｔｈ３（Ｖ１＜Ｖｔｈ３＜Ｖ１＋Ｖｐ）以上となっている時刻Ｔ８までの経過時間ｔ３を検出する。このとき、直列容量値Ｎ×Ｃ２３、抵抗Ｒ、検出駆動パルスの波高値Ｖｐ、第３閾値Ｖｔｈ３、及び経過時間ｔ３は、下記の式（１３）で表される。
Ｖｔｈ３＝Ｖｐ×ｅｘｐ（ｔ３／（Ｎ×Ｃ２３×Ｒ））・・・（１３）
演算部３５４は、上記の式（１３）を用いて、直列容量値Ｎ×Ｃ２３を算出する。
なお、上述した例では、検出駆動パルスの立ち上がり時刻Ｔ７から検出電圧Ｖｄｅｔが所定の第３閾値Ｖｔｈ３以上となっている時刻Ｔ８までの経過時間ｔ３を検出する例について説明したが、検出駆動パルスの立ち下がり時刻Ｔ９から所定の閾値以下となっている時間を検出して、直列容量値Ｎ×Ｃ２３を算出しても良い。
並列容量値Ｎ×Ｃ１２、第１容量値Ｎ×Ｃ１、及び直列容量値Ｎ×Ｃ２３を算出する際の検出駆動パルスの波高値Ｖｐは、異なる電圧値であっても良いし、同一の電圧値であっても良い。また、並列容量値Ｎ×Ｃ１２を算出する際の第１閾値Ｖｔｈ１、第１容量値Ｎ×Ｃ１を算出する際の第２閾値Ｖｔｈ２、及び直列容量値Ｎ×Ｃ２３を算出する際の第３閾値Ｖｔｈ３は、それぞれ異なる電圧値であっても良いし、同一の電圧値であっても良い。
次に、共通電圧Ｖｃｏｍの調整動作について説明する。
演算部３５４は、上述のようにして求めた並列容量値Ｎ×Ｃ１２、第１容量値Ｎ×Ｃ１、直列容量値Ｎ×Ｃ２３に基づき、突き抜け電圧ΔＶｐを算出する。
より具体的には、演算部３５４は、並列容量値Ｎ×Ｃ１２及び第１容量値Ｎ×Ｃ１を上記の式（９）に代入し、第２容量値Ｎ×Ｃ２を求める。
続いて、演算部３５４は、第２容量値Ｎ×Ｃ２及び直列容量値Ｎ×Ｃ２３を上記の式（１０）に代入し、第３容量値Ｎ×Ｃ３を求める。
そして、演算部３５４は、式（９）及び式（１０）で求めた第２容量値Ｎ×Ｃ２及び第３容量値Ｎ×Ｃ３を上記の式（６）に代入し、突き抜け電圧ΔＶｐを求める。
共通電圧設定部３５５は、記憶部３５６に予め記憶されたオフセット電圧テーブルを用いて、表示装置１の表示動作を行う際の共通電圧Ｖｃｏｍを求める。より具体的には、共通電圧設定部３５５は、記憶部３５６に記憶されたオフセット電圧テーブルに基づき、演算部３５４によって算出された突き抜け電圧ΔＶｐに応じたオフセット電圧Ｖｏｆｔを選択する。
そして、共通電圧設定部３５５は、記憶部３５６に記憶された共通電圧Ｖｃｏｍの初期値Ｖｃｏｍｓｅｔから、選択したオフセット電圧Ｖｏｆｔを減算して、表示動作を行う際の共通電圧を算出する（Ｖｃｏｍ＝Ｖｃｏｍｓｅｔ−Ｖｏｆｔ）。
本実施形態に係る表示装置１では、上述のようにして求めた共通電圧Ｖｃｏｍ（＝Ｖｃｏｍｓｅｔ−Ｖｏｆｔ）を用いて表示動作を行うことで、ＴＦＴ素子Ｔｒが導通状態から非導通状態に遷移した後の共通電圧Ｖｃｏｍｓｅｔ−Ｖｏｆｔに対する画素電極の正極性電位と負極性電位との対称性が保たれる。これにより、フリッカーの発生を抑制することができる。
次に、実施形態に係る表示装置の共通電圧調整部が実行する共通電圧調整処理について説明する。図１５は、実施形態に係る表示装置の共通電圧調整部が実行する共通電圧調整処理の一例を示すフローチャートである。
共通電圧調整部３５は、まず、共通電圧調整処理を開始するための初期設定を行う（ステップＳ１０１）。
具体的には、検出制御部３５１は、ゲートドライバ３２と走査線ＳＣＬとの接続を解除するように第１スイッチＳＷ１をオフ制御し、ソースドライバ３３と信号線ＤＴＬとの接続を解除し、且つ、検出駆動パルス生成回路３５２ｂと信号線ＤＴＬとを接続して検出駆動パルスが信号線ＤＴＬに供給されるように第２スイッチＳＷ２を制御し、共通電極ドライバ３４と共通電極ＣＯＭとの接続を解除し、且つ、検出駆動パルス生成回路３５２ｂと共通電極ＣＯＭとの接続を解除するように第３スイッチＳＷ３をオフ制御し、電圧生成回路３５２ａから検出回路３５３の抵抗Ｒを介して走査線ＳＣＬに電圧が供給されるように第４スイッチＳＷ４をオン制御し、共通電極ＣＯＭと走査線ＳＣＬとの接続を解除するように第５スイッチＳＷ５をオフ制御する。
上記初期設定の後、共通電圧調整部３５は、ＴＦＴ素子Ｔｒがオン制御された状態で、容量素子Ｃｇｄと容量素子Ｃｇｓとの合成容量値である並列容量値Ｃ１２（ここでは、Ｎ×Ｃ１２）を検出する（ステップＳ１０２）。
具体的には、検出制御部３５１は、電圧生成回路３５２ａから第２の電圧Ｖ２が出力されるように制御する。これにより、ＴＦＴ素子Ｔｒが導通状態に制御される。また、検出制御部３５１は、検出駆動パルス生成回路３５２ｂから第２の電圧Ｖ２に対して波高値Ｖｐの検出駆動パルスが出力されるように制御する。
演算部３５４は、検出回路３５３によって検出される検出電圧Ｖｄｅｔを監視し、検出駆動パルスの立ち上がり時刻Ｔ１から検出電圧Ｖｄｅｔが所定の第１閾値Ｖｔｈ１（Ｖ２＜Ｖｔｈ１＜Ｖ２＋Ｖｐ）以上となっている時刻Ｔ２（図９参照）までの経過時間ｔ１を検出し、上記の式（１１）を用いて、並列容量値Ｎ×Ｃ１２を算出する。
続いて、共通電圧調整部３５は、ＴＦＴ素子Ｔｒがオフ制御された状態で、容量素子Ｃｇｄの容量値である第１容量値Ｃ１（ここでは、Ｎ×Ｃ１）を検出する（ステップＳ１０３）。
具体的には、検出制御部３５１は、まず、共通電極ＣＯＭと走査線ＳＣＬとが接続されるように第５スイッチＳＷ５をオン制御する。
また、検出制御部３５１は、電圧生成回路３５２ａから第１の電圧Ｖ１が出力されるように制御する。これにより、ＴＦＴ素子Ｔｒが非導通状態に制御される。また、検出制御部３５１は、検出駆動パルス生成回路３５２ｂから第１の電圧Ｖ１に対して波高値Ｖｐの検出駆動パルスが出力されるように制御する。
演算部３５４は、検出回路３５３によって検出される検出電圧Ｖｄｅｔを監視し、検出駆動パルスの立ち上がり時刻Ｔ４から検出電圧Ｖｄｅｔが所定の第２閾値Ｖｔｈ２（Ｖ１＜Ｖｔｈ２＜Ｖ１＋Ｖｐ）以上となっている時刻Ｔ５（図１１参照）までの経過時間ｔ２を検出し、上記の式（１２）を用いて、第１容量値Ｎ×Ｃ１を算出する。
続いて、共通電圧調整部３５は、ＴＦＴ素子Ｔｒがオフ制御された状態で、容量素子Ｃｇｓと並列容量Ｃｓｔとの合成容量値である直列容量値Ｃ２３（ここでは、Ｎ×Ｃ２３）を検出する（ステップＳ１０４）。
具体的には、検出制御部３５１は、まず、ソースドライバ３３と信号線ＤＴＬとの接続を解除し、且つ、検出駆動パルス生成回路３５２ｂと信号線ＤＴＬとの接続を解除するように第２スイッチＳＷ２を制御し、検出駆動パルス生成回路３５２ｂと共通電極ＣＯＭとを接続して検出駆動パルスが共通電極ＣＯＭに供給されるように第３スイッチＳＷ３を制御し、共通電極ＣＯＭと走査線ＳＣＬとの接続を解除するように第５スイッチＳＷ５をオフ制御する。
また、検出制御部３５１は、電圧生成回路３５２ａから第１の電圧Ｖ１が出力されるように制御する。これにより、ＴＦＴ素子Ｔｒが非導通状態に制御される。また、検出制御部３５１は、検出駆動パルス生成回路３５２ｂから第１の電圧Ｖ１に対して波高値Ｖｐの検出駆動パルスが出力されるように制御する。
演算部３５４は、検出回路３５３によって検出される検出電圧Ｖｄｅｔを監視し、検出駆動パルスの立ち上がり時刻Ｔ７から検出電圧Ｖｄｅｔが所定の第３閾値Ｖｔｈ３（Ｖ１＜Ｖｔｈ３＜Ｖ１＋Ｖｐ）以上となっている時刻Ｔ８（図１３参照）までの経過時間ｔ３を検出し、上記の式（１３）を用いて、直列容量値Ｎ×Ｃ２３を算出する。
続いて、共通電圧調整部３５は、上述したステップＳ１０２で求めた並列容量値Ｎ×Ｃ１２、ステップＳ１０３で求めた第１容量値Ｎ×Ｃ１、ステップＳ１０４で求めた直列容量値Ｎ×Ｃ２３に基づき、突き抜け電圧ΔＶｐを算出する（ステップＳ１０５）。
より具体的には、演算部３５４は、並列容量値Ｎ×Ｃ１２及び第１容量値Ｎ×Ｃ１を上記の式（９）に代入し、第２容量値Ｎ×Ｃ２を求める。
続いて、演算部３５４は、第２容量値Ｎ×Ｃ２及び直列容量値Ｎ×Ｃ２３を上記の式（１０）に代入し、第３容量値Ｎ×Ｃ３を求める。
そして、演算部３５４は、式（９）及び式（１０）で求めた第２容量値Ｎ×Ｃ２及び第３容量値Ｎ×Ｃ３を上記の式（６）に代入し、突き抜け電圧ΔＶｐを求める。
続いて、共通電圧調整部３５は、記憶部３５６に予め記憶されたオフセット電圧テーブルを用いて、突き抜け電圧ΔＶｐに応じたオフセット電圧Ｖｏｆｔを選択する（ステップＳ１０６）。
より具体的には、共通電圧設定部３５５は、記憶部３５６に記憶されたオフセット電圧テーブルに基づき、ステップＳ１０５で演算部３５４によって算出された突き抜け電圧ΔＶｐに応じたオフセット電圧Ｖｏｆｔを選択する。
続いて、共通電圧調整部３５は、表示装置１の表示動作を行う際の共通電圧Ｖｃｏｍを算出する（ステップＳ１０７）。
より具体的には、共通電圧設定部３５５は、記憶部３５６に記憶された共通電圧Ｖｃｏｍの初期値Ｖｃｏｍｓｅｔから、ステップＳ１０６で選択したオフセット電圧Ｖｏｆｔを減算して、表示装置１の表示動作を行う際の共通電圧を算出し（Ｖｃｏｍ＝Ｖｃｏｍｓｅｔ−Ｖｏｆｔ）、共通電圧調整処理を終了する。
なお、上述した共通電圧調整処理は、表示エリア２１における任意の１行分の画素Ｐｉｘに対して実施しても良いし、任意の複数行あるいは全行の画素Ｐｉｘに対して実施し、各行単位で算出した共通電圧の平均値を、表示装置１の表示動作を行う際の共通電圧としても良い。
上述した処理を実行することによって求めた共通電圧Ｖｃｏｍ（＝Ｖｃｏｍｓｅｔ−Ｖｏｆｔ）を用いて、表示装置１の表示動作を行うことで、ＴＦＴ素子Ｔｒが導通状態から非導通状態に遷移した後の共通電圧Ｖｃｏｍｓｅｔ−Ｖｏｆｔに対する画素電極の正極性電位と負極性電位との対称性が保たれる。これにより、フリッカーの発生を抑制することができる。
また、検出駆動パルスの立ち上がりの過渡特性を利用して、並列容量値Ｃ１２（ここでは、Ｎ×Ｃ１２）、第１容量値Ｃ１（ここでは、Ｎ×Ｃ１）、及び直列容量値Ｃ２３（ここでは、Ｎ×Ｃ２３）を検出し、後の処理は演算処理を行うことで表示装置１の表示動作を行う際の共通電圧を求めることができるので、共通電圧調整にかかる時間を短縮することができる。
なお、上述した例では、検出駆動パルスの立ち上がりにおける検出電圧Ｖｄｅｔの過渡特性を利用する例を例示したが、検出駆動パルスの立ち下がりにおける検出電圧Ｖｄｅｔの過渡特性を利用して、並列容量値Ｃ１２（ここでは、Ｎ×Ｃ１２）、第１容量値Ｃ１（ここでは、Ｎ×Ｃ１）、及び直列容量値Ｃ２３（ここでは、Ｎ×Ｃ２３）を検出する構成であっても良い。
上述した共通電圧調整処理を、例えば液晶パネルの出荷前の製品検査や調整工程で実施することにより、液晶パネルの生産ラインや検査ライン毎にフリッカーを検出するための検査装置を設ける必要がなくなり、製造コストの低減に寄与することができる。
また、例えば表示装置１が設けられた電子機器の制御回路１００からの指令信号によって上述した共通電圧調整処理を実施する構成とすることで、液晶パネルや電子機器の出荷後における共通電圧調整が可能となる。
また、上述した共通電圧調整処理を、例えば表示装置１が設けられた電子機器の起動時に実施する構成とすることで、例えば液晶パネルが経年劣化した場合でも、突き抜け電圧ΔＶｐによって生じるフリッカーが常に視認限界以下となるように自動的に調整することができる。
また、ステップＳ１０２において並列容量値Ｎ×Ｃ１２を検出する際に、電圧生成回路３５２ａから出力される第２の電圧Ｖ２は、ゲートドライバ３２から出力する構成であっても良い。さらに、このときの第２の電圧Ｖ２は、垂直走査パルス信号のハイ期間であっても良い。
また、ステップＳ１０３において第１容量値Ｎ×Ｃ１を検出する際、及び、ステップＳ１０４において直列容量値Ｎ×Ｃ２３を検出する際に、電圧生成回路３５２ａから出力される第１の電圧Ｖ１は、ゲートドライバ３２から出力する構成であっても良い。さらに、このときの第１の電圧Ｖ１は、垂直走査パルス信号のロー期間であっても良い。
また、ステップＳ１０２において並列容量値Ｎ×Ｃ１２を検出する際、及び、ステップＳ１０３において第１容量値Ｎ×Ｃ１を検出する際の検出駆動パルスは、ソースドライバ３３から出力する構成であっても良い。さらに、このときの検出駆動パルスは、画素信号であっても良い。
また、ステップＳ１０４において直列容量値Ｎ×Ｃ２３を検出する際の検出駆動パルスは、共通電極ドライバ３４から出力する構成であっても良い。さらに、表示装置１がタッチ検出機能付き表示装置であり、共通電極が、タッチ検出動作時においてタッチ検出用駆動信号を供給する構成である場合には、共通電極ドライバ３４から出力する検出駆動パルスは、タッチ検出用駆動信号であっても良い。
このように、第１の電圧Ｖ１、第２の電圧Ｖ２、及び検出駆動パルスとして、各ドライバにおける各種信号を用いることで、例えば、並列容量値Ｎ×Ｃ１２を検出するステップＳ１０２、第１容量値Ｎ×Ｃ１を検出するステップＳ１０３、直列容量値Ｎ×Ｃ２３を検出するステップＳ１０４をそれぞれ１フレームで実施することができる。このため、共通電圧調整に要する時間を従来よりも短縮することができる。
なお、上記実施形態では、共通電極ＣＯＭが全画素Ｐｉｘで共通である例を例示したが、共通電極ＣＯＭは、複数行毎に分割された構成であっても良いし、複数列毎に分割された構成であっても良いし、マトリクス状に分割された構成であっても良い。
また、上記実施形態では、ＴＦＴ素子Ｔｒが導通状態であるときの並列容量値Ｃ１２（図１５に示す例ではＮ×Ｃ１２）を検出し、その後、ＴＦＴ素子Ｔｒを非導通状態として、第１容量値Ｃ１（図１５に示す例ではＮ×Ｃ１）及び直列容量値Ｃ２３（図１５に示す例ではＮ×Ｃ２３）を検出する例を例示しているが、これに限るものではない。例えば、ＴＦＴ素子Ｔｒが非導通状態であるときの直列容量値Ｃ２３（Ｎ×Ｃ２３）及び第１容量値Ｃ１（Ｎ×Ｃ１）を検出した後に、ＴＦＴ素子Ｔｒが導通状態であるときの並列容量値Ｃ１２（Ｎ×Ｃ１２）を検出しても良い。また、例えば、ＴＦＴ素子Ｔｒが非導通状態であるときの第１容量値Ｃ１（Ｎ×Ｃ１）を検出し、ＴＦＴ素子Ｔｒが導通状態であるときの並列容量値Ｃ１２（Ｎ×Ｃ１２）を検出し、ＴＦＴ素子Ｔｒが非導通状態であるときの直列容量値Ｃ２３（Ｎ×Ｃ２３）を検出しても良い。並列容量値Ｃ１２（Ｎ×Ｃ１２）、第１容量値Ｃ１（Ｎ×Ｃ１）、直列容量値Ｃ２３（Ｎ×Ｃ２３）を検出する順序により本発明が限定されるものではない。
以上説明したように、実施形態に係る表示装置１、及び表示装置１の共通電圧調整方法は、画像を表示する表示部として機能する表示パネル２の表示エリア２１に設けられ、ＴＦＴ素子（トランジスタ素子）Ｔｒを含む複数の画素Ｐｉｘと、ＴＦＴ素子（トランジスタ素子）Ｔｒのソース及びドレインのうちの一方（第１端子）に接続された信号線ＤＴＬと、ＴＦＴ素子（トランジスタ素子）Ｔｒのゲート（第２端子）に接続された走査線ＳＣＬと、ＴＦＴ素子（トランジスタ素子）Ｔｒのソース及びドレインのうちの他方（第３端子）に設けられた画素電極と、共通電極ＣＯＭに共通電圧Ｖｃｏｍを印加する共通電極ドライバ３４と、を備え、信号線ＤＴＬを介して複数の画素Ｐｉｘに書き込む画素信号を所定周期で（例えば、１画面に相当する１フレーム毎に）反転させる反転駆動方式（フレーム反転駆動方式）によって表示動作を行う表示装置１において、ＴＦＴ素子（トランジスタ素子）Ｔｒのソース及びドレインのうちの一方（第１端子）とＴＦＴ素子（トランジスタ素子）Ｔｒのゲート（第２端子）との間の第１容量値Ｃ１と、ＴＦＴ素子（トランジスタ素子）Ｔｒのソース及びドレインのうちの他方（第３端子）とＴＦＴ素子（トランジスタ素子）Ｔｒのゲート（第２端子）との間の第２容量値Ｃ２と、画素電極と共通電極ＣＯＭとの間に含まれる第３容量値Ｃ３とに基づき、共通電圧Ｖｃｏｍを調整する。
より具体的には、共通電圧調整部３５は、ＴＦＴ素子（トランジスタ素子）Ｔｒが導通状態であるときに第１容量値Ｃ１と第２容量値Ｃ２との並列容量値Ｃ１２を算出し、ＴＦＴ素子（トランジスタ素子）Ｔｒが非導通状態であるときに第１容量値Ｃ１及び第２容量値Ｃ２と第３容量値Ｃ３との直列容量値Ｃ２３を算出する。
また、共通電圧調整部３５は、並列容量値Ｃ１２及び第１容量値Ｃ１に基づき、上記の式（４）又は式（９）を用いて第２容量値Ｃ２を算出し、算出した第２容量値Ｃ２及び直列容量値Ｃ２３に基づき、上記の式（５）又は式（１０）を用いて第３容量値Ｃ３を算出する。さらに、共通電圧調整部３５は、第２容量値Ｃ２及び第３容量値Ｃ３に基づき、上記の式（１）又は式（６）を用いて突き抜け電圧（フィードスルー電圧）ΔＶｐを算出し、予め設定された共通電圧Ｖｃｏｍの初期値Ｖｃｏｍｓｅｔから突き抜け電圧（フィードスルー電圧）ΔＶｐに応じたオフセット電圧Ｖｏｆｔを減じて（Ｖｃｏｍｓｅｔ−Ｖｏｆｔ）、表示装置１の表示動作の際の共通電圧Ｖｃｏｍ（＝Ｖｃｏｍｓｅｔ−Ｖｏｆｔ）を算出する。
これにより、ＴＦＴ素子（トランジスタ素子）Ｔｒが導通状態から非導通状態に遷移した後の共通電圧Ｖｃｏｍ（Ｖｃｏｍｓｅｔ−Ｖｏｆｔ）に対する画素電極の正極性電位と負極性電位との対称性が保たれ、フリッカーの発生を抑制することができる。
本実施形態により、フリッカーを検出するための検査装置を用いることなく、より短時間で共通電極に印加する電圧を最適化することができる表示装置が得られる。
上述した実施形態は、各構成要素を適宜組み合わせることが可能である。また、本実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
１ 表示装置
２ 表示パネル
３ ＤＤＩＣ
６ 光源
２１ 表示エリア
３１ 制御部
３２ ゲートドライバ
３３ ソースドライバ
３４ 共通電極ドライバ
３５ 共通電圧調整部
１００ 制御回路
３５１ 検出制御部
３５２ 調整用信号生成回路
３５２ａ 電圧生成回路
３５２ｂ 検出駆動パルス生成回路
３５３ 検出回路
３５４ 演算部
３５５ 共通電圧設定部
３５６ 記憶部
ＣＯＭ 共通電極
ＤＴＬ，ＤＴＬ１，・・・ＤＴＬＮ 信号線
Ｐｉｘ 画素
ＳＣＬ，ＳＣＬ１，・・・ＳＣＬＭ 走査線
ＳＷ１ 第１スイッチ
ＳＷ２ 第２スイッチ
ＳＷ３ 第３スイッチ
ＳＷ４ 第４スイッチ
ＳＷ５ 第５スイッチ
Ｔｒ ＴＦＴ素子（トランジスタ素子）

Claims (15)

  1. 画像を表示する表示部の表示エリアに設けられ、トランジスタ素子を含む複数の画素と、
    前記トランジスタ素子のソース及びドレインのうちの一方に接続された信号線と、
    前記トランジスタ素子のゲートに接続された走査線と、
    前記トランジスタ素子のソース及びドレインのうちの他方に設けられた画素電極と、
    共通電極に共通電圧を印加する共通電極ドライバと、
    を備え、
    前記信号線を介して前記複数の画素に書き込む画素信号を所定周期で反転させる反転駆動方式によって表示動作を行う表示装置であって、
    前記トランジスタ素子のソース及びドレインのうちの一方と前記トランジスタ素子のゲートとの間の第１容量値と、画素電極と前記トランジスタ素子のゲートとの間の第２容量値と、前記画素電極と前記共通電極との間の第３容量値とに基づき、前記共通電圧を調整する共通電圧調整部を備える
    表示装置。
  2. 前記共通電圧調整部は、
    前記トランジスタ素子が導通状態であるときに前記第１容量値と前記第２容量値との並列容量値を算出し、
    前記トランジスタ素子が非導通状態であるときに前記第１容量値及び前記第２容量値と前記第３容量値との直列容量値を算出する
    請求項１に記載の表示装置。
  3. 前記共通電圧調整部は、
    前記並列容量値をＣ１２、前記第１容量値をＣ１としたとき、下記式（１）を用いて前記第２容量値Ｃ２を算出する
    請求項２に記載の表示装置。
    Ｃ２＝Ｃ１２−Ｃ１・・・（１）
  4. 前記共通電圧調整部は、
    前記直列容量値をＣ２３としたとき、下記式（２）を用いて前記第３容量値Ｃ３を算出する
    請求項３に記載の表示装置。
    Ｃ３＝Ｃ２×Ｃ２３／（Ｃ２−Ｃ２３）・・・（２）
  5. 前記共通電圧調整部は、
    前記表示動作時に前記トランジスタ素子のゲートに印加される垂直走査パルス信号の波高値をＶｇとしたとき、下記式（３）を用いて算出した突き抜け電圧ΔＶｐに応じて、前記共通電圧を調整する
    請求項４に記載の表示装置。
    ΔＶｐ＝（Ｃ２／（Ｃ２＋Ｃ３））×Ｖｇ・・・（３）
  6. 前記複数の画素は、前記表示エリアにＭ行×Ｎ列（Ｍ，Ｎは自然数）のマトリクス状に配置され、
    前記共通電圧調整部は、
    共通の前記走査線が前記トランジスタ素子のゲートに接続された１行分のＮ個の画素の前記トランジスタ素子が導通状態であるときにＮ個分の前記トランジスタ素子の前記第１容量値と前記第２容量値との並列容量値の合計容量値を算出し、
    共通の前記走査線が前記トランジスタ素子のゲートに接続された１行分のＮ個の画素の前記トランジスタ素子が非導通状態であるときにＮ個分の前記トランジスタ素子の前記第１容量値の合計容量値及び前記第２容量値と前記第３容量値との並列容量値の合計容量値を算出する
    請求項１に記載の表示装置。
  7. 前記共通電圧調整部は、
    前記並列容量値の合計容量値をＮ×Ｃ１２、前記第１容量値の合計容量値をＮ×Ｃ１としたとき、下記式（４）を用いて前記第２容量値の合計容量値Ｎ×Ｃ２を算出する
    請求項６に記載の表示装置。
    Ｎ×Ｃ２＝Ｎ×Ｃ１２−Ｎ×Ｃ１・・・（４）
  8. 前記共通電圧調整部は、
    前記直列容量値の合計容量値をＮ×Ｃ２３としたとき、下記式（５）を用いて前記第３容量値の合計容量値Ｎ×Ｃ３を算出する
    請求項７に記載の表示装置。
    Ｎ×Ｃ３＝Ｎ×Ｃ２×Ｎ×Ｃ２３／（Ｎ×Ｃ２−Ｎ×Ｃ２３）・・・（５）
  9. 前記共通電圧調整部は、
    前記表示動作時に前記トランジスタ素子のゲートに印加される垂直走査パルス信号の波高値をＶｇとしたとき、下記式（６）を用いて算出した突き抜け電圧ΔＶｐに応じて、前記共通電圧を調整する
    請求項８に記載の表示装置。
    ΔＶｐ＝（Ｎ×Ｃ２／（Ｎ×Ｃ２＋Ｎ×Ｃ３））×Ｖｇ・・・（６）
  10. 前記共通電圧調整部は、
    予め設定された前記共通電圧の初期値Ｖｃｏｍｓｅｔから前記突き抜け電圧ΔＶｐに応じたオフセット電圧Ｖｏｆｔを減算する
    請求項５又は請求項９に記載の表示装置。
  11. 画像を表示する表示部と、
    前記表示部の表示エリアに設けられ、トランジスタ素子を含む複数の画素と、
    前記トランジスタ素子のソース及びドレインのうちの一方に接続された信号線と、
    前記トランジスタ素子のゲートに接続された走査線と、
    前記トランジスタ素子のソース及びドレインのうちの他方に設けられた画素電極と、
    共通電極に共通電圧を印加する共通電極ドライバと、
    を備え、
    前記信号線を介して前記複数の画素に書き込む画素信号を所定周期で反転させる反転駆動方式によって表示動作を行う表示装置の共通電圧調整方法であって、
    前記トランジスタ素子のソース及びドレインのうちの一方と前記トランジスタ素子のゲートとの間の第１容量値と、前記トランジスタ素子のソース及びドレインのうちの他方と前記トランジスタ素子のゲートとの間の第２容量値と、前記画素電極と前記共通電極との間の第３容量値とに基づき、前記共通電圧を調整する
    表示装置の共通電圧調整方法。
  12. 前記トランジスタ素子が導通状態であるときに前記第１容量値と前記第２容量値との並列容量値を算出するステップと、
    前記トランジスタ素子が非導通状態であるときに前記第１容量値を算出するステップと、
    前記トランジスタ素子が非導通状態であるときに前記第２容量値と前記第３容量値との直列容量値を算出するステップと、
    前記並列容量値及び前記第１容量値に基づき、前記第２容量値を算出するステップと、
    前記第２容量値及び前記直列容量値に基づき、前記第３容量値を算出するステップと、
    前記第２容量値及び前記第３容量値に基づき、前記共通電圧を調整するステップと、
    を有する
    請求項１１に記載の表示装置の共通電圧調整方法。
  13. 画像を表示する表示部の表示エリアに設けられ、トランジスタ素子を含む複数の画素と、
    前記トランジスタ素子のソース及びドレインのうちの一方に接続された信号線と、
    前記トランジスタ素子のゲートに接続された走査線と、
    前記トランジスタ素子のソース及びドレインのうちの他方に接続された画素電極と、
    前記画素電極と対向した共通電極と、
    入力部に抵抗を介して前記トランジスタ素子を非導通状態にするための第１の電圧または前記トランジスタ素子を導通状態にするための第２の電圧を供給可能に構成された検出回路と、
    一方の端子が前記走査線に接続され、他方の端子がゲートドライバに接続された第１スイッチと、
    ソースドライバまたは検出駆動パルス生成回路のいずれかを前記信号線に接続可能に構成された第２スイッチと、
    共通電極ドライバまたは前記検出駆動パルス生成回路のいずれかを前記共通電極に接続可能に構成された第３スイッチと、
    一方の端子が前記走査線に接続され、他方の端子が前記検出回路の入力部に接続された第４スイッチと、
    を有し、
    前記信号線を介して前記複数の画素に書き込む画素信号を所定周期で反転させる反転駆動方式によって表示動作を行うように構成された
    表示装置。
  14. 前記トランジスタ素子のソース及びドレインのうちの一方と前記トランジスタ素子のゲートとの間の第１容量値と、画素電極と前記トランジスタ素子のゲートとの間の第２容量値と、前記画素電極と前記共通電極との間の第３容量値とに基づき、前記共通電圧を設定する共通電圧調整部を備える
    請求項１３に記載の表示装置。
  15. 前記検出回路の入力部は前記抵抗を介して前記第１の電圧が供給され、前記第１スイッチと前記第３スイッチは非導通状態とされ、前記第４スイッチは導通状態とされ、前記検出駆動パルス生成回路にて生成された駆動パルスが前記第２スイッチを介して前記画素電極に供給され、前記走査線の電圧を前記検出回路で測定することにより前記第１容量値を測定し、
    前記検出回路の入力部は前記抵抗を介して前記第２の電圧が供給され、前記第１スイッチと前記第３スイッチは非導通状態とされ、前記第４スイッチは導通状態とされ、前記検出駆動パルス生成回路にて生成された駆動パルスが前記第２スイッチを介して前記画素電極に供給され、前記走査線の電圧を前記検出回路で測定することにより前記第１容量値と第２容量値の並列容量を測定し、
    前記検出回路の入力部は前記抵抗を介して前記第１の電圧が供給され、前記第１スイッチと前記第２スイッチは非導通状態とされ、前記第４スイッチは導通状態とされ、前記検出駆動パルス生成回路にて生成された駆動パルスが前記第３スイッチを介して前記画素電極に供給され、前記走査線の電圧を前記検出回路で測定することにより前記第２容量値と第３容量値の直列容量を測定し、
    前記第１容量値と、前記第２容量値と、前記第３容量値とを算出するように構成された
    請求項１４に記載の表示装置。
JP2017053517A 2017-03-17 2017-03-17 表示装置、及び表示装置の共通電圧調整方法 Pending JP2018155964A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017053517A JP2018155964A (ja) 2017-03-17 2017-03-17 表示装置、及び表示装置の共通電圧調整方法
US15/919,905 US10692462B2 (en) 2017-03-17 2018-03-13 Display device and method for adjusting common voltage of display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017053517A JP2018155964A (ja) 2017-03-17 2017-03-17 表示装置、及び表示装置の共通電圧調整方法

Publications (1)

Publication Number Publication Date
JP2018155964A true JP2018155964A (ja) 2018-10-04

Family

ID=63519529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017053517A Pending JP2018155964A (ja) 2017-03-17 2017-03-17 表示装置、及び表示装置の共通電圧調整方法

Country Status (2)

Country Link
US (1) US10692462B2 (ja)
JP (1) JP2018155964A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7009923B2 (ja) * 2017-10-31 2022-01-26 セイコーエプソン株式会社 物理量測定装置、電子機器及び移動体
CN109741491B (zh) * 2018-12-18 2021-05-18 深圳市铁证科技有限公司 一种指静脉人脸锁主控模块

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000321595A (ja) 1999-05-11 2000-11-24 Toshiba Corp 平面表示装置
JP2004021067A (ja) * 2002-06-19 2004-01-22 Sanyo Electric Co Ltd 液晶表示装置、液晶表示装置の調整方法
JP4432852B2 (ja) * 2005-07-11 2010-03-17 エプソンイメージングデバイス株式会社 液晶装置及び電子機器
KR20070015695A (ko) * 2005-08-01 2007-02-06 삼성전자주식회사 액정 표시 장치 및 이의 구동방법
TW200725536A (en) * 2005-12-23 2007-07-01 Innolux Display Corp Liquid crystal display device and method for compensating feed through voltage
KR101256665B1 (ko) * 2005-12-30 2013-04-19 엘지디스플레이 주식회사 액정패널
TWI354968B (en) * 2006-11-17 2011-12-21 Chunghwa Picture Tubes Ltd Liquid crystal display and display panel thereof
KR100871829B1 (ko) * 2007-06-22 2008-12-03 삼성전자주식회사 적은 면적과 높은 효율을 갖는 공통 전압 발생기 및 그방법
CN101398550B (zh) * 2007-09-26 2011-02-02 北京京东方光电科技有限公司 避免残像的方法及装置
KR101132051B1 (ko) * 2010-03-11 2012-04-02 삼성모바일디스플레이주식회사 액정표시장치
CN102446475B (zh) * 2010-10-14 2016-08-31 上海天马微电子有限公司 平板显示装置的像素电极电压检测电路
KR101832338B1 (ko) * 2011-03-24 2018-02-27 삼성디스플레이 주식회사 표시 장치 및 그 동작 방법
KR20130123998A (ko) * 2012-05-04 2013-11-13 삼성디스플레이 주식회사 표시 장치 및 그것의 동작 방법
US9653035B2 (en) * 2013-08-23 2017-05-16 Sitronix Technology Corp. Voltage calibration circuit and related liquid crystal display device

Also Published As

Publication number Publication date
US20180268773A1 (en) 2018-09-20
US10692462B2 (en) 2020-06-23

Similar Documents

Publication Publication Date Title
US8416231B2 (en) Liquid crystal display
US10373577B2 (en) Display device and electronic apparatus
US9619087B2 (en) Display device and electronic apparatus
US9557840B2 (en) Displays with intra-frame pause
KR102605050B1 (ko) 표시 장치의 구동 방법
JP2008304806A (ja) 液晶表示装置
US8619014B2 (en) Liquid crystal display device
TWI588798B (zh) 補償畫素電壓減損之顯示裝置及其顯示方法
US10186218B2 (en) Drive circuit and liquide crystal display device with the drive circuit
JP2008261931A (ja) 液晶表示装置
KR20150030539A (ko) 인 셀 터치 액정표시장치
US10446073B2 (en) Driving method for display panel
JP2018155964A (ja) 表示装置、及び表示装置の共通電圧調整方法
US20230368748A1 (en) Display device
CN105304036A (zh) 显示装置
TWI418882B (zh) 可切換共同電壓之液晶顯示器
KR20150028402A (ko) 인셀 터치 액정표시장치
US20200152114A1 (en) Display apparatus
KR20180074956A (ko) 패널구동장치 및 패널구동방법
KR20120073824A (ko) 액정표시장치
KR20170072423A (ko) 표시 장치 및 이의 구동 방법
CN115035868B (zh) 显示面板的控制方法及显示模组
JP2011203687A (ja) 表示装置
KR101651295B1 (ko) 액티브 매트릭스 표시장치
JP4873431B2 (ja) 液晶表示装置ならびにその駆動回路および駆動方法