CN101416230B

CN101416230B - 显示装置

Info

Publication number: CN101416230B
Application number: CN2007800122721A
Authority: CN
Inventors: 中川阳介; 清水新策; 酒井保
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2006-05-24
Filing date: 2007-02-28
Publication date: 2011-12-14
Anticipated expiration: 2027-02-28
Also published as: CN101416230A; JP4757915B2; JPWO2007135795A1; US20090167742A1; WO2007135795A1

Abstract

在显示装置的驱动电路中，在模拟放大电路(1)的输出和数字电路(2)的输入之间设有连接切断部(3)。连接切断部(3)按照控制信号CTR，将模拟放大电路(1)的输出和数字电路(2)的输入之间切断，一直到模拟放大电路(1)的输出电压上升至目标直流电平为止；在模拟放大电路(1)的输出电压上升至目标直流电平后，将模拟放大电路(1)的输出和数字电路(2)的输入之间连接。

Description

显示装置

技术领域

本发明涉及用于显示装置的驱动电路的、在模拟电路的后级连接数字电路的电路结构。

背景技术

使用多晶硅制造将液晶面板的驱动电路与该液晶面板一体形成的液晶显示装置。多晶硅薄膜晶体管由于其阈值电压大于使用单晶硅的晶体管，因此在使用多晶硅的液晶面板中，一般在对提供给驱动电路的信号的电压进行电平移动后，来驱动多晶硅薄膜晶体管。

专利文献1中记载了进行这样的电平移动的液晶显示装置。图11的液晶显示装置是在该文献中作为已有技术所述的液晶显示装置。

在该图的液晶显示装置中，从数据信号线驱动电路SD的外部提供的时钟信号cks以及起始信号sps的5V的振幅利用电平移动器LS升压至15V，在提供给移位寄存器电路105。据此，从移位寄存器105的各闩锁电路SR依次输出信号n1、n2、……。信号n1、n2、……经过与非电路或反相器等，成为取样电路(模拟开关)AS的控制信号。取样电路AS利用该控制信号对提供给数据信号线驱动电路SD的数据dat进行取样，以点依次方式提供给数据信号线SL1、SL2、……。

另外，所述专利文献1中揭示了图12所示的扫描信号线驱动电路GD。在该图的扫描信号线驱动电路GD中，从外部提供的起始信号spg、/spg的5V的振幅利用电平移动器LS1升压至16V，再输入至移位寄存器电路128的闩锁电路LS-SR；除此之外从外部提供的脉冲宽度控制信号gps、/gps的5V的振幅利用电平移动器LS2升压至16V，再输入至扫描信号线驱动电路GD内部的逻辑电路的或非电路130、131、……。在该扫描信号线驱动电路GD中，各闩锁电路LS-SR的输出信号/n1、/n2、……通过所述逻辑电路成为扫描信号gl1、 g12，输出至扫描信号线GL1、GL2、……。

专利文献1：日本专利特开2000—187461号公报(2000年7月4日公开)

发明内容

然而，在上述以往的液晶显示装置中存在以下的问题。

在所述图11以及图12的结构中，输入了作为模拟电路的电平移动器电路的输出信号的数字电路由于是CMOS逻辑的结构，因此在电平移动器电路的输出电压的上升或者下降中有迟钝、而缓慢地达到最终值时，作为其输入级的p沟道型MOS(金属氧化物)晶体管和n沟道型MOS晶体管同时导通的期间变长，流有较大的贯通电流。即如图13所示，若在电平移动器电路后级的数字电路中，含有由同时输入电平移动器电路的输出电压的p沟道型MOS晶体管151和n沟道型MOS晶体管152构成的相当于CMOS反相器的结构，则因缓慢变化的来自电平移动器电路的输入电压的作用而两个晶体管同时导通的期间变长，从电源VDD向电源VSS流有较大的贯通电流。

此时，电源VDD和MOS晶体管151之间、电源VSS和MOS晶体管152之间配置有其他的MOS晶体管，在它们导通的状态下，即使输入变化缓慢的电压，对流有较大的贯通电流这一事实也不会改变。所以，即使在上述图11和上述图12的结构中，只要在输入电平移动器电路的输出电压的输入级中含有相当于CMOS反相器的结构，就会流有较大的贯通电流。

由于这样的情况，因而数字电路中流有贯通电流，所以存在液晶显示装置的驱动电路的耗电量变大的问题。

于是，研究了电平移动器电路的输入电压的振幅与输出电压的上升时间或者下降时间之间的关系。

图14的电平移动器电路200是使用6个MOS晶体管的所谓6晶体管电平移动器电路。

电平移动器电路200具备p沟道型的MOS晶体管201～204以及n沟道型的MOS晶体管205、206。MOS晶体管201的源极与电源VDD连接，MOS晶体管201的漏极与MOS晶体管203的源极连接。MOS晶体管201的栅极与MOS晶体管204的漏极和MOS晶体管206的漏极的连接点、即电平移动器电路200的输出端子OUT连接。MOS晶体管202的源极与电源VDD连接，MOS晶体管202的漏极与MOS晶体管204的源极连接。MOS晶体管202的栅极与MOS晶体管203的漏极和MOS晶体管205的漏极的连接点、即电平移动器电路200的反相输出端子OUTB连接。

MOS晶体管205的源极和MOS晶体管206的源极与电源VSS连接。MOS晶体管203的栅极与MOS晶体管205的栅极互相连接，该连接点成为电平移动器电路200的输入端子IN。MOS晶体管204的栅极与MOS晶体管206的栅极互相连接，该连接点成为电平移动器电路200的反相输入端子INB。

接下来，如图15(a)所示，设上述结构的电平移动器电路200的电源VDD的电压为3V，电源VSS的电压为0V，设到达输入端子IN的布线以及到达反相输入端子INB的布线的电阻分别为1kΩ，寄生电容为10pF，进行模拟以确认使方波的输入电压的振幅变化时的输出端子OUT的上升时间(从最大电压的10％到90％的时间)会进行怎样的变化。

输入电压如图15(b)所示，有4种情况：1)高为2V、低为0V的振幅2V的电压；2)高为2V、低为0.3V的振幅1.7V的电压；3)高为2V、低为0.6V的振幅1.4V的电压；4)高为2V、低为0.9V的振幅1.1V的电压。电平移动器电路200将这些输入电压全部变换为0V/3V的振幅的电压并输出。另外，虽然根据与输出端子OUT以及反相输出端子OUTB连接的负载的大小，这些输出端子的输出电压的上升特性会相应变化，但是考虑到电平移动器电路200的输出电压是输入至相当于CMOS反相器的结构，故将负载作为CMOS电路的栅极电容。

此时，对于上述1)的输入电压，输出电压的上升时间为19.2ns；对于上述2)的输入电压，输出电压的上升时间为25.15ns；对于上述3)的输入电压，输出电压的上升时间为38.13ns；对于上述4)的输入电压，输出电压的上升时间为76.7ns。若将它们绘图，则可以得到如图15(c)的曲线。

如上所述，可知输入电压的振幅越小，上升时间越大。这可以理解如下：即输入电压的振幅小的时候，例如设高的电压输入至输入端子IN，低的电压输入至反相输入端子INB，则n沟道型的MOS晶体管205的栅极电压(＝栅极、源极间电压)为2V，虽然与较大振幅时没有变化，但是p沟道型的MOS晶体管204的栅极电压(＝栅极、源极间电压)会变小。所以，p沟道型的MOS晶体管204的漏极电流被抑制得较小，向与输出端子OUT连接的电容负载充电需要花费时间，输出端子OUT的电压上升变得缓慢。

在上述电平移动器电路200中，由于电路进行工作而使输出电压的振幅为3V，所以是输入电压越小、输出对于输入的增益就越大的电路。所以，可以说增益越大，输出电压的上升变得越缓慢。

这样的电平移动器电路虽然是对于各种各样振幅的输入电压而增益不同的非线形的放大器，但是输出直流电平以使方形波的输入电压的振幅增大。

另外，即使是可以作为直流放大器使用的线形的差动放大电路，但在输出直流电平时，也由于存在某个有限的通过速率，因此输出电压的上升时间或者下降时间成为问题。并且，比较器也有同样的问题。

从以上的讨论中可知，在输出与输入对应的直流电平的模拟放大电路的后级连接具有输入该模拟放大电路输出电压的CMOS结构的电路的数字电路时，由于模拟放大电路的输出电压的上升容易变得缓慢，所以具有该CMOS结构的电路中容易流过贯通电流、耗电量会变大的问题。

本发明是鉴于上述的问题，其目的在于实现显示装置的驱动电路，该显示装置的驱动电路是在驱动显示装置用的驱动电路中，在输出与输入对应的直流电平的模拟放大电路的后级，即使含有设置了具有输入该模拟放大电路输出电压的CMOS结构的电路的数字电路的结构，也能使该CMOS结构的电路中不容易流过贯通电流。另外，其目的还在于实现显示装置中的作为那样的驱动电路的数据信号线驱动电路、以及具有那样的驱动电路的显示装置。

本发明的显示装置的驱动电路为了解决上述问题，其特征是，形成为在模拟放大电路的后级设置有数字电路的结构，并利用由所述数字电路输出的输出信号进行显示驱动，其中，所述模拟放大电路输出与输入相应的直流电平的电压，所述数字电路具有CMOS结构的电路，所述模拟放大电路的输出电压被输入到所述CMOS结构的电路，具备：用于连接/切断所述模拟放大电路的输出和所述CMOS结构的电路的输入的连接/切断单元。

通过上述发明，由于显示装置的驱动电路具备连接/切断单元，因此模拟放大电路输出与输入对应的某直流电平的电压作为输出电压时，能够在该输出电压上升或下降至目标直流电平之前，利用连接/切断单元将模拟放大电路的输出和数字电路的输入之间切断；在所述输出电压上升或下降至目标直流电平后，利用连接/切断单元将模拟放大电路的输出和数字电路的输入之间连接。据此，由于对数字电路具有的CMOS结构的电路，输入作为模拟放大电路输出电压的上升或下降后的直流电平，模拟放大电路的上升期间或者下降期间的输出电压不被输入至CMOS结构的电路，所以可以抑制在该CMOS结构的电路中发生的贯通电流。

如上所述，具有的效果是：在输出与输入对应的直流电平的模拟放大电路的后级，即使含有设置了具有输入该模拟放大电路输出电压的CMOS结构的电路的数字电路的结构，也能实现使该CMOS结构的电路中不容易流过贯通电流的显示装置的驱动电路。

本发明的进一步的其他目的、特征以及优点通过如下所示的记载应该能充分理解。另外，本发明的益处根据参照附图的下面说明应该能明白。

附图说明

图1表示本发明的实施形态，是表示在显示装置的驱动电路中、模拟放大电路的后级设有数字电路的地方的结构的方框图。

图2是说明图1的结构的工作的信号波形图。

图3是表示图1的结构中连接切断部的概念的第1构成例的电路图。

图4的(a)至(c)是具体表示图3的结构例的电路图。

图5是表示图1的结构中连接切断部的概念性的第2构成例的电路图。

图6的(a)以及(b)是具体表示图5的结构例的电路图，(c)是(a)以及(b)的电路的真值表。

图7表示本发明的实施形态，是表示显示装置结构的方框图。

图8是表示图7的显示装置的像素结构的电路图。

图9是表示图7的显示装置具备的数据信号线驱动电路结构的方框图。

图10是对数据信号线驱动电路适用图1的结构时的电路图。

图11表示已有技术，是表示液晶显示装置的数据信号线驱动电路结构的电路方框图。

图12表示已有技术，是表示液晶显示装置的扫描信号线驱动电路结构的电路方框图。

图13是表示反相器结构的电路图。

图14是表示电平移动器电路的构成例的电路图。

图15的(a)至(c)是说明关于电平移动器电路的输出电压上升的模拟的说明图。

图16(a)表示本发明的实施形态，是表示在显示装置的驱动电路中、模拟放大电路的后级设有数字电路的地方的结构的方框图。(b)是(a)的结构中含有的数字电路的输入输出的对应关系图。

标号说明

1　　　　　模拟放大电路

2 数字电路

3 连接切断部(连接/切断单元)

11 电平移动器电路(模拟放大电路)

21 反相器(数字电路)

310b 开关(逻辑输入单元)

320d MOS晶体管(逻辑输入单元)

具体实施方式

基于图1至图10说明本发明的一个实施形态如下。

已经说明了在背景技术中，对于液晶显示装置的数据信号线驱动电路或扫描信号线驱动电路，在输出与输入对应的直流电平的模拟放大电路的后级，含有设置了具有输入该模拟放大电路输出电压的CMOS结构的电路的数字电路的种种结构，但在本实施形态中，对于这样的结构，提出了如图1所示的结构。

图1表示在输出与输入对应的直流电平的模拟放大电路1的输出和具有输入该模拟放大电路1输出电压的CMOS结构的电路的数字电路2的输入之间设有连接切断部(连接/切断单元)3的结构。向连接切断部3输入驱动电路或驱动电路外部生成的控制信号CTR。

图2表示模拟放大电路1的输出电压Vo、控制信号CTR以及数字电路2 的输入电压Vin的波形。

设时刻t1以前模拟放大电路1的输出电压Vo为低的直流电平，该输出电压Vo在时刻t1开始向高的直流电平上升。此时，输入连接切断部3的控制信号CTR为低，连接切断部3将模拟放大电路1的输出和数字电路2的输入之间切断。然后，设在时刻t2模拟放大电路1的输出电压Vo上升结束，其后稳定于与模拟放大电路1的输入对应的直流电平。另外，这里输出电压Vo的上升期间，是指该输出电压Vo相对于时刻t1以前稳定的模拟放大电路1的输出电压Vo的直流电平，从只高于该直流电平、与时刻t2以后稳定的模拟放大电路1的输出电压Vo的直流电平之差的10％的电平变化到只高于90％的电平的期间。所以，上升开始指电平只高于上述10％的时间点，上升结束指电平只高于上述90％的时间点。

然后，在时刻t2以后的时刻t3，控制信号CTR从低转变为高。据此，连接切断部3将模拟放大电路1的输出和数字电路2的输入之间连接。在时刻t3以前，对数字电路2用其他系统输入低电平的电压，避免在连接切断部3切断工作的期间，输入逻辑变为不定。通过在时刻t3将模拟放大电路1的输出和数字电路2的输出之间连接，对数字电路2输入模拟放大电路1的输出电压Vo的直流电平。另外，与此同时，将对数字电路2用其它系统输入的电压的输入切断。所以，对数字电路2的输入端，输入有模拟放大电路1的上升后的输出电压Vo。

另外，上述的电压波形是关于在模拟放大电路1的输出电压Vo从低的直流电平向高的直流电平上升的同时、数字电路2的输入电压Vin从低转变为高的状态的波形。但是，这是一个例子，也可以是关于在模拟放大电路1的输出电压Vo从高的直流电平向低的直流电平下降的同时、数字电路2的输入电压Vin从高转变为低的状态的波形。此时，输出电压Vo的下降期间，是指该输出电压Vo相对于时刻t1以前稳定的模拟放大电路1的输出电压Vo的直流电平，从只低于该直流电平、与时刻t2以后稳定的模拟放大电路1的输出电压Vo的直流电平之差的10％的电平变化到只低于90％的电平的期间。所以，下降开始指电平只低于上述10％的时间点，下降结束指电平只低于上述90％的时间点。另外，控制信号CTR的逻辑也可以与图2的逻辑相反。

为了使得控制信号CTR以上述那样的时间在低和高之间转换，只要预先检测模拟放大电路1的输出电压Vo的上升期间或者下降期间，生成与该上升期间或者下降期间相应的控制信号CTR即可。

这样，本实施形态的显示装置的驱动电路由于具备连接切断部3，在模拟放大电路1输出某直流电平作为输出电压Vo时，能够在该输出电压Vo上升或下降至目标直流电平之前，利用连接切断部3将模拟放大电路1的输出和数字电路2的输入之间切断，在所述输出电压Vo上升或下降至目标直流电平后，利用连接切断部3将模拟放大电路1的输出和数字电路2的输入之间连接。据此，由于对数字电路2具有的CMOS结构的电路，输入上升或下降后的直流电平作为模拟放大电路1的输出电压Vo，模拟放大电路1的上升期间或者下降期间的输出电压Vo不输入至CMOS结构的电路，所以可以抑制在该CMOS结构的电路中发生的贯通电流。

根据以上所述，在输出直流电平的模拟放大电路的后级，即使含有设置了具有输入该模拟放大电路输出电压的CMOS结构的电路的数字电路的结构，也能实现使该CMOS结构的电路中不容易流过贯通电流的显示装置的驱动电路。

接下来，说明连接切断部3的更详细的结构。

图3表示连接切断部3的概念性的第1构成例作为连接切断部310。连接切断部310由开关310a、310b构成。另外，这里表示模拟放大电路1作为电平移动器电路11，表示电子电路2作为CMOS结构的反相器21。开关310a将电平移动器电路11的输出和反相器21的输入之间的路径进行开/关。开关310b将反相器21的输入和预定电位的电源VSS之间的路径进行开/关。该预定电位在图1以及图2的说明中，是在连接切断部3将模拟放大电路1的输出和数字电路2的输入之间切断期间、输入预定逻辑用的电源，以使数字电路2的输入逻辑不成为不定状态。即，开关310b起到作为逻辑输入单元的功能。

图4(a)～(c)表示所述开关310a、310b的具体的构成例。另外，这里控制信号CTR的逻辑假定为图2的逻辑。

图4(a)是开关310a、310b以CMOS模拟开关构成的例子。对开关310a的n沟道型MOS晶体管的栅极输入有控制信号CTR，对p沟道型MOS晶体管的栅极输入有控制信号CTR的反相信号的控制信号/CTR。对开关310b的n沟道型MOS晶体管的栅极输入有控制信号/CTR，对p沟道型MOS晶体管的栅极输入有控制信号CTR。

图4(b)是开关310a、310b以PMOS模拟开关构成的例子。对开关310a(p沟道型MOS晶体管)的栅极输入有控制信号/CTR，对开关310b(p沟道型MOS晶体管)的栅极输入有控制信号CTR。

图4(c)是开关310a、310b以NMOS模拟开关构成的例子。对开关310a(n沟道型MOS晶体管)的栅极输入有控制信号CTR，对开关310b(n沟道型MOS晶体管)的栅极输入有控制信号/CTR。

接下来，图5表示连接切断部3的概念性的第2构成例作为连接切断部320。连接切断部320由逻辑电路构成。另外，这里表示模拟放大电路1作为电平移动器电路11，表示数字电路2作为CMOS结构的反相器21。逻辑电路320通过将电平移动器电路11的输出信号即输入信号IN和控制信号CTR或/CTR组合，生成输出信号OUT，输入至反相器21。

图6(a)以及(b)表示所述连接切断部320的具体的结构。另外，这里的控制信号CTR的逻辑假定为图2的逻辑。

图6(a)是连接切断部320以与非电路320a及反相器320b构成的例子。对与非电路320a输入有输入信号IN和控制信号CTR。对反相器320b输入有与非电路320a的输出，反相器320将该输入逻辑反相输出，作为连接切断部320的输出信号OUT。

图6(b)是连接切断部320以定时反相器320c和n沟道型的MOS晶体管320d构成的例子。定时反相器320c具备由p沟道型的MOS晶体管322以及n沟道型的MOS晶体管323构成的CMOS反相器、设置于该CMOS反相器的电源VDD侧的p沟道型的MOS晶体管321、设置于该CMOS反相器的电源VSS侧的n沟道型的MOS晶体管324而构成。对MOS晶体管321的栅极输入有控制信号/CTR，对MOS晶体管324的栅极输入有控制信号CTR。另外，MOS晶体管320d连接于成为定时反相器320c的输出端子的MOS晶体管322和MOS晶体管323的连接点、与电源VSS之间。对MOS晶体管320d的栅极输入有控制信号/CTR。定时反相器320c的输出端子与MOS晶体管320d的漏极的连接点是输出连接切断部320的输出信号OUT的端子。

图6(a)以及(b)的结构中，输入信号IN、控制信号CTR以及输出信号OUT的关系都如图6(c)的真值表所示。另外，图6(a)的情况的逻辑输入单元包含与非电路32a以及反相器23b。图(b)的情况的逻辑输入单元是MOS晶体管320d。

接下来，说明可以适合使用上述本实施形态的概念的液晶显示装置的数据信号线驱动电路。

图7是液晶显示装置31的方框图。该液晶显示装置31大概安装了显示面板32、控制电路37、时间信号生成电路38以及电源电路39而构成。所述显示面板32具备具有排列成为矩阵状的像素PIX的显示部34、驱动所述各像素PIX的扫描信号线驱动电路35以及数据信号线驱动电路36而构成。所述扫描信号线驱动电路35具备移位寄存器35a，所述数据信号线驱动电路36具备移位寄存器36a以及取样电路36b。

为了减少所述显示部34和扫描信号线驱动电路35以及数据信号线驱动电路36的制造时的时间以及布线电容，将它们在同一基板上以单片形成。另外，为了集成更多的像素PIX，扩大显示面积，所述显示部34和扫描信号线驱动电路35以及数据信号线驱动电路36是由玻璃基板上形成的多晶硅薄膜晶体管等构成的。而且，为了即便使用应变点在600℃以下的通常的玻璃基板，也不会发生因应变点以上的工艺导致的翘起或弯曲，所述多晶硅薄膜晶体管在600℃以下的工艺温度制造。

所述显示部34在利用相互交叉的m条扫描信号线GL1～GLm以及k条数据信号线SD1～SDk划分形成的所述各像素PIX的范围，所述扫描信号线驱动电路35以及所述数据信号线驱动电路36通过所述扫描信号线GL1～GLm以及数据信号线SD1～SDk将从所述控制电路37提供的视频信号DAT依次写入，从而进行图像显示。各像素PIX例如如图8所示构成。图8中，与所述扫描信号线GL以及数据信号线SD一起，对像素PIX附加有表示地址的所述k以下的任意整数i以及所述m以下的任意整数j。

各像素PIX具备栅极与扫描信号线GL连接而源极与数据信号线SD连接的场效应晶体管(开关元件)SW、以及一个电极与该场效应晶体管SW的漏极连接的像素电容Cp而构成。所述像素电容Cp的另一电极与全部像素PIX公共的公共电极线连接。所述像素电容Cp由液晶电容CL和根据需要附加的辅助电容Cs构成。

所以，若选择了扫描信号线GL，则场效应晶体管SW导通，将施加至数据信号线SD的电压施加至像素电容Cp。另一方面，所述扫描信号线GL的选择期间结束，场效应晶体管SW切断的期间，像素电容Cp继续保持该切断时的电压。这里，液晶的透射率或者反射率随着施加至液晶电容CL的电压而变化。所以，通过选择扫描信号线GL，向数据信号线SD施加与视频信号DAT相应的电压，可以使像素PIX的显示状态根据视频信号DAT相应变化。

这里，从所述控制电路37向数据信号线驱动电路36以分时传送向各像素PIX的视频信号DAT，数据信号线驱动电路36在基于从时间信号生成电路38输入的、在成为时间信号的预定周期中占空比为50％的(50％以下也可以)源极时钟信号SCK及其反相信号SCKB和源极起始脉冲SSP及其反相信号SSPB的时间，从所述视频信号DAT抽取向各像素PIX的视频数据。具体地讲，所述移位寄存器36a通过与输入的源极时钟信号SCK、SCKB的激活时间同步，使源极起始脉冲SSP、SSPB依次移位，生成每隔所述源极时钟信号SCK、SCKB的半个周期、时间不同的输出信号S1～Sk，取样电路36b在该各输出信号S1～Sk所表示的时间进行所述视频信号DAT的第一闩锁。并且，取样电路36b按照从控制电路37或者时间信号生成电路38输入的控制信号LP，进行第一闩锁后的视频信号DAT的第二闩锁。然后，取样电路36b对第二闩锁后的视频信号DAT进行D/A变换，将变换为模拟信号的视频信号DAT利用从控制电路37或者时间信号生成电路38输入的取样信号SMP取样至缓冲器，以线依次方式输出至各数据信号线SD1～SDk。对于输出至数据信号线SD1～SDk的模拟电压，使用从电源电路39提供给数据信号线驱动电路36的电源电压。

同样地，在扫描信号线驱动电路35中，所述移位寄存器35a通过与从时间信号生成电路38输入的栅极时钟信号GCK、GCKB同步，使栅极起始脉冲GSP、GSPB依次移位，将每隔预定的间隔、时间不同的扫描信号输出至各扫描信号线GL1～GLm。

时间信号生成电路38生成所述源极时钟信号SCK、SCKB、源极起始脉冲SSP、SSPB、栅极时钟信号GCK、GCKB、栅极起始脉冲GSP、GSPB等的时间信号。这些时间信号中，特别是生成作为显示驱动控制信号之一的栅极起始脉冲GSP、GSPB，以使得与作为从控制电路37输入的水平回扫线期间同步信号的信号HSYNC同步。另外，时间信号生成电路38生成控制电源电路39用的放电信号DIS、充电信号CHA、使能信号EN等的电源控制信号，使其与作为从控制电路37输入的垂直回扫线期间同步信号的信号VSYNC同步，并输入至电源电路39。这里，放电信号DIS是为在电源电路39起动时在电源内部进行放电用的控制信号。充电信号CHA是在使电源电路39利用放电信号DIS放电后，为了进行起动准备而对电源电路39充电用的控制信号。使能信号EN是在利用充电信号CHA对电源电路39充电后，使电源电路39工作用的时钟信号有效的控制信号。另外，时间信号生成电路38也可以生成源极起始脉冲SSP、SSPB，使其与点时钟信号同步。

控制电路37基于从外部提供的控制信号以及视频信号，生成视频信号DAT及信号VSYNC、HSYNC等。另外，向控制电路37或电源电路39的电源供给是从液晶显示装置31的电源部供给的。电源电路39除了上述的向数据信号线SD1～SDk输出用的电源，也供给扫描信号线驱动电路35的电源或者显示部34的公用电压电源等。

以上是液晶显示装置31的大略结构的说明。

上述液晶显示装置31的数据信号线驱动电路36是数字驱动器，其结构如图9所示。

取样电路36b具备：利用从移位寄存器36a的各触发器FF依次输入的信号、对每个RGB进行视频信号DAT的闩锁的第1闩锁电路361；按照控制信号LP的时间对每个RGB进行对来自第1闩锁电路361的数据的闩锁的第2闩锁电路362；以及将第二闩锁电路362的数据对每个RGB进行D/A变换、按照取样信号SMP的时间取样至缓冲器(未图示)并向数据信号线SD1～SDk输出的D/A变换部363。

这里的第一闩锁电路361带有电平移动功能，第二闩锁电路362具备输入第一闩锁电路361的直流电平的输出电压的CMOS结构的电路。于是，在该第一闩锁电路361的输出和第二闩锁电路362的输入之间，设有相当于图1的连接切断部3的电路。

10表示在第一闩锁电路361的输出和第二闩锁电路362的输入之间设有连接切断部301的结构。

第一闩锁电路361具备p沟道型的MOS晶体管401～405和n沟道型的MOS晶体管406～409。

对MOS晶体管401的栅极以及MOS晶体管408、409的栅极输入有取样信号SMP。对MOS晶体管402的栅极输入有第一闩锁电路361的输入信号IN，对MOS晶体管403的栅极输入有反相输入信号INB。输入信号IN是取某直流电平的电压的信号。

MOS晶体管401的源极与电源VDD连接，漏极与MOS晶体管402的源极以及MOS晶体管403的源极连接。MOS晶体管402的漏极与MOS晶体管404的源极连接。MOS晶体管404的漏极与MOS晶体管406的漏极连接，该连接点输出第一闩锁电路361的反相输出信号OUTB。MOS晶体管406的源极与电源VSS连接。MOS晶体管403的漏极与MOS晶体管405的源极连接。MOS晶体管405的漏极与MOS晶体管407的漏极连接，该连接点输出第一闩锁电路361的输出信号OUT。MOS晶体管407的源极与电源VSS连接。

MOS晶体管404的栅极、MOS晶体管406的栅极以及MOS晶体管408的漏极分别与将输出信号OUT输出的端子连接。MOS晶体管405的栅极、MOS晶体管407的栅极以及MOS晶体管409的漏极分别与将反相输出信号OUTB输出的端子连接。

MOS晶体管408的源极与输入信号IN的输入端子连接，MOS晶体管409的源极与反相输入信号INB的输入端子连接。

上述结构的第一闩锁电路361在取样信号SMP为低(电源VSS的电压)的时候，进行闩锁以及电平移动动作，在取样信号SMP为高(电源VDD的电压)的时候，将输入信号IN照原样作为输出信号OUT输出，将反相输入信号INB照原样作为反相输出信号OUTB输出。

取样信号SMP为低的时候进行的电平移动动作，是将电源VSS的电压和电源VCC的电压之差的振幅的输入信号IN、INB升压至电源VSS的电压和电源VDD(电源VDD的电压>电源VCC的电压)的电压之差的振幅。

连接切断部301是以时钟反相器构成的。时钟信号中，对p沟道型MOS 晶体管的栅极使用控制信号/CTR，对n沟道型MOS晶体管的栅极使用控制信号CTR。但是，这里的控制信号CTR假定为图2的逻辑。

第二闩锁电路362具备p沟道型的MOS晶体管501、502、n沟道型的MOS晶体管503、504、反相器505、507以及CMOS的模拟开关506。

MOS晶体管501、502的源极与电源VDD连接，它们的漏极与MOS晶体管503的漏极以及反相器505、507的输入连接。MOS晶体管501、503的栅极与时钟反相器301的输出端子和模拟开关506的输出端子连接。MOS晶体管503的源极与MOS晶体管504的漏极连接。MOS晶体管504的源极与电源VSS连接。对MOS晶体管502、504的栅极输入有信号INIB。信号INIB在不使第二闩锁电路362工作时为低，使MOS晶体管502导通，使MOS晶体管504断开；信号INIB在使第二闩锁电路362工作时为高，使MOS晶体管502断开，使MOS晶体管504导通。反相器505的输出端子与模拟开关506的输入端子连接。对模拟开关506的n沟道型MOS晶体管的栅极输入有控制信号/CTR，对p沟道型MOS晶体管的栅极输入有控制信号CTR。

该第二闩锁电路362中，由于在连接切断部301进行切断动作的时候也在内部进行数据的闩锁，因此输入的逻辑是确定的，不需要其他的逻辑输入单元。

图10的结构中，在以多晶硅或CG硅制造液晶面板的时候，由于TFT的驱动电压变大，因此在第一闩锁电路361以后，TFT的驱动电压需要5V～8V这么大的振幅。由于向第一闩锁电路361供给与使用单晶硅的IC的驱动电源相同的2V左右的电平的信号，因此在第一闩锁电路361中，进行闩锁动作的同时也进行电平移动动作。该电平移动动作如在背景技术的问题中所述，由于成为伴有较大增益的放大动作，因此第一闩锁电路的输出信号OUT的电压上升需要较长时间。但是，通过设置本实施形态的连接切断部301，由于第一闩锁电路361的上升期间的输出电压不输入至第二闩锁电路362，因此第二闩锁电路362的MOS晶体管501、503难以同时成为导通状态，可以抑制贯通电流的产生。

以上，叙述了液晶显示装置31。作为模拟放大电路1，可以是包含比较器的、输出直流电平的差动放大电路等；作为数字电路2可以是与非电路或者或非电路。其具体例表示如下。

图16(a)表示作为用于液晶显示装置的背光控制的显示装置的驱动电路的A/D变换器40的结构。

该A/D变换器40是将来自光传感器的输出信号变换为数字信号的变换器，由闪速型A/D变换器组成，具备比较器组41、解码器42以及开关43。比较器组41具备将输入电压与各阈值电压比较的比较器CMP0、CMP1、……、CMP8。比较器组41的输出信号作为构成温度计代码的输入信号IN(标号IN1、IN2、……、IN8)输入至解码器42。解码器42根据该输入信号IN，生成构成进行背光控制用的3位二进制的输出信号OUT的位OUT0、OUT1、OUT2并输出。输出信号OUT(各位OUT0、OUT1、OUT2)是根据输入信号IN通过图中所示的计算生成的。图16(b)表示解码器42的8位的输入信号IN和输出信号OUT的对应表。解码器42的输入部使用与非电路或者或非电路，本实施形态中，将A/D变换器41的输出信号通过开关43输入至解码器42的输入部的与非电路或者或非电路。

这里的比较器组41(比较器CMP0～CMP8)相当于图1的模拟放大电路1，解码器42相当于图1的数字电路2，开关43相当于连接切断部3。

以上说明了本实施形态。另外作为拥有本发明结构的显示装置不限于液晶显示装置，可以广泛适用于显示装置，该显示装置在驱动显示装置用的驱动电路中，含有在输出与输入对应的直流电平的模拟放大电路的后级、设置了具有输入该模拟放大电路输出电压的CMOS结构的电路的数字电路的结构。另外，模拟放大电路的输入不限于电压，也可以是电流。

另外，本发明的显示装置的驱动电路在向所述模拟放大电路进行某输入时，所述连接/切断单元进行所述切断，一直到与所述某输入对应的所述输出电压上升或下降为止，也可以在与所述某输入对应的所述输出电压上升或下降后，进行所述连接。

若采用上述发明，则由于通过使连接/切断单元进行上述的动作，对数字电路具有的CMOS结构的电路，输入有作为模拟放大电路的输出电压在上升或下降后的直流电平，模拟放大电路的上升期间或者下降期间的输出电压不输入至CMOS结构的电路，所以具有能抑制该CMOS结构的电路中产生的贯通电流的效果。

另外，本发明的显示装置的驱动电路的所述连接/切断单元也可以是CMOS模拟开关。

若采用上述发明，则具有可以容易实现连接/切断单元的效果。

另外，本发明的显示装置的驱动电路的所述连接/切断单元也可以是PMOS模拟开关。

另外，本发明的显示装置的驱动电路的所述连接/切断单元也可以是NMOS模拟开关。

另外，本发明的显示装置的驱动电路的所述连接/切断单元也可以是将所述模拟放大电路的输出电压作为一个输入的逻辑电路，所述逻辑电路构成这样的逻辑，使得在进行所述连接时，输出具有输入的所述模拟放大电路的输出电压值的逻辑值，在进行所述切断时，输出与输入的所述模拟放大电路的输出电压不同的值的逻辑值。

若采用上述发明，则具有可以容易实现连接/切断单元的效果。另外，即使连接/切断单元在模拟放大电路的输出和CMOS结构的电路的输入间进行切断的期间，具有也能对于CMOS结构的电路输入确定的逻辑的效果。

另外，本发明的显示装置的驱动电路的所述逻辑电路也可以具备将所述模拟放大电路的输出电压和表示进行所述连接以及所述切断的任一方的信号进行输入的2输入的与非电路，所述与非电路的输出信号或者其逻辑反相信号成为向所述数字电路的输入信号。

若采用上述发明，则具有可以容易实现作为连接/切断单元的逻辑电路的效果。

另外，本发明的显示装置的驱动电路的所述连接/切断单元也可以是将所述模拟放大电路的输出电压作为一个输入的逻辑电路，所述逻辑电路构成这样的逻辑，使得在进行所述连接时，输出具有输入的所述模拟放大电路的输出电压值的逻辑值，在进行所述切断时，将输出切断。

另外，关于本发明的显示装置的驱动电路的所述逻辑电路，也可以是将所述模拟放大电路的输出电压作为输入、将表示进行所述连接以及所述切断的任一方的信号作为时钟输入的时钟反相器。

另外，本发明的显示装置的驱动电路也可以具备在所述连接/切断单元进行所述切断的期间、向所述CMOS结构的电路输入预定逻辑的逻辑输入单元。

若采用上述发明，则在连接/切断单元将模拟放大电路的输出和数字电路的输入间切断的期间，通过逻辑输入单元向CMOS结构的电路输入预定的逻辑，从而具有可以避免向CMOS结构的电路的输入被切断而输入逻辑成为不定的效果。

另外，本发明的数据信号线驱动电路也可以由所述显示装置的驱动电路构成，进行有源矩阵型的所述显示装置的显示驱动。

若采用上述发明，则在数据信号线驱动电路中，即使在输出直流电平的模拟放大电路的后级设置了输入该模拟放大电路输出电压的具有CMOS结构的电路的数字电路，也具有能抑制该CMOS结构的电路中产生的贯通电流的效果。

另外，本发明的显示装置也可以具备所述显示装置的驱动电路。

若采用上述发明，则由于具备所述显示装置的驱动电路，因此具有抑制贯通电流的产生、可以实现低耗电量的显示装置的效果。

本发明并非限定于上述各实施形态，在权利要求表示的范围内可以进行各种变更，对于将不同的实施形态中所分别揭示的技术单元适当组合而得到的实施形态，也包含在本发明的技术范围内。

工业上的实用性

本发明适用于液晶显示装置。

Claims

1.一种显示装置，具备显示面板，该显示面板包括显示部和驱动电路，该驱动电路使用与所述显示部形成单片的TFT作为晶体管，其特征在于，

所述驱动电路包括：

进行电平移动动作的电路，以输出由将输入信号的电源电压差升压后得到的电源电压差生成的输出电压；

具有CMOS结构的电路的数字电路；以及

在所述进行电平移动动作的电路的输出与所述CMOS结构的电路的输入之间进行连接和切断的连接/切断单元，

将所述数字电路的输出信号用于显示的驱动。

2.如权利要求1所述的显示装置，其特征在于，

向所述进行电平移动动作的电路进行某输入时，

所述连接/切断单元进行所述切断，一直到与所述某输入对应的所述进行电平移动动作的电路的输出电压上升或下降为止，

在与所述某输入对应的所述进行电平移动动作的电路的输出电压上升或下降之后，进行所述连接。

3.如权利要求1所述的显示装置，其特征在于，

具备在所述连接/切断单元进行所述切断的期间、向所述CMOS结构的电路输入预定逻辑的逻辑输入单元。

4.如权利要求1至3的任意一项所述的显示装置，其特征在于，

所述连接/切断单元是CMOS模拟开关。

5.如权利要求1至3的任意一项所述的显示装置，其特征在于，

所述连接/切断单元是PMOS模拟开关。

6.如权利要求1至3的任意一项所述的显示装置，其特征在于，

所述连接/切断单元是NMOS模拟开关。

7.一种显示装置，具备显示面板，该显示面板包括显示部和驱动电路，该驱动电路使用与所述显示部形成单片的TFT作为晶体管，其特征在于，

所述驱动电路包括：

具有CMOS结构的电路的数字电路；以及

逻辑电路，该逻辑电路将所述进行电平移动动作的电路的输出电压与控制信号分别作为由第一逻辑值和第二逻辑值构成的输入逻辑值，

所述逻辑电路在所述控制信号是所述第一逻辑值的情况下，当所述进行电平移动动作的电路的输出电压是所述第一逻辑值时，输出由所述第一逻辑值和所述第二逻辑值的其中一个构成的逻辑值，并将其输入到所述CMOS结构的电路，当所述进行电平移动动作的电路的输出电压是所述第二逻辑值时，输出由所述第一逻辑值和所述第二逻辑值的另一个构成的逻辑值，并将其输入到所述CMOS结构的电路，

所述逻辑电路在所述控制信号是所述第二逻辑值的情况下，输出所述第一逻辑值和所述第二逻辑值中的预定逻辑值，并将其输入到所述CMOS结构的电路，

将所述数字电路的输出信号用于显示的驱动。

8.如权利要求7所述的显示装置，其特征在于，

所述逻辑电路具备2输入的与非电路，向该2输入的与非电路输入所述进行电平移动动作的电路输出电压和所述控制信号；

所述与非电路的输出信号或者其逻辑反相信号成为向所述CMOS结构的电路输入的输入信号。

9.一种显示装置，具备显示面板，该显示面板包括显示部和驱动电路，该驱动电路使用与所述显示部形成单片的TFT作为晶体管，其特征在于，

所述驱动电路包括：

具有CMOS结构的电路的数字电路；以及

逻辑电路，该逻辑电路采用的逻辑进行如下控制：是输出与所述进行电平移动动作的电路的输出电压对应的逻辑值并将其输入到所述CMOS结构的电路，还是切断向所述CMOS结构的电路的输出，

将所述数字电路的输出信号用于显示的驱动。

10.如权利要求9所述的显示装置，其特征在于，

所述逻辑电路是将所述进行电平移动动作的电路的输出电压作为输入、将进行所述控制的信号作为时钟输入的时钟反相器。

11.如权利要求9或10所述的显示装置，其特征在于，

所述驱动电路具备在所述逻辑电路进行切断向所述CMOS结构的电路的输出的控制的期间、向所述CMOS结构的电路输入预定逻辑的逻辑输入单元。

12.如权利要求11所述的显示装置，其特征在于，

所述驱动电路是数据信号线驱动电路。