JPH05145400A - レベル変換器 - Google Patents
レベル変換器Info
- Publication number
- JPH05145400A JPH05145400A JP3307619A JP30761991A JPH05145400A JP H05145400 A JPH05145400 A JP H05145400A JP 3307619 A JP3307619 A JP 3307619A JP 30761991 A JP30761991 A JP 30761991A JP H05145400 A JPH05145400 A JP H05145400A
- Authority
- JP
- Japan
- Prior art keywords
- level
- circuit
- level conversion
- conversion circuit
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 レベル変換回路にスイッチを付加し、貫通電
流を遮断して動作を停止させることにより、レベル変換
動作停止中の電力消費を防止する。 【構成】 Ｐ形ＭＯＳトランジスタＭ１０１、Ｍ１０
２、Ｎ形ＭＯＳトランジスタＭ１０３、Ｍ１０４より構
成されたカレントミラー型レベル変換回路に、Ｎ形ＭＯ
ＳトランジスタＭ１１１、Ｍ１１２を付加する。レベル
変換動作が不要な場合には、制御信号ＣＮＴＬを“ロ
ウ”レベルとすることにより、Ｎ形ＭＯＳトランジスタ
Ｍ１１１が“オフ”、Ｍ１１２が“オン”となり、Ｎ形
ＭＯＳトランジスタＭ１０３、Ｍ１０４のゲート電位が
“ロウ”レベルに引き下げられ、レベル変換回路１の貫
通電流を遮断して電力消費を防止する。また、後段にＮ
ＡＮＤ回路１０１を配置することにより、レベル変換回
路１からの信号レベルが中間電位となっても後段の回路
で貫通電流が流れることはない。
流を遮断して動作を停止させることにより、レベル変換
動作停止中の電力消費を防止する。 【構成】 Ｐ形ＭＯＳトランジスタＭ１０１、Ｍ１０
２、Ｎ形ＭＯＳトランジスタＭ１０３、Ｍ１０４より構
成されたカレントミラー型レベル変換回路に、Ｎ形ＭＯ
ＳトランジスタＭ１１１、Ｍ１１２を付加する。レベル
変換動作が不要な場合には、制御信号ＣＮＴＬを“ロ
ウ”レベルとすることにより、Ｎ形ＭＯＳトランジスタ
Ｍ１１１が“オフ”、Ｍ１１２が“オン”となり、Ｎ形
ＭＯＳトランジスタＭ１０３、Ｍ１０４のゲート電位が
“ロウ”レベルに引き下げられ、レベル変換回路１の貫
通電流を遮断して電力消費を防止する。また、後段にＮ
ＡＮＤ回路１０１を配置することにより、レベル変換回
路１からの信号レベルが中間電位となっても後段の回路
で貫通電流が流れることはない。
Description
【０００１】
【産業上の利用分野】本発明は、レベル変換器に関し、
特に、レベル変換動作を停止できる半導体のレベル変換
器に関する。
特に、レベル変換動作を停止できる半導体のレベル変換
器に関する。
【０００２】
【従来の技術】一般に、レベル変換器は、レベル変換回
路において貫通電流が生じる構成となっている。例えば
図４に示すＥＣＬレベルの信号をＣＭＯＳレベルの信号
に変換するＣＭＯＳ構成のレベル変換器では、Ｐ形ＭＯ
ＳトランジスタＭ３０１、Ｍ３０２およびＮ形ＭＯＳト
ランジスタＭ３０３、Ｍ３０４から成るカレントミラー
型のレベル変換回路１１を用いており、ＥＣＬレベルの
入力信号ＳＩＮおよび入力参照電位ＶR がともに中間電
位であるために、常に貫通電流が生じている。つまり、
ＥＣＬレベルの入力信号ＳＩＮは−０．７Ｖ〜−２．０
Ｖ付近の電位、入力参照電位ＶR は−１．３Ｖ付近の電
位であるために、Ｐ形ＭＯＳトランジスＭ３０１、Ｍ３
０２は共に“オン”状態と成っている。Ｐ形ＭＯＳトラ
ンジスタＭ３０１が“オン”状態であるので、Ｎ形ＭＯ
ＳトランジスタＭ３０３、Ｍ３０４のゲート電位は引き
上げられるために、この２個のＮ形ＭＯＳトランジスタ
も“オン”状態となる。したがって、Ｐ形ＭＯＳトラン
ジスタＭ３０１、Ｎ形ＭＯＳトランジスタＭ３０３を通
る電流経路と、Ｐ形ＭＯＳトランジスタＭ３０２、Ｎ形
ＭＯＳトランジスタＭ３０４を通る電流経路ができ、貫
通電流が流れる。
路において貫通電流が生じる構成となっている。例えば
図４に示すＥＣＬレベルの信号をＣＭＯＳレベルの信号
に変換するＣＭＯＳ構成のレベル変換器では、Ｐ形ＭＯ
ＳトランジスタＭ３０１、Ｍ３０２およびＮ形ＭＯＳト
ランジスタＭ３０３、Ｍ３０４から成るカレントミラー
型のレベル変換回路１１を用いており、ＥＣＬレベルの
入力信号ＳＩＮおよび入力参照電位ＶR がともに中間電
位であるために、常に貫通電流が生じている。つまり、
ＥＣＬレベルの入力信号ＳＩＮは−０．７Ｖ〜−２．０
Ｖ付近の電位、入力参照電位ＶR は−１．３Ｖ付近の電
位であるために、Ｐ形ＭＯＳトランジスＭ３０１、Ｍ３
０２は共に“オン”状態と成っている。Ｐ形ＭＯＳトラ
ンジスタＭ３０１が“オン”状態であるので、Ｎ形ＭＯ
ＳトランジスタＭ３０３、Ｍ３０４のゲート電位は引き
上げられるために、この２個のＮ形ＭＯＳトランジスタ
も“オン”状態となる。したがって、Ｐ形ＭＯＳトラン
ジスタＭ３０１、Ｎ形ＭＯＳトランジスタＭ３０３を通
る電流経路と、Ｐ形ＭＯＳトランジスタＭ３０２、Ｎ形
ＭＯＳトランジスタＭ３０４を通る電流経路ができ、貫
通電流が流れる。
【０００３】
【発明が解決しようとする課題】上述した従来のレベル
変換器では、常に貫通電流が流れる構造のために、レベ
ル変換動作を行う必要がない場合でも貫通電流により電
力を消費してしまい、たとえば半導体集積回路等で多数
のレベル変換器を用いるような構成の場合には、特に多
大な電力を無駄に消費し、半導体集積回路の温度上昇を
招いて特性に悪影響を及ぼすといった課題がある。
変換器では、常に貫通電流が流れる構造のために、レベ
ル変換動作を行う必要がない場合でも貫通電流により電
力を消費してしまい、たとえば半導体集積回路等で多数
のレベル変換器を用いるような構成の場合には、特に多
大な電力を無駄に消費し、半導体集積回路の温度上昇を
招いて特性に悪影響を及ぼすといった課題がある。
【０００４】本発明は従来の上記実情に鑑みてなされた
ものであり、従って本発明の目的は、従来の技術に内在
する上記課題を解決することを可能とした新規なレベル
変換器を提供することにある。
ものであり、従って本発明の目的は、従来の技術に内在
する上記課題を解決することを可能とした新規なレベル
変換器を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係るレベル変換器は、レベル変換回路およ
び第１のゲート回路に入力される制御信号によって制御
され、レベル変換回路の貫通電流を遮断することにより
レベル変換回路を非動作状態とするスイッチをレベル変
換回路内に備え、レベル変換回路および第１のゲート回
路に入力される制御信号によって制御され、レベル変換
回路の出力が不定であっても第１のゲート回路の出力を
“ハイ”レベルあるいは“ロウ”レベル固定とする論理
回路を第１のゲート回路内に備えて構成される。
に、本発明に係るレベル変換器は、レベル変換回路およ
び第１のゲート回路に入力される制御信号によって制御
され、レベル変換回路の貫通電流を遮断することにより
レベル変換回路を非動作状態とするスイッチをレベル変
換回路内に備え、レベル変換回路および第１のゲート回
路に入力される制御信号によって制御され、レベル変換
回路の出力が不定であっても第１のゲート回路の出力を
“ハイ”レベルあるいは“ロウ”レベル固定とする論理
回路を第１のゲート回路内に備えて構成される。
【０００６】
【実施例】次に、本発明をその好ましい一実施例につい
て図面を参照して具体的に説明する。
て図面を参照して具体的に説明する。
【０００７】図１は本発明の概略を示す基本ブロック構
成図である。
成図である。
【０００８】図１を参照するに、前段からの入力信号Ｓ
ＩＮをレベル変換回路１に入力し、レベル変換回路１の
出力を第１のゲート回路（Ａ）２に入力する。さらに第
１のゲート回路（Ａ）２の出力を第２のゲート回路
（Ｂ）３に入力する。第２のゲート回路（Ｂ）３の出力
は次段へ出力される。ここで、レベル変換動作が不要な
ときには、レベル変換回路１および第１のゲート回路
（Ａ）２に入力されている制御信号ＣＮＴＬにより、本
レベル変換器の動作を停止させる。
ＩＮをレベル変換回路１に入力し、レベル変換回路１の
出力を第１のゲート回路（Ａ）２に入力する。さらに第
１のゲート回路（Ａ）２の出力を第２のゲート回路
（Ｂ）３に入力する。第２のゲート回路（Ｂ）３の出力
は次段へ出力される。ここで、レベル変換動作が不要な
ときには、レベル変換回路１および第１のゲート回路
（Ａ）２に入力されている制御信号ＣＮＴＬにより、本
レベル変換器の動作を停止させる。
【０００９】図２は本発明による第１の実施例を示し、
ＥＣＬレベルの信号をＣＭＯＳレベルの信号に変換する
ＣＭＯＳ構成によるレベル変換器の回路構成図である。
ＥＣＬレベルの信号をＣＭＯＳレベルの信号に変換する
ＣＭＯＳ構成によるレベル変換器の回路構成図である。
【００１０】図２を参照するに、本発明に係るレベル変
換器の第１の実施例は、Ｐ形ＭＯＳトランジスタＭ１０
１、Ｍ１０２およびＮ形ＭＯＳトランジスタＭ１０３、
Ｍ１０４によりカレントミラー型のレベル変換回路１を
構成し、制御信号ＣＮＴＬによって制御されるＮ形ＭＯ
ＳトランジスタＭ１１１、Ｍ１１２のスイッチが付加さ
れている。また、次段のゲート回路（Ａ）２はＮＡＮＤ
回路１０１で構成されている。本レベル変換器では、制
御信号ＣＮＴＬを“ハイ”レベルとすることにより、Ｅ
ＣＬレベルの入力信号ＳＩＮをＣＭＯＳレベルの出力信
号ＳＯＵＴに変換する動作を行う。制御信号ＣＮＴＬを
“ハイ”レベルとすることにより、Ｎ形ＭＯＳトランジ
スタＭ１１１は“オン”、Ｍ１１２は“オフ”となり、
レベル変換回路１はカレントミラー型のレベル変換回路
として動作し、ＥＣＬレベルの入力信号ＳＩＮに従った
出力を次段のゲート回路（Ａ）２へ送り出す。ゲート回
路（Ａ）２はＮＡＮＤ回路１０１で構成されており、制
御信号ＣＮＴＬが“ハイ”レベルであるので、レベル変
換回路１の出力の反転値をインバータ１０２で構成され
たゲート回路（Ｂ）３へ出力する。ゲート回路（Ｂ）３
の出力信号ＳＯＵＴはＣＭＯＳレベルで、ＥＣＬレベル
の入力信号ＳＩＮに対応した値となっている。
換器の第１の実施例は、Ｐ形ＭＯＳトランジスタＭ１０
１、Ｍ１０２およびＮ形ＭＯＳトランジスタＭ１０３、
Ｍ１０４によりカレントミラー型のレベル変換回路１を
構成し、制御信号ＣＮＴＬによって制御されるＮ形ＭＯ
ＳトランジスタＭ１１１、Ｍ１１２のスイッチが付加さ
れている。また、次段のゲート回路（Ａ）２はＮＡＮＤ
回路１０１で構成されている。本レベル変換器では、制
御信号ＣＮＴＬを“ハイ”レベルとすることにより、Ｅ
ＣＬレベルの入力信号ＳＩＮをＣＭＯＳレベルの出力信
号ＳＯＵＴに変換する動作を行う。制御信号ＣＮＴＬを
“ハイ”レベルとすることにより、Ｎ形ＭＯＳトランジ
スタＭ１１１は“オン”、Ｍ１１２は“オフ”となり、
レベル変換回路１はカレントミラー型のレベル変換回路
として動作し、ＥＣＬレベルの入力信号ＳＩＮに従った
出力を次段のゲート回路（Ａ）２へ送り出す。ゲート回
路（Ａ）２はＮＡＮＤ回路１０１で構成されており、制
御信号ＣＮＴＬが“ハイ”レベルであるので、レベル変
換回路１の出力の反転値をインバータ１０２で構成され
たゲート回路（Ｂ）３へ出力する。ゲート回路（Ｂ）３
の出力信号ＳＯＵＴはＣＭＯＳレベルで、ＥＣＬレベル
の入力信号ＳＩＮに対応した値となっている。
【００１１】本レベル変換回路において、レベル変換動
作を行う必要がない場合には、制御信号ＣＮＴＬを“ロ
ウ”レベルとすることにより、Ｎ形ＭＯＳトランジスタ
Ｍ１１１は“オフ”、Ｍ１１２は“オン”となり、Ｎ形
ＭＯＳトランジスタＭ１０３、Ｍ１０４はゲート電位が
“ロウ”レベルに引き下げられるために“オフ”となっ
て、レベル変換回路１は貫通電流が遮断され、動作を停
止する。同時に、ＮＡＮＤ回路１０１も制御信号ＣＮＴ
Ｌが“ロウ”レベルであることから、その出力はレベル
変換回路の出力の値にかかわらず、常に“ハイ”レベル
固定となっている。
作を行う必要がない場合には、制御信号ＣＮＴＬを“ロ
ウ”レベルとすることにより、Ｎ形ＭＯＳトランジスタ
Ｍ１１１は“オフ”、Ｍ１１２は“オン”となり、Ｎ形
ＭＯＳトランジスタＭ１０３、Ｍ１０４はゲート電位が
“ロウ”レベルに引き下げられるために“オフ”となっ
て、レベル変換回路１は貫通電流が遮断され、動作を停
止する。同時に、ＮＡＮＤ回路１０１も制御信号ＣＮＴ
Ｌが“ロウ”レベルであることから、その出力はレベル
変換回路の出力の値にかかわらず、常に“ハイ”レベル
固定となっている。
【００１２】したがって、本レベル変換回路においては
レベル変換動作を行う必要がない場合には、貫通電流を
遮断してレベル変換動作を完全に停止できるために、余
分な電力を消費せずに済むという利点がある。
レベル変換動作を行う必要がない場合には、貫通電流を
遮断してレベル変換動作を完全に停止できるために、余
分な電力を消費せずに済むという利点がある。
【００１３】図３は本発明による第２の実施例を示し、
レベル変換回路１として差動回路を用いた場合の実施例
の回路構成図である。
レベル変換回路１として差動回路を用いた場合の実施例
の回路構成図である。
【００１４】図３を参照するに、Ｎ形ＭＯＳトランジス
タＭ２０１、Ｍ２０２、Ｍ２０３、Ｍ２０４、Ｍ２０５
により差動回路を構成している。このうち、Ｎ形ＭＯＳ
トランジスタＭ２０１、Ｍ２０２は差動回路の負荷と差
動回路の貫通電流を遮断するスイッチを兼ねている。ま
た、Ｎ形ＭＯＳトランジスタＭ２０６、Ｍ２０７、Ｍ２
０８、Ｍ２０９によりレベル変換回路１の入力部のレベ
ルシフタを構成している。Ｎ形ＭＯＳトランジスタＭ２
１１、Ｍ２１２は貫通電流遮断用のスイッチである。
タＭ２０１、Ｍ２０２、Ｍ２０３、Ｍ２０４、Ｍ２０５
により差動回路を構成している。このうち、Ｎ形ＭＯＳ
トランジスタＭ２０１、Ｍ２０２は差動回路の負荷と差
動回路の貫通電流を遮断するスイッチを兼ねている。ま
た、Ｎ形ＭＯＳトランジスタＭ２０６、Ｍ２０７、Ｍ２
０８、Ｍ２０９によりレベル変換回路１の入力部のレベ
ルシフタを構成している。Ｎ形ＭＯＳトランジスタＭ２
１１、Ｍ２１２は貫通電流遮断用のスイッチである。
【００１５】制御信号ＣＮＴＬを“ハイ”レベルとする
と、Ｎ形ＭＯＳトランジスタＭ２０１、Ｍ２０２、Ｍ２
１１、Ｍ２１２が“オン”となり、レベル変換回路１は
ＥＣＬレベルの入力信号ＳＩＮに従った値をＮＡＮＤ回
路２０１で構成された次段のゲート回路（Ａ）２へ出力
する。制御信号ＣＮＴＬが“ハイ”レベルであるため
に、ゲート回路（Ａ）２はレベル変換回路１の出力の反
転値をインバータ２０２で構成されたゲート回路（Ｂ）
３へ出力する。したがって、ゲート回路（Ｂ）３の出力
信号ＳＯＵＴはＣＭＯＳレベルでＥＣＬレベルの入力信
号ＳＩＮに対応した値となる。
と、Ｎ形ＭＯＳトランジスタＭ２０１、Ｍ２０２、Ｍ２
１１、Ｍ２１２が“オン”となり、レベル変換回路１は
ＥＣＬレベルの入力信号ＳＩＮに従った値をＮＡＮＤ回
路２０１で構成された次段のゲート回路（Ａ）２へ出力
する。制御信号ＣＮＴＬが“ハイ”レベルであるため
に、ゲート回路（Ａ）２はレベル変換回路１の出力の反
転値をインバータ２０２で構成されたゲート回路（Ｂ）
３へ出力する。したがって、ゲート回路（Ｂ）３の出力
信号ＳＯＵＴはＣＭＯＳレベルでＥＣＬレベルの入力信
号ＳＩＮに対応した値となる。
【００１６】制御信号ＣＮＴＬを“ロウ”レベルとする
と、Ｎ形ＭＯＳトランジスタＭ２０１、Ｍ２０２、Ｍ２
１１、Ｍ２１２が“オフ”となり、レベル変換回路１は
貫通電流が遮断され、動作を停止する。また、ＮＡＮＤ
回路２０１はレベル変換回路１の出力にかかわらず、常
に“ハイ”レベルを出力するので、ＣＭＯＳレベルの出
力信号ＳＯＵＴは“ロウ”レベル固定となる。したがっ
て、この場合もレベル変換動作を行う必要がない場合に
は、制御信号ＣＮＴＬを“ロウ”レベルとして貫通電流
を遮断してレベル変換動作を停止させ、余分な電力の消
費を防げる。
と、Ｎ形ＭＯＳトランジスタＭ２０１、Ｍ２０２、Ｍ２
１１、Ｍ２１２が“オフ”となり、レベル変換回路１は
貫通電流が遮断され、動作を停止する。また、ＮＡＮＤ
回路２０１はレベル変換回路１の出力にかかわらず、常
に“ハイ”レベルを出力するので、ＣＭＯＳレベルの出
力信号ＳＯＵＴは“ロウ”レベル固定となる。したがっ
て、この場合もレベル変換動作を行う必要がない場合に
は、制御信号ＣＮＴＬを“ロウ”レベルとして貫通電流
を遮断してレベル変換動作を停止させ、余分な電力の消
費を防げる。
【００１７】
【発明の効果】以上説明したように、本発明によれば、
レベル変換回路の出力を第１のゲート回路の入力に接続
し、第１のゲート回路の出力を第２のゲート回路の入力
に接続したレベル変換器において、レベル変換回路およ
び第１のゲート回路に入力される制御信号によって制御
され、レベル変換回路の貫通電流を遮断することにより
レベル変換回路を非動作状態とするスイッチをレベル変
換回路内に備え、レベル変換回路および第１のゲート回
路に入力される制御信号によって制御され、レベル変換
回路の出力が不定であっても第１のゲート回路の出力を
“ハイ”レベルあるいは“ロウ”レベル固定とする論理
回路を第１のゲート回路内に備えているので、レベル変
換動作が不要なときには制御信号によりレベル変換回路
の貫通電流を遮断して動作を停止させ、さらにレベル変
換回路の次段のゲート回路でも出力を固定して無駄な電
力の消費を防止できるという効果が得られる。
レベル変換回路の出力を第１のゲート回路の入力に接続
し、第１のゲート回路の出力を第２のゲート回路の入力
に接続したレベル変換器において、レベル変換回路およ
び第１のゲート回路に入力される制御信号によって制御
され、レベル変換回路の貫通電流を遮断することにより
レベル変換回路を非動作状態とするスイッチをレベル変
換回路内に備え、レベル変換回路および第１のゲート回
路に入力される制御信号によって制御され、レベル変換
回路の出力が不定であっても第１のゲート回路の出力を
“ハイ”レベルあるいは“ロウ”レベル固定とする論理
回路を第１のゲート回路内に備えているので、レベル変
換動作が不要なときには制御信号によりレベル変換回路
の貫通電流を遮断して動作を停止させ、さらにレベル変
換回路の次段のゲート回路でも出力を固定して無駄な電
力の消費を防止できるという効果が得られる。
【図１】本発明の概略を示す基本ブロック構成図であ
る。
る。
【図２】本発明による第１の実施例を示す回路構成図で
ある。
ある。
【図３】レベル変換回路として差動回路を用いた場合の
本発明による第２の実施例を示す回路構成図である。
本発明による第２の実施例を示す回路構成図である。
【図４】従来のレベル変換器の例を示す回路図である。
１、１１…レベル変換回路 ２、１２…ゲート回路（Ａ） ３、１３…ゲート回路（Ｂ） １０１、２０１…ＮＡＮＤ回路 １０２、１１１、２０２、３０１、３０２…インバータ Ｍ１０１、Ｍ１０２、Ｍ３０１、Ｍ３０２…Ｐ形ＭＯＳ
トランジスタ Ｍ１０３、Ｍ１０４、Ｍ１１１、Ｍ１１２、Ｍ２０１、
Ｍ２０２、Ｍ２０３、Ｍ２０４、Ｍ２０５、Ｍ２０６、
Ｍ２０７、Ｍ２０８、Ｍ２０９、Ｍ２１１、Ｍ２１２、
Ｍ３０３、Ｍ３０４…Ｎ形ＭＯＳトランジスタ ＳＩＮ…入力信号 ＳＯＵＴ…出力信号 ＣＮＴＬ…制御信号 ＶR …入力参照電位 ＶB1…差動回路バイヤス電位 ＶB2…入力バイヤス電位
トランジスタ Ｍ１０３、Ｍ１０４、Ｍ１１１、Ｍ１１２、Ｍ２０１、
Ｍ２０２、Ｍ２０３、Ｍ２０４、Ｍ２０５、Ｍ２０６、
Ｍ２０７、Ｍ２０８、Ｍ２０９、Ｍ２１１、Ｍ２１２、
Ｍ３０３、Ｍ３０４…Ｎ形ＭＯＳトランジスタ ＳＩＮ…入力信号 ＳＯＵＴ…出力信号 ＣＮＴＬ…制御信号 ＶR …入力参照電位 ＶB1…差動回路バイヤス電位 ＶB2…入力バイヤス電位
Claims (1)
- 【請求項１】 レベル変換回路の出力を第１のゲート回
路の入力に接続し、該第１のゲート回路の出力を第２の
ゲート回路の入力に接続したレベル変換器において、前
記レベル変換回路および前記第１のゲート回路に入力さ
れる制御信号によって制御され、前記レベル変換回路の
電源とグランド間の貫通電流を遮断することにより該レ
ベル変換回路を非動作状態とするスイッチを該レベル変
換回路内に備え、前記制御信号によって制御され、前記
レベル変換回路の出力が不定であっても前記第１のゲー
ト回路の出力を“ハイ”レベルあるいは“ロウ”レベル
に固定する論理回路を前記第１のゲート回路内に備える
ことを特徴とするレベル変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3307619A JPH05145400A (ja) | 1991-11-22 | 1991-11-22 | レベル変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3307619A JPH05145400A (ja) | 1991-11-22 | 1991-11-22 | レベル変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05145400A true JPH05145400A (ja) | 1993-06-11 |
Family
ID=17971212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3307619A Pending JPH05145400A (ja) | 1991-11-22 | 1991-11-22 | レベル変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05145400A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1984003853A1 (en) * | 1983-03-28 | 1984-10-11 | Fanuc Ltd | Machining condition setting system for wire-cut electric discharge machine |
| JP2005102086A (ja) * | 2003-09-26 | 2005-04-14 | Renesas Technology Corp | 半導体装置およびレベル変換回路 |
| US6985022B2 (en) | 2001-08-31 | 2006-01-10 | Renesas Technology Corp. | Semiconductor device |
| JP2009205605A (ja) * | 2008-02-29 | 2009-09-10 | Sanyo Electric Co Ltd | 電圧制御回路 |
| JP4757915B2 (ja) * | 2006-05-24 | 2011-08-24 | シャープ株式会社 | 表示装置 |
-
1991
- 1991-11-22 JP JP3307619A patent/JPH05145400A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1984003853A1 (en) * | 1983-03-28 | 1984-10-11 | Fanuc Ltd | Machining condition setting system for wire-cut electric discharge machine |
| US6985022B2 (en) | 2001-08-31 | 2006-01-10 | Renesas Technology Corp. | Semiconductor device |
| US7375574B2 (en) | 2001-08-31 | 2008-05-20 | Renesas Technology Corporation | Semiconductor device |
| JP2005102086A (ja) * | 2003-09-26 | 2005-04-14 | Renesas Technology Corp | 半導体装置およびレベル変換回路 |
| JP4757915B2 (ja) * | 2006-05-24 | 2011-08-24 | シャープ株式会社 | 表示装置 |
| JP2009205605A (ja) * | 2008-02-29 | 2009-09-10 | Sanyo Electric Co Ltd | 電圧制御回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2616142B2 (ja) | 出力回路 | |
| US20060071686A1 (en) | Level shifter without dc current flow | |
| JP2007166685A (ja) | 逆流防止回路 | |
| JP2000353946A (ja) | レベルシフタ回路 | |
| JPH05145400A (ja) | レベル変換器 | |
| JP2004260242A (ja) | 電圧レベルシフタ | |
| JP5005970B2 (ja) | 電圧制御回路及び電圧制御回路を有する半導体集積回路 | |
| US5631580A (en) | BICMOS ECL-CMOS level converter | |
| JP5287270B2 (ja) | レベルシフト回路 | |
| JP5290651B2 (ja) | 多機能ドライバ回路 | |
| KR100221757B1 (ko) | 신호 레벨 변환 회로 | |
| JP2004032619A (ja) | 演算増幅回路 | |
| US5276362A (en) | BiCMOS TTL to CMOS level translator | |
| JP2008259182A (ja) | 昇圧回路に用いられる電流制御回路 | |
| JP2003258614A (ja) | 逆流防止機能付きアナログスイッチ回路 | |
| JP2531833B2 (ja) | レベル変換回路 | |
| JPH0437217A (ja) | 論理レベル変換回路 | |
| KR950024211A (ko) | 반도체집적회로의 바이씨모오스 레벨변환회로 및 이를 이용한 데이타출력버퍼 | |
| JPH01231418A (ja) | 入力バッファ回路 | |
| JP3173489B2 (ja) | 半導体集積回路 | |
| US6249148B1 (en) | Low power variable base drive circuit | |
| JP2770453B2 (ja) | レベル変換回路 | |
| JP2024069432A (ja) | 半導体集積回路 | |
| JPH06152381A (ja) | 入力回路 | |
| JPS63141410A (ja) | 入出力回路 |