JP5290651B2 - 多機能ドライバ回路 - Google Patents

多機能ドライバ回路 Download PDF

Info

Publication number
JP5290651B2
JP5290651B2 JP2008180988A JP2008180988A JP5290651B2 JP 5290651 B2 JP5290651 B2 JP 5290651B2 JP 2008180988 A JP2008180988 A JP 2008180988A JP 2008180988 A JP2008180988 A JP 2008180988A JP 5290651 B2 JP5290651 B2 JP 5290651B2
Authority
JP
Japan
Prior art keywords
terminal
load
switching
driver
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008180988A
Other languages
English (en)
Other versions
JP2010021818A (ja
Inventor
琢也 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Priority to JP2008180988A priority Critical patent/JP5290651B2/ja
Publication of JP2010021818A publication Critical patent/JP2010021818A/ja
Application granted granted Critical
Publication of JP5290651B2 publication Critical patent/JP5290651B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は多機能ドライバ回路に係り、特に入力信号に対する出力信号を、オープンドレイン出力信号とインバータ出力信号の間で切替可能な多機能ドライバ回路に関する。
例えば、LED(Light Emission Diode)等を点灯駆動するスイッチングドライバとしては、入力信号に対する出力信号のための出力端子をオープンドレイン出力端子とすることが行われる。ここでは、LEDを点灯させるときはドライバをオンさせて出力端子を例えば接地電位としてLEDから電流をドライバに引き込み、LEDを消灯させるときはドライバをオフさせて出力端子をハイインピーダンスとする。
このように、出力端子としてのオープンドレイン出力端子は、入力信号に応じて、出力端子を電源電位または接地電位にして負荷を駆動する駆動状態と、出力端子をハイインピーダンスとして負荷を駆動しない状態に切り換えることができるので、LEDドライバ以外にも広く用いられる。
例えば、特許文献1には、オープンドレイン方式の出力バッファとして、NMOSトランジスタで構成され、入力データ側に連結されるゲートと、接地電源に接続されるソースと、出力ノードに接続されドレインとを有するドライバが述べられ、ここで、出力ノードには、ターミネーション抵抗を通じてターミネーション電圧と呼ばれる電圧を有する電圧源に接続される構成が説明されている。
特開2004−254312号公報
出力端子をオープンドレイン出力端子とするときは、ハイインピーダンス状態のときがあるので、LEDドライバ等のように電流を消費する負荷の駆動には適するが、これをインバータ出力デバイスとしてはそのまま用いることができない。ここでインバータ出力とは、入力がHレベルのとき出力がLレベルとなり、入力がLレベルのとき出力がHレベルとなるもので、いわゆる反転論理出力となるものである。このようなインバータ出力デバイスは汎用性があるので、汎用出力(General Purpose Output:GPO)デバイスとして用いることができる。
このように、出力端子をオープンドレイン出力端子とするデバイスを、GPOデバイスとしても用いることができれば、汎用性が高いデバイスとなるが、そのためには上記のように外付抵抗を必要とする。
なお、GPOデバイスをそのままLEDドライバに用いることも考えられるが、そのままでは以下のようにうまく動作しないことが生じる。例えば、代表的なGPOデバイスとして相補型MOS(Complementary MOS:CMOS)を考えると、これはNチャネル型トランジスタとPチャネル型トランジスタを直列に接続し、それぞれのゲートを接続して入力端子とし、それぞれのドレインを接続して出力端子とし、Nチャネル型トランジスタのソースと基板とを接地し、Pチャネル型トランジスタのソースと基板を電源電圧VDDに接続したものである。そして、出力端子にLEDのカソードを接続し、LEDのアノードをアノード電源に接続するものとする。
ここで、一般的にはLEDのアノード側に接続されるアノード電圧Vは、論理回路に用いられる電源電圧VDDよりも高いことが多い。このような場合に、GPOデバイスの入力がHレベルであると、Nチャネル型トランジスタがオンし、Pチャネル型トランジスタがオフするので、LEDのカソード電圧が接地電圧となり、LEDは問題なく点灯する。これに対し、GPOデバイスの入力がLレベルのとき、Nチャネル型トランジスタはオフするので、GPOデバイスの出力端子には、VからLEDの順方向ダイオード電圧を差し引いた電圧がかかる。これによってPチャネル型トランジスタはオフするが、GPOデバイスの出力端子の電圧が、電源電圧VDDよりもさらに高く、Pチャネル型トランジスタのドレインとソース・基板の間の寄生ダイオードの順方向電圧を超えると、アノード電圧VからLEDを介して電源電圧VDDに向かって電流が流れ、LEDが点灯したままとなる。このように、GPOデバイスをそのままLEDドライバとして用いると、LEDの点灯を制御できないことが生じえる。
本発明の目的は、外付抵抗を要せずに、出力端子がオープンドレイン出力端子であるデバイスをインバータ出力デバイスとしても用いることができる多機能ドライブ回路を提供することである。
本発明に係る多機能ドライバ回路は、入力信号が供給されるドライバゲート端子と、電源第1電圧端子に接続されるドライバソース端子と、ドライバソース端子に接続されるドライバ基板端子と、出力信号を出力するドライバドレイン端子とを有する第1導電型のドライバ素子と、ドライバ素子に直列に接続される第1負荷素子であって、ドライバゲート端子に接続される第1負荷ゲート端子と、第2負荷素子を介して電源第2電圧端子と接続される第1負荷ソース端子と、第1負荷ソース端子と接続される第1負荷基板端子と、ドライバドレイン端子に接続される第1負荷ドレイン端子とを有し、第1負荷ソース端子と第1負荷基板端子の接続端子から第1負荷ドレイン端子に向かって逆方向ダイオードが形成される第2導電型の第1負荷素子と、第1負荷素子に直列に接続される第2負荷素子であって、切替信号が供給される第2負荷ゲート端子と、第1負荷ソース端子に接続される第2負荷ソース端子と、第2負荷ソース端子と接続される第2負荷基板端子と、電源第2電圧端子と接続される第2負荷ドレイン端子とを有し、第2負荷ソース端子と第2負荷基板端子の接続端子から第2負荷ドレイン端子に向かって逆方向ダイオードが形成される第2導電型の第2負荷素子と、ドライバドレイン端子からの出力信号を、入力信号に対するオープンドレイン出力信号を出力する機能と、ドライバドレイン端子からの出力信号を、入力信号に対するインバータ出力信号を出力する機能との間で切り替える切替信号を第2負荷ゲート素子に供給する切替部と、を備え、切替部は、オープンドレイン出力信号を出力する機能のときには、ドライバドレイン端子からの出力信号を切替信号として第2負荷ゲート端子に供給し、インバータ出力信号を出力する機能のときには、電源第1電圧端子の電圧信号を切替信号とし、さらに、切替部は、オープンドレイン出力信号を出力する指令またはインバータ出力信号を出力する指令が外部信号として供給される外部切替端子と、外部切替端子に接続される第1切替ゲート端子と、電源第1電圧端子に接続される第1切替ソース端子と、第1切替ソース端子に接続される第1切替基板端子と、第2負荷ゲート端子に接続される第1切替ドレイン端子とを有し第1導電型の第1切替素子と、トランスミッションゲートで構成される第2切替素子であって、外部切替端子に接続される第2切替制御端子と、ドライバドレイン端子に接続される第2切替入力端子と、第1切替ドレイン端子および第2負荷ゲート端子に接続される第2切替出力端子とを有する第2切替素子と、を含み、外部切替端子に供給される外部信号がオープンドレイン出力信号を出力する指令のときは、第1切替素子がオフし、第2切替素子がドライバドレイン端子の信号を第2負荷ゲート端子に供給し、外部切替端子に供給される外部信号がインバータ出力信号を出力する指令のときは、第1切替素子がオンし、第2切替素子がドライバドレイン端子の信号を第2負荷ゲート端子に供給しないことを特徴とする。
また、本発明に係る多機能ドライバ回路において、ドライバ素子はNチャネル型電界効果型トランジスタであり、第1負荷素子と第2負荷素子はPチャネル型電界効果型トランジスタであり、電源第1電圧は接地電圧であり、電源第2電圧はVDDで与えられる正電圧であることが好ましい。
上記構成により、多機能ドライバ回路は、電源第1電圧端子に第1導電型のドライバ素子のソース端子が接続され、ドライバ素子のドレイン端子が第2導電型の第1負荷素子のドレイン端子と接続され、第1負荷素子のソース端子と基板端子が、第2導電型の第2負荷素子のソース端子と基板端子と接続され、第2負荷素子のドレイン端子とが電源第2電圧端子に接続される。つまり、電源第2電圧端子と電源第1電圧端子との間に第2導電型の第2負荷素子と第1負荷素子と、第1導電型のドライバ素子とが直列に接続されて配置される。ここで、第1負荷素子においてそのソース・基板端子からドレイン端子に向かって逆方向ダイオードが形成され、第2負荷素子においてそのソース・基板端子からドレイン端子に向かって逆方向ダイオードが形成される。そして、ドライバ素子のゲート端子と第1負荷素子のゲート端子が相互に接続されて入力信号が入力される入力端子とされ、ドライバ素子のドレイン端子と第1負荷素子が相互に接続されて出力端子とされる。また、ドライバドレイン端子からの出力信号を、入力信号に対するオープンドレイン出力信号を出力する機能と、ドライバドレイン端子からの出力信号を、入力信号に対するインバータ出力信号を出力する機能との間で切り替える切替信号を第2負荷ゲート素子に供給する切替部を備える。
ここで、出力端子にオープンドレイン出力信号を出力する機能を有する切替信号を第2負荷ゲートに供給する場合を考える。
ここで、入力信号が電源第2電圧のときは、ドライバ素子がオンし、第1負荷素子はオフするので、切替信号は第2負荷素子をオンにするものでもオフにするものでも構わない。いずれにせよ、出力端子は、電源第1電圧となる。例えば、アノード側にアノード電圧Vが供給されLEDのカソードが出力端子に接続されると、LEDは点灯する。
また、入力信号が電源第1電圧のとき、ドライバ素子がオフし、第1負荷素子がオンするので、出力端子にオープンドレイン出力信号を出力するためには切替信号は第2負荷素子をオフにするような信号とされることになる。そのときに、出力端子の電圧が、LEDのような外部負荷が接続される関係で電源第2電圧よりも高い電圧の場合があっても、第2負荷素子においてそのソース・基板端子からドレイン端子へ向かっては逆方向のダイオードが形成されているので、出力端子から電源第2電圧端子へ電流が流れるのを阻止する。したがって、電源第2電圧よりも高いアノード電圧Vがアノードに供給されるLEDのカソードが出力端子に接続されるときでも、アノード電圧側から電源第2電圧側に電流が流れず、LEDは完全に消灯することができる。
次に、出力端子にインバータ出力信号を出力する機能を有する切替信号を第2負荷ゲートに供給する場合を考える。
ここで、入力信号が電源第2電圧のときは、ドライバ素子がオンし、第1負荷素子はオフするので、切替信号は第2負荷素子をオンにするものでもオフにするものでも構わない。いずれにせよ、出力端子には、電源第1電圧が出力される。
また、入力信号が電源第1電圧のとき、ドライバ素子がオフし、第1負荷素子がオンするので、出力端子にインバータ出力信号を出力するためには切替信号は第2負荷素子をオンにするような信号とされることになる。このようにして、出力端子には電源第2電圧が出力される。
したがって、第2負荷ゲート端子に供給する切替信号の内容を切り替えることで、外付抵抗を要せずに、出力端子がオープンドレイン出力端子であるデバイスをインバータ出力デバイスとしても用いることができる。
また、多機能ドライバ回路において、切替部は、オープンドレイン出力信号を出力する機能のときには、ドライバドレイン端子、すなわち出力端子からの出力信号を切替信号として第2負荷ゲート端子に供給し、インバータ出力信号を出力する機能のときには、電源第1電圧端子の電圧信号を切替信号とする。
出力端子からの出力信号が第2負荷ゲート端子に供給されるときは、ドライバ素子がオンするとき第1負荷素子はオフし、出力端子が電源第1電圧となって第2負荷素子はオンする。また、ドライバ素子がオフするとき第2負荷素子はオンするが、出力端子が例えばLEDのカソード電圧となって第2負荷素子はオフする。これによって、出力端子は、オープンドレイン出力端子として機能する。
電源第1電圧端子の電圧信号が第2負荷ゲート端子に供給されるときは、第2負荷素子は常にオンする。したがって、入力信号として電源第2電圧が供給されてドライバ素子がオンするとき第1負荷素子がオフするので、第2負荷素子のオンに関わらず出力端子には電源第1電圧が出力される。また、入力信号として電源第1電圧が供給されてドライバ素子がオフするとき、第1負荷素子がオンし、第2負荷素子もオンしているので、出力端子には電源第2電圧が出力される。これによって、出力端子はインバータ出力端子として機能する。
また、多機能ドライバ回路において、切替部は、切替指令が外部信号として供給される外部切替端子と、ゲート端子が外部切替端子に接続され、ドレイン端子が第2負荷素子のゲート端子に接続され、ソース端子が電源第1電圧端子に接続される第1導電型の第1切替素子と、切替指令によって、ドライバドレイン端子である出力端子と第2負荷ゲートとの間を接続するか否かを切り替えるトランスミッションゲートとを含む。そして、外部切替端子に供給される外部信号がオープンドレイン出力信号を出力する指令のときは、第1切替素子がオフし、第2切替素子がドライバドレイン端子の信号を第2負荷ゲート端子に供給し、外部切替端子に供給される外部信号がインバータ出力信号を出力する指令のときは、第1切替素子がオンして電源第1電圧を第2負荷素子のゲート端子に供給し、第2切替素子がドライバドレイン端子の信号を第2負荷ゲート端子に供給しない。これによって、外部切替端子によって、出力端子がオープンドレイン出力端子となる場合と、インバータ出力端子となる場合との間で切り替えることができる。
また、多機能ドライバ回路において、ドライバ素子はNチャネル型電界効果型トランジスタであり、第1負荷素子と第2負荷素子はPチャネル型電界効果型トランジスタであり、電源第1電圧は接地電圧であり、電源第2電圧はVDDで与えられる正電圧である。この場合には、入力信号がVDDのとき、ドライバ素子がオンし、第1負荷素子はオフし、第2負荷素子は切替部の機能切り替えによってオンまたはオフし、入力信号が接地のときドライバ素子がオフし、第1負荷素子はオンし、第2負荷素子は切替部の機能切り替えによってオンまたはオフする。これによって、出力端子はオープンドレイン出力端子としての機能と、インバータ出力端子としての機能との間で切り替えを行うことができる。
以下に図面を用いて本発明に係る実施の形態を詳細に説明する。以下では、オープンドレイン出力端子について、ドライバ素子のドレイン端子に他の素子が接続されずに、文字通りドレイン端子が開放端となる典型的なオープンドレイン出力端子のみならず、ドライバ素子のドレイン端子に他のトランジスタが直列に接続されるが、入力信号によってはドライバ素子のドレイン端子がハイインピーダンスとなる状態が出力される構成の場合を含む広義のものとして説明する。また、以下では、ドライバ素子はNチャネル型電界効果型トランジスタであり、第1負荷素子と第2負荷素子はPチャネル型電界効果型トランジスタであり、電源第1電圧は接地電圧であり、電源第2電圧はVDDで与えられる正電圧であるとして説明するが、電源第1電圧を接地電圧とし、電源第2電圧を−VDDの負電圧としてもよい。この場合には、ドライバ素子をPチャネル型電界効果型トランジスタとし、第1負荷素子と第2負荷素子をNチャネル型電界効果型トランジスタとすればよい。
以下では、全ての図面において同様の要素には同一の符号を付し、重複する説明を省略する。また、本文中の説明においては、必要に応じそれ以前に述べた符号を用いるものとする。
図1は、多機能ドライバ回路10の構成を説明する図である。多機能ドライバ回路10は、1つのチップで構成される集積回路であり、正電圧の電源端子であるVDD端子12と接地電圧または適当な負電圧の電源端子であるVSS端子13と、入力信号が供給される入力端子14と、出力信号が出力される出力端子16と、出力端子16をオープンドレイン出力端子としての機能とインバータ出力端子としての機能との間で切り替えを行う際の外部指令信号が供給される外部切替端子18とを有している。2つの電源端子を区別して、VSS端子13を電源第1電圧端子、VDD端子12を電源第2電圧端子と呼ぶこともできる。
多機能ドライバ回路10は、入力信号を適当に増幅して作動電圧範囲に調整する機能等を有する増幅器20と、VDD端子12とVSS端子13との間に直列に接続されるドライバ素子22と第1負荷素子24と第2負荷素子26とを含み、さらに、第2負荷素子26のゲート端子と外部切替端子18との間に設けられる切替部30とを含む。
ドライバ素子22は、Nチャネル型の導電型を有する電界効果型トランジスタで、増幅器20を介して入力信号が供給されるドライバゲート端子と、電源第1電圧端子であるVSS端子13に接続されるドライバソース端子と、ドライバソース端子に接続されるドライバ基板端子と、出力端子16に接続され出力信号を出力するドライバドレイン端子とを有する。
第1負荷素子24は、ドライバ素子22に直列に接続され、Pチャネル型の導電型を有する電界効果型トランジスタである。先ほどのドライバ素子22のNチャネル型の導電型を第1導電型と呼ぶことにすれば、このPチャネル型の導電型は、第2導電型と呼ぶことができる。第1負荷素子24は、ドライバゲート端子に接続される第1負荷ゲート端子と、第2負荷素子26を介して電源第2電圧端子であるVDD端子12と接続される第1負荷ソース端子と、第1負荷ソース端子と接続される第1負荷基板端子と、ドライバドレイン端子に接続される第1負荷ドレイン端子とを有する。この構成においては、第1負荷ソース端子と第1負荷基板端子の接続端子から第1負荷ドレイン端子に向かって逆方向となるダイオード25が形成されることになる。なお、ダイオードの逆方向とは、PN接合であるダイオードのP側に負側電圧が、N側に正側電圧が印加される状態のことである。
第2負荷素子26は、第1負荷素子24に直列に接続され、Pチャネル型の導電型を有する電界効果型トランジスタである。第2負荷素子26は、外部切替端子18と切替部30を介して後述の切替信号が供給される第2負荷ゲート端子と、第1負荷ソース端子に接続される第2負荷ソース端子と、第2負荷ソース端子と接続される第2負荷基板端子と、電源第2電圧端子であるVDD端子12と接続される第2負荷ドレイン端子とを有する。この構成においては、第2負荷ソース端子と第2負荷基板端子の接続端子から第2負荷ドレイン端子に向かって逆方向となるダイオード27が形成されることになる。
切替部30は、ドライバ素子22のドライバドレイン端子からの出力信号、つまり出力端子16に出力される出力信号を、入力端子14からの入力信号に対してオープンドレイン出力信号を出力する機能と、入力信号に対してインバータ出力信号を出力する機能との間で、外部切替端子18の状態に応じて切り替える切替信号を第2負荷ゲート素子に供給する作用を行う回路である。
ここでは、切替信号として、出力端子16にオープンドレイン出力信号を出力する機能のときには、ドライバドレイン端子からの出力信号、つまり出力端子16の電圧信号を切替信号として第2負荷素子26の第2負荷ゲート端子に供給する。一方、出力端子16にインバータ出力信号を出力する機能のときには、電源第1電圧端子であるVSS端子13の電圧信号、つまり接地電位または適当な負電圧を切替信号として第2負荷素子26の第2負荷ゲート端子に供給する。このような機能を有する切替部30の具体的構成は図6を用いて後述する。
図2から図5は、上記構成の作用を説明する図である。図2、図3は、多機能ドライバ回路10が出力端子としてオープンドレイン出力端子を有する機能として作用する場合を説明する図であり、図4、図5は、多機能ドライバ回路10が出力端子としてインバータ出力端子を有する機能として作用する場合を説明する図である。
図2、図3においては、多機能ドライバ回路10の出力端子に接続される外部負荷素子をLED40として説明する。すなわち、LED40は、アノード電圧Vを有するアノード電源にアノード端子が接続され、カソード端子が多機能ドライバ回路10の出力端子に接続される。ここで電源第1電圧であるVSSに対するアノード電圧Vは、VSSに対する電源第2電圧であるVDDよりも大きい電圧である。一例を上げると、VSSに対するVDDを3V程度として、VSSに対するVは5V程度である。この電圧差は、LED40のアノード端子とカソード端子との間のダイオードの順方向電圧と、第1負荷素子24におけるダイオード25または第2負荷素子26におけるダイオード27の順方向電圧とを合計した電圧よりも大きい。なお、ダイオードの順方向とは逆方向と反対の状態で、PN接合であるダイオードのP側に正側電圧が、N側に負側電圧が印加される状態のことである。
多機能ドライバ回路10の出力端子がオープンドレイン出力端子として機能する図2と図3においては、ドライバ素子22のドライバドレイン端子からの出力信号が切替信号として第2負荷素子26の第2負荷ゲート端子に供給されるように、ドライバ素子22のドライバドレイン端子と第2負荷素子26の第2負荷ゲート端子に接続される。
図2は、入力信号がHレベル、つまり電源第2電圧であるVDDの場合である。このとき、ドライバ素子22がオンし、第1負荷素子24はオフする。これにより、出力端子に接続されたLED40のカソード端子の電圧は、電源第1電圧であるVSSに引き込まれる。したがって、LED40は、アノード側からカソード側に電流が引き込まれ点灯する。LED40を通って流れる電流の様子が図2において矢印で示されている。なお、第2負荷素子26の第2負荷ゲート端子にはLED40のカソード電圧が印加されるので、オン状態となっているが、第1負荷素子24がオフであるので、LED40の点灯には影響しない。
図3は、入力信号がLレベル、つまり電源第1電圧であるVSSの場合である。このとき、第1負荷素子24がオンするがドライバ素子22がオフする。これによって、ドライバ素子22のドライバドレイン端子がオープンドレイン状態となり、LED40が消灯する。この際に、上記のようにLED40のカソード端子の電圧が電源第2電圧であるVDDよりも高いが、第2負荷素子26において、そのソース・基板端子からドレイン端子へ向かっては逆方向のダイオード27が形成されているので、LED40のカソード側からVDD側へ電流が流れるのを阻止する。LED40を経由してVDD側に電流が流れることが阻止される様子が図3において矢印が×印のところでストップすることで示されている。したがって、VDDよりも高いアノード電圧Vがアノードに供給されるLED40のカソードがドライバ素子22のドライバドレイン端子に接続されるときでも、アノード電圧V側から電源第2電圧であるVDD側に電流が流れず、LED40は完全に消灯することができる。
多機能ドライバ回路10の出力端子がインバータ出力端子として機能する図4と図5においては、ドライバ素子22のドライバドレイン端子と電源第1電圧端子とが接続され、これによって電源第1電圧であるVSSが切替信号として第2負荷素子26の第2負荷ゲート端子に供給される。この場合には、第2負荷素子26が常にオン状態となる。
図4は、入力信号がHレベル、つまり電源第2電圧であるVDDの場合である。このとき、ドライバ素子22がオンし、第1負荷素子24はオフするので、第2負荷素子26がオンであっても、出力端子には、電源第1電圧であるVSSが出力される。
図5は、入力信号がLレベル、つまり電源第1電圧であるVSSの場合である。このとき、ドライバ素子22がオフし、第1負荷素子24がオンし、第2負荷素子26もオンしているので、出力端子には、電源第2電圧であるVDDが出力される。
このように、第2負荷ゲート端子に供給する切替信号の内容を切り替えることで、外付抵抗を要せずに、出力端子がオープンドレイン出力端子であるデバイスをインバータ出力デバイスとしても用いることができる。
図6は、切替部30の構成の一例を説明する図である。切替部30は、外部切替端子18の状態に応じて、第2負荷素子26の第2負荷ゲート端子に切替信号を供給する機能を有する回路で、外部切替端子18の状態がオープンドレイン出力信号を出力する指令のときは、第2負荷ゲート端子に切替信号として出力端子16の電圧信号を供給し、インバータ出力信号を出力する指令のときは、第2負荷素子26の第2負荷ゲート端子に切替信号として電源第1電圧であるVSSを供給する機能を有する。
切替部30における第1切替素子32は、Nチャネル型の導電型を有する電界効果型トランジスタで、オン状態のときに電源第1電圧であるVSSを第2負荷素子26の第2負荷ゲート端子に供給する機能を有する。第1切替素子32は、外部切替端子18に接続される第1切替ゲート端子と、電源第1電圧であるVSSに接続される第1切替ソース端子と、第1切替ソース端子に接続される第1切替基板端子と、第2負荷素子26の第2負荷ゲート端子に接続される第1切替ドレイン端子とを有する。
切替部30における第2切替素子36は、Nチャネル型の導電型を有する電界効果型トランジスタとPチャネル型の導電型を有する電界効果型トランジスタとを並列接続し、前者に対する入力信号を後者に対する入力信号をインバータ34によって反転したものとするトランスミッションゲート回路である。第2切替素子36は、並列接続された2つの電界効果型トランジスタがオンするとき、出力端子16の電圧信号を第2負荷素子26の第2負荷ゲート端子に供給する機能を有する。ここでは、外部切替端子18に接続される制御端子と、ドライバ素子22のドライバドレイン端子、すなわち出力端子16に接続される第2切替入力端子と、第1切替ドレイン端子および第2負荷ゲート端子に接続される第2切替出力端子とを有する構成となっている。
上記のように、切替部30の作用は、以下の通りである。すなわち、外部切替端子18に供給される外部信号がオープンドレイン出力信号を出力する指令のときは、第1切替素子32がオフし、第2切替素子36がドライバドレイン端子の電圧信号、すなわち出力端子16の電圧信号を第2負荷ゲート端子に供給し、外部切替端子18に供給される外部信号がインバータ出力信号を出力する指令のときは、第1切替素子32がオンし、第2切替部30が出力端子16信号電圧を第2負荷ゲート端子に供給しない。このようにして、切替部30は、外部切替端子18の状態に応じて、第2負荷素子26の第2負荷ゲート端子に、それぞれの切替信号を供給することができる。
図7は、多機能ドライバ回路10において、直列に接続されるドライバ素子22、第1負荷素子24、第2負荷素子26の部分の集積回路としての構造を説明する断面図である。図7に示されるように、ドライバ素子22は、pの導電型を有するpウェルに、ソース、ドレインを構成するn領域と、基板であるpウェルに接続されるp領域が作りこまれ、ゲート電極がソースとドレインの間に設けられて構成される。第1負荷素子24と、第2負荷素子26は、nの導電型を有するn基板に、ソース、ドレインを構成するp領域と、n基板に接続されるn領域が作りこまれ、ゲート電極がそれぞれのソースとドレインの間に設けられて構成される。
ここで特徴的なことは、第1負荷素子24のp+導電型のソースと、第2負荷素子26のp+導電型のソースと、n基板に接続されるn領域とが互いに接続されることである。これによって、この接続点から第1負荷素子24のp導電型であるドレインに向かって、逆方向のダイオード25が形成されることになる。同様に、この接続点から第2負荷素子26のp導電型であるドレインに向かって、逆方向のダイオード27が形成されることになる。この逆方向のダイオード27の作用によって、多機能ドライバ回路10の出力端子がオープンドレイン出力端子として利用されるときに、例えば、LED40から電源第2電圧VDDに向かって電流が流れることを阻止することができる。
本発明に係る実施の形態における多機能ドライバ回路の構成を説明する図である。 本発明に係る実施の形態の多機能ドライバ回路が出力端子としてオープンドレイン出力端子を有する機能として作用する場合で、入力信号がHレベルのときを説明する図である。 本発明に係る実施の形態の多機能ドライバ回路が出力端子としてオープンドレイン出力端子を有する機能として作用する場合で、入力信号がLレベルのときを説明する図である。 本発明に係る実施の形態の多機能ドライバ回路が出力端子としてインバータ出力端子を有する機能として作用する場合で、入力信号がHレベルのときを説明する図である。 本発明に係る実施の形態の多機能ドライバ回路が出力端子としてインバータ出力端子を有する機能として作用する場合で、入力信号がLレベルのときを説明する図である。 本発明に係る実施の形態において、切替部の構成の一例を説明する図である。 本発明に係る実施の形態の多機能ドライバ回路において、直列に接続されるドライバ素子、第1負荷素子、第2負荷素子の部分の集積回路としての構造を説明する断面図である。
符号の説明
10 多機能ドライバ回路、12 VDD端子、13 VSS端子、14 入力端子、16 出力端子、18 外部切替端子、20 増幅器、22 ドライバ素子、24 第1負荷素子、25,27 ダイオード、26 第2負荷素子、30 切替部、32 第1切替素子、34 インバータ、36 第2切替素子。

Claims (2)

  1. 入力信号が供給されるドライバゲート端子と、電源第1電圧端子に接続されるドライバソース端子と、ドライバソース端子に接続されるドライバ基板端子と、出力信号を出力するドライバドレイン端子とを有する第1導電型のドライバ素子と、
    ドライバ素子に直列に接続される第1負荷素子であって、ドライバゲート端子に接続される第1負荷ゲート端子と、第2負荷素子を介して電源第2電圧端子と接続される第1負荷ソース端子と、第1負荷ソース端子と接続される第1負荷基板端子と、ドライバドレイン端子に接続される第1負荷ドレイン端子とを有し、第1負荷ソース端子と第1負荷基板端子の接続端子から第1負荷ドレイン端子に向かって逆方向ダイオードが形成される第2導電型の第1負荷素子と、
    第1負荷素子に直列に接続される第2負荷素子であって、切替信号が供給される第2負荷ゲート端子と、第1負荷ソース端子に接続される第2負荷ソース端子と、第2負荷ソース端子と接続される第2負荷基板端子と、電源第2電圧端子と接続される第2負荷ドレイン端子とを有し、第2負荷ソース端子と第2負荷基板端子の接続端子から第2負荷ドレイン端子に向かって逆方向ダイオードが形成される第2導電型の第2負荷素子と、
    ドライバドレイン端子からの出力信号を、入力信号に対するオープンドレイン出力信号を出力する機能と、ドライバドレイン端子からの出力信号を、入力信号に対するインバータ出力信号を出力する機能との間で切り替える切替信号を第2負荷ゲート素子に供給する切替部と、
    を備え
    切替部は、
    オープンドレイン出力信号を出力する機能のときには、ドライバドレイン端子からの出力信号を切替信号として第2負荷ゲート端子に供給し、
    インバータ出力信号を出力する機能のときには、電源第1電圧端子の電圧信号を切替信号とし、
    さらに、切替部は、
    オープンドレイン出力信号を出力する指令またはインバータ出力信号を出力する指令が外部信号として供給される外部切替端子と、
    外部切替端子に接続される第1切替ゲート端子と、電源第1電圧端子に接続される第1切替ソース端子と、第1切替ソース端子に接続される第1切替基板端子と、第2負荷ゲート端子に接続される第1切替ドレイン端子とを有し第1導電型の第1切替素子と、
    トランスミッションゲートで構成される第2切替素子であって、外部切替端子に接続される第2切替制御端子と、ドライバドレイン端子に接続される第2切替入力端子と、第1切替ドレイン端子および第2負荷ゲート端子に接続される第2切替出力端子とを有する第2切替素子と、
    を含み、外部切替端子に供給される外部信号がオープンドレイン出力信号を出力する指令のときは、第1切替素子がオフし、第2切替素子がドライバドレイン端子の信号を第2負荷ゲート端子に供給し、外部切替端子に供給される外部信号がインバータ出力信号を出力する指令のときは、第1切替素子がオンし、第2切替素子がドライバドレイン端子の信号を第2負荷ゲート端子に供給しないことを特徴とする多機能ドライバ回路。
  2. 請求項1に記載の多機能ドライバ回路において、
    ドライバ素子はNチャネル型電界効果型トランジスタであり、
    第1負荷素子と第2負荷素子はPチャネル型電界効果型トランジスタであり、
    電源第1電圧は接地電圧であり、
    電源第2電圧はVDDで与えられる正電圧であることを特徴とする多機能ドライバ回路。
JP2008180988A 2008-07-11 2008-07-11 多機能ドライバ回路 Active JP5290651B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008180988A JP5290651B2 (ja) 2008-07-11 2008-07-11 多機能ドライバ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008180988A JP5290651B2 (ja) 2008-07-11 2008-07-11 多機能ドライバ回路

Publications (2)

Publication Number Publication Date
JP2010021818A JP2010021818A (ja) 2010-01-28
JP5290651B2 true JP5290651B2 (ja) 2013-09-18

Family

ID=41706279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008180988A Active JP5290651B2 (ja) 2008-07-11 2008-07-11 多機能ドライバ回路

Country Status (1)

Country Link
JP (1) JP5290651B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101475592B1 (ko) * 2013-02-19 2014-12-23 강원대학교산학협력단 Led 구동 장치
JP6197323B2 (ja) * 2013-03-22 2017-09-20 セイコーエプソン株式会社 検出装置、センサー、ジャイロセンサー、電子機器及び移動体
JP6459365B2 (ja) * 2014-10-02 2019-01-30 セイコーエプソン株式会社 センサー、電子機器、及び移動体

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2606841Y2 (ja) * 1993-11-30 2001-01-29 株式会社東芝 インタフェース回路
JP3426470B2 (ja) * 1997-06-10 2003-07-14 松下電器産業株式会社 出力段回路
US6445608B1 (en) * 2001-09-10 2002-09-03 Ramtron International Corporation Ferroelectric random access memory configurable output driver circuit
JP4070654B2 (ja) * 2003-04-04 2008-04-02 ローム株式会社 半導体集積回路装置

Also Published As

Publication number Publication date
JP2010021818A (ja) 2010-01-28

Similar Documents

Publication Publication Date Title
US6768368B2 (en) Level shifter circuit and semiconductor device including the same
US7741895B2 (en) Semiconductor switch circuit having MOS transistors with low current consumption
US7034573B1 (en) Level shifter without DC current flow
US20080164931A1 (en) Level shifter circuit
US7215043B2 (en) Power supply voltage switch circuit
JP2007027676A (ja) レベルシフタesdプロテクション回路
JP4285036B2 (ja) 電源装置の逆流防止回路
US6819159B1 (en) Level shifter circuit
US7492210B2 (en) Voltage selection circuit
JP2007116653A (ja) スイッチ回路
KR980012402A (ko) 아날로그 스위치회로
JP5190335B2 (ja) トレラントバッファ回路及びインターフェース
US7667525B2 (en) Bus switch circuit with back-gate control during power down
JP5290651B2 (ja) 多機能ドライバ回路
US20040207450A1 (en) Voltage level shifter and system mounting voltage level shifter therein
JP4848689B2 (ja) 半導体集積回路
JP5005970B2 (ja) 電圧制御回路及び電圧制御回路を有する半導体集積回路
US6806757B2 (en) Level shift circuit
JP2004128590A (ja) レベルシフタ回路
US6744297B2 (en) Inverter circuit
JP5015029B2 (ja) 昇圧回路に用いられる電流制御回路
US20070120577A1 (en) Semiconductor integrated apparatus using two or more types of power supplies
US20090284287A1 (en) Output buffer circuit and integrated circuit
JP2003258621A (ja) インタフェースバッファ
JP4580202B2 (ja) 半導体装置の電圧供給回路

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110607

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130606

R150 Certificate of patent or registration of utility model

Ref document number: 5290651

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250