JP2606841Y2 - インタフェース回路 - Google Patents
インタフェース回路Info
- Publication number
- JP2606841Y2 JP2606841Y2 JP1993064078U JP6407893U JP2606841Y2 JP 2606841 Y2 JP2606841 Y2 JP 2606841Y2 JP 1993064078 U JP1993064078 U JP 1993064078U JP 6407893 U JP6407893 U JP 6407893U JP 2606841 Y2 JP2606841 Y2 JP 2606841Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- level
- signal
- circuit
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【産業上の利用分野】この考案はデータ通信システムに
用いられるインタフェース回路に関する。
用いられるインタフェース回路に関する。
【０００２】
【従来の技術】マイクロコンピュータ応用のシステムで
は、所望のシステムを構築する場合、複数種の装置をイ
ンタフェース接続することにより実現される。データの
やりとりを行なうインタフェース回路としては、シリア
ルインタフェース、ＲＳ２３２Ｃ、ＲＳ４２２、モデ
ム、各種ネットワーク等、パラレルインターフェース、
プリンタ、ＳＣＳＩインタフェース、ＧＰＩＢ等が著名
である。シリアル通信は、パラレル通信に比べて信号線
数が少なくできるため、長距離伝送に向いている。反
面、信号をシリアルに変換して伝送するために、パラレ
ル伝送に比べて高速データ通信がし難いという問題があ
る。
は、所望のシステムを構築する場合、複数種の装置をイ
ンタフェース接続することにより実現される。データの
やりとりを行なうインタフェース回路としては、シリア
ルインタフェース、ＲＳ２３２Ｃ、ＲＳ４２２、モデ
ム、各種ネットワーク等、パラレルインターフェース、
プリンタ、ＳＣＳＩインタフェース、ＧＰＩＢ等が著名
である。シリアル通信は、パラレル通信に比べて信号線
数が少なくできるため、長距離伝送に向いている。反
面、信号をシリアルに変換して伝送するために、パラレ
ル伝送に比べて高速データ通信がし難いという問題があ
る。
【０００３】ところで、近年、シリアル通信技術の向上
により、既存のパラレルインタフェースとの情報伝達量
の差がなくなってきている。これは既存のパラレルイン
タフェース仕様上の制限にも起因している。
により、既存のパラレルインタフェースとの情報伝達量
の差がなくなってきている。これは既存のパラレルイン
タフェース仕様上の制限にも起因している。
【０００４】つまり、各種のパラレルインタフェースに
共通して言える問題として、機種間の電源オン／オフが
同期していないため、受信側の電源オフの時に送信側が
高いレベルのデータを送出すると、信号電圧が相手側の
電源ラインに回り込むという現象が起こり得る。
共通して言える問題として、機種間の電源オン／オフが
同期していないため、受信側の電源オフの時に送信側が
高いレベルのデータを送出すると、信号電圧が相手側の
電源ラインに回り込むという現象が起こり得る。
【０００５】図６に上述した受信側への電流の回り込み
現象を矢印で示している。この例ではＶｃｃラインに電
流が流れ込み、Ｖｃｃの電圧レベルが持ち上がる。尚、
ダイオードは静電気保護用に用いられる。
現象を矢印で示している。この例ではＶｃｃラインに電
流が流れ込み、Ｖｃｃの電圧レベルが持ち上がる。尚、
ダイオードは静電気保護用に用いられる。
【０００６】この現象を回避する手段として、データ送
信側の出力形態をオープンコレクタ（またはオープンド
レイン）とし、受信側でプルアップ等の終端抵抗を付け
ることにより、送信側に影響されずに電源オン／オフが
できる。
信側の出力形態をオープンコレクタ（またはオープンド
レイン）とし、受信側でプルアップ等の終端抵抗を付け
ることにより、送信側に影響されずに電源オン／オフが
できる。
【０００７】オープンドレイン出力バッファの例を図７
に示す。Ｖｃｃのオンオフに拘らず通信ラインに電流が
流れないため、回り込みは発生しない。この手段がもっ
とも一般的に多く使われているが、オープンドレイン
（またはオープンコレクタ）の場合、高いレベルの信号
はプルアップ抵抗に頼ることになるため、抵抗値やライ
ンのインピーダンスによる影響が大きい。特にデータが
低いレベルから高いレベルに変化するとき、プルアップ
抵抗値によって立ち上がり時間が決まるため、高速通信
を行うためには抵抗値を小さくする必要があり、消費電
力の増加にもつながる。
に示す。Ｖｃｃのオンオフに拘らず通信ラインに電流が
流れないため、回り込みは発生しない。この手段がもっ
とも一般的に多く使われているが、オープンドレイン
（またはオープンコレクタ）の場合、高いレベルの信号
はプルアップ抵抗に頼ることになるため、抵抗値やライ
ンのインピーダンスによる影響が大きい。特にデータが
低いレベルから高いレベルに変化するとき、プルアップ
抵抗値によって立ち上がり時間が決まるため、高速通信
を行うためには抵抗値を小さくする必要があり、消費電
力の増加にもつながる。
【０００８】図８に通信データの受信波形を示す。トー
テムポール出力の立上がりと立ち下がりはほぼ同じであ
るがオープンドレイン出力の立上がりはプルアップ抵抗
に依存する。
テムポール出力の立上がりと立ち下がりはほぼ同じであ
るがオープンドレイン出力の立上がりはプルアップ抵抗
に依存する。
【０００９】
【考案が解決しようとする課題】ところで、プルアップ
抵抗値を小さくすることで、以前とは反対に送信側への
電源の回り込みが増えるといった不都合が生じる。図９
に送信側への電流の回り込みを矢印で示している。ポー
タブルタイプのパーソナルコンピュータでは、低消費電
力化や内部回路のゲートアレイ化が進むにつれ、出力バ
ッファとしてＣＭＯＳドライバを使用することが多く、
この回り込んだ電圧でシステムが非常に不安定な状態に
なることもあった。ＣＭＯＳで構成される出力バッファ
はプロセス上、ＦＥＴのソース・ドレイン間に寄生ダイ
オードがあるため電流の回り込みが発生する。
抵抗値を小さくすることで、以前とは反対に送信側への
電源の回り込みが増えるといった不都合が生じる。図９
に送信側への電流の回り込みを矢印で示している。ポー
タブルタイプのパーソナルコンピュータでは、低消費電
力化や内部回路のゲートアレイ化が進むにつれ、出力バ
ッファとしてＣＭＯＳドライバを使用することが多く、
この回り込んだ電圧でシステムが非常に不安定な状態に
なることもあった。ＣＭＯＳで構成される出力バッファ
はプロセス上、ＦＥＴのソース・ドレイン間に寄生ダイ
オードがあるため電流の回り込みが発生する。
【００１０】上述したように従来のパラレル通信インタ
フェースでは、ＣＭＯＳのトーテムポール出力バッファ
を使用すると電源の回り込みが発生し、オープンコレク
タ（オープンドレイン）出力バッファを使用するには高
速通信に不向きであるという問題があった。
フェースでは、ＣＭＯＳのトーテムポール出力バッファ
を使用すると電源の回り込みが発生し、オープンコレク
タ（オープンドレイン）出力バッファを使用するには高
速通信に不向きであるという問題があった。
【００１１】この考案は上記事情に鑑みてなされたもの
であり、出力バッファに電流逆流防止用ダイオードを付
加し、また、出力形態を選択できる機能を持たせ、かつ
入力バッファの静電気保護用ダイオードとしてツェナー
ダイオードを用いることにより、電源の回り込みを生じ
させることなく、高速データ転送を実現するインタフェ
ース回路を提供することを目的とする。
であり、出力バッファに電流逆流防止用ダイオードを付
加し、また、出力形態を選択できる機能を持たせ、かつ
入力バッファの静電気保護用ダイオードとしてツェナー
ダイオードを用いることにより、電源の回り込みを生じ
させることなく、高速データ転送を実現するインタフェ
ース回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】本考案の観点は、出力端
子に高レベルの電圧を出力する第１のトランジスタと、
出力端子に低レベルの電圧を出力する第２のトランジス
タとで構成されるラインバッファと、電源ラインと上記
各トランジスタとの間に直列に接続され、出力端子から
高レベルの電圧が上記電源ラインへ流れ込むことを防止
する逆流防止素子と、上記出力端子を介して高レベル信
号を出力するときに、出力データが低レベルから高レベ
ルに変化するときの一定期間のみ第１の信号を出力し、
当該一定期間の経過後に第２の信号を出力する回路と、
この回路から上記第１の信号を受信することにより上記
第１のトランジスタをオンし、上記第２の信号を受信し
たときに上記第１のトランジスタをオフするべく上記ラ
インバッファの状態を動的に切り換える制御ゲートとを
備えたインタフェース回路である。
子に高レベルの電圧を出力する第１のトランジスタと、
出力端子に低レベルの電圧を出力する第２のトランジス
タとで構成されるラインバッファと、電源ラインと上記
各トランジスタとの間に直列に接続され、出力端子から
高レベルの電圧が上記電源ラインへ流れ込むことを防止
する逆流防止素子と、上記出力端子を介して高レベル信
号を出力するときに、出力データが低レベルから高レベ
ルに変化するときの一定期間のみ第１の信号を出力し、
当該一定期間の経過後に第２の信号を出力する回路と、
この回路から上記第１の信号を受信することにより上記
第１のトランジスタをオンし、上記第２の信号を受信し
たときに上記第１のトランジスタをオフするべく上記ラ
インバッファの状態を動的に切り換える制御ゲートとを
備えたインタフェース回路である。
【００１３】
【作用】本考案のインタフェース回路の構成であれば、
出力データが低レベルから高レベルに変化する一定期間
のみ、ラインバッファの状態をトーテムポール出力モー
ドに設定することができる。また、当該一定期間の経過
後、即ち出力端子の電圧レベルが安定した段階で、ライ
ンバッファの状態をオープンドレインモードに設定する
ことができる。従って、オープンドレインモードに設定
できることにより、受信側への信号電圧の回り込みを防
止できると共に、前記一定期間でのトーテムポール出力
モードにより立ち上がり特性の欠点を解消することがで
きる。即ち、オープンドレインモードでは、プルアップ
抵抗値により前記一定期間での立ち上がり時間が決まる
ため、高速通信のためには当該プルアップ抵抗値が小さ
いほうが望ましいが、一方で消費電力の増加を招く欠点
がある。そこで、前記一定期間では、トーテムポール出
力モードに設定することにより、前記欠点を解消するこ
とができる。
出力データが低レベルから高レベルに変化する一定期間
のみ、ラインバッファの状態をトーテムポール出力モー
ドに設定することができる。また、当該一定期間の経過
後、即ち出力端子の電圧レベルが安定した段階で、ライ
ンバッファの状態をオープンドレインモードに設定する
ことができる。従って、オープンドレインモードに設定
できることにより、受信側への信号電圧の回り込みを防
止できると共に、前記一定期間でのトーテムポール出力
モードにより立ち上がり特性の欠点を解消することがで
きる。即ち、オープンドレインモードでは、プルアップ
抵抗値により前記一定期間での立ち上がり時間が決まる
ため、高速通信のためには当該プルアップ抵抗値が小さ
いほうが望ましいが、一方で消費電力の増加を招く欠点
がある。そこで、前記一定期間では、トーテムポール出
力モードに設定することにより、前記欠点を解消するこ
とができる。
【００１４】
【実施例】以下、図面を使用して本考案の実施例につい
て説明する。図１乃至図４は本考案の実施例を示す回路
図であり、図１は出力端子からの回り込み防止する対策
を施した回路例、図２は回り込み防止と出力モード切り
換え機能を持った回路例、図３は回り込み防止と出力モ
ード切り換え機能を持った他の回路例、図４は送信出力
からの回り込みを防止する入力バッファの回路例をそれ
ぞれ示す。ここで“出力モード”とは、オープンドレイ
ン／トーテムポールを示す。
て説明する。図１乃至図４は本考案の実施例を示す回路
図であり、図１は出力端子からの回り込み防止する対策
を施した回路例、図２は回り込み防止と出力モード切り
換え機能を持った回路例、図３は回り込み防止と出力モ
ード切り換え機能を持った他の回路例、図４は送信出力
からの回り込みを防止する入力バッファの回路例をそれ
ぞれ示す。ここで“出力モード”とは、オープンドレイ
ン／トーテムポールを示す。
【００１５】図１乃至図４に於いて、符号１は高レベル
出力用トランジスタであり、出力端子に高レベルの電圧
を出力する。符号２は低レベル出力用トランジスタであ
り、出力端子に低レベルの電圧を出力する。符号３は逆
流防止ダイオードであり、出力端子から高レベル電圧が
電源に回り込むのを防ぐ。
出力用トランジスタであり、出力端子に高レベルの電圧
を出力する。符号２は低レベル出力用トランジスタであ
り、出力端子に低レベルの電圧を出力する。符号３は逆
流防止ダイオードであり、出力端子から高レベル電圧が
電源に回り込むのを防ぐ。
【００１６】符号４は高レベル出力制御ゲートであり、
高レベル出力トランジスタを有効にするか否かを制御す
る。符号５は電源ラインであり、出力バッファの高レベ
ル出力電圧を供給する。符号６は出力端子であり、内部
信号を外部に接続するための端子である。
高レベル出力トランジスタを有効にするか否かを制御す
る。符号５は電源ラインであり、出力バッファの高レベ
ル出力電圧を供給する。符号６は出力端子であり、内部
信号を外部に接続するための端子である。
【００１７】符号７は高レベル出力制御信号であり、高
レベルのとき高レベル出力トランジスタが有効になる。
符号８はデータ信号であり、出力端子に出力すべきデー
タを示す。
レベルのとき高レベル出力トランジスタが有効になる。
符号８はデータ信号であり、出力端子に出力すべきデー
タを示す。
【００１８】符号９は静電気保護用のツェナーダイオー
ドであり、入力に印加された静電気をグランドに逃が
し、入力バッファを静電気から保護する機能を持つ。以
下、上記した各実施例の動作につき説明する。
ドであり、入力に印加された静電気をグランドに逃が
し、入力バッファを静電気から保護する機能を持つ。以
下、上記した各実施例の動作につき説明する。
【００１９】図１に示す実施例は、電源の回り込み防止
対策を施したものであり、従来のトーテムポール出力バ
ッファに対して高レベル出力用トランジスタと直列に逆
流防止のためにダイオード３を付加している。
対策を施したものであり、従来のトーテムポール出力バ
ッファに対して高レベル出力用トランジスタと直列に逆
流防止のためにダイオード３を付加している。
【００２０】出力端子６に高レベルの電圧が印加されて
も、このダイオード３によって電源ライン５に電流が流
れ込むのを防いでいる。尚、ダイオードの位置は（ａ）
と（ｂ）のいずれも可能である。
も、このダイオード３によって電源ライン５に電流が流
れ込むのを防いでいる。尚、ダイオードの位置は（ａ）
と（ｂ）のいずれも可能である。
【００２１】上述した機能に加え、更に出力モードも切
り換えられる回路を考えてみる。これが図２乃至図３に
示す実施例である。出力モードを切り換えられるように
することで、例えば、既存のプリンタインタフェース
（通常オープンコレクタまたはオープンドレイン）に高
速通信機能を持たせることができる。
り換えられる回路を考えてみる。これが図２乃至図３に
示す実施例である。出力モードを切り換えられるように
することで、例えば、既存のプリンタインタフェース
（通常オープンコレクタまたはオープンドレイン）に高
速通信機能を持たせることができる。
【００２２】即ち、図２、図３に示す実施例では、図１
に示す実施例に対して、高レベル出力用トランジスタ１
のオン／オフを制御ゲート４で有効／無効にしている。
この制御ゲート４によってデータ信号８が高いレベルの
ときに端子６を高レベルにする（トーテムポール出力）
かハイインピダンスにする（オープンドレイン出力）か
を切り換えている。この切り換えは、内部回路で高レベ
ル出力制御信号７の信号レベルをどちらにするかで決定
する。本考案実施例では制御信号７が高レベルのときト
ーテムポールモードとなり、低レベルのときオープンド
レインモードとなる。
に示す実施例に対して、高レベル出力用トランジスタ１
のオン／オフを制御ゲート４で有効／無効にしている。
この制御ゲート４によってデータ信号８が高いレベルの
ときに端子６を高レベルにする（トーテムポール出力）
かハイインピダンスにする（オープンドレイン出力）か
を切り換えている。この切り換えは、内部回路で高レベ
ル出力制御信号７の信号レベルをどちらにするかで決定
する。本考案実施例では制御信号７が高レベルのときト
ーテムポールモードとなり、低レベルのときオープンド
レインモードとなる。
【００２３】ところで、出力モードの切り換えを出力デ
ータにあわせて動的に切り換えることで、トーテムポー
ル出力とオープンドレインの利点を合わせ持ったインタ
フェースを実現できる。
ータにあわせて動的に切り換えることで、トーテムポー
ル出力とオープンドレインの利点を合わせ持ったインタ
フェースを実現できる。
【００２４】つまり、出力データが低レベルから高レベ
ルに変化したときだけトーテムポール出力モードにし、
出力端子の電圧レベルが安定した段階で出力モードをオ
ープンドレインモードにすることで、オープンドレイン
出力の欠点を補うことができる。モード切り換えのタイ
ミングは、回路設計によってさまざま形態をとることも
可能である。
ルに変化したときだけトーテムポール出力モードにし、
出力端子の電圧レベルが安定した段階で出力モードをオ
ープンドレインモードにすることで、オープンドレイン
出力の欠点を補うことができる。モード切り換えのタイ
ミングは、回路設計によってさまざま形態をとることも
可能である。
【００２５】この模様を図５に示す。図５では出力モー
ド切り換え動作を説明するために回路と回路に於ける信
号の波形が混合表示されている。動的に切り換えること
により、両モードの利点が生かせ、高速動作、回り込み
防止等の種々の効果が得られる。
ド切り換え動作を説明するために回路と回路に於ける信
号の波形が混合表示されている。動的に切り換えること
により、両モードの利点が生かせ、高速動作、回り込み
防止等の種々の効果が得られる。
【００２６】尚、図１乃至図３に示す実施例に於いて、
それぞれに（ａ），（ｂ）で引用した例を示してある
が、これはダイオード３の挿入位置の違いのみであり、
他のコンポーネントについては全て同様である。
それぞれに（ａ），（ｂ）で引用した例を示してある
が、これはダイオード３の挿入位置の違いのみであり、
他のコンポーネントについては全て同様である。
【００２７】図４に示す実施例は、従来の出力バッファ
と接続した場合でも、回り込みを発生させないための入
力バッファの回路例である。従来の入力バッファでは、
入力の静電気保護用に信号ーＶＣＣ間と信号ーＧＮＤ間
にダイオードが挿入されており、入力の過大電圧や逆電
圧から入力回路を保護していたものである。図１０にそ
の回路例が示されている。入力側Ｖｃｃラインに静電気
保護用ダイオードを通して回り込みが発生する。
と接続した場合でも、回り込みを発生させないための入
力バッファの回路例である。従来の入力バッファでは、
入力の静電気保護用に信号ーＶＣＣ間と信号ーＧＮＤ間
にダイオードが挿入されており、入力の過大電圧や逆電
圧から入力回路を保護していたものである。図１０にそ
の回路例が示されている。入力側Ｖｃｃラインに静電気
保護用ダイオードを通して回り込みが発生する。
【００２８】図４に示すように、信号ーＧＮＤ間に適当
なツェナーダイオードを挿入することにより、従来と同
等の機能を、回り込みの問題を発生させずに実現でき
る。即ち、信号ラインから入力のＶｃｃに対する保護ダ
イオードがないため回り込みは発生しない。
なツェナーダイオードを挿入することにより、従来と同
等の機能を、回り込みの問題を発生させずに実現でき
る。即ち、信号ラインから入力のＶｃｃに対する保護ダ
イオードがないため回り込みは発生しない。
【００２９】上述した対策を施すことにより、上述した
従来の問題が解消され、利用価値の高い入出力インタフ
ェース回路が実現できる。尚、本考案は、ゲートアレ
イ、ドライバＩＣ等のＣＭＯＳ出力インタフェース全般
に応用可能である。
従来の問題が解消され、利用価値の高い入出力インタフ
ェース回路が実現できる。尚、本考案は、ゲートアレ
イ、ドライバＩＣ等のＣＭＯＳ出力インタフェース全般
に応用可能である。
【００３０】
【考案の効果】以上説明のように本考案によれば、出力
バッファに電流逆流防止用ダイオードを付加し、また、
出力形態を選択できる機能を持たせ、かつ入力バッファ
の静電気保護用ダイオードとしてツェナーダイオードを
用いたことにより、電源の回り込みを生じさせることな
く、高速データ転送を実現できる。
バッファに電流逆流防止用ダイオードを付加し、また、
出力形態を選択できる機能を持たせ、かつ入力バッファ
の静電気保護用ダイオードとしてツェナーダイオードを
用いたことにより、電源の回り込みを生じさせることな
く、高速データ転送を実現できる。
【図１】本考案の実施例（１）を示す回路図。
【図２】本考案の実施例（２）を示す回路図。
【図３】本考案の実施例（３）を示す回路図。
【図４】本考案の実施例（４）を示す回路図。
【図５】本考案の実施例によるモード切り換えのタイミ
ングを示す図。
ングを示す図。
【図６】従来技術に於ける受信側への電流の回り込みを
説明するための図。
説明するための図。
【図７】従来例に於けるオープンドレイン出力バッファ
の構成例を示す回路図。
の構成例を示す回路図。
【図８】従来例に於ける通信データの受信波形を示す
図。
図。
【図９】従来例に於ける送信側への電流回り込みを説明
するための図。
するための図。
【図１０】従来の入力バッファの構成例を示す回路図。
１…高レベル出力用トランジスタ、２…低レベル出力用
トランジスタ、３…逆流防止用ダイオード、４…高レベ
ル出力制御ゲート、５…電源ライン、６…出力端子、７
…高レベル出力制御信号、８…データ信号、９…データ
信号、９…ツェナーダイオード。
トランジスタ、３…逆流防止用ダイオード、４…高レベ
ル出力制御ゲート、５…電源ライン、６…出力端子、７
…高レベル出力制御信号、８…データ信号、９…データ
信号、９…ツェナーダイオード。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−184410（ＪＰ，Ａ) 特開 平５−22099（ＪＰ，Ａ) 特開 平５−259883（ＪＰ，Ａ) 特開 平２−243016（ＪＰ，Ａ) 特開 平５−276014（ＪＰ，Ａ) 特開 平４−213217（ＪＰ，Ａ) 実開 昭63−12852（ＪＰ，Ｕ) 実開 平５−68141（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 25/02 H03K 19/007
Claims (1)
- 【請求項１】 出力端子に高レベルの電圧を出力する第
１のトランジスタと、出力端子に低レベルの電圧を出力
する第２のトランジスタとで構成されるラインバッファ
と、 電源ラインと上記各トランジスタとの間に直列に接続さ
れ、出力端子から高レベルの電圧が上記電源ラインへ流
れ込むことを防止する逆流防止素子と、 上記出力端子を介して高レベル信号を出力するときに、
出力データが低レベルから高レベルに変化するときの一
定期間のみ第１の信号を出力し、当該一定期間の経過後
に第２の信号を出力する回路と、 この回路から上記第１の信号を受信することにより上記
第１のトランジスタをオンし、上記第２の信号を受信し
たときに上記第１のトランジスタをオフするべく上記ラ
インバッファの状態を動的に切り換える制御ゲートと、 を具備したことを特徴とするインタフェース回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993064078U JP2606841Y2 (ja) | 1993-11-30 | 1993-11-30 | インタフェース回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993064078U JP2606841Y2 (ja) | 1993-11-30 | 1993-11-30 | インタフェース回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0733052U JPH0733052U (ja) | 1995-06-16 |
| JP2606841Y2 true JP2606841Y2 (ja) | 2001-01-29 |
Family
ID=13247699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1993064078U Expired - Fee Related JP2606841Y2 (ja) | 1993-11-30 | 1993-11-30 | インタフェース回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2606841Y2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4484564B2 (ja) | 2003-09-19 | 2010-06-16 | シャープ株式会社 | 静電気保護回路及びそれを備えた高周波回路装置 |
| JP5290651B2 (ja) * | 2008-07-11 | 2013-09-18 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 多機能ドライバ回路 |
| JP5190335B2 (ja) * | 2008-11-28 | 2013-04-24 | パナソニック株式会社 | トレラントバッファ回路及びインターフェース |
| US10771670B2 (en) * | 2017-05-31 | 2020-09-08 | Canon Kabushiki Kaisha | Accessory and imaging apparatus |
-
1993
- 1993-11-30 JP JP1993064078U patent/JP2606841Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0733052U (ja) | 1995-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5206544A (en) | CMOS off-chip driver with reduced signal swing and reduced power supply disturbance | |
| US5532630A (en) | Receiver circuit with a bus-keeper feature | |
| US6008665A (en) | Termination circuits and methods therefor | |
| US5528168A (en) | Power saving terminated bus | |
| US5550496A (en) | High speed I/O circuit having a small voltage swing and low power dissipation for high I/O count applications | |
| KR100281266B1 (ko) | 고속 버스 인터페이스 회로 | |
| US6127840A (en) | Dynamic line termination clamping circuit | |
| US6246262B1 (en) | Output buffer for a low voltage differential signaling receiver | |
| US5206545A (en) | Method and apparatus for providing output contention relief for digital buffers | |
| US5450356A (en) | Programmable pull-up buffer | |
| JP2606841Y2 (ja) | インタフェース回路 | |
| US5485107A (en) | Backplane driver circuit | |
| US5266847A (en) | High speed data transceiver | |
| JP3159247B2 (ja) | 入力回路 | |
| US6759874B2 (en) | Electronic circuit with a driver circuit | |
| US5757217A (en) | Slow speed driver with controlled slew rate | |
| US5053643A (en) | Integrated circuit including output circuit having input logic controlled by output logic | |
| KR920007097B1 (ko) | 제어된 사다리꼴 회전율을 갖는 버스 전송기 | |
| US6275088B1 (en) | Method and apparatus for dynamic impedance clamping of a digital signal delivered over a transmission line | |
| EP0617429A3 (en) | Semiconductor memory device with a test circuit. | |
| EP1088276B1 (en) | Interface module with protection circuit and method of protecting an interface | |
| JP3727440B2 (ja) | 送信装置 | |
| US5988819A (en) | Single output transistor output stage for interface applications | |
| JP2643779B2 (ja) | バス接続システム | |
| US5994919A (en) | Method and apparatus for reducing ringing of a digital signal delivered over a transmission line |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |