JP2643779B2 - バス接続システム - Google Patents

バス接続システム

Info

Publication number
JP2643779B2
JP2643779B2 JP5182646A JP18264693A JP2643779B2 JP 2643779 B2 JP2643779 B2 JP 2643779B2 JP 5182646 A JP5182646 A JP 5182646A JP 18264693 A JP18264693 A JP 18264693A JP 2643779 B2 JP2643779 B2 JP 2643779B2
Authority
JP
Japan
Prior art keywords
bus connection
level device
ttl level
power supply
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5182646A
Other languages
English (en)
Other versions
JPH0736583A (ja
Inventor
進 ▲吉▼野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5182646A priority Critical patent/JP2643779B2/ja
Publication of JPH0736583A publication Critical patent/JPH0736583A/ja
Application granted granted Critical
Publication of JP2643779B2 publication Critical patent/JP2643779B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、バス接続システムに関
し、特にコンピュータ用の高速バス転送におけるバス接
続システムに関する。
【０００２】
【従来の技術】ＧＴＬ（Ｇｕｎｎｉｎｇ Ｔｒａｎｃｅ
ｉｖｅｒ Ｌｏｇｉｃ）に代表される低振幅のトランシ
ーバを用いてバスを形成すると終端電圧が１．５Ｖ前後
に設定されかつリファレンス電圧は１．０Ｖ前後に設定
される。
【０００３】
【発明が解決しようとする課題】この従来の終端電圧及
びリファレンス電圧のままでは、終端電圧及びリファレ
ンス電圧が低すぎＴＴＬデバイスとの接続が困難になる
という問題がある。
【０００４】本発明の課題は、高速でかつＴＴＬデバイ
スの接続可能なバス接続システムを提供することにあ
る。
【０００５】
【課題を解決するための手段】本発明は、バス接続線を
介してＴＴＬレベルデバイスが接続されたバス接続シス
テムにおいて、前記ＴＴＬレベルデバイスの電源電圧と
同じかそれ以上の値に設定された電源と、終端抵抗を介
して前記電源に接続されると共に前記バス接続線に接続
されたドレイン端子を有し低振幅信号を駆動するオープ
ンドレイン形式のドライバと、前記バス接続線に接続さ
れた第１の入力端子と外部から与えられ前記ＴＴＬレベ
ルデバイスが動作し得る範囲に設定されたリファレンス
電圧に接続された第２の入力端子とを有する差動型のレ
シーバとを含むことを特徴とする。
【０００６】
【実施例】次に、本発明の実施例を図面に基いて詳細に
に説明する。
【０００７】図１は、本発明の１実施例を示す回路図で
ある。図１に示すように、トランシーバ１は、オープン
ドレイン型のドライバ２と、リファレンス外部供給型の
差動型のレシーバ３からなる。このレシーバ３のドレイ
ン１０は、差動型のレシーバ３の入力端子と終端抵抗４
及びバス接続線７に接続されている。また終端抵抗４の
別の一端には、終端電圧（ＶTT）５が印加されている。
一方、差動型のレシーバ３の別の入力端子には、リファ
レンス（電圧Ｖre）６が印加される。
【０００８】ＴＴＬレベルデバイス８の電源端子は、Ｔ
ＴＬレベルデバイス電源電圧（ＶTTL ）９に接続され、
信号端子はバス接続線７を介して前記ドライバ２のドレ
イン１０に接続されている。
【０００９】ここで終端電圧（ＶTT）５はＴＴＬレベル
デバイス電源電圧（ＶTTL ）９と同じかそれ以上に設定
してある。一例としては、何れも３．３Ｖに設定でき
る。またリファレンス電圧（Ｖref ）６は、ＴＴＬレベ
ルのスレッシュホールド電圧１．５Ｖに設定できる。な
お、リファレンス電圧（Ｖref ）６は、前記ＴＴＬレベ
ルデバイスが動作しうる範囲に設定される。
【００１０】前記ドライバ２のゲートは、論理回路１１
に接続されている。前記レシーバ３の出力端子は、論理
回路１１に接続されている。
【００１１】
【発明の効果】以上説明したように本発明は、高速でか
つＴＴＬデバイスの接続可能なバス接続システムを実現
できる。また、本発明においては、終端電圧を変えるこ
とによって、その入力端子の高電位レベルをどんな値に
も可変とすることができる。更に、差動型レシーバのリ
ファレンス電圧を外部から自由に与えられるため、その
スレッシュホールド電圧でさえどんな値にも可変とする
ことができる。
【図面の簡単な説明】
【図１】本発明の１実施例を示す回路図である。
【符号の説明】
１ トランシーバ ２ ドライバ ３ レシーバ ４ 終端抵抗 ５ 終端電圧 ６ リファレンス電圧 ７ バス接続線 ８ ＴＴＬレベルデバイス ９ ＴＬＬレベルデバイス電源電圧

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 バス接続線を介してＴＴＬレベルデバイ
    スが接続されたバス接続システムにおいて、 前記ＴＴＬレベルデバイスの電源電圧と同じかそれ以上
    の値に設定された電源と、 終端抵抗を介して前記電源に接続されると共に前記バス
    接続線に接続されたドレイン端子を有し低振幅信号を駆
    動するオープンドレイン形式のドライバと、 前記バス接続線に接続された第１の入力端子と外部から
    与えられ前記ＴＴＬレベルデバイスが動作し得る範囲に
    設定されたリファレンス電圧に接続された第２の入力端
    子とを有する差動型のレシーバとを含む ことを特徴とす
    るバス接続システム。
  2. 【請求項２】 請求項１に記載のバス接続システムにお
    いて、前記リファレンス電圧は前記ＴＴＬレベルデバイ
    スのスレッシュホールド値に設定することを特徴とする
    バス接続システム。
JP5182646A 1993-07-23 1993-07-23 バス接続システム Expired - Fee Related JP2643779B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5182646A JP2643779B2 (ja) 1993-07-23 1993-07-23 バス接続システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5182646A JP2643779B2 (ja) 1993-07-23 1993-07-23 バス接続システム

Publications (2)

Publication Number Publication Date
JPH0736583A JPH0736583A (ja) 1995-02-07
JP2643779B2 true JP2643779B2 (ja) 1997-08-20

Family

ID=16121950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5182646A Expired - Fee Related JP2643779B2 (ja) 1993-07-23 1993-07-23 バス接続システム

Country Status (1)

Country Link
JP (1) JP2643779B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3450176B2 (ja) 1998-03-09 2003-09-22 日本電気株式会社 高速バスドライバ及び高速バス

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58219826A (ja) * 1982-06-14 1983-12-21 Nec Corp 双方向性送受信回路
JPH0752833B2 (ja) * 1988-09-22 1995-06-05 株式会社東芝 入出力回路
JPH03139016A (ja) * 1989-10-25 1991-06-13 Hitachi Ltd 半導体集積回路装置

Also Published As

Publication number Publication date
JPH0736583A (ja) 1995-02-07

Similar Documents

Publication Publication Date Title
KR100272671B1 (ko) 데이터 트랜시버 및 그것을 갖는 버스 인터페이스
US5585744A (en) Circuits systems and methods for reducing power loss during transfer of data across a conductive line
EP0664612B1 (en) Noise filter
US5179299A (en) Cmos low output voltage bus driver
US7495474B2 (en) Integrated circuit device and electronic instrument
US5550496A (en) High speed I/O circuit having a small voltage swing and low power dissipation for high I/O count applications
US4994690A (en) Split level bus
JPH084221B2 (ja) データ処理システムのバス補助回路
US6339622B1 (en) Data transmission device
US7005891B2 (en) Data transmission circuit for universal serial bus system
JP3433707B2 (ja) 差動入力回路
EP0648020A2 (en) Output buffer circuit
US4918332A (en) TTL output driver gate configuration
US7573298B2 (en) Signal transmission circuit, data transfer control device and electronic device
JP2643779B2 (ja) バス接続システム
JP4046822B2 (ja) データ・バスの動的終端ロジックのための方法および装置
US5748024A (en) Level convertor
JPH03278744A (ja) Ｒｓ２３２ｃラインレシーバｉｃ
US5404057A (en) Output circuit for outputting signals having different logical amplitudes
US6593774B2 (en) CMOS-interfaceable ECL integrated circuit with tri-state and adjustable amplitude outputs
JP2606841Y2 (ja) インタフェース回路
TWI770824B (zh) 匯流排驅動裝置
JP3475214B2 (ja) 半導体集積回路装置並びに信号伝送方法および信号伝送システム
JPH11163712A (ja) 信号伝送回路
JPH0983411A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970401

LAPS Cancellation because of no payment of annual fees