JP2643779B2 - バス接続システム - Google Patents
バス接続システムInfo
- Publication number
- JP2643779B2 JP2643779B2 JP5182646A JP18264693A JP2643779B2 JP 2643779 B2 JP2643779 B2 JP 2643779B2 JP 5182646 A JP5182646 A JP 5182646A JP 18264693 A JP18264693 A JP 18264693A JP 2643779 B2 JP2643779 B2 JP 2643779B2
- Authority
- JP
- Japan
- Prior art keywords
- bus connection
- level device
- ttl level
- power supply
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Logic Circuits (AREA)
Description
【0001】
【産業上の利用分野】本発明は、バス接続システムに関
し、特にコンピュータ用の高速バス転送におけるバス接
続システムに関する。
し、特にコンピュータ用の高速バス転送におけるバス接
続システムに関する。
【0002】
【従来の技術】GTL(Gunning Trance
iver Logic)に代表される低振幅のトランシ
ーバを用いてバスを形成すると終端電圧が1.5V前後
に設定されかつリファレンス電圧は1.0V前後に設定
される。
iver Logic)に代表される低振幅のトランシ
ーバを用いてバスを形成すると終端電圧が1.5V前後
に設定されかつリファレンス電圧は1.0V前後に設定
される。
【0003】
【発明が解決しようとする課題】この従来の終端電圧及
びリファレンス電圧のままでは、終端電圧及びリファレ
ンス電圧が低すぎTTLデバイスとの接続が困難になる
という問題がある。
びリファレンス電圧のままでは、終端電圧及びリファレ
ンス電圧が低すぎTTLデバイスとの接続が困難になる
という問題がある。
【0004】本発明の課題は、高速でかつTTLデバイ
スの接続可能なバス接続システムを提供することにあ
る。
スの接続可能なバス接続システムを提供することにあ
る。
【0005】
【課題を解決するための手段】本発明は、バス接続線を
介してTTLレベルデバイスが接続されたバス接続シス
テムにおいて、前記TTLレベルデバイスの電源電圧と
同じかそれ以上の値に設定された電源と、終端抵抗を介
して前記電源に接続されると共に前記バス接続線に接続
されたドレイン端子を有し低振幅信号を駆動するオープ
ンドレイン形式のドライバと、前記バス接続線に接続さ
れた第1の入力端子と外部から与えられ前記TTLレベ
ルデバイスが動作し得る範囲に設定されたリファレンス
電圧に接続された第2の入力端子とを有する差動型のレ
シーバとを含むことを特徴とする。
介してTTLレベルデバイスが接続されたバス接続シス
テムにおいて、前記TTLレベルデバイスの電源電圧と
同じかそれ以上の値に設定された電源と、終端抵抗を介
して前記電源に接続されると共に前記バス接続線に接続
されたドレイン端子を有し低振幅信号を駆動するオープ
ンドレイン形式のドライバと、前記バス接続線に接続さ
れた第1の入力端子と外部から与えられ前記TTLレベ
ルデバイスが動作し得る範囲に設定されたリファレンス
電圧に接続された第2の入力端子とを有する差動型のレ
シーバとを含むことを特徴とする。
【0006】
【実施例】次に、本発明の実施例を図面に基いて詳細に
に説明する。
に説明する。
【0007】図1は、本発明の1実施例を示す回路図で
ある。図1に示すように、トランシーバ1は、オープン
ドレイン型のドライバ2と、リファレンス外部供給型の
差動型のレシーバ3からなる。このレシーバ3のドレイ
ン10は、差動型のレシーバ3の入力端子と終端抵抗4
及びバス接続線7に接続されている。また終端抵抗4の
別の一端には、終端電圧(VTT)5が印加されている。
一方、差動型のレシーバ3の別の入力端子には、リファ
レンス(電圧Vre)6が印加される。
ある。図1に示すように、トランシーバ1は、オープン
ドレイン型のドライバ2と、リファレンス外部供給型の
差動型のレシーバ3からなる。このレシーバ3のドレイ
ン10は、差動型のレシーバ3の入力端子と終端抵抗4
及びバス接続線7に接続されている。また終端抵抗4の
別の一端には、終端電圧(VTT)5が印加されている。
一方、差動型のレシーバ3の別の入力端子には、リファ
レンス(電圧Vre)6が印加される。
【0008】TTLレベルデバイス8の電源端子は、T
TLレベルデバイス電源電圧(VTTL )9に接続され、
信号端子はバス接続線7を介して前記ドライバ2のドレ
イン10に接続されている。
TLレベルデバイス電源電圧(VTTL )9に接続され、
信号端子はバス接続線7を介して前記ドライバ2のドレ
イン10に接続されている。
【0009】ここで終端電圧(VTT)5はTTLレベル
デバイス電源電圧(VTTL )9と同じかそれ以上に設定
してある。一例としては、何れも3.3Vに設定でき
る。またリファレンス電圧(Vref )6は、TTLレベ
ルのスレッシュホールド電圧1.5Vに設定できる。な
お、リファレンス電圧(Vref )6は、前記TTLレベ
ルデバイスが動作しうる範囲に設定される。
デバイス電源電圧(VTTL )9と同じかそれ以上に設定
してある。一例としては、何れも3.3Vに設定でき
る。またリファレンス電圧(Vref )6は、TTLレベ
ルのスレッシュホールド電圧1.5Vに設定できる。な
お、リファレンス電圧(Vref )6は、前記TTLレベ
ルデバイスが動作しうる範囲に設定される。
【0010】前記ドライバ2のゲートは、論理回路11
に接続されている。前記レシーバ3の出力端子は、論理
回路11に接続されている。
に接続されている。前記レシーバ3の出力端子は、論理
回路11に接続されている。
【0011】
【発明の効果】以上説明したように本発明は、高速でか
つTTLデバイスの接続可能なバス接続システムを実現
できる。また、本発明においては、終端電圧を変えるこ
とによって、その入力端子の高電位レベルをどんな値に
も可変とすることができる。更に、差動型レシーバのリ
ファレンス電圧を外部から自由に与えられるため、その
スレッシュホールド電圧でさえどんな値にも可変とする
ことができる。
つTTLデバイスの接続可能なバス接続システムを実現
できる。また、本発明においては、終端電圧を変えるこ
とによって、その入力端子の高電位レベルをどんな値に
も可変とすることができる。更に、差動型レシーバのリ
ファレンス電圧を外部から自由に与えられるため、その
スレッシュホールド電圧でさえどんな値にも可変とする
ことができる。
【図1】本発明の1実施例を示す回路図である。
1 トランシーバ 2 ドライバ 3 レシーバ 4 終端抵抗 5 終端電圧 6 リファレンス電圧 7 バス接続線 8 TTLレベルデバイス 9 TLLレベルデバイス電源電圧
Claims (2)
- 【請求項1】 バス接続線を介してTTLレベルデバイ
スが接続されたバス接続システムにおいて、 前記TTLレベルデバイスの電源電圧と同じかそれ以上
の値に設定された電源と、 終端抵抗を介して前記電源に接続されると共に前記バス
接続線に接続されたドレイン端子を有し低振幅信号を駆
動するオープンドレイン形式のドライバと、 前記バス接続線に接続された第1の入力端子と外部から
与えられ前記TTLレベルデバイスが動作し得る範囲に
設定されたリファレンス電圧に接続された第2の入力端
子とを有する差動型のレシーバとを含む ことを特徴とす
るバス接続システム。 - 【請求項2】 請求項1に記載のバス接続システムにお
いて、前記リファレンス電圧は前記TTLレベルデバイ
スのスレッシュホールド値に設定することを特徴とする
バス接続システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5182646A JP2643779B2 (ja) | 1993-07-23 | 1993-07-23 | バス接続システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5182646A JP2643779B2 (ja) | 1993-07-23 | 1993-07-23 | バス接続システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0736583A JPH0736583A (ja) | 1995-02-07 |
JP2643779B2 true JP2643779B2 (ja) | 1997-08-20 |
Family
ID=16121950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5182646A Expired - Fee Related JP2643779B2 (ja) | 1993-07-23 | 1993-07-23 | バス接続システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2643779B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3450176B2 (ja) | 1998-03-09 | 2003-09-22 | 日本電気株式会社 | 高速バスドライバ及び高速バス |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58219826A (ja) * | 1982-06-14 | 1983-12-21 | Nec Corp | 双方向性送受信回路 |
JPH0752833B2 (ja) * | 1988-09-22 | 1995-06-05 | 株式会社東芝 | 入出力回路 |
JPH03139016A (ja) * | 1989-10-25 | 1991-06-13 | Hitachi Ltd | 半導体集積回路装置 |
-
1993
- 1993-07-23 JP JP5182646A patent/JP2643779B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0736583A (ja) | 1995-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100272671B1 (ko) | 데이터 트랜시버 및 그것을 갖는 버스 인터페이스 | |
KR100212585B1 (ko) | 도선을 거쳐 데이터가 전달되는 동안 전력 손실을 감소시키는 회로 및 방법 | |
EP0664612B1 (en) | Noise filter | |
US7495474B2 (en) | Integrated circuit device and electronic instrument | |
US5550496A (en) | High speed I/O circuit having a small voltage swing and low power dissipation for high I/O count applications | |
US4994690A (en) | Split level bus | |
US6339622B1 (en) | Data transmission device | |
US7005891B2 (en) | Data transmission circuit for universal serial bus system | |
JP3433707B2 (ja) | 差動入力回路 | |
US5206545A (en) | Method and apparatus for providing output contention relief for digital buffers | |
EP0347083B1 (en) | TTL output driver gate configuration | |
US7573298B2 (en) | Signal transmission circuit, data transfer control device and electronic device | |
JP2643779B2 (ja) | バス接続システム | |
JP4046822B2 (ja) | データ・バスの動的終端ロジックのための方法および装置 | |
US5748024A (en) | Level convertor | |
JPH03278744A (ja) | Rs232cラインレシーバic | |
US5404057A (en) | Output circuit for outputting signals having different logical amplitudes | |
US6593774B2 (en) | CMOS-interfaceable ECL integrated circuit with tri-state and adjustable amplitude outputs | |
JP2606841Y2 (ja) | インタフェース回路 | |
US7436215B2 (en) | Transmitter | |
JP3475214B2 (ja) | 半導体集積回路装置並びに信号伝送方法および信号伝送システム | |
JPH06204849A (ja) | インタフェース回路 | |
JPH11163712A (ja) | 信号伝送回路 | |
JPH0983411A (ja) | 半導体集積回路 | |
KR100548537B1 (ko) | 개선된 입출력 구조를 갖는 패킷 명령어 구동형 메모리소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970401 |
|
LAPS | Cancellation because of no payment of annual fees |