JPH0736583A - バス接続システム - Google Patents

バス接続システム

Info

Publication number
JPH0736583A
JPH0736583A JP5182646A JP18264693A JPH0736583A JP H0736583 A JPH0736583 A JP H0736583A JP 5182646 A JP5182646 A JP 5182646A JP 18264693 A JP18264693 A JP 18264693A JP H0736583 A JPH0736583 A JP H0736583A
Authority
JP
Japan
Prior art keywords
voltage
level device
transceiver
bus connection
connection system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5182646A
Other languages
English (en)
Other versions
JP2643779B2 (ja
Inventor
進 ▲吉▼野
Susumu Yoshino
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5182646A priority Critical patent/JP2643779B2/ja
Publication of JPH0736583A publication Critical patent/JPH0736583A/ja
Application granted granted Critical
Publication of JP2643779B2 publication Critical patent/JP2643779B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

(57)【要約】 【目的】 高速でかつＴＴＬデバイスの接続可能なバス
接続システムを提供することにある。 【構成】 トランシーバ１とこれに接続されているＴＴ
Ｌレベルデバイス８とを具備する。トランシーバ１は、
終端電圧を印加されるオープンドレイン形式のドライバ
２と、このドライバ２に接続されリファレンス電圧を外
部から与える差動型のレシーバ３とを有する。終端電圧
はＴＴＬレベルデバイス８の電源電圧と同じかそれ以上
の値に設定し、かつ、リファレンス電圧は前記ＴＴＬレ
ベルデバイス８が動作しうる範囲に設定する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、バス接続システムに関
し、特にコンピュータ用の高速バス転送におけるバス接
続システムに関する。
【０００２】
【従来の技術】ＧＴＬ（Ｇｕｎｎｉｎｇ Ｔｒａｎｃｅ
ｉｖｅｒ Ｌｏｇｉｃ）に代表される低振幅のトランシ
ーバを用いてバスを形成すると終端電圧が１．５Ｖ前後
に設定されかつリファレンス電圧は１．０Ｖ前後に設定
される。
【０００３】
【発明が解決しようとする課題】この従来の終端電圧及
びリファレンス電圧のままでは、終端電圧及びリファレ
ンス電圧が低すぎＴＴＬデバイスとの接続が困難になる
という問題がある。
【０００４】本発明の課題は、高速でかつＴＴＬデバイ
スの接続可能なバス接続システムを提供することにあ
る。
【０００５】
【課題を解決するための手段】本発明によれば、トラン
シーバとこれに接続されているＴＴＬレベルデバイスと
を具備してなり、前記トランシーバは、終端電圧を印加
されるオープンドレイン形式のドライバと、このドライ
バに接続されリファレンス電圧を外部から与える差動型
のレシーバとを有し、前記終端電圧は前記ＴＴＬレベル
デバイスの電源電圧と同じかそれ以上の値に設定し、か
つ、前記リファレンス電圧は前記ＴＴＬレベルデバイス
が動作しうる範囲に設定することを特徴とするバス接続
システムが得られる。
【０００６】
【実施例】次に、本発明の実施例を図面に基いて詳細に
に説明する。
【０００７】図１は、本発明の１実施例を示す回路図で
ある。図１に示すように、トランシーバ１は、オープン
ドレイン型のドライバ２と、リファレンス外部供給型の
差動型のレシーバ３からなる。このレシーバ３のドレイ
ン１０は、差動型のレシーバ３の入力端子と終端抵抗４
及びバス接続線７に接続されている。また終端抵抗４の
別の一端には、終端電圧（ＶTT）５が印加されている。
一方、差動型のレシーバ３の別の入力端子には、リファ
レンス（電圧Ｖre）６が印加される。
【０００８】ＴＴＬレベルデバイス８の電源端子は、Ｔ
ＴＬレベルデバイス電源電圧（ＶTTL ）９に接続され、
信号端子はバス接続線７を介して前記ドライバ２のドレ
イン１０に接続されている。
【０００９】ここで終端電圧（ＶTT）５はＴＴＬレベル
デバイス電源電圧（ＶTTL ）９と同じかそれ以上に設定
してある。一例としては、何れも３．３Ｖに設定でき
る。またリファレンス電圧（Ｖref ）６は、ＴＴＬレベ
ルのスレッシュホールド電圧１．５Ｖに設定できる。な
お、リファレンス電圧（Ｖref ）６は、前記ＴＴＬレベ
ルデバイスが動作しうる範囲に設定される。
【００１０】前記ドライバ２のゲートは、論理回路１１
に接続されている。前記レシーバ３の出力端子は、論理
回路１１に接続されている。
【００１１】
【発明の効果】以上説明したように本発明は、高速でか
つＴＴＬデバイスの接続可能なバス接続システムを実現
できる。
【図面の簡単な説明】
【図１】本発明の１実施例を示す回路図である。
【符号の説明】
１ トランシーバ ２ ドライバ ３ レシーバ ４ 終端抵抗 ５ 終端電圧 ６ リファレンス電圧 ７ バス接続線 ８ ＴＴＬレベルデバイス ９ ＴＬＬレベルデバイス電源電圧

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 トランシーバとこれに接続されているＴ
    ＴＬレベルデバイスとを具備してなり、前記トランシー
    バは、終端電圧を印加されるオープンドレイン形式のド
    ライバと、このドライバに接続されリファレンス電圧を
    外部から与える差動型のレシーバとを有し、前記終端電
    圧は前記ＴＴＬレベルデバイスの電源電圧と同じかそれ
    以上の値に設定し、かつ、前記リファレンス電圧は前記
    ＴＴＬレベルデバイスが動作しうる範囲に設定すること
    を特徴とするバス接続システム。
  2. 【請求項２】 請求項１に記載のバス接続システムにお
    いて、前記リファレンス電圧は前記ＴＴＬレベルデバイ
    スのスレッシュホールド値に設定することを特徴とする
    バス接続システム。
JP5182646A 1993-07-23 1993-07-23 バス接続システム Expired - Fee Related JP2643779B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5182646A JP2643779B2 (ja) 1993-07-23 1993-07-23 バス接続システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5182646A JP2643779B2 (ja) 1993-07-23 1993-07-23 バス接続システム

Publications (2)

Publication Number Publication Date
JPH0736583A true JPH0736583A (ja) 1995-02-07
JP2643779B2 JP2643779B2 (ja) 1997-08-20

Family

ID=16121950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5182646A Expired - Fee Related JP2643779B2 (ja) 1993-07-23 1993-07-23 バス接続システム

Country Status (1)

Country Link
JP (1) JP2643779B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642755B2 (en) 1998-03-09 2003-11-04 Nec Corporation Bus driver having noise removing circuit formed by pull-up resistor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58219826A (ja) * 1982-06-14 1983-12-21 Nec Corp 双方向性送受信回路
JPH0286319A (ja) * 1988-09-22 1990-03-27 Toshiba Corp 入出力回路
JPH03139016A (ja) * 1989-10-25 1991-06-13 Hitachi Ltd 半導体集積回路装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58219826A (ja) * 1982-06-14 1983-12-21 Nec Corp 双方向性送受信回路
JPH0286319A (ja) * 1988-09-22 1990-03-27 Toshiba Corp 入出力回路
JPH03139016A (ja) * 1989-10-25 1991-06-13 Hitachi Ltd 半導体集積回路装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642755B2 (en) 1998-03-09 2003-11-04 Nec Corporation Bus driver having noise removing circuit formed by pull-up resistor

Also Published As

Publication number Publication date
JP2643779B2 (ja) 1997-08-20

Similar Documents

Publication Publication Date Title
KR100212585B1 (ko) 도선을 거쳐 데이터가 전달되는 동안 전력 손실을 감소시키는 회로 및 방법
KR100272671B1 (ko) 데이터 트랜시버 및 그것을 갖는 버스 인터페이스
US5532630A (en) Receiver circuit with a bus-keeper feature
US4713827A (en) Terminator for a cmos transceiver device
US5550496A (en) High speed I/O circuit having a small voltage swing and low power dissipation for high I/O count applications
KR100281266B1 (ko) 고속 버스 인터페이스 회로
US6842058B2 (en) Method and apparatus for slew control of an output signal
KR940022279A (ko) 신호전송방법과 신호전송회로 및 그것을 사용한 정보처리시스템
US6339622B1 (en) Data transmission device
US4994690A (en) Split level bus
JP2001136057A (ja) 差動入力回路
US5206545A (en) Method and apparatus for providing output contention relief for digital buffers
US6218863B1 (en) Dual mode input/output interface circuit
US6552582B1 (en) Source follower for low voltage differential signaling
KR890702142A (ko) 백플레인 버스용 노드장치
JPH0736583A (ja) バス接続システム
US6774700B1 (en) Current-mode logic differential signal generation circuit employing squelch
US5748024A (en) Level convertor
JP2606841Y2 (ja) インタフェース回路
US6507218B1 (en) Method and apparatus for reducing back-to-back voltage glitch on high speed data bus
JP2001134241A (ja) 液晶表示装置
KR20010051087A (ko) 전송속도의 향상에 적합한 버스시스템
US5988819A (en) Single output transistor output stage for interface applications
JPH06230866A (ja) インターフェース回路
KR20030056464A (ko) 범용 인터페이스를 사용하는 보드

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970401

LAPS Cancellation because of no payment of annual fees