JPS58219826A - 双方向性送受信回路 - Google Patents
双方向性送受信回路Info
- Publication number
- JPS58219826A JPS58219826A JP57101901A JP10190182A JPS58219826A JP S58219826 A JPS58219826 A JP S58219826A JP 57101901 A JP57101901 A JP 57101901A JP 10190182 A JP10190182 A JP 10190182A JP S58219826 A JPS58219826 A JP S58219826A
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- circuit
- transmitting
- circuits
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
- H04L5/1423—Two-way operation using the same type of signal, i.e. duplex for simultaneous baseband signals
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、情報処理装置に用いられる論理回路に関する
ものである。
ものである。
従来、この種の双方向性送受信回路は第１図に示すよう
に、伝送線路３０両端に接続された一対の送受信回路１
，２によって、送受信回路１の入力残子４に印加した信
号が伝送線路３ｔ−へて、送受信回路２の出力端子７に
現われ、同様に送受信回路２の入力端子６に印加した信
号が送受信回路１の出力端子５に現われるように、１か
ら２へ、２から１への信号の伝播が時間的に同時に行な
えるものである。
に、伝送線路３０両端に接続された一対の送受信回路１
，２によって、送受信回路１の入力残子４に印加した信
号が伝送線路３ｔ−へて、送受信回路２の出力端子７に
現われ、同様に送受信回路２の入力端子６に印加した信
号が送受信回路１の出力端子５に現われるように、１か
ら２へ、２から１への信号の伝播が時間的に同時に行な
えるものである。
第１図で、抵抗器２４．２５は、伝送線路の特性インピ
ーダンスに一致させ反射歪の発生を防ぐ終端抵抗器であ
り、その抵抗値をＲとする。駆動回路１４．１５は、そ
の入力端子４，６に印加された論理信号により駆動電流
を引き込み伝送線路を駆動する。この駆動電流値ｔ”Ｉ
ｏとする。第２図に、入力端子４．６に印加された論理
信号と、伝送線路の駆動電流、伝送線路の電圧レベル、
出力端子の論理出力との関係を示す。第２図に示すよう
に、この種の双方向性送受信回路は、伝送線路上で３つ
の電圧レベルを持つ。ここで、 ＧＮＩ） ’をＶ＋ｈ
２とし、この様子全第３図に示す。受信回路１６．１７
，１８．１９は、その閾値入力端子８．１０１ＣＶ＋ｈ
ｘが、９．１１にｖ＋ｈ２が印加され、これと伝送線路
の電圧レベルとを比較し、伝送線路の電圧レベルが閾値
電圧より小さくなると論理１を出力する。送受信回路１
の入力端子４に論理Ｏが入力されていると、１の内部の
受信回路は１６が選ばれ、送受信回路２の入力端子６に
入力される論理入力０．１によって生じる伝送線路上の
Ｇ Ｎ １）と−１ＩＯＲの電圧レベルを受信すること
ができ、また１の入力端子４に論理１が入力されている
と、１の内部の受信回路１８が選ばれて、２の入力端子
６に入力される論理人力０，１によって生じる伝送線路
の−ＩＩＯ几と一■ＯＲの電圧レベルを受信することが
できる。このように、送受信回路の駆動入力によって、
送受信回路内部の２つの受信回路のうち１つを選んで、
伝送線路上の３つの電圧レベルで、同時双方向性送受信
を可能としている。
ーダンスに一致させ反射歪の発生を防ぐ終端抵抗器であ
り、その抵抗値をＲとする。駆動回路１４．１５は、そ
の入力端子４，６に印加された論理信号により駆動電流
を引き込み伝送線路を駆動する。この駆動電流値ｔ”Ｉ
ｏとする。第２図に、入力端子４．６に印加された論理
信号と、伝送線路の駆動電流、伝送線路の電圧レベル、
出力端子の論理出力との関係を示す。第２図に示すよう
に、この種の双方向性送受信回路は、伝送線路上で３つ
の電圧レベルを持つ。ここで、 ＧＮＩ） ’をＶ＋ｈ
２とし、この様子全第３図に示す。受信回路１６．１７
，１８．１９は、その閾値入力端子８．１０１ＣＶ＋ｈ
ｘが、９．１１にｖ＋ｈ２が印加され、これと伝送線路
の電圧レベルとを比較し、伝送線路の電圧レベルが閾値
電圧より小さくなると論理１を出力する。送受信回路１
の入力端子４に論理Ｏが入力されていると、１の内部の
受信回路は１６が選ばれ、送受信回路２の入力端子６に
入力される論理入力０．１によって生じる伝送線路上の
Ｇ Ｎ １）と−１ＩＯＲの電圧レベルを受信すること
ができ、また１の入力端子４に論理１が入力されている
と、１の内部の受信回路１８が選ばれて、２の入力端子
６に入力される論理人力０，１によって生じる伝送線路
の−ＩＩＯ几と一■ＯＲの電圧レベルを受信することが
できる。このように、送受信回路の駆動入力によって、
送受信回路内部の２つの受信回路のうち１つを選んで、
伝送線路上の３つの電圧レベルで、同時双方向性送受信
を可能としている。
したがって、第４図に示すように、伝送線路２８の両端
に接続された一組の送受信回路２６．２７ 、で、
同時双方向性送受信を行なうことは可能であるが、伝送
線路のどこかに受信回路２９を接続し伝送線路でやりと
りされている信号を識別しようとしても、伝送線路上は
、３つの電圧レベルしかないため不可能となる。
に接続された一組の送受信回路２６．２７ 、で、
同時双方向性送受信を行なうことは可能であるが、伝送
線路のどこかに受信回路２９を接続し伝送線路でやりと
りされている信号を識別しようとしても、伝送線路上は
、３つの電圧レベルしかないため不可能となる。
本発明は、伝送線路上で４つの電圧レベルを用いること
によって、伝送線路の途中でも信号を受信すること全可
能とするものである。
によって、伝送線路の途中でも信号を受信すること全可
能とするものである。
本発明の特徴は、伝送線路の両端に２組の送・受信回路
を設置した同時双方向性送受信回路において、それぞれ
の送信回路の駆動電流値を異なった値に設電することに
よシ、両方の送信回路がオフのとき、第１の送信回路の
みオンのとき、第２の送信回路のみがオンのとき、両方
の送信回路がオンのときの伝送線路上の電位をそれぞれ
第１゜第２．第３．第４の論理レベルとする４値レベル
の論理回路を実現する送信回路、及びこの第１と第２．
第２と第３．第３と第４の論理レベルの中心のレベルを
閾値として持つ受信回路から構成される受信回路を有す
る同時双方向性送受信回路と、伝送線路の途中に接続し
て、通信内容を識別する受信専用回路から構成される双
方向性送受信回路にある。
を設置した同時双方向性送受信回路において、それぞれ
の送信回路の駆動電流値を異なった値に設電することに
よシ、両方の送信回路がオフのとき、第１の送信回路の
みオンのとき、第２の送信回路のみがオンのとき、両方
の送信回路がオンのときの伝送線路上の電位をそれぞれ
第１゜第２．第３．第４の論理レベルとする４値レベル
の論理回路を実現する送信回路、及びこの第１と第２．
第２と第３．第３と第４の論理レベルの中心のレベルを
閾値として持つ受信回路から構成される受信回路を有す
る同時双方向性送受信回路と、伝送線路の途中に接続し
て、通信内容を識別する受信専用回路から構成される双
方向性送受信回路にある。
そして、伝送回路の両端の２つの送信回路の駆動電流を
異な−）た値として、４値の論理レベルを伝送線路に実
現すると、この４値レベルに、双方向に送受信するすべ
ての信金の組み合わせを対応させることができ、伝送線
路の途中に受信回路を接続してこの通信内容を識別でき
るように々る。
異な−）た値として、４値の論理レベルを伝送線路に実
現すると、この４値レベルに、双方向に送受信するすべ
ての信金の組み合わせを対応させることができ、伝送線
路の途中に受信回路を接続してこの通信内容を識別でき
るように々る。
本発明の詳細な説明するにあたりその概念を第５図に示
す、第５図で、伝送線路３２の両端に第１の送受信回路
３０．第２の送受信回路３１が接続される。送受信回路
３０では、送信信号は入力端子３６に論理１が入力され
ると駆動回路３３は駆動電流Ｉｏｔ”引き込み端子３８
を通して伝送線路に送出される。送受信回路３１では、
送信信号は入力端子３７に論理１が入力されると駆動回
路３４．３５はそれぞれ駆動電流Ｉ？引き込み、その結
果２■の駆動電流が生じ、端子３９から伝送線路に送出
される。ここで、終端抵抗４６．４７の抵抗値ｔＲ１と
すれば、すべての駆動回路がオフの時、駆動回路３３の
みオンの蒔、駆動回路３４゜３５のみオンのとき、すべ
ての駆動回路がオンの時の伝送線路上の電位は、ＧＮＤ
、−、ＩＲ，−ＩＲ。
す、第５図で、伝送線路３２の両端に第１の送受信回路
３０．第２の送受信回路３１が接続される。送受信回路
３０では、送信信号は入力端子３６に論理１が入力され
ると駆動回路３３は駆動電流Ｉｏｔ”引き込み端子３８
を通して伝送線路に送出される。送受信回路３１では、
送信信号は入力端子３７に論理１が入力されると駆動回
路３４．３５はそれぞれ駆動電流Ｉ？引き込み、その結
果２■の駆動電流が生じ、端子３９から伝送線路に送出
される。ここで、終端抵抗４６．４７の抵抗値ｔＲ１と
すれば、すべての駆動回路がオフの時、駆動回路３３の
みオンの蒔、駆動回路３４゜３５のみオンのとき、すべ
ての駆動回路がオンの時の伝送線路上の電位は、ＧＮＤ
、−、ＩＲ，−ＩＲ。
−！−ＩＲとなシ、４つの論理レベルが伝送線路上に実
現される。これら４つの電位をそれぞれＧ Ｎ Ｄ。
現される。これら４つの電位をそれぞれＧ Ｎ Ｄ。
Ｌｌ、Ｌ２．Ｌ３とし、ＧＮＤとＬｌ、ＬｌとＬ２゜Ｌ
２ 、！−Ｌ ３（７）それぞれの電位の中心ヲ■＋
ｈ１．ｖ＋ｈ２゜Ｖ＋ｈｓとする。この様子を第６図に
示す。送受信回路３０では、受信信号は伝送線路から端
子３８全通して、受信回路４０に印加される。受信回路
４０の閾値入力端子４９にはＶ＋ｈｚが印加され、端子
３８の電位がＶ＋ｈ２より小さい場合出力端子４４に論
理１を出力する。送受信回路３１では、受信信号は、伝
送線路から端子３９全通して、受信回路４１，４２．４
２に印加される。受信回路４１．４２．４３の閾値入力
端子５０．５１．５２にそれぞｔＬＶ＋ｈ１．Ｖ＋ｈ２
．Ｖ＋ｈａ がＦｔＮＪＤされ、端子３９の電位がそ
れぞれの閾値よ勺小さくなると、それぞれ論理１を出力
する。第７図に、入力端子３６．３７に入力される論理
信号と、伝送線路上の電位、受信回路４０．４１．４２
．４３の出力４４，５３．５４．５５の論理信号、出力
端子４４．４５の論理出力との関係を示す。
２ 、！−Ｌ ３（７）それぞれの電位の中心ヲ■＋
ｈ１．ｖ＋ｈ２゜Ｖ＋ｈｓとする。この様子を第６図に
示す。送受信回路３０では、受信信号は伝送線路から端
子３８全通して、受信回路４０に印加される。受信回路
４０の閾値入力端子４９にはＶ＋ｈｚが印加され、端子
３８の電位がＶ＋ｈ２より小さい場合出力端子４４に論
理１を出力する。送受信回路３１では、受信信号は、伝
送線路から端子３９全通して、受信回路４１，４２．４
２に印加される。受信回路４１．４２．４３の閾値入力
端子５０．５１．５２にそれぞｔＬＶ＋ｈ１．Ｖ＋ｈ２
．Ｖ＋ｈａ がＦｔＮＪＤされ、端子３９の電位がそ
れぞれの閾値よ勺小さくなると、それぞれ論理１を出力
する。第７図に、入力端子３６．３７に入力される論理
信号と、伝送線路上の電位、受信回路４０．４１．４２
．４３の出力４４，５３．５４．５５の論理信号、出力
端子４４．４５の論理出力との関係を示す。
第５図で、受信専用回路４８は、伝送線路上の任意の点
に接続され、送受信回路３０及び３１でやりとシされて
いる信号を識別する。その概念南を第８図に示す。第８
図の受信専用回路は、第５図の送受信回路３０．３１の
内部の受信回路部分を一つにしたものであル、伝送線路
と端子５６で接続される。受信回路６２．６３．６４の
閾値入力端子５９，６０．６１には、それぞれ■＋ｈ１
゜■↓ｈ２．Ｖ＋ｈａ−が印加される。第９図に、伝送
線路上の電位と第８図の受信回路の出力端子５７゜５８
の出力論理レベルとの関係を示す。
に接続され、送受信回路３０及び３１でやりとシされて
いる信号を識別する。その概念南を第８図に示す。第８
図の受信専用回路は、第５図の送受信回路３０．３１の
内部の受信回路部分を一つにしたものであル、伝送線路
と端子５６で接続される。受信回路６２．６３．６４の
閾値入力端子５９，６０．６１には、それぞれ■＋ｈ１
゜■↓ｈ２．Ｖ＋ｈａ−が印加される。第９図に、伝送
線路上の電位と第８図の受信回路の出力端子５７゜５８
の出力論理レベルとの関係を示す。
第１０図に、第５図の送受信回路３１の詳細な回路図を
示す。第１０図で、端子７５は、伝送線□路の片側に接
続される。受信回路７０．７１，７２の閾値入力端子に
は、それぞれＶ＋ｈ１．Ｖ＋ｈ２゜Ｖ＋ｈａが印加され
る。端子７６は送信すべき信号の入力端子で、端子７７
は受信信号の出力端子である。駆動回路７３は、端子７
６の論理入力により、駆動電流２工を引き込む。端子７
８には基準電位を印加し、端子７９には負の電源を接続
する。
示す。第１０図で、端子７５は、伝送線□路の片側に接
続される。受信回路７０．７１，７２の閾値入力端子に
は、それぞれＶ＋ｈ１．Ｖ＋ｈ２゜Ｖ＋ｈａが印加され
る。端子７６は送信すべき信号の入力端子で、端子７７
は受信信号の出力端子である。駆動回路７３は、端子７
６の論理入力により、駆動電流２工を引き込む。端子７
８には基準電位を印加し、端子７９には負の電源を接続
する。
第１１図に、第５図の送受信回路３０の詳細な回路図を
示す。第１１図で、端子８５は、伝送線路の片側に接続
される。受信回路８３の闇値入力端子には、ｖ＋ｈ２が
印加される。端子８６は、送信すべき信号の入力端子で
、入力された論理信号によシ駆動回路８４が動作し、駆
動電流Ｉを引き込む。端子８７は、受信信号の出力端子
である。
示す。第１１図で、端子８５は、伝送線路の片側に接続
される。受信回路８３の闇値入力端子には、ｖ＋ｈ２が
印加される。端子８６は、送信すべき信号の入力端子で
、入力された論理信号によシ駆動回路８４が動作し、駆
動電流Ｉを引き込む。端子８７は、受信信号の出力端子
である。
端子８８には基準電位を印加し、端子８９には負の電源
を接続する。
を接続する。
第１２図に、第８図に示した受信専用回路の詳細な回路
図を示す。第１２図で、端子９５は、伝送線路の任意の
点に接続される。受信回路９１゜９２．９３の閾値入力
端子９９，１００，１０１にハソｔＬ（’しＶ＋ｈｌ、
Ｖ＋ｈｚ、 Ｖ＋ｈａ カ印加すレる。端子１０２
は、駆動電流２Ｉｔ−発生する送受信回路３１から送信
された信号を出力し、端子９７は駆動電流Ｉｔ−発生す
る送受信回路３０から送信された信号を出力する。端子
９８には基準電位を接続し、端子９６には負の電源を接
続する。
図を示す。第１２図で、端子９５は、伝送線路の任意の
点に接続される。受信回路９１゜９２．９３の閾値入力
端子９９，１００，１０１にハソｔＬ（’しＶ＋ｈｌ、
Ｖ＋ｈｚ、 Ｖ＋ｈａ カ印加すレる。端子１０２
は、駆動電流２Ｉｔ−発生する送受信回路３１から送信
された信号を出力し、端子９７は駆動電流Ｉｔ−発生す
る送受信回路３０から送信された信号を出力する。端子
９８には基準電位を接続し、端子９６には負の電源を接
続する。
本発明は以上説明したように、伝送線路上に４つの論理
レベルを実現する構成をとることによ）、伝送線路の途
中でも、通信内容を識別できる効果がある。
レベルを実現する構成をとることによ）、伝送線路の途
中でも、通信内容を識別できる効果がある。
第１図は従来の伝送線路上で３値レベルを用いる同時双
方向性受信回路が用いられている伝送系の概念図、第２
図は第１図の系の動作状態を表わす図、第３図は第１図
の系の論理レベルと閾値を表わす図、第４図は第１図の
系では実現できない伝送系を示した概念図、第５図は本
発明の実施例を示す概念図、第６図は第５因の系の論理
レベルと閾値の関係を示す図、第７図はこの系の動作状
態を示す図、第８図は第５図の４８部分の概念図。 第９図は第８図の動作状態を示す図、第１０図は第５図
の３１部分の回路図、第１１図は第５図の３０部分の回
路図、第１２図は第８図の回路図、である。 なお図において、 １．２，２６．２７，３０．３１・・・・・・送受信回
路、３．２８，３２・・・・・・伝送線路、２９．４８
・・・・・・受信専用回路、４，６，３６，３７，７６
．８６・・・・・・入力端子、５，７，４４，４５．５
７，５８゜７７．８７．９７，１０２・・・・・・出力
端子、１２゜１３．３８，３９，５６，７５，８５．９
５・・・・・・伝送線路との接続点、８，９，１０，１
１．４９゜５０．５１，５２，５９，６０，６１，８０
，８１゜８２．９０，９９，１００，１０１・・・・・
・闇値入力端子、１６．１７．１８．’１９，４０，４
１゜４２，４３，６２，６３，６４，７０，７１゜７２
．８３，９１，９２．９３・・・・・・受信回路、１４
．１５，３３，３４，３５，７３．８４・・・・・・駆
動回路、２４，２５，４６．４７・・・・・・終端抵抗
、７４．９４・・・・・・論理回路、７８，８８．９８
・・・・・・基準電位入力端子、７９，８９．９６・・
・・・・電源供給端子、である。 ６１ 早８園 第ｑ図
方向性受信回路が用いられている伝送系の概念図、第２
図は第１図の系の動作状態を表わす図、第３図は第１図
の系の論理レベルと閾値を表わす図、第４図は第１図の
系では実現できない伝送系を示した概念図、第５図は本
発明の実施例を示す概念図、第６図は第５因の系の論理
レベルと閾値の関係を示す図、第７図はこの系の動作状
態を示す図、第８図は第５図の４８部分の概念図。 第９図は第８図の動作状態を示す図、第１０図は第５図
の３１部分の回路図、第１１図は第５図の３０部分の回
路図、第１２図は第８図の回路図、である。 なお図において、 １．２，２６．２７，３０．３１・・・・・・送受信回
路、３．２８，３２・・・・・・伝送線路、２９．４８
・・・・・・受信専用回路、４，６，３６，３７，７６
．８６・・・・・・入力端子、５，７，４４，４５．５
７，５８゜７７．８７．９７，１０２・・・・・・出力
端子、１２゜１３．３８，３９，５６，７５，８５．９
５・・・・・・伝送線路との接続点、８，９，１０，１
１．４９゜５０．５１，５２，５９，６０，６１，８０
，８１゜８２．９０，９９，１００，１０１・・・・・
・闇値入力端子、１６．１７．１８．’１９，４０，４
１゜４２，４３，６２，６３，６４，７０，７１゜７２
．８３，９１，９２．９３・・・・・・受信回路、１４
．１５，３３，３４，３５，７３．８４・・・・・・駆
動回路、２４，２５，４６．４７・・・・・・終端抵抗
、７４．９４・・・・・・論理回路、７８，８８．９８
・・・・・・基準電位入力端子、７９，８９．９６・・
・・・・電源供給端子、である。 ６１ 早８園 第ｑ図
Claims (1)
- 【特許請求の範囲】 伝送線路の両端に２組や送受信回路と該伝送線路の途中
の任意の地点に受信専用回路とが設置され、それぞれの
前記送信回路は異なった市電流値を伝送線路に駆動出力
として送出することによって、前記２組の送信回路の両
方がオフ、一方のみオンで他方はオフ、他方のみオンで
一方はオフ。 両方がオンの４状態をと力、これら各々の状態での前記
伝送線路の上の電位をそれぞれ第１．第２゜第３．第４
の論理レベルとし、これら第１と第２゜第２と第３．第
３と第４の論理レベルの中心のレベルを各々Ｖ＋ｈｌ、
Ｖ＋ｈ２．Ｖ＋ｈ３ とするとき、前記受信回路はこ
れらＶ＋ｈ １． Ｖ＋ｈ ２． Ｖ＋ｈ ３ｆ閾値と
して持ち、かつ前記受信専用回路は、これらＶ＋ｈｓ、
Ｖ＋ｈ２．Ｖ＋ｈ３ ｔ−閾値トｌ、テ持ツコトｅ特
徴とする双方向性送受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57101901A JPS58219826A (ja) | 1982-06-14 | 1982-06-14 | 双方向性送受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57101901A JPS58219826A (ja) | 1982-06-14 | 1982-06-14 | 双方向性送受信回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58219826A true JPS58219826A (ja) | 1983-12-21 |
Family
ID=14312814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57101901A Pending JPS58219826A (ja) | 1982-06-14 | 1982-06-14 | 双方向性送受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58219826A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0736583A (ja) * | 1993-07-23 | 1995-02-07 | Nec Corp | バス接続システム |
| JP2009130852A (ja) * | 2007-11-27 | 2009-06-11 | Panasonic Corp | データ転送システム |
| JP2009225335A (ja) * | 2008-03-18 | 2009-10-01 | Toshiba Corp | 伝送装置及び二重伝送方式 |
-
1982
- 1982-06-14 JP JP57101901A patent/JPS58219826A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0736583A (ja) * | 1993-07-23 | 1995-02-07 | Nec Corp | バス接続システム |
| JP2009130852A (ja) * | 2007-11-27 | 2009-06-11 | Panasonic Corp | データ転送システム |
| JP2009225335A (ja) * | 2008-03-18 | 2009-10-01 | Toshiba Corp | 伝送装置及び二重伝送方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5243623A (en) | Switchable multi-mode transceiver interface device | |
| JP3828652B2 (ja) | 差動信号伝送回路 | |
| JP2002204272A (ja) | 信号伝送装置および信号伝送システム | |
| US3832489A (en) | Bidirectional bus repeater | |
| JPH0823354A (ja) | 信号入出力装置 | |
| JPH0446437A (ja) | ネットワークコントローラ | |
| JPS61216532A (ja) | 付設可能なイコライザ | |
| US3497619A (en) | Digital data transmission system | |
| US6690196B1 (en) | Simultaneous bi-directional I/O system | |
| JPS58219826A (ja) | 双方向性送受信回路 | |
| US6944239B2 (en) | CMOS receiver for simultaneous bi-directional links | |
| US5959601A (en) | Method and apparatus for parallel in serial out transmission | |
| JPH07273624A (ja) | ラインドライバ回路 | |
| US3949169A (en) | Device for the transmission of push-pull signals | |
| JPH06224976A (ja) | 半２重シリアル伝送用インターフェース変換回路 | |
| JPS6033643Y2 (ja) | 半二重ディジタル通信装置 | |
| JP3496072B2 (ja) | 送受信回路 | |
| JPS6361816B2 (ja) | ||
| JPH06152658A (ja) | 通信制御装置のインタフェース回路 | |
| JPS5873256A (ja) | 送受信回路 | |
| JPH04238434A (ja) | 伝送装置 | |
| JP2002232490A (ja) | クロック信号伝送方式 | |
| KR20000074847A (ko) | 저전압 차동 신호 통신 시스템 | |
| JPH0250537A (ja) | 双方向同時通信方式 | |
| JPS599473Y2 (ja) | 平衡形直流バス回路 |