JP2002232490A - クロック信号伝送方式 - Google Patents
クロック信号伝送方式Info
- Publication number
- JP2002232490A JP2002232490A JP2001021673A JP2001021673A JP2002232490A JP 2002232490 A JP2002232490 A JP 2002232490A JP 2001021673 A JP2001021673 A JP 2001021673A JP 2001021673 A JP2001021673 A JP 2001021673A JP 2002232490 A JP2002232490 A JP 2002232490A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- lvds
- clock signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】 クロック信号に伴って発生する不要電磁放射
ノイズを低減すると共に、周りの信号からの影響を受け
難いようにしたクロック信号伝送方式を提供する。 【解決手段】 プリント基板上を引き回すクロック信号
を、LVDS信号方式により伝送する。このようにすれば、
出力のLVDS信号は同相ノイズを除去するので周辺からの
ノイズの影響を受けにくくなり、また、LVDS信号は小振
幅信号であるので不必要な電磁放射ノイズの原因をなく
し、外部機器への影響を少なくすることができる。
ノイズを低減すると共に、周りの信号からの影響を受け
難いようにしたクロック信号伝送方式を提供する。 【解決手段】 プリント基板上を引き回すクロック信号
を、LVDS信号方式により伝送する。このようにすれば、
出力のLVDS信号は同相ノイズを除去するので周辺からの
ノイズの影響を受けにくくなり、また、LVDS信号は小振
幅信号であるので不必要な電磁放射ノイズの原因をなく
し、外部機器への影響を少なくすることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、クロック信号伝送
方式に関し、特にクロック信号の伝送に伴って発生する
不要電磁放射ノイズを低減すると共に、周りの信号から
の影響を受け難いようにしたクロック信号伝送方式に関
する。
方式に関し、特にクロック信号の伝送に伴って発生する
不要電磁放射ノイズを低減すると共に、周りの信号から
の影響を受け難いようにしたクロック信号伝送方式に関
する。
【０００２】
【従来の技術】従来、プリンタ装置，複写装置，ＦＡＸ
等に使用しているクロック発信器及びクロックドライバ
の出力信号は、TTLレベル（高電位レベル2.0〜5Ｖ、低
電位レベル0〜0.8Ｖ）やLVTTLレベル（高電位レベルMAX
1.7Ｖ、低電位レベルMAX 0．7Ｖ）であり、実際のプリ
ンタ装置等ではクロック発信器等からの出力信号（クロ
ック信号）を、プリント基板上に引き回して伝送してい
る。
等に使用しているクロック発信器及びクロックドライバ
の出力信号は、TTLレベル（高電位レベル2.0〜5Ｖ、低
電位レベル0〜0.8Ｖ）やLVTTLレベル（高電位レベルMAX
1.7Ｖ、低電位レベルMAX 0．7Ｖ）であり、実際のプリ
ンタ装置等ではクロック発信器等からの出力信号（クロ
ック信号）を、プリント基板上に引き回して伝送してい
る。
【０００３】
【発明が解決しようとする課題】しかしながら、前述の
如くプリント基板上にTTLレベル等のクロック信号を引
き回す場合には、クロック信号による不要電磁放射ノイ
ズを発生する原因となっている。また、クロック信号が
周りの信号からの影響を受けた場合には、画像形成装置
システムの誤動作を引き起こしやすい、という問題点が
ある。
如くプリント基板上にTTLレベル等のクロック信号を引
き回す場合には、クロック信号による不要電磁放射ノイ
ズを発生する原因となっている。また、クロック信号が
周りの信号からの影響を受けた場合には、画像形成装置
システムの誤動作を引き起こしやすい、という問題点が
ある。
【０００４】そこで本発明の課題は、クロック信号に伴
って発生する不要電磁放射ノイズを低減すると共に、周
りの信号からの影響を受け難いようにしたクロック信号
伝送方式を提供することである。
って発生する不要電磁放射ノイズを低減すると共に、周
りの信号からの影響を受け難いようにしたクロック信号
伝送方式を提供することである。
【０００５】
【課題を解決するための手段】前記課題を解決するため
に請求項１記載の発明は、プリント基板上を引き回すク
ロック信号を、LVDS信号方式により伝送することを特徴
とする。また、請求項２記載の発明は、前記プリント基
板上を引き回すクロック信号は、１つのクロック入力信
号から複数のクロック出力信号を生成することを特徴と
する。
に請求項１記載の発明は、プリント基板上を引き回すク
ロック信号を、LVDS信号方式により伝送することを特徴
とする。また、請求項２記載の発明は、前記プリント基
板上を引き回すクロック信号は、１つのクロック入力信
号から複数のクロック出力信号を生成することを特徴と
する。
【０００６】このようにすれば、出力のLVDS信号は同相
ノイズを除去するので周辺からのノイズの影響を受けに
くくなり、また、LVDS信号は小振幅信号であるので不必
要な電磁放射ノイズの原因をなくし、外部機器への影響
を少なくすることができる。
ノイズを除去するので周辺からのノイズの影響を受けに
くくなり、また、LVDS信号は小振幅信号であるので不必
要な電磁放射ノイズの原因をなくし、外部機器への影響
を少なくすることができる。
【０００７】また、請求項３記載の発明は、前記プリン
ト基板上を引き回すクロック信号の出力は、シングル・
エンド信号出力とLVDS信号出力とを切替え可能であるこ
とを特徴とする。このようにすれば、プリント基板上を
引き回すクロック信号の出力を、シングル・エンドとLV
DS信号とに切り替えることができるので、汎用性を持た
せることができる。
ト基板上を引き回すクロック信号の出力は、シングル・
エンド信号出力とLVDS信号出力とを切替え可能であるこ
とを特徴とする。このようにすれば、プリント基板上を
引き回すクロック信号の出力を、シングル・エンドとLV
DS信号とに切り替えることができるので、汎用性を持た
せることができる。
【０００８】
【発明の実施の形態】以下、本発明を図示の実施の形態
に基づいて説明する。 （１）第１の実施の形態 図１は本実施の形態のブロック図である。図１におい
て、符号１０は本実施の形態となるプリント基板上に構
成されたクロック発信器である。クロック発信器のクロ
ック速度は、例えばMAX約100MHzである。符号１１はク
ロック発信回路であり、TTL或いはLVTTLといったシング
ル・エンド信号でドライバ１２に接続される。ドライバ
１２は、LVDS信号のプラス側、マイナス側の伝送路を有
する。LVDSは、Low Voltage Differential Signalin
g（低電圧差動信号）である。符号１３はレシーバ、符
号１４は終端抵抗である。
に基づいて説明する。 （１）第１の実施の形態 図１は本実施の形態のブロック図である。図１におい
て、符号１０は本実施の形態となるプリント基板上に構
成されたクロック発信器である。クロック発信器のクロ
ック速度は、例えばMAX約100MHzである。符号１１はク
ロック発信回路であり、TTL或いはLVTTLといったシング
ル・エンド信号でドライバ１２に接続される。ドライバ
１２は、LVDS信号のプラス側、マイナス側の伝送路を有
する。LVDSは、Low Voltage Differential Signalin
g（低電圧差動信号）である。符号１３はレシーバ、符
号１４は終端抵抗である。
【０００９】次に、LVDS信号の伝送方式を、図２に示す
「LVDS伝送方式およびその信号レベルの説明図」に基づ
いて説明する。図２に示すように、ＬＶＤＳ伝送方式で
は、TTL（あるいはLVTTL）駆動方式の「Ｈ」または
「Ｌ」の信号を、低振幅で差動形式の信号、即ち、２つ
の信号の組合せからなる信号に変換して伝送する。この
２つの信号の一方を“＋側”、他方“−側”と定義し、
TTL（あるいはLVTTL）駆動方式の「Ｈ」または「Ｌ」の
信号は、この“＋側”と“−側”との電圧レベルの大小
に変換される。
「LVDS伝送方式およびその信号レベルの説明図」に基づ
いて説明する。図２に示すように、ＬＶＤＳ伝送方式で
は、TTL（あるいはLVTTL）駆動方式の「Ｈ」または
「Ｌ」の信号を、低振幅で差動形式の信号、即ち、２つ
の信号の組合せからなる信号に変換して伝送する。この
２つの信号の一方を“＋側”、他方“−側”と定義し、
TTL（あるいはLVTTL）駆動方式の「Ｈ」または「Ｌ」の
信号は、この“＋側”と“−側”との電圧レベルの大小
に変換される。
【００１０】“＋側”と“−側”との信号線は、レシー
バー側の入力段で１００Ωの抵抗で短絡される。これ
は、前記低振幅で差動形式の信号（LVDS信号）が伝送さ
れる伝送線路のインピーダンスが１００Ωに定義されて
いることにより（TIA/EIA−644規格）、各信号線の終端
抵抗値を確保するためのものである。
バー側の入力段で１００Ωの抵抗で短絡される。これ
は、前記低振幅で差動形式の信号（LVDS信号）が伝送さ
れる伝送線路のインピーダンスが１００Ωに定義されて
いることにより（TIA/EIA−644規格）、各信号線の終端
抵抗値を確保するためのものである。
【００１１】ここで、図３，図４を用いて、シングル・
エンド信号に対するノイズ（外的要因）の影響と、差動
信号に対するノイズの影響の差を説明する。シングル・
エンド信号の場合は、ノイズが印加されなければ、図３
（Ａ）に示すように、ドライバ入力と同一信号がレシー
バから出力される。しかし、ノイズが印加されると、図
３（Ｂ）に示すように、レシーバからノイズに対応した
箇所ににせデータが出てしまう。
エンド信号に対するノイズ（外的要因）の影響と、差動
信号に対するノイズの影響の差を説明する。シングル・
エンド信号の場合は、ノイズが印加されなければ、図３
（Ａ）に示すように、ドライバ入力と同一信号がレシー
バから出力される。しかし、ノイズが印加されると、図
３（Ｂ）に示すように、レシーバからノイズに対応した
箇所ににせデータが出てしまう。
【００１２】これに対し、LVDS信号の場合は、ノイズが
印加されなければ、図４（Ａ）に示すように、ドライバ
入力と同一信号がレシーバから出力され、ノイズが印加
された場合にも図４（Ｂ）に示すように、ドライバ入力
と同一信号がレシーバから出力される。即ち、LVDS信号
は同相ノイズが除去されるので、ノイズに対して強い。
また、LVDS信号の場合には伝送方式が電流モードなの
で、終端抵抗を必要とし、ドライバの出力電圧は終端抵
抗値１００Ωの場合には３５０ｍＶである。この小振幅
がＥＭＩ（Electro Magnetic Interference）の発生
を抑える。即ち、不要電磁放射ノイズの発生を抑制する
ことができる。
印加されなければ、図４（Ａ）に示すように、ドライバ
入力と同一信号がレシーバから出力され、ノイズが印加
された場合にも図４（Ｂ）に示すように、ドライバ入力
と同一信号がレシーバから出力される。即ち、LVDS信号
は同相ノイズが除去されるので、ノイズに対して強い。
また、LVDS信号の場合には伝送方式が電流モードなの
で、終端抵抗を必要とし、ドライバの出力電圧は終端抵
抗値１００Ωの場合には３５０ｍＶである。この小振幅
がＥＭＩ（Electro Magnetic Interference）の発生
を抑える。即ち、不要電磁放射ノイズの発生を抑制する
ことができる。
【００１３】なお、本実施の形態では終端抵抗値を１０
０Ωの場合について説明したが、プリント基板のインピ
ーダンスやレシーバの入力スレショールドに応じて終端
抵抗値を別の値に設定することも可能である。
０Ωの場合について説明したが、プリント基板のインピ
ーダンスやレシーバの入力スレショールドに応じて終端
抵抗値を別の値に設定することも可能である。
【００１４】（２）第２の実施の形態 図５は本実施の形態のブロック図である。図５におい
て、符号２０は本実施の形態となるプリント基板上に構
成されたクロックドライバ回路であり、発信手段２１、
例えば水晶発信子の発信出力が増幅器２２によって増幅
される。増幅器２２の出力はバッファ２３ａ〜バッファ
２３nに接続される。本例ではクロック出力はＮチャネ
ルの例を示す。バッファ出力はおのおのLVDSドライバ２
４ａ〜LVDSドライバ２４ｎに接続され、Ｎチャネルのク
ロック出力となる伝送路を有する。符号２５ａ〜２５ｎ
はレシーバ、符号２６ａ〜２６ｎは終端抵抗である。
て、符号２０は本実施の形態となるプリント基板上に構
成されたクロックドライバ回路であり、発信手段２１、
例えば水晶発信子の発信出力が増幅器２２によって増幅
される。増幅器２２の出力はバッファ２３ａ〜バッファ
２３nに接続される。本例ではクロック出力はＮチャネ
ルの例を示す。バッファ出力はおのおのLVDSドライバ２
４ａ〜LVDSドライバ２４ｎに接続され、Ｎチャネルのク
ロック出力となる伝送路を有する。符号２５ａ〜２５ｎ
はレシーバ、符号２６ａ〜２６ｎは終端抵抗である。
【００１５】本実施の形態の場合も、第１の実施の形態
と場合と同じ理由により、伝送にLVDS信号を使用してい
るので、外来ノイズに対して強く、且つ不要電磁放射ノ
イズの発生を抑制することができる。
と場合と同じ理由により、伝送にLVDS信号を使用してい
るので、外来ノイズに対して強く、且つ不要電磁放射ノ
イズの発生を抑制することができる。
【００１６】（３）第３の実施の形態 図６は本実施の形態のブロック図である。図６におい
て、符号３０は本実施の形態となるプリント基板上に構
成されたクロック発信器であり、クロック発信回路３２
は３-Stateバッファ３４，３５に接統され、バッファ３
４の出力はLVDSドライバ３３に接続される。また、バッ
ファ３５はシングル・エンド出力となる。
て、符号３０は本実施の形態となるプリント基板上に構
成されたクロック発信器であり、クロック発信回路３２
は３-Stateバッファ３４，３５に接統され、バッファ３
４の出力はLVDSドライバ３３に接続される。また、バッ
ファ３５はシングル・エンド出力となる。
【００１７】符号３１はインバータであり、切り替え信
号D/Sを反転し3-Stateバッファ３４，イネーブル端子３
５に接統される。切り替え信号D/Sが「Ｈ」の場合、3-S
tateバッファ３４がイネーブルとなり、LVDS出力が選択
され、D/S信号が「L」の場合3-Stateバッファ３５がイ
ネーブルとなり、シングル・エンド出力が選択される。
符号３６，３８はレシーバ、符号３７は終端抵抗であ
る。
号D/Sを反転し3-Stateバッファ３４，イネーブル端子３
５に接統される。切り替え信号D/Sが「Ｈ」の場合、3-S
tateバッファ３４がイネーブルとなり、LVDS出力が選択
され、D/S信号が「L」の場合3-Stateバッファ３５がイ
ネーブルとなり、シングル・エンド出力が選択される。
符号３６，３８はレシーバ、符号３７は終端抵抗であ
る。
【００１８】なお、本実施の形態ではクロック入力信号
が１つの場合を示したが、第２の実施の形態のように１
つの入力信号から複数の出力信号を生成する場合にも、
本実施の形態を適用可能であるのは勿論である。本実施
の形態の場合も、第１の実施の形態と場合と同じ理由に
より、伝送にLVDS信号を使用しているので、外来ノイズ
に対して強く、且つ不要電磁放射ノイズの発生を抑制す
ることができる。
が１つの場合を示したが、第２の実施の形態のように１
つの入力信号から複数の出力信号を生成する場合にも、
本実施の形態を適用可能であるのは勿論である。本実施
の形態の場合も、第１の実施の形態と場合と同じ理由に
より、伝送にLVDS信号を使用しているので、外来ノイズ
に対して強く、且つ不要電磁放射ノイズの発生を抑制す
ることができる。
【００１９】
【発明の効果】以上説明したように本発明によれば、以
下の効果を発揮することができる。請求項１および請求
項２記載の発明によれば、出力がLVDS信号であるので周
辺からのノイズの影響を受けにくくなり、また、不必要
な電磁放射ノイズの原因をなくし、外部機器への影響を
少なくすることができる。請求項３記載の発明によれ
ば、出力をシングル・エンドとLVDS信号とに切り替える
ことができるので、汎用性を持たせることができる。
下の効果を発揮することができる。請求項１および請求
項２記載の発明によれば、出力がLVDS信号であるので周
辺からのノイズの影響を受けにくくなり、また、不必要
な電磁放射ノイズの原因をなくし、外部機器への影響を
少なくすることができる。請求項３記載の発明によれ
ば、出力をシングル・エンドとLVDS信号とに切り替える
ことができるので、汎用性を持たせることができる。
【図１】本発明の第１の実施の形態のブロック図であ
る。
る。
【図２】LVDS伝送方式およびその信号レベルの説明図で
ある。
ある。
【図３】（Ａ）はシングル・エンド信号にノイズが印加
されない場合の波形図、（Ｂ）はシングル・エンド信号
にノイズが印加された場合の波形図である。
されない場合の波形図、（Ｂ）はシングル・エンド信号
にノイズが印加された場合の波形図である。
【図４】（Ａ）はLVDS信号にノイズが印加されない場合
の波形図、（Ｂ）はLVDS信号にノイズが印加された場合
の波形図である。
の波形図、（Ｂ）はLVDS信号にノイズが印加された場合
の波形図である。
【図５】本発明の第２の実施の形態のブロック図であ
る。
る。
【図６】本発明の第３の実施の形態のブロック図であ
る。
る。
１０…クロック発信器 １１…クロック発信回路 １２，２４ａ〜２４ｎ，３３…ドライバ １３，２５ａ〜２５ｎ，３６，３８…レシーバ １４，２６ａ〜２６ｎ，３７…終端抵抗 ２０…クロックドライバ ２１…発信手段 ２２…増幅器 ２３ａ〜２３ｎ…バッファ ３０…クロック発信器 ３１…インバータ ３２…クロック発信回路 ３４，３５…３-Stateバッファ
Claims (3)
- 【請求項１】 プリント基板上を引き回すクロック信号
を、LVDS信号方式により伝送することを特徴とするクロ
ック信号伝送方式。 - 【請求項２】 前記プリント基板上を引き回すクロック
信号は、１つのクロック入力信号から複数のクロック出
力信号を生成することを特徴とする請求項1記載のクロ
ック信号伝送方式。 - 【請求項３】 前記プリント基板上を引き回すクロック
信号の出力は、シングル・エンド信号出力とLVDS信号出
力とを切替え可能であることを特徴とする請求項１また
は請求項２記載のクロック信号伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001021673A JP2002232490A (ja) | 2001-01-30 | 2001-01-30 | クロック信号伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001021673A JP2002232490A (ja) | 2001-01-30 | 2001-01-30 | クロック信号伝送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002232490A true JP2002232490A (ja) | 2002-08-16 |
Family
ID=18887192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001021673A Pending JP2002232490A (ja) | 2001-01-30 | 2001-01-30 | クロック信号伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002232490A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100464326B1 (ko) * | 2003-01-30 | 2005-01-03 | 삼성전자주식회사 | 저전압 차등 신호 통신 시스템에서 노이즈를 검출하는장치 및 방법 |
| JP2006115455A (ja) * | 2004-09-14 | 2006-04-27 | Denso Corp | 伝送装置 |
| US7098711B2 (en) | 2003-08-21 | 2006-08-29 | Seiko Epson Corporation | Semiconductor device, receiver circuit, and frequency multiplier circuit |
| JP2008535328A (ja) * | 2005-03-23 | 2008-08-28 | クゥアルコム・インコーポレイテッド | オフチップ高速通信のための電流モードインターフェイス |
-
2001
- 2001-01-30 JP JP2001021673A patent/JP2002232490A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100464326B1 (ko) * | 2003-01-30 | 2005-01-03 | 삼성전자주식회사 | 저전압 차등 신호 통신 시스템에서 노이즈를 검출하는장치 및 방법 |
| US7098711B2 (en) | 2003-08-21 | 2006-08-29 | Seiko Epson Corporation | Semiconductor device, receiver circuit, and frequency multiplier circuit |
| JP2006115455A (ja) * | 2004-09-14 | 2006-04-27 | Denso Corp | 伝送装置 |
| JP4501767B2 (ja) * | 2004-09-14 | 2010-07-14 | 株式会社デンソー | 伝送装置 |
| JP2008535328A (ja) * | 2005-03-23 | 2008-08-28 | クゥアルコム・インコーポレイテッド | オフチップ高速通信のための電流モードインターフェイス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3828652B2 (ja) | 差動信号伝送回路 | |
| US7164299B2 (en) | Output buffer circuit having pre-emphasis function | |
| JP4087895B2 (ja) | 多重差動伝送システム | |
| US5898326A (en) | Signal transmission cable driver apparatus without a peaking coil | |
| JP4265615B2 (ja) | 信号ドライバ | |
| US7570714B2 (en) | Data transfer apparatus for low voltage differential signaling | |
| JPH07235952A (ja) | 信号伝送回路およびその回路を用いた信号伝送装置 | |
| US7786751B2 (en) | Differential signaling system and method of controlling skew between signal lines thereof | |
| CN101233732A (zh) | 高速驱动器均衡 | |
| US6392619B1 (en) | Data transfer device and liquid crystal display device | |
| JP2002232490A (ja) | クロック信号伝送方式 | |
| US20080159371A1 (en) | Common mode adaptive equalization | |
| US6774700B1 (en) | Current-mode logic differential signal generation circuit employing squelch | |
| US6154066A (en) | Apparatus and method for interfacing integrated circuits having incompatible I/O signal levels | |
| WO2018070261A1 (ja) | ドライバ回路およびその制御方法、並びに、送受信システム | |
| JP2009060489A (ja) | 信号送信機、信号受信機及び多重差動伝送システム | |
| JPH0555898A (ja) | データ転送方式 | |
| US7061282B2 (en) | Differential signal pairs generator | |
| JP2871443B2 (ja) | インタフェース回路 | |
| JP2002354053A (ja) | 信号伝送回路の構成方法および信号伝送ケーブル | |
| WO2012017691A1 (en) | Ac coupled single-ended lvds receiving circuit comprising low-pass filter and voltage regulator | |
| JP2004128629A (ja) | 信号伝送回路 | |
| EP1410590B1 (en) | Low swing communication system | |
| JP7162241B2 (ja) | カメラ | |
| JP2001339444A (ja) | ビデオデータ伝送方法および回路 |