JP2008535328A - オフチップ高速通信のための電流モードインターフェイス - Google Patents
オフチップ高速通信のための電流モードインターフェイス Download PDFInfo
- Publication number
- JP2008535328A JP2008535328A JP2008503287A JP2008503287A JP2008535328A JP 2008535328 A JP2008535328 A JP 2008535328A JP 2008503287 A JP2008503287 A JP 2008503287A JP 2008503287 A JP2008503287 A JP 2008503287A JP 2008535328 A JP2008535328 A JP 2008535328A
- Authority
- JP
- Japan
- Prior art keywords
- current
- signal
- integrated circuit
- transmission lines
- receiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018514—Interface arrangements with at least one differential stage
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
- H04L25/0282—Provision for current-mode coupling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0292—Arrangements specific to the receiver end
- H04L25/0294—Provision for current-mode coupling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0278—Arrangements for impedance matching
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
Abstract
2つの集積回路(ICまたは“チップ”)の間でデータを転送するためのトランシーバインターフェイスは、従来の電圧モード差動シグナリング技術ではなく、電流モード技術を利用する。送信チップ上のドライバによって送られることになる(ロジック“0”または“1”のような)信号値に基づいて2つの送信ワイヤのうちの1つに電流パルスが注入される。受信チップ中の受信ブロックにおいて、差動電流信号として電流パルスが受け取られる。差動電流信号は電流比較器によって低振幅差動電圧信号に変換される。適切な信号値を出力する演算増幅受信機によって差動電圧信号を検出してもよい。
【選択図】 図1
【選択図】 図1
Description
本出願は、「オフチップ高速通信のための電流モードインターフェイス」と題され、2005年3月23日に出願された、米国仮特許出願シリアル番号第60/664,916号に対して優先権を主張する。
さまざまな応用は通信するために2つ以上の集積回路(IC)または“チップ”を要求する。チップ−対−チップデータ転送に対する従来の技術は、SSTL(スタブ直列終端ロジック)、LVDS(低電圧差動シグナリング)、LVPECL(低電圧正エミッタ結合ロジック)、CML(電流モードロジック)および他の差動技術を含む。非常に高速な、および、高スループットな応用に対して、LVDSのような低振幅差動シグナリング方式は、より少ない電力を消費し、より少ない電磁波干渉(EMI)を生成させ、そしてそれらの差動信号特性のために良いノイズ耐性を示すという点で、CMOS(相補型金属酸化膜半導体)レール−対−レールシグナリングに比して、利点を有している。
LVDSチップ−対−チップインターフェイスは、情報をシグナリングするために2つの送信ワイヤの間の電圧の差を使用する。例えばロジック“1”またはロジック“0”のような、送られることになるロジックレベルに依拠して、一方のチップ上の送信機は、一方または他方のワイヤに小電流を注入する。(送信ワイヤの特性インピーダンスに整合された)約100オームの受信端において、抵抗器を通して電流が流れ、次に他方のワイヤを通して電流が反対方向に戻る。他方のチップ上の受信機が、この電圧の極性を検知してロジックレベルを決定する。2つのワイヤ間の信号の小振幅と、電界および磁界の密結合は、放射電磁波ノイズの量を減少させる。
上で述べたLVDSと他の差動技術は、電圧モード技術であり、電圧モード技術では、ロジック“1”とロジック“0”の間を区別するために、受信機端において送信電流が電圧に変換される。チップ環境におけるノイズは、おおむね電圧ノイズであり、この結果として、これらの変換された電圧信号は、ノイズ結合を受けやすい。また、高周波数の影響は受信機端における電圧レベルを減衰させ、この電圧レベルは、要求される最小電圧振幅に対するボトムラインを提示している。加えて、電流−対−電圧変換が行われるポイントは、ケーブル負荷、ピンキャパシタンス、ボンドパッド、静電気放電(ESD)ダイオード等により寄与される、かなりのキャパシタンスを経験する。この結果として、高速シグナリングスリューレート(I/C)は、電流を増加させることによってのみ維持することができ、これは電力消費を増加させる。
図1は、実施形態にしたがった、電流モードトランシーバインターフェイス100を示す。インターフェイスは、送信チップに含まれるドライバ102、受信チップに含まれる受信ブロック104、二重送信ライン105、106を含む。各チップは、チップ間の二方向データ転送のためにドライバと受信機ブロックの両方を含んでいてもよい。また、チップ間でパラレルにデータを転送するために複数のインターフェイスを使用してもよい。
ドライバ102は送信のために入力データパターン108を受け取る。2つの送信ライン105、106を通して、電流モード差動シグナリングを使用する。例えば、(ロジック“1”に対応している)HIGH電圧信号150、または、(ロジック“0”に対応している)LOW電圧信号のような、入力データ108の電圧レベルに基づいて、電流源110により提供される電流パルスが、送信ラインのうちの1つを通して送られる。スイッチ111、112は、電流パルスが送られる送信ライン105または106をそれぞれ制御する。1つの実施形態では、各スイッチ111、112は、LOW電圧信号に応答して閉じられてもよく、HIGH電圧信号に応答して開けられてもよく、スイッチ111に対する入力はインバータ114によって反転されている。したがって、入力データ108におけるHIGH電圧信号150(ロジック“1”)に対しては、スイッチ111が閉じられ、スイッチ112が開けられて、電流パルスが送信ライン105を通して流れることができるようにし、そして、入力データパターン108におけるLOW電圧信号151(ロジック“0”)に対しては、スイッチ112が閉じられ、スイッチ111が開けられて、電流パルスが送信ライン106を通して流れることができるようにする。
送信ライン105、106は、50オームの特性インピーダンスをそれぞれ持っていてもよく、これは、ほとんどの低コスト送信メディアに対して共通のインピーダンス値である。両方の送信ラインは、受信端において抵抗器116によって終端されている。抵抗器116は、適切な受信機終端を提供するために選択される、例えば100オームのような値を有する。抵抗器116および電流ミラーデバイス120、121は、受信端インピーダンスを決定する。
受信ブロック104では、どの送信ラインを通して電流が送られたかを決定するために電流比較器118、119を使用してもよい。各電流比較器118、119は、電流ミラー120、121、および、基準電流Iref源122、123を含んでいてもよく、これは1mAより少なくてもよい。このタイプの電流比較器において、入力ノード126または127における入力電流Isignalが、基準電流Irefよりも大きいとき、出力ノード128、129それぞれにおける電圧はLOWに降下する。そうでなければ、ノードはHIGHのままである。
電流パルスが送信ライン105または106のうちの1つを通して送られるとき、2つの電流ミラー120、121は、それらにおいて異なる電流Isignal A130、Isignal B131をそれぞれ持つ。これらの差動電流は(必要である場合)いくらかの利得Kでミラーされ、これらのミラーされた電流、K*Isignal AおよびK*Isignal Bは、対応している電流源122、123を通して供給される基準電流Iref124に対して比較される。これは電流比較器118、119の出力ノード128、129において、差動電圧DATA+およびDATA−を生成する。カスコード演算増幅受信機130は、次に、差動電圧を検知して、レール−対−レール単一端の出力電圧、DATAOUT132を生成する。
図2はインターフェイス100の例示的な実施形態の概念図であり、ここではスイッチ111、112がPMOSトランジスタであり、電流ミラー120、121はダイオード構成されたNMOS電流ミラーであり、そして、基準電流源110、122、123は、バイアス発生器回路から得られる。図2で示したインターフェイス100の動作を図示するために、例示的なデータ送信を説明する。ドライバにおける入力データ108が、HIGH150に遷移するとき、HIGH電圧信号は、スイッチ112を開かせ、インバータ114によりLOW電圧信号へと反転され、MOSスイッチ111を閉じさせる。電流源110からの電流パルスが、送信ライン105を通して送られる。送られた電流のほとんどが、Isignal A130として電流ミラー120に対する入力となる。少量の電流が、抵抗器116を通過して、Isignal B131として他の電流ミラー121に入る。しかしながら、ドライバにおける開スイッチ112は、抵抗器116を横切る何らかの電流が他の送信ライン106を通過することを防ぐ。これは、戻り電流パスを含む、すなわち、電流が非送信ラインを通して戻される、例えば、LVDSのような他の差動技術とは異なる。
(このケースでは送信ライン105である)送信ラインのK*Isignalを下回り、(このケースでは送信ライン106である)非送信ラインのK*Isignalを上回るように基準電流源122、123から基準電流Iref124が選択される。電流比較器118では、K*Isignal>Irefは、ノード128(DATA+)をLOWに降下させる。電流比較器119では、K*Isignal<Irefは、ノード129(DATA−)をHIGHに遷移させる。カスコード演算増幅受信機130は、2つの電圧の間の差を感知して、LOW電圧信号を出力し、これは入力データ108におけるLOW値を反映する。
図3A−Cは、1つの実施形態にしたがった、電流モードトランシーバインターフェイスの動作のシミュレーションの結果を示しているパイロットである。図3Aは、ドライバにおける入力データパターン300を示し、これは図3Bに示したように、受信ブロックにおいて出力データ302によって正確に複製される。図3Cは、受信ブロック中の電流比較器の出力ノード(DATA+ 128、DATA− 129)における、対応している電圧304、306を示す。このシミュレーションでは、DATA+ 128、DATA− 129との間の差振幅は21mVである。しかしながら、この振幅はIrefに対してより高い値を選ぶことによって、より高くすることができる。ノード126および127における差振幅は、10から15mV程度に低くすることができ、これは、(例えば、200mV以下のような)一般的な電圧モード技術よりもかなり低い。また、遠終端インピーダンスはゆるく規定することができ、ドライバにおける源終端は、送信ラインの適切な終端に対して使用することができる。
インターフェイス100は真の電流モードシグナリングを使用し、これは非常に高いノイズ耐性を有する(一般的にチップ中のノイズのほとんどが電圧モードである)。また、電流−対−電圧変換が行われる受信ブロック104中のポイント、すなわち、ノード128および129は、(主にゲートキャパシタンスのような)非常に低いキャパシタンスを有し、これは同じ低い電流で、スリューレート(I/C)を改善するのを助ける。1つの実施形態では、インターフェイスは1mAより少ない電流消費で、高データスループットを達成することができ、これは従来のLVDS技術で使用される一般的な3.5mAよりもかなり低い。他の利点は、電圧モード技術に比して2桁の大きさの電力節減、堅牢な設計を促進する高ノイズマージン、および、減少されたEMI注入を含む。
さまざまな応用において、電流モードインターフェイストランシーバを使用してもよい。例えば、図4は、液晶ディスプレイ(LCD)406に対するプロセッサ402と、ディスプレイ制御装置404との間でデータを通信するための電流モードトランシーバインターフェイスを含んでいる移動体電話機400を示す(内部部品は破線で示した)。プロセッサ402上のドライバ408は、送信ライン412を通してディスプレイ制御装置404上の受信ブロック410にデータを送信する。上で説明したように、各チップは二方向データ転送のためにドライバおよび受信機ブロックの両方を含んでいてもよく、チップ間でデータをパラレルに転送するのに複数のインターフェイスを使用してもよい。
いくつかの実施形態を説明してきた。しかしながら、本発明の精神と範囲を逸脱することなく、さまざまな変更を行ってもよいことが理解されるだろう。したがって、他の実施形態は、添付の特許請求の範囲の範囲内にある。
Claims (10)
- 電流モードトランシーバインターフェイスにおいて、
第1の集積回路と第2の集積回路との間に接続された一対の送信ラインと、
前記送信ラインのそれぞれの第1の端に結合され、入力信号値に応答して、一方または他方の送信ラインへと電流信号を注入するように動作する、第1の集積回路上のドライバと、
前記送信ラインのそれぞれの第2の端に結合された、前記第2の集積回路上の受信機と
を具備し、
前記受信機は、
各電流比較器が、前記一対の送信ラインのうちの対応している一方に結合され、かつ、前記対応している送信ラインにおける電流信号を基準電流と比較して、前記対応している送信ラインを通して電流パルスが送られたかどうかを示す電圧信号を発生させるように動作する、一対の電流比較器と、
前記電流比較器からの前記電圧信号を比較して、前記入力信号値に対応している信号を出力する電圧比較器と
を備える電流モードトランシーバインターフェイス。 - 前記ドライバが、
電流源と、
各スイッチが前記送信ラインのうちの一方に接続され、前記入力信号値に応答して開閉するように構成された、一対のスイッチと
を備える、請求項1記載のインターフェイス。 - 前記電流パルスが前記送信ラインのうちの一方に注入され、前記送信ラインの他方を通しての前記電流パルス用戻りパスがないように、所定の入力信号値に対して一方のスイッチだけが開かれる、請求項2記載のインターフェイス。
- 前記受信機は、前記送信ラインの間に接続された終端抵抗器をさらに備える、請求項1記載のインターフェイス。
- 前記電流パルスは1mAより少ない、請求項1記載のインターフェイス。
- 前記電流比較器により発生された前記電圧信号が、20mVより少ない差振幅を有する差電圧信号を構成する、請求項1記載のインターフェイス。
- 第1の集積回路と第2の集積回路との間でデータを転送するための電流モードトランシーバインターフェイス中で使用する受信機において、
各電流比較器が、前記第1の集積回路と第2の集積回路との間に接続された一対の送信ラインのうちの対応している一方に結合され、かつ、前記対応している送信ラインにおける電流信号を基準電流と比較して、前記第1の集積回路に結合されたドライバによって入力信号値に応答して、前記対応している送信ラインを通して電流パルスが送られたかどうかを示す電圧信号を発生させるように動作する、一対の電流比較器と、
前記電流比較器からの前記電圧信号を比較して、前記入力信号値に対応している信号を出力する電圧比較器と
を具備する受信機。 - 前記送信ラインの間に接続された終端抵抗器をさらに具備する、請求項7記載の受信機。
- 前記電流パルスは1mAより少ない、請求項7記載の受信機。
- 前記電流比較器により発生された電圧信号が、20mVより少ない差振幅を有する差電圧信号を構成する、請求項7記載の受信機。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US66491605P | 2005-03-23 | 2005-03-23 | |
PCT/US2006/011173 WO2006102666A1 (en) | 2005-03-23 | 2006-03-23 | Current mode interface for off-chip high speed communication |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008535328A true JP2008535328A (ja) | 2008-08-28 |
Family
ID=36794917
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008503287A Pending JP2008535328A (ja) | 2005-03-23 | 2006-03-23 | オフチップ高速通信のための電流モードインターフェイス |
Country Status (6)
Country | Link |
---|---|
US (1) | US7471110B2 (ja) |
EP (1) | EP1861973A1 (ja) |
JP (1) | JP2008535328A (ja) |
CA (1) | CA2601453A1 (ja) |
RU (1) | RU2369977C2 (ja) |
WO (1) | WO2006102666A1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006311551A (ja) * | 2005-04-26 | 2006-11-09 | Magnachip Semiconductor Ltd | 差動電流駆動方式の送信システム |
JP2009238892A (ja) * | 2008-03-26 | 2009-10-15 | Seiko Epson Corp | 集積回路装置、電気光学装置及び電子機器 |
JP2010124047A (ja) * | 2008-11-17 | 2010-06-03 | Sanken Electric Co Ltd | レベルシフト回路 |
JP2012514413A (ja) * | 2008-12-29 | 2012-06-21 | シリコン・ワークス・カンパニー・リミテッド | Cogアプリケーションのためのインターフェースシステム |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7893719B2 (en) * | 2005-06-15 | 2011-02-22 | Ati Technologies, Ulc | Apparatus and methods for self-biasing differential signaling circuitry having multimode output configurations for low voltage applications |
US7692565B2 (en) * | 2007-04-18 | 2010-04-06 | Qualcomm Incorporated | Systems and methods for performing off-chip data communications at a high data rate |
US8253526B2 (en) * | 2007-05-07 | 2012-08-28 | Texas Instruments Incorporated | Termination compensation for differential signals on glass |
US8643401B2 (en) * | 2009-04-29 | 2014-02-04 | Globalfoundries Singapore Pte. Ltd. | Integrated circuit communication system with differential signal and method of manufacture thereof |
US8514533B2 (en) * | 2010-06-24 | 2013-08-20 | Intel Corporation | Method, apparatus, and system for protecting supply nodes from electrostatic discharge |
FR2961976B1 (fr) | 2010-06-25 | 2012-06-29 | Tekcem | Amplificateur differentiel captant le courant a entree equilibree |
US9219055B2 (en) | 2012-06-14 | 2015-12-22 | International Business Machines Corporation | Structure and method for dynamic biasing to improve ESD robustness of current mode logic (CML) drivers |
RU2520416C1 (ru) * | 2012-11-26 | 2014-06-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") | Устройство для выделения модуля разности двух входных токов |
WO2017052575A1 (en) * | 2015-09-25 | 2017-03-30 | Intel Corporation | Extending multichip package link off package |
US11757431B2 (en) | 2021-12-29 | 2023-09-12 | International Business Machines Corporation | Current-mode signal path of an integrated radio frequency pulse generator |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03216023A (ja) * | 1990-01-22 | 1991-09-24 | Yokogawa Electric Corp | A/d変換器 |
JPH07264042A (ja) * | 1994-03-17 | 1995-10-13 | Fujitsu Ltd | 高速インタフェース回路 |
JP2002232490A (ja) * | 2001-01-30 | 2002-08-16 | Ricoh Co Ltd | クロック信号伝送方式 |
JP2004504771A (ja) * | 2000-07-18 | 2004-02-12 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 消費電力が少ないディジタルインタフェース |
JP2005064590A (ja) * | 2003-08-13 | 2005-03-10 | Rohm Co Ltd | 伝送装置 |
JP2005191864A (ja) * | 2003-12-25 | 2005-07-14 | Seiko Epson Corp | 受信装置 |
JP2007512769A (ja) * | 2003-11-24 | 2007-05-17 | フェアチャイルド セミコンダクター コーポレイション | 電流転送論理 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5471498A (en) * | 1993-04-15 | 1995-11-28 | National Semiconductor Corporation | High-speed low-voltage differential swing transmission line transceiver |
US6615027B1 (en) | 2000-01-21 | 2003-09-02 | Qualcomm Incorporated | Method and circuit for providing interface signals between integrated circuits |
US6894536B2 (en) * | 2001-12-10 | 2005-05-17 | Intel Corporation | Low power NRZ interconnect for pulsed signaling |
ATE346443T1 (de) | 2003-01-29 | 2006-12-15 | Koninkl Philips Electronics Nv | Leiteranordnung für eine übertragungsleitung |
-
2006
- 2006-03-23 CA CA002601453A patent/CA2601453A1/en not_active Abandoned
- 2006-03-23 US US11/389,332 patent/US7471110B2/en not_active Expired - Fee Related
- 2006-03-23 WO PCT/US2006/011173 patent/WO2006102666A1/en active Application Filing
- 2006-03-23 EP EP06739775A patent/EP1861973A1/en not_active Withdrawn
- 2006-03-23 RU RU2007139097/09A patent/RU2369977C2/ru not_active IP Right Cessation
- 2006-03-23 JP JP2008503287A patent/JP2008535328A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03216023A (ja) * | 1990-01-22 | 1991-09-24 | Yokogawa Electric Corp | A/d変換器 |
JPH07264042A (ja) * | 1994-03-17 | 1995-10-13 | Fujitsu Ltd | 高速インタフェース回路 |
JP2004504771A (ja) * | 2000-07-18 | 2004-02-12 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 消費電力が少ないディジタルインタフェース |
JP2002232490A (ja) * | 2001-01-30 | 2002-08-16 | Ricoh Co Ltd | クロック信号伝送方式 |
JP2005064590A (ja) * | 2003-08-13 | 2005-03-10 | Rohm Co Ltd | 伝送装置 |
JP2007512769A (ja) * | 2003-11-24 | 2007-05-17 | フェアチャイルド セミコンダクター コーポレイション | 電流転送論理 |
JP2005191864A (ja) * | 2003-12-25 | 2005-07-14 | Seiko Epson Corp | 受信装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006311551A (ja) * | 2005-04-26 | 2006-11-09 | Magnachip Semiconductor Ltd | 差動電流駆動方式の送信システム |
JP2009238892A (ja) * | 2008-03-26 | 2009-10-15 | Seiko Epson Corp | 集積回路装置、電気光学装置及び電子機器 |
JP4544326B2 (ja) * | 2008-03-26 | 2010-09-15 | セイコーエプソン株式会社 | 集積回路装置、電気光学装置及び電子機器 |
JP2010124047A (ja) * | 2008-11-17 | 2010-06-03 | Sanken Electric Co Ltd | レベルシフト回路 |
JP2012514413A (ja) * | 2008-12-29 | 2012-06-21 | シリコン・ワークス・カンパニー・リミテッド | Cogアプリケーションのためのインターフェースシステム |
Also Published As
Publication number | Publication date |
---|---|
RU2007139097A (ru) | 2009-04-27 |
US20070099564A1 (en) | 2007-05-03 |
RU2369977C2 (ru) | 2009-10-10 |
CA2601453A1 (en) | 2006-09-28 |
US7471110B2 (en) | 2008-12-30 |
EP1861973A1 (en) | 2007-12-05 |
WO2006102666A1 (en) | 2006-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7471110B2 (en) | Current mode interface for off-chip high speed communication | |
KR100652391B1 (ko) | 저전압 차동 신호 드라이버 | |
JP4578316B2 (ja) | 送信装置 | |
US7453283B2 (en) | LVDS input circuit with connection to input of output driver | |
US7750666B2 (en) | Reduced power differential type termination circuit | |
US6686772B2 (en) | Voltage mode differential driver and method | |
US7906994B2 (en) | Fast common mode feedback control for differential driver | |
US7482837B2 (en) | System and method for combining signals on a differential I/O link | |
US7113759B2 (en) | Controller area network transceiver having capacitive balancing circuit for improved receiver common-mode rejection | |
US7633312B2 (en) | Data transmission apparatus and a data receiving apparatus used for the same | |
US7564270B1 (en) | Differential output driver | |
JP2009531925A (ja) | 出力インピーダンスを整合した低電圧で低消費電力の差動ドライバ | |
JPH09502588A (ja) | 信号化装置 | |
US8441281B2 (en) | Current-mode logic buffer with enhanced output swing | |
US6690196B1 (en) | Simultaneous bi-directional I/O system | |
JP7051694B2 (ja) | ドライバ回路およびその制御方法、並びに、送受信システム | |
US20130038346A1 (en) | Apparatus and method for signal transmission over a channel | |
KR100780881B1 (ko) | 전류원 스위칭에 의한 저전력 듀얼 레벨 차동신호 전송회로 | |
EP2464009B1 (en) | Differential signal termination circuit | |
KR20020064666A (ko) | 드라이버회로 및 데이터 통신장치 | |
US10951441B2 (en) | Receiver systems and methods for AC and DC coupling of receiver | |
US6693465B1 (en) | Open input sense for differential receiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110426 |