JP2006311551A - 差動電流駆動方式の送信システム - Google Patents

Abstract

【課題】差動電流にデータを載せて、送信するための差動電流方式データ送信システムで、特に、半導体チップ外部の送信ラインに対する差動電流方式のデータ送信システムを提供すること。
【解決手段】本発明のトルーラインと、バーラインとからなる送信ラインに、電流差として、信号の送信を行う差動電流駆動方式の送信システムは、送信信号の論理値に応じて、前記送信ラインに電流差を与え、所定のタイミングに応じて、前記送信ラインを均等化（equalization）させる送信回路と、前記送信回路の信号送信及び送信ラインの均等化を制御するための送信制御部とからなる送信機と、前記送信ラインの電流差をミラーリングした後、電圧差に変換するためのＩＶ変換回路と前記ＩＶ変換回路の電圧差を増幅するための差動増幅器とからなる受信機とを備えたことを特徴とする。
【選択図】図１

Description

本発明は、差動電流にデータを載せて送信するための差動電流方式のデータ送信システムに関し、特に、半導体チップ外部の送信ラインに対する差動電流方式のデータ送信システムに関する。

２つ以上の半導体チップ間に存在する導線などの送信ラインを用いるデータ送信は、従来の技術では、送信側において、データを電圧差に変換して、送信ラインに載せると、受信側では、電圧差を感知して、再びデータに変換する方式により行われる。

電圧差を利用したデータ送信の場合、比較的に長さが長い送信ラインに適していないという問題点があったため、電流を利用したデータ送信方式が提示された。電流を利用するデータ送信方式は、データ信号を送信ラインに出力される電流の大きさの差に変換して送信するものである。

直列送信／並列送信に関係なく、１つのビットデータが、転送されるラインの個数に応じて、データ１つ当り、一つの送信ラインを割り当てして、その送信ライン電流値の大きさとして、データを示す単一電流駆動方式と、データ１つ当り２つの送信ラインを割り当てして、前記２送信ラインの電流値の優劣として、データを示す、差動電流駆動方式に分けられる。

差動電流駆動方式とは、２つの送信ラインに、互いに異なる電流を出力して、これによって、送信ラインの受信端に発生する電圧差にて、送信される信号を検出する方式であって、単一電流駆動方式に比べて、ノイズによる送信信号の歪みは著しく低減される。これに対して、送信ライン間の干渉現象は、送信ライン間の距離が近いほど、より大きな影響をおよぼすようになる。結果的に、差動電流駆動方式では、送信ラインに寄生する、Ｒ，Ｌ，Ｃ成分が大きくなるにつれて、ノイズとラインとの間の干渉による影響が大きくなり、これは、送信する信号の歪みの深化だけでなく、信号の遷移時間の増加送信速度の低下を招く。

前記問題を克服するため、従来の技術では、送信側から送信ラインに、より多くの電流を送信して、受信端での電圧差を大きくすることによって、送信信号の歪みを最小化する方法が用いられていた。しかし、これは、より多くの電力消費を要求して、増加された送信ラインの電流は、送信ライン間のＥＭＩ（Electro-Magnetic Interference）を増加させる逆効果を引起すという問題があった。

一方、従来の技術による差動電流駆動方式の受信機は、その内部の終端抵抗に送信された電流を印加して発生する電位差にて、信号を復元した。

終端抵抗が大きいほど、発生する電位差が大きくなって、信号の復元が容易になるが、最大電力伝達のためのインピーダンスマッチング関係において、一般的な受信機の標準が５０Ωと確定されているため、終端抵抗を任意に大きくさせることはできない。この場合、前記電位差を大きくするために、送信電流を大きくするしかないが、送信電流の増加は、電力の浪費及びＥＭＩを悪化させるという問題を引き起こす。

このような問題により、前記終端抵抗が発生させる電位差自体が微弱な場合、信号の敏感度が低くなり、信号の復元においてのエラーの可能性が増加する。このような場合、信号の復元能力を向上させるための他の方法には、前記終端抵抗が発生させた電位差を増幅させ得る高品質の増幅器を用いる方法がある。しかし、高品質の増幅器は、複雑な回路を備えることしかないので、全体受信機の回路の複雑性を増大させ、基板上の広い面積を占めるようになって、レイアウトマージンを悪化させるという問題があった。

本発明は、上記した従来の問題を解決するためになされたものであって、その目的は、送信機の省電力が可能な差動電流駆動方式の送信システムを提供することにある。

また、本発明の他の目的は、送信ライン間の干渉による送信信号の歪みを防止することのできる差動電流駆動方式の送信システムを提供することにある。

また、本発明のさらに他の目的は、送信速度の低下を防止し得る送信機を備えた差動電流駆動方式の送信システムを提供することにある。

また、本発のさらに他の目的は、信号の復元時、エラーの可能性が低く、信号に対する敏感度の高い受信機を備える差動電流駆動方式の送信システムを提供することにある。

また、本発明のさらに他の目的は、構造が簡単かつレイアウトにマージンを提供し得る受信機を備える差動電流駆動方式の送信システムを提供することにある。

そこで、前記問題点を解決するため、本発明のトルーラインとバーラインとからなる送信ラインに、電流差にて、信号の送信を行う差動電流駆動方式の送信システムは、送信信号の論理値に応じて、前記送信ラインに電流差を与え、所定のタイミングに応じて、前記送信ラインを均等化（equalization）させる送信回路と前記送信回路の信号送信及び送信ラインの均等化を制御するための送信制御部とからなる送信機と、前記送信ラインの電流差をミラーリングした後、電圧差に変換するためのＩＶ変換回路と、前記ＩＶ変換回路の電圧差を増幅するための差動増幅器とからなる受信機とを備えたことを特徴とする。

本発明によれば、本発明による差動電流駆動方式の送信システムを実施することによって、送信のための電力消費を低減する効果がある。

また、本発明は、送信ラインの間の干渉による送信信号の歪み及び／又は送信速度の低下を防止できる効果もある。

また、本発明による差動電流駆動方式の受信機を実施することにより、信号の復元時に、エラーの可能性を低減したり、信号に対する敏感度を高めたりする効果がある。

また、本発明の受信機は、構造が簡単なので、レイアウトにマージンを提供し得る効果もある。

以下、本発明の最も好ましい実施形態を、添付した図面を参照して詳細に説明する。

以下では、本発明の思想を適用した送信機構成と受信機構成、及び両方を備える全体送信システムを、別の実施形態にして記述する。

（第１の実施形態）
図１及び図２に示したように、本実施形態の差動電流駆動方式の送信機は、送信ライン対の内、トルーラインＴＸ＋に基底論理状態を示す基底電流を供給するための第１電源Ｉｃｃ１と、前記送信ライン対の内、バーラインＴＸ−に基底論理状態を示す基底電流を供給するための第２電流源Ｉｃｃ２と、前記送信ライン対の内、いずれかに遷移論理状態を示す遷移電流を生成するための遷移電流源Ｉｄｅと、データの送信の前に、前記送信ラインの電位を均等化させるための均等化スイッチＳＷＥと、送信しようとするデータの論理値に応じて、前記遷移電流を前記トルーラインＴＸ＋又はバーラインＴＸ−に供給するための遷移スイッチＳＷＴと、送信しようとするデータに対応して、前記均等化スイッチＳＷＥ及び遷移スイッチＳＷＴの切り替えを制御するための送信制御部１０とを備えたことを特徴とする。

図３は、本実施形態による、差動電流駆動方式の送信回路２０をＭＯＳトランジスタ回路で実現したものであって、第１／第２電流源Ｉｃｃ１，Ｉｃｃ２及び遷移電流源Ｉｄｃは、電流ミラー回路で実現し、均等化スイッチＳＷＥ及び遷移スイッチＳＷＴは１対の相補的なＰ／ＮＭＯＳトランジスタからなる２ＭＯＳスイッチＳＷＥ−１，ＳＷＴ−１で実現した。一方、図４は均等化スイッチＳＷＥ及び遷移スイッチＳＷＴを単一ＭＯＳスイッチＳＷＥ−２，ＳＷＴ−２で実現したものである。

前記電流ミラーの実現のために、基準電流を流動させる基準ミラーＭＯＳトランジスタＴＲ１を備える。基準ミラーＭＯＳトランジスタＴＲ１は、ソースが電源電圧端ＶＤＤに接続され、ドレイン及びゲートに送信機の外部で生成した基準電流入力端を接続させて、送信機の外部で生成した基準電流Ｉｒｅｆをそのソース−ドレイン経路を介して、流動させる。

第１電流源Ｉｃｃ１は、ソースが電源電圧の側に接続され、ドレインがトルーラインＴＸ＋に接続され、ゲートが前記基準ミラーＭＯＳトランジスタのゲートに接続された第１基底ミラーＭＯＳトランジスタＴＲ２で実現したし、第２電流源Ｉｃｃ２は、ソースが電源電圧の側に接続され、ドレインがトルーラインＴＸ＋に接続され、ゲートが前記基準ミラーＭＯＳトランジスタのゲートに接続された第２基底ミラーＭＯＳトランジスタＴＲ３で実現した。また、遷移電流源Ｉｄｃは、ソースが電源電圧の側に接続され、ドレインが前記遷移スイッチＳＷＴに接続され、ゲートが前記基準ミラーＭＯＳトランジスタＴＲ１のゲートに接続された遷移ミラーＭＯＳトランジスタＴＲ４で実現した。

前記第１／第２基底ミラーＭＯＳトランジスタＴＲ２，ＴＲ３及び遷移ミラーＭＯＳトランジスタＴＲ４のゲートは、全て基準ミラーＭＯＳトランジスタＴＲ１のゲートに接続されているので、前記基底電流Ｉｃｃ１，Ｉｃｃ２及び遷移電流Ｉｄｃは、前記基準電流Ｉｒｅｆに比例する大きさみに生成される。

前記遷移スイッチは、図３のような一対のＭＯＳトランジスタスイッチＴＲ５〜ＴＲ８で実現でき、図４のように、単一ＭＯＳトランジスタスイッチＴＲ１１，ＴＲ１２で実現できる。前者の場合、前記遷移スイッチＳＷＴ−１は、ゲートに遷移信号Ｄ＋及び反転遷移信号Ｄ−を受信して、一方が前記遷移電流源Ｉｄｃに接続され、他方がトルーラインＴＸ＋に接続された２ＭＯＳスイッチである第１遷移スイッチ素子ＴＲ５，ＴＲ６とゲートに遷移信号Ｄ＋及び反転遷移信号を受信し、一方が前記遷移電流源Ｉｄｃに接続され、他方がバーラインＴＸ−に接続された２ＭＯＳスイッチである第２遷移スイッチ素子ＴＲ７，ＴＲ８を備える。

後者の場合、前記遷移スイッチＳＷＴ−２は、ゲートに遷移信号Ｄ＋又は反転遷移信号Ｄ−を受信し、一方が前記繊維電流弦Ｉｄｃに接続され、他方がトルーラインＴＸ＋に接続された単一ＭＯＳスイッチである第１遷移スイッチ素子ＴＲ１１と、ゲートに遷移信号Ｄ＋又は反転遷移信号Ｄ−を受信し、一方が前記遷移電流源Ｉｄｃに接続され、他方がバーラインＴＸ−に接続されたた単一ＭＯＳスイッチである第２遷移スイッチ素子ＴＲ１２とを備える。

前者の場合には、送信制御部１０が出力する遷移スイッチング制御信号は、正（＋）制御信号Ｄ＋と負（−）制御信号Ｄ−とからなる。したがって、送信制御部１０及び遷移スイッチＳＷＴ−１の構造が複雑になるという短所があるが、正確なスイッチングを保障できる長所がある。

後者の場合には、送信制御部１０が出力する遷移スイッチング制御信号は、図４の場合には、正（＋）制御信号Ｄ＋と負（−）制御信号Ｄ−とからなり得るが、２つの遷移スイッチ素子の内、いずれかは、ＮＭＯＳトランジスタで実現し、残り１つは、ＰＭＯＳトランジスタで実現する場合には、一つの制御信号Ｄからなることができる。したがって、送信制御部１０及び遷移スイッチＳＷＴ−２の構造が簡単になるという長所があるが、信号状態に応じて、非対称的なスイッチングの可能性があるという短所がある。

前記均等化スイッチＳＷＥも図３のような一対のＭＯＳトランジスタスイッチで実現でき、図４のように単一ＭＯＳトランジスタスイッチで実現できる。

前者の場合、前記均等化スイッチＳＷＥ−１は、ゲートに均等化信号ＮＴ＋及び反転均等化信号ＮＴ−を受信し、一方が前記トルーラインＴＸ＋に接続され、他方がバーラインＴＸ−に接続された２ＭＯＳスイッチＴＲ９，ＴＲ１０となり、後者の場合、前記均等化スイッチＳＷＥ−２は、ゲートに均等化信号ＮＴ＋又は反転均等化信号ＮＴ−を受信して、一方が前記トルーラインＴＸ＋に接続され、他方がバーラインＴＸ−に接続された単一ＭＯＳスイッチＴＲ１３となる。

前者の場合には、送信制御部１０が出力する均等化スイッチング制御信号は、正（＋）制御信号ＮＴ＋と負（−）制御信号ＮＴ−とからなる。したがって、送信制御部１０及び均等化スイッチＳＷＥの構造が複雑になるという短所があるが、正確なスイッチングを保障できるという長所がある。

後者の場合には、送信制御部１０が出力する均等化スイッチング制御信号は、１つの制御信号ＮＴとからなる。したがって、送信制御部１０及び均等化スイッチＳＷＥ−１の構造が簡単になるという長所があるが、信号状態に応じて非対称的なスイッチングの可能性があるという短所がある。

図５は、データ信号の入力に応じて、図３の差動電流送信機を制御するために前記送信制御部１０が生成する切り替え制御信号を示している。

遷移スイッチング制御信号Ｄ＋，Ｄ−は、データの変更に応じて、その論理状態が変わり、１つのデータに応じる論理状態を１ＰＴ期間の間、維持する。一方、送信データビットの変更がない場合、すなわち、前のデータビットの論理値と同じ論理値のデータビットに対しては、前の論理状態をそのまま維持する。

均等化スイッチング制御信号ＮＴ＋，ＮＴ−は、前記遷移スイッチング制御信号Ｄ＋，Ｄ−により１つのデータが送信線路に出力される１ＰＴ区間の内、データの遷移時点を含むＰＴ／２区間において均等化スイッチＳＷＥに対したターンオン制御信号を出力する。一方、送信データビットの変更がない場合には、全１ＰＴ区間で、均等化スイッチＳＷＥに対するターンオフ制御信号を出力する。

これは、同じデータビット信号を出力する場合には、送信ラインが、前の同じ論理値のデータビットを送信することにおいて求められる遷移水準で安定化されているので、この場合には、送信ライン対に対する均等化を行わないのである。しかし、実現によっては、送信データビットの変更がない場合にも、該当データビットが送信ラインに出力される１ＰＴ区間の内、データの遷移時点を含むＰＴ／２区間で、均等化スイッチＳＷＥに対するターンオン制御信号を出力するように構成することができる。

送信データビットが１である時、トルーラインＴＸ＋の電流がより大きく、前記第１／第２基底電流源及び遷移電流源の生成電流値が同じ場合を仮定する。データビット０を出力する時には、反転遷移信号Ｄ−をハイ値に出力し、遷移信号Ｄ＋をロー値に出力する。これによって、前記トルーラインＴＸ＋には第１基底電流源の生成電流だけでなく、遷移電流源の生成電流も流入されるが、前記データビットによる遷移初期には、均等化信号ＮＴ＋は、ロー値に、反転均等化信号ＮＴ−は、ハイ値に維持されることによって、トルーラインＴＸ＋とバーラインＴＸ−が接続されているので、前記２送信ラインの電流差は、発生しない。ＰＴ／２の期間が過ぎた後、均等化信号ＮＴ＋は、ハイ値に、反転均等化信号ＮＴ−は、ロー値になるので、バーラインＴＸ−には、電流源の生成電流の大きさの電流が流れ、トルーラインＴＸ＋には、その２倍の電流が流れるようになる。

（第２の実施形態）
図６に示したように、本実施形態の差動電流駆動方式の受信機は、トルーラインＴＸ＋に流れるデータ信号電流Ｉｒｘ＋をミラーリングして、トルーラインミラーリング電流Ｍ×Ｉｒｘ＋を生成するためのトルーライン電流ミラー４２と、バーラインＴＸ−に流れるデータ信号電流Ｉｒｘ−をミラーリングして、バーラインミラーリング電流Ｍ×Ｉｒｘ−を生成するためのバーライン電流ミラー４４と、前記トルーラインミラーリング電流Ｍ×Ｉｒｘ＋に対応するレベルを有するトルーライン受信電圧Ｃｄ＋を生成するためのトルーラインＩＶコンバーター４６と、前記バーラインミラーリング電流Ｍ×Ｉｒｘ−に対応するレベルを有するバーライン受信電圧Ｃｄ−を生成するためのバーラインＩＶコンバーター４８と前記トルーライン受信電圧Ｃｄ＋及びバーライン受信電圧Ｃｄ−のレベル差を増幅するための差動増幅部５０とを備えたことを特徴とする。

同図に示したトルーライン電流ミラー４２は、トルーラインＴＸ＋を介して流れるデータ出力電流を流動させるために、ゲート及びドレインがトルーラインＴＸ＋に接続され、ソースが接地電圧端に接続された第１入力端ＭＯＳトランジスタＭＴ１と、前記第１入力端ＭＯＳトランジスタＭＴ１を介して流れる電流を複写したミラーリング電流を流動させるために、ゲートが前記第１入力端ＭＯＳトランジスタＭＴ１のゲートに接続され、ソースが接地電圧端に接続された第１出力端ＭＯＳトランジスタＭＴ２とからなる。

一方、バーライン電流ミラー４４は、バーラインＴＸ−を介して流れるデータ出力電流を流動させるために、ゲート及びドレインがトルーラインＴＸ＋に接続され、ソースが接地電圧端に接続された第２入力端ＭＯＳトランジスタＭＴ３と、前記第２入力端ＭＯＳトランジスタＭＴ３を介して流れる電流を複写したミラーリング電流を流動させるために、ゲートが前記第２入力端ＭＯＳトランジスタＭＴ３のゲートに接続され、ソースが接地電圧端に接続された第２出力端ＭＯＳトランジスタＭＴ４とからなる。

前記２つの電流ミラーを構成する出力端ＭＯＳトランジスタＭＴ２，ＭＴ４のチャンネルの幅を入力端ＭＯＳトランジスタＭＴ１，ＭＴ３のチャンネル幅より２倍以上、大きくして、送信ラインを介して入力された電流より２倍以上、大きい電流値を有するミラーリング電流を生成することが、次の電流−電圧ＩＶ変換の精密度を高めるので、好ましい。

同図に示したトルーラインＩＶコンバーター４６は、前記トルーラインミラーリング電流Ｍ×Ｉｒｘ＋が流れる経路上に位置して、一方が電源電圧の側に接続され、他方がトルーライン変換電圧の出力端に接続される第１抵抗部Ｒ０−１と、前記トルーラインミラーリング電流Ｍ×Ｉｒｘ＋が流れる経路上に位置し、一方が前記トルーライン変換電圧の出力端に接続され、他方が前記トルーライン電流ミラー４２に接続される第３抵抗部Ｒ１−１とからなる。

同様に、バーラインＩＶコンバーター４８は、前記バーラインミラーリング電流Ｍ×Ｉｒｘ−が流れる経路上に位置し、一方が電源電圧の側に接続され、他方がバーライン変換電圧の出力端に接続される第２抵抗部Ｒ０−２と、前記バーラインミラーリング電流Ｍ×Ｉｒｘ−が流れる経路上に位置し、一方が前記バーライン変換電圧の出力端に接続され、他方が前記バーライン電流ミラー４４に接続される第４抵抗部Ｒ１−２とからなる。

図６の構造において、トルーラインミラーリング電流Ｍ×Ｉｒｘ＋の経路上での電圧降下は、第１抵抗部Ｒ０−１、第３抵抗部Ｒ１−１及び第１出力端ＭＯＳトランジスタＭＴ２で発生し、差動増幅器に入力される電圧の導出点は、第１抵抗部Ｒ０−１と、第３抵抗部Ｒ１−１との接続ノードなので、第１抵抗部Ｒ０−１は、必須的だが、第３抵抗部Ｒ１−１は、実現によっては、省略できる。同様に、バーラインＩＶコンバーター４８の構成要素の内、第２抵抗部Ｒ０−２は必須的だが、第４抵抗部Ｒ１−２は、実現によっては省略できる。

半導体素子内で実現される回路においては、各抵抗要素が物理的抵抗器よりは、ＭＯＳトランジスタで実現されることが低コストであるため、一般的に使われる。したがって、本実施例においても、前記第１抵抗部ないし第４抵抗部の全て又は一部をＭＯＳトランジスタで実現できる。

前記第１抵抗部Ｒ０−１ないし第２抵抗部Ｒ０−２は、電流の大きさによる電圧降下が発生しなければならないので、図７に示したように、ゲートに固定されたバイアス電圧Ｖｒｅｆが印加されるＭＯＳトランジスタで実現されることが好ましい。したがって、前記第１抵抗部は、ソースが電源電圧端の方に接続され、ドレインが前記トルーライン変換電圧出力端に接続され、ゲートにバイアス電圧Ｖｒｅｆが印加される第１抵抗ＭＯＳトランジスタＲＴ１で実現され、前記第２抵抗部は、ソースが電源電圧端の方に接続され、ドレインが前記バーライン変換電圧出力端に接続され、ゲートにバイアス電圧Ｖｒｅｆが印加される第２抵抗ＭＯＳトランジスタＲＴ２で実現できる。

前記バイアス電圧Ｖｒｅｆは、第１抵抗ＭＯＳトランジスタＲＴ１及び第２抵抗ＭＯＳトランジスタＲＴ２がリニアー（linear）領域で、動作するように強制し、これによって、第１抵抗ＭＯＳトランジスタＲＴ１及び第２抵抗ＭＯＳトランジスタＲＴ２は、チャンネルを通過する電流の大きさに比例するチャンネル電圧降下を有する一種の抵抗として動作するようになる。図示の場合、第１抵抗ＭＯＳトランジスタＲＴ１及び第２抵抗ＭＯＳトランジスタＲＴ２がＰＭＯＳトランジスタであるから、前記バイアス電圧は、ＶＤＤ−Ｖｔ（Ｖｔ≦ＰＭＯＳトランジスタの敷居電圧）になる。すなわち、前記ＰＭＯＳトランジスタのゲート電圧をソース電圧で、その敷居電圧より少し小さな大きさの分降下させたレベルを有するようにして、前記ＰＭＯＳトランジスタのリニアー（linear）動作を保障するようにすることが好ましい。

反面、第３抵抗部Ｒ１−１及び第４抵抗部Ｒ１−２は、電流の大きさによる電圧降下が必須的ではないので、ゲートによって固定されたバイアス電圧が印加されるＭＯＳトランジスタで実現する事もでき、ダイオード接続されたＭＯＳトランジスタで実現することもできる。

前者の場合、前記第３抵抗部Ｒ１−１は、ソースが前記トルーライン電流ミラーに接続され、ドレインが前記トルーライン変換電圧出力端に接続され、ゲートにバイアス電圧が印加される第３抵抗ＭＯＳトランジスタ（図示せず）で実現し、前記第４抵抗部Ｒ１−２は、ソースが前記バーライン電流ミラーに接続され、ドレインが前記バーライン変換電圧出力端に接続され、ゲートにバイアス電圧が印加される第４抵抗ＭＯＳトランジスタ（図示せず）で実現できる。

後者の場合、図７に示したように、前記第３抵抗部は、ソース及びゲートが前記トルーライン電流ミラー４２に接続され、ドレインが前記トルーライン変換電圧出力端に接続される第３抵抗ＭＯＳトランジスタＲＴ３を実現し、前記第４抵抗部は、ソース及びゲートが前記バーライン電流ミラー４４に接続され、ドレインが前記バーライン変換電圧出力端に接続される第４抵抗ＭＯＳトランジスタＲＴ４で実現できる。

（第３の実施形態）
図１に示したように、本実施形態の差動電流駆動方式の送信システムは、差動方式に応じて信号を送信夏は送信ライン３０と、送信信号の論理値に応じて前記送信ライン３０に電流差を与え、所定のタイミングに応じて前記送信ラインを均等化させる送信回路２０と、前記送信回路２０の信号送信及び送信ライン均等化を制御するための送信制御部１０とを備える送信機２００と、前記送信ライン３０の電流差をミラーリングした後、電圧差に変換するためのＩＶ変換回路４０と、該ＩＶ変換回路４０の電圧差を増幅するための差動増幅部５０とを備える受信機４００とからなる。ここで、前記送信ライン３０は、１つ以上の送信ライン対からなり、各送信ライン対を介してある時点に１ビットのデータが転送される。

前記送信回路２０は、前記送信ライン対の内、トルーラインＴＸ＋に基底論理状態を示す基底電流を供給するための第１電流源Ｉｃｃ１と、前記送信ライン対の内、バーラインＴＸ−に基底論理状態を示す、基底電流を供給するための第２電流源Ｉｃｃ２と、遷移論理状態を示す、遷移電流を生成するための遷移電流源Ｉｄｃと、前記送信ライン対の電位を均等化させるための均等化スイッチＳＷＥと、送信しようとするデータの論理値に応じて、前記遷移電流を前記トルーラインＴＸ＋又はバーラインＴＸ−に供給するための遷移スイッチＳＷＴとを備えることができる。この場合、前記送信回路２０、既送信制御部１０で実現される送信機２００は、前記第１実施形態の送信機構成と同じくなる。したがって、送信回路２０を構成する第１電流源Ｉｃｃ１、第２電流源Ｉｃｃ２、遷移電流源Ｉｄｃ、均等化スイッチＳＷＥ及び遷移スイッチＳＷＴと、送信制御部１０に対する詳細な説明は、前記第１実施形態と重複しているので、省略する。

また、前記ＩＶ変換回路４０は、図６に示したように、前記トルーラインＴＸ＋に流れるデータ信号電流Ｉｒｘ＋をミラーリングして、トルーラインミラーリング電流Ｍ×Ｉｒｘ＋を生成するためのトルーライン電流ミラー４２と、前記バーラインＴＸ−に流れるデータ信号電流Ｉｒｘ−をミラーリングして、バーラインミラーリング電流Ｍ×Ｉｒｘ−を生成するためのバーライン電流ミラー４４と、前記トルーラインミラーリング電流Ｍ×Ｉｒｘ＋値に対応するレベルを有するトルーライン受信電圧Ｃｄ＋を生成するためのトルーラインＩＶコンバーター４６と、前記バーラインミラーリング電流Ｍ×Ｉｒｘ−値に対応するレベルを有するバーライン受信電圧Ｃｄ−を生成するためのバーラインＩＶコンバーター４８とからなり得る。この場合、前記ＩＶ変換回路４０及び前記差動増幅器５０によって実現される受信機は、前記第２実施例の受信機構成と同じくなる。したがって、ＩＶ変換回路４０を構成するトルーライン電流ミラー４２、バーライン電流ミラー４４、トルーラインＩＶコンバーター４６、及びバーラインＩＶコンバーター４８と、差動増幅器５０に対する詳細な説明は、前記第２実施形態と重複しているので、省略する。

尚、本発明は、上記した実施の形態に限定されるものではなく、本発明に係る技術的思想の範囲内から逸脱しない範囲内で、様々な変更が可能であり、それらも本発明の技術的範囲に属する。

本発明による、送信システムの全体ブロック図である。 図１の送信システムの送信機ブロックを示した構成図である。 図２の送信機ブロックに対する一実施形態の細部回路図である。 図２の送信機ブロックに対する他の実施形態の細部回路図である。 図２の送信機ブロック内で、用いられる信号のタイミング図である。 図１の送信システムの受信機ブロックに対する一実施形態の細部回路図である。 図１の送信システムの受信機ブロックに対する他の実施形態の細部回路図である。

符号の説明

１０ 送信制御部
２０ 送信回路
３０ 送信ライン
４０ ＩＶ変換回路
５０ 差動増幅部
２００ 送信機
４００ 受信機

Claims (41)

1. 送信ライン対の内、トルーライン及びバーラインに、前記トルーライン及びバーラインを介して転送される予定のデータの論理値に応じて、互いに異なる電流を供給するための電流供給手段と
   該電流供給手段を制御するための送信制御部と
   を備えたことを特徴とする差動電流駆動方式の送信機。
2. 前記電流供給手段が、
   送信ライン対の内、トルーラインに電流を供給するための第１電流源と、
   前記送信ライン対の内、バーラインに電流を供給するための第２電流源と、
   前記送信ライン対の内のいずれかに遷移論理状態を示す、遷移電流を生成するための遷移電流源と、
   データの送信の前に、前記送信ライン対の電位を均等化させるための均等化スイッチと
   送信しようとするデータの論理値に応じて、前記遷移電流を前記トルーライン又はバーラインに供給するための遷移スイッチと
   を備えたことを特徴とする請求項１に記載の差動電流駆動方式の送信機。
3. 前記送信制御部が、
   前記均等化スイッチが各データビットの送信開始時に、一時にターンオンするように制御することを特徴とする請求項２に記載の差動電流駆動方式の送信機。
4. 前記送信制御部が、
   送信するデータの論理値の変動がない期間の間には、前記均等化スイッチのターンオン状態を維持させることを特徴とする請求項２に記載の差動電流駆動方式の送信機。
5. 前記基底電流及び遷移電流生成の基準となる基準電流を通過させ、ドレインとゲートが接続された基準ミラーＭＯＳトランジスタをされに備えたことを特徴とする請求項４に記載の差動電流駆動方式の送信機。
6. 前記第１電流源が、ソースが電源電圧の方に接続され、ドレインがトルーラインに接続され、ゲートが前記基準ミラーＭＯＳトランジスタのゲートに接続された第１基底ミラーＭＯＳトランジスタであり、
   前記第２電流源が、ソースが電源電圧の方に接続され、ドレインがトルーラインに接続され、ゲートが前記基準ミラーＭＯＳトランジスタのゲートに接続された第２基底ミラーＭＯＳトランジスタであることを特徴とする請求項５に記載の差動電流駆動方式の送信機。
7. 前記遷移電流源が、
   ソースが電源電圧の方に接続され、ドレインが前記遷移スイッチに接続され、ゲートが前記基準ミラーＭＯＳトランジスタのゲートに接続された遷移ミラーＭＯＳトランジスタであることを特徴とする請求項５に記載の差動電流駆動方式の送信機。
8. 前記遷移スイッチが、
   ゲートに遷移信号及び反転遷移信号を受信し、一方が前記遷移電流源に接続され、他方がトルーラインに接続された２ＭＯＳスイッチである第１遷移スイッチ素子と
   ゲートに遷移信号及び反転遷移信号を受信し、一方が前記遷移電流源に接続され、他方がバーラインに接続された２ＭＯＳスイッチである第二遷移スイッチ素子
   を備えたことを特徴とする請求項４に記載の差動電流駆動方式の送信機。
9. 前記遷移スイッチが、
   ゲートに遷移信号又は反転遷移信号を受信し、一方が前記遷移電流源に接続され、他方がトルーラインに接続された単一ＭＯＳスイッチである第１遷移スイッチ素子と
   ゲートに遷移信号又は反転遷移信号を受信し、一方が前記遷移電流弦に接続され、他方がバーラインに接続された単一ＭＯＳスイッチである第２遷移スイッチ素子
   を備えたことを特徴とする請求項４に記載の差動電流駆動方式の送信機。
10. 前記均等化スイッチが、
    ゲートに均等化信号及び反転均等化信号を受信し、一方が前記トルーラインに接続され、他方がバーラインに接続された２ＭＯＳスイッチであることを特徴とする請求項４に記載の差動電流駆動方式の送信機。
11. 前記均等化スイッチが、
    ゲートに均等化信号又は反転均等化信号を受信し、一方が前記トルーラインに接続され、他方がバーラインに接続された単一ＭＯＳスイッチであることを特徴とする請求項４に記載の差動電流駆動方式の送信機。
12. 送信ライン対の内、トルーライン及びバーラインに流れる電流それぞれをミラーリングして、ミラーリングされた電流それぞれを生成するための電流ミラー手段と、
    前記それぞれのミラーリングされた電流をそれぞれの対応する電圧に変換するための電流−電圧変換手段と、
    前記それぞれの対応される電圧を比べて、前記トルーライン及びバーラインにそれぞれ流れる電流に対応されるデータを出力するためのデータ受信手段を備えたことを特徴とする差動電流駆動方式の受信機。
13. 前記電流ミラー手段が、
    送信ライン対の内、トルーラインに流れるデータ信号電流をミラーリングして、トルーラインミラーリング電流を生成するためのトルーライン電流ミラーと
    前記送信ライン対の内、バーラインに流れるデータ信号電流をミラーリングして、バーラインミラーリング電流を生成するためのバーライン電流ミラーと
    を備えたことを特徴とする請求項１２に記載の差動電流駆動方式の受信機。
14. 前記電流−電圧変換手段が、
    前記トルーラインミラーリング電流値に対応するレベルを有するトルーライン受信電圧を生成するためのトルーラインＩＶコンバーターと
    前記バーラインミラーリング電流値に対応するレベルを有するバーライン受信電圧を生成するためのバーラインＩＶコンバーターを備えたことを特徴とする請求項１３に記載の差動電流駆動方式の受信機。
15. 前記データ受信手段が、
    前記トルーライン受信電圧及びバーライン受信電圧のレベル差を増幅させるための差動増幅部を備えたことを特徴とする請求項１４に記載の差動電流駆動方式の受信機。
16. 前記トルーライン電流ミラー及びバーライン電流ミラーが、
    ミラーリング対象電流より、２倍以上大きいミラーリング電流を生成することを特徴とする請求項１５に記載の差動電流駆動方式の受信機。
17. 前記トルーライン電流ミラー及びバーライン電流ミラーが、
    ミラーリング対象電流を流動させる入力端ＭＯＳトランジスタ及びミラーリング電流を流動させる出力端ＭＯＳトランジスタを備え、
    ミラーリング対象電流の入力端が前記２ＭＯＳトランジスタのゲートに接続される２ＭＯＳ電流ミラーであることを特徴とする請求項１５に記載の差動電流駆動方式の受信機。
18. 前記トルーラインＩＶコンバーターが、
    前記トルーラインミラーリング電流が流れる経路上に位置し、一方が電源電圧の方に接続され、他方がトルーライン変換電圧の出力端に接続される第１抵抗部を備え、
    前記バーラインＩＶコンバーターが、
    前記バーラインミラーリング電流が流れる経路上に位置し、一方が電源電圧の方に接続され、他方がバーライン変換電圧の出力端に接続される第２抵抗部を備えたことを特徴とする請求項１７に記載の差動電流駆動方式の受信機。
19. 前記トルーラインＩＶコンバーターが、
    前記トルーラインミラーリング電流が流れる経路上に位置し、一方が前記トルーライン変換電圧の出力端に接続され、他方が前記トルーラインミラー部に接続される第３抵抗部をさらに備え、
    前記バーラインＩＶコンバーターが、
    前記バーラインミラーリング電流が流れる経路上に位置し、一方が前記バーライン変換電圧の出力端に接続され、他方が前記バーラインミラー部に接続される第４抵抗部をより備えたことを特徴とする請求項１８に記載の差動電流駆動方式の受信機。
20. 前記第１抵抗部が、
    ソースが電源電圧端の方に接続され、ドレインが前記トルーライン変換電圧出力端に接続され、ゲートにバイアス電圧が印加される第１抵抗ＭＯＳトランジスタを備え、
    前記第２抵抗部が、
    ソースが電源電圧端の方に接続され、ドレインが前記バーライン変換電圧出力端に接続され、ゲートにバイアス電圧が印加される第２抵抗ＭＯＳトランジスタを備えたことを特徴とする請求項１８に記載の差動電流駆動方式の受信機。
21. 前記第３抵抗部が、
    ソースが前記トルーライン電流ミラーに接続され、ドレインが前記トルーライン変換電圧出力端に接続され、ゲートにバイアス電圧が印加される第３抵抗ＭＯＳトランジスタを備え、
    前記第４抵抗部が、
    ソースが前記バーライン電流ミラーに接続され、ドレインが前記バーライン変換電圧出力端に接続され、ゲートにバイアス電圧が印加される第４抵抗ＭＯＳトランジスタを備えたことを特徴とする請求項１９に記載の差動電流駆動方式の受信機。
22. 前記第３抵抗部が、
    ソース及びゲートが前記トルーライン電流ミラーに接続され、ドレインが前記トルーライン変換電圧出力端に接続される第３抵抗ＭＯＳトランジスタを備え、
    前記第４抵抗部が、
    ソース及びゲートが前記バーライン電流ミラーに接続され、ドレインが前記バーライン変換電圧出力端に接続される第４抵抗ＭＯＳトランジスタを備えたことを特徴とする請求項１９に記載の差動電流駆動方式の受信機。
23. 差動方式によって、信号を送信する送信ライン対と、
    送信信号の論理値に応じて、前記送信ライン対に電流差を与えて、所定のタイミングに応じて、前記送信ライン対を均等化させる送信回路と、
    該送信回路の信号送信及び送信ラインの均等化を制御するための送信制御部と
    を備える送信機と
    前記送信ライン対の電流差をミラーリングした後、電圧差に変換するためのＩＶ変換回路と、
    該ＩＶ変換回路の電圧差を増幅するための差動増幅器
    を備える受信機と
    を備えたことを特徴とする差動電流駆動方式の送信システム。
24. 前記送信回路が、
    前記送信ライン対の内、トルーラインに基底論理状態を示す基底電流を供給するための第１電流源と、
    前記送信ライン対の内、バーラインに基底論理状態を示す基底電流を供給するための第２電流源と、
    前記送信ライン対の内のいずれかに遷移論理状態を示す遷移電流を生成するための遷移電流源と、
    データの送信の前に前記送信ライン対の電位を均等化させるための均等化スイッチと
    送信しようとするデータの論理値に応じて、前記遷移電流を前記トルーライン又はバーラインに供給するための遷移スイッチと
    を備えたことを特徴とする請求項２３に記載の差動電流駆動方式の送信システム。
25. 前記送信制御部が、
    前記均等化スイッチが各データビットの送信開始時に、一時、ターンオンするように制御することを特徴とする請求項２４に記載の差動電流駆動方式の送信システム。
26. 前記送信制御部が、
    送信するデータの論理値の変動がない期間の間には、前記均等化スイッチのターンオン状態を維持させることを特徴とする請求項２５に記載の差動電流駆動方式の送信システム。
27. 前記基底電流及び遷移電流の生成の基準となる基準電流を通過させて、ドレインとゲートとが接続された基準ミラーＭＯＳトランジスタをさらに備えたことを特徴とする請求項２４に記載の差動電流駆動方式の送信システム。
28. 前記第１電流源が、ソースが電源電圧の方に接続され、ドレインがトルーラインに接続され、ゲートが前記基準ミラーＭＯＳトランジスタのゲートに接続された第１基底ミラーＭＯＳトランジスタであり、
    前記第２電流源が、ソースが電源電圧の方に接続され、ドレインがトルーラインに接続され、ゲートが前記基準ミラーＭＯＳトランジスタのゲートに接続された第２基底ミラーＭＯＳトランジスタであることを特徴とする請求項２７に記載の差動電流駆動方式の送信システム。
29. 前記遷移電流源が、
    ソースが電源電圧の方に接続され、ドレインが前記遷移スイッチに接続され、ゲートが前記基準ミラーＭＯＳトランジスタのゲートに接続された遷移ミラーＭＯＳトランジスタであることを特徴とする請求項２７に記載の差動電流駆動方式の送信システム。
30. 前記遷移スイッチが、
    ゲートに遷移信号及び反転遷移信号を受信し、一方が前記遷移電流源に接続され、他方がトルーラインに接続された２ＭＯＳスイッチである第１遷移スイッチ素子と、
    ゲートに遷移信号及び反転遷移信号を受信し、一方が前記遷移電流源に接続され、他方がバーラインに接続された２ＭＯＳスイッチである第２遷移スイッチ素子と
    を備えたことを特徴とする請求項２９に記載の差動電流駆動方式の送信システム。
31. 前記遷移スイッチが、
    ゲートに遷移信号又は反転遷移信号を受信し、一方が前記遷移電流源に接続され、他方がトルーラインに接続された単一ＭＯＳスイッチである第１遷移スイッチ素子と、
    ゲートに遷移信号又は反転遷移信号を受信し、一方が前記遷移電流源に接続され、他方がバーラインに接続された単一ＭＯＳスイッチである第２遷移スイッチ素子と
    を備えたことを特徴とする請求項２９に記載の差動電流駆動方式の送信システム。
32. 前記均等化スイッチが、
    ゲートに均等化信号及び反転均等化信号を受信し、一方が前記トルーラインに接続され、他方がバーラインに接続された２ＭＯＳスイッチであることを特徴とする請求項２９に記載の差動電流駆動方式の送信システム。
33. 前記均等化スイッチが、
    ゲートに均等化信号又は反転均等化信号を受信し、一方が前記トルーラインに接続され、他方がバーラインに接続された単一ＭＯＳスイッチであることを特徴とする請求項２９に記載の差動電流駆動方式の送信システム。
34. 前記ＩＶ変換回路が、
    前記送信ライン対の内、トルーラインに流れるデータ信号電流をミラーリングして、トルーラインミラーリング電流を生成するためのトルーライン電流ミラーと、
    前記送信ライン対の内、バーラインに流れるデータ信号電流をミラーリングして、バーラインミラーリング電流を生成するためのバーライン電流ミラーと、
    前記トルーラインミラーリング電流値に対応するレベルを有するトルーライン受信電圧を生成するためのトルーラインＩＶコンバーターと、
    前記バーラインミラーリング電流値に対応するレベルを有するバーライン受信電圧を生成するためのバーラインＩＶコンバーターと
    を備えたことを特徴とする請求項２９に記載の差動電流駆動方式の送信システム。
35. 前記トルーライン電流ミラー及びバーライン電流ミラーが、
    ミラーリング対象電流より、２倍以上大きいミラーリング電流を生成することを特徴とする請求項３４に記載の差動電流駆動方式の受信機。
36. 前記トルーライン電流ミラー及びバーライン電流ミラーが、
    ミラーリング対象電流を流動させる入力端ＭＯＳトランジスタ及びミラーリング電流を流動させる出力端ＭＯＳトランジスタを備え、
    ミラーリング対象電流の入力端が前記２ＭＯＳトランジスタのゲートに接続される２ＭＯＳ電流ミラーであることを特徴とする請求項３４に記載の差動電流駆動方式の受信機。
37. 前記トルーラインＩＶコンバーターが、
    前記トルーラインミラーリング電流が流れる経路上に位置し、一方が電源電圧の方に接続され、他方がトルーライン変換電圧の出力端に接続される第１抵抗部を備え、
    前記バーラインＩＶコンバーターが、
    前記バーラインミラーリング電流が流れる経路上に位置し、一方が電源電圧の方に接続され、他方がバーライン変換電圧の出力端に接続される第２抵抗部と
    を備えたことを特徴とする請求項３４に記載の差動電流駆動方式の受信機。
38. 前記トルーラインＩＶコンバーターが、
    前記トルーラインミラーリング電流が流れる経路上に位置し、一方が前記トルーライン変換電圧の出力端に接続され、他方が前記トルーラインミラー部に接続される第３抵抗部をさらに備え、
    前記バーラインＩＶコンバーターが、
    前記バーラインミラーリング電流が流れる経路上に位置し、一方が前記バーライン変換電圧の出力端に接続され、他方が前記バーラインミラー部に接続される第４抵抗部をさらに備えたことを特徴とする請求項３４に記載の差動電流駆動方式の受信機。
39. 前記第１抵抗部が、
    ソースが電源電圧端の方に接続され、ドレインが前記トルーライン変換電圧出力端に接続され、ゲートに所定のバイアス電圧が印加される第１抵抗ＭＯＳトランジスタを備え、
    前記第２抵抗部が、
    ソースが電源電圧端の方に接続され、ドレインが前記バーライン変換電圧出力端に接続され、ゲートに前記バイアス電圧が印加される第２抵抗ＭＯＳトランジスタを備えたことを特徴とする請求項３７に記載の差動電流駆動方式の受信機。
40. 前記第３抵抗部が、
    ソースが前記トルーライン電流ミラーに接続され、ドレインが前記トルーライン変換電圧出力端に接続され、ゲートに所定のバイアス電圧が印加される第３抵抗ＭＯＳトランジスタを備え、
    前記第４抵抗部が、
    ソースが前記バーライン電流ミラーに接続され、ドレインが前記バーライン変換電圧出力端に接続され、ゲートに前記バイアス電圧が印加される第４抵抗ＭＯＳトランジスタを備えたことを特徴とする請求項３８に記載の差動電流駆動方式の受信機。
41. 前記第３抵抗部が、
    ソース及びゲートが前記トルーライン電流ミラーに接続され、ドレインが前記トルーライン変換電圧出力端に接続される第３抵抗ＭＯＳトランジスタを備え、
    前記第４抵抗部が、
    ソース及びゲートが前記バーライン電流ミラーに接続され、ドレインが前記バーライン変換電圧出力端に接続される第４抵抗ＭＯＳトランジスタを備えたことを特徴とする請求項３８に記載の差動電流駆動方式の受信機。

Images