KR100863127B1 - 차동 전류 구동 방식의 데이터 전송 시스템 - Google Patents

차동 전류 구동 방식의 데이터 전송 시스템 Download PDF

Info

Publication number
KR100863127B1
KR100863127B1 KR1020060132527A KR20060132527A KR100863127B1 KR 100863127 B1 KR100863127 B1 KR 100863127B1 KR 1020060132527 A KR1020060132527 A KR 1020060132527A KR 20060132527 A KR20060132527 A KR 20060132527A KR 100863127 B1 KR100863127 B1 KR 100863127B1
Authority
KR
South Korea
Prior art keywords
current
transmission
common mode
signal
differential
Prior art date
Application number
KR1020060132527A
Other languages
English (en)
Other versions
KR20080058631A (ko
Inventor
오운택
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020060132527A priority Critical patent/KR100863127B1/ko
Publication of KR20080058631A publication Critical patent/KR20080058631A/ko
Application granted granted Critical
Publication of KR100863127B1 publication Critical patent/KR100863127B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0276—Arrangements for coupling common mode signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc Digital Transmission (AREA)

Abstract

본 발명은 전자회로 관련 기술에 관한 것으로, 특히 차동 전류 구동 방식의 데이터 전송 시스템에 관한 것이다. 본 발명은 차동 신호선에 대한 공통 모드 구동시 전송 선로에 기생하는 인덕턴스에 의한 전송 신호의 왜곡 현상을 방지할 수 있는 차동 전류 구동 방식의 데이터 전송 시스템을 제공하는데 그 목적이 있다. 또한, 본 발명은 수신부에서의 I-V 변환시 오류 발생 및 전류 소모를 줄일 수 있는 차동 전류 구동 방식의 데이터 전송 시스템을 제공하는데 그 목적이 있다. 본 발명에서는 전송 전류의 증가 없이 수신단의 원신호 복원시의 오류 최소화를 위하여 도입된 공통 모드 구동 구간을 가진 차동 전류 구동 방식의 데이터 전송 시스템을 설계함에 있어서, 공통 모드 구간에서의 두 신호선에 흐르는 전류량이 신호선 자체의 인덕턴스 성분에 의한 동요를 감안하여 의도적으로 최소한의 차이를 가지도록 한다. 이처럼 공통 모드 구간에서의 두 신호선에 흐르는 전류량이 의도적으로 최소한의 차이를 유지하기 위한 방안으로 라인 구동부의 균등화용 스위치의 턴온 저항을 키우는 방안을 생각할 수 있다. 한편, 종래에는 수신단에서 전류 미러를 이용하여 인가되는 전류를 채배하고 이를 다시 전압으로 전환하였으나, 본 발명에서는 이러한 전류 미러를 이용하지 않고 다이오드 접속된 트랜지스터를 이용하여 바로 전류를 전압으로 변환하고, 이 변환된 전압을 비교기에 인가하여 전송된 신호를 복원하는 방식을 제안한다. 이러한 I-V 변환 방식은 신호선 자체의 동요에 의해서 전압 변환시의 오류 발생을 줄임은 물론, 전류 미러를 이용하지 않기 때문에 전류 소모 를 줄일 수 있는 장점도 있다.
차동 전류 구동 방식, 데이터 전송 시스템, 공통모드, 차전압, 다이오드 접속된 MOS 트랜지스터

Description

차동 전류 구동 방식의 데이터 전송 시스템{DIFFERENTIAL CURRENT DRIVING TYPE DATA TRANSMISSION SYSTEM}
도 1은 종래기술(대한민국 특허출원 제2005-34614호)에 따른 차동 전류 구동 방식의 데이터 전송 시스템을 나타낸 블럭 다이어그램.
도 2는 도 1의 라인 구동 제어부의 타이밍 다이어그램.
도 3은 도 1의 라인 구동부의 회로도.
도 4는 도 3의 라인 구동부의 타이밍 다이어그램.
도 5는 도 1의 I-V 변환부의 회로도.
도 6은 본 발명의 일 실시예에 따른 라인 구동부의 타이밍 다이어그램.
도 7은 본 발명의 일 실시예에 따른 수신부의 회로도.
도 8은 상기 도 5의 수신부의 타이밍 다이어그램.
도 9는 전송신호에 따른 송신부와 수신부를 모두 포함하는 본 발명의 차동 전류 구동 방식의 데이터 전송 시스템의 타이밍 다이어그램.
도 10은 도 6의 라인 구동부의 제1 및 스위치(SW0, SW1)를 NMOS 트랜지스터만으로 구현한 경우를 나타낸 도면.
도 11은 도 7의 I-V 변환부의 바이어스 트랜지스터와 다이오드 접속된 NMOS 트랜지스터를 싱글 NMOS 트랜지스터로 구현한 경우를 나타낸 도면.
* 도면의 주요 부분에 대한 부호의 설명
R0: 정전방전(ESD) 보호를 위한 저항
Vbias: 바이어스 전압
본 발명은 전자회로 관련 기술에 관한 것으로, 특히 차동 전류 구동 방식의 데이터 전송 시스템에 관한 것이다.
일반적인 차동 전류 구동 방식의 전송 시스템 - LCDS(Low Current Differential signaling) 시리얼 링크(serial link)라고도 함 - 오픈 드레인(open drain) 방식으로 두 개의 신호선에 각각 다른 전류를 전송하여 수신단의 입력에 인가되는 전압의 차를 이용하여 수신단에서 원 신호를 복원하는 것이다.
이러한 차동 전류 구동 방식은 전송 선로에 기생하는 R, L, C 성분이 커짐에 따라 전송선로간의 간섭현상 및 잡음이 증가하여 전송신호의 왜곡 현상이 심화되고, 전송 신호의 천이시간이 길어짐에 따라 전송 속도의 저하를 가져오는 문제점을 가지고 있다. 또한, 수신단에서는 이렇게 왜곡된 신호를 받아 원신호를 복원하기 위하여 증폭기 등의 복잡한 회로가 추가로 배치되어야 하는 회로의 복잡성과 이러 한 회로의 복잡성의 증가로 인하여 시스템 자체가 가지는 신호 복원시의 오류율도 증가하게 된다.
한편, 기본적으로 차동 전류 구동 방식은 하나의 신호선을 이용하여 신호를 전송하는 방식보다는 잡음에 의한 전송 신호의 왜곡 현상은 현저히 적은 편이다. 이는 차동 신호선에 거의 동일하게 잡음의 영향이 미치게 되어 최종적으로 수신단에 입력되는 전압차에 미치는 영향이 상대적으로 적기 때문이다. 이에 반해 전송선 간의 간섭현상은 신호선 간의 거리에 따라 차등한 영향 즉, 가까우면 가까울수록 비례적으로 영향을 크게 받게 되어 최종적으로 수신단에 입력되는 신호의 전압차에 영향을 주어 원신호의 복원에 있어서 어려움을 주게 된다.
이러한 문제점들을 해결하기 위한 일반적인 방법으로 신호 전송시 잡음 및 신호선간의 간섭 등에 의하여 신호의 왜곡이 발생할 것을 감안하여 전송 전류량을 높이는 것이다. 전송 전류량을 높여주면 수신단에서 입력되는 두 신호간의 전압차가 크게하여 원신호의 복원에 있어서 오류를 줄이는 것이다. 이러한 전송 전류량의 증가로 신호의 왜곡 현상은 최소화할 수 있겠지만, 전력의 소모가 커지게 되고 전자파간섭(EMI)이 증가하는 또 다른 문제를 야기하게 된다.
본 발명의 출원인은 이러한 종래의 차동 전류 구동 방식의 데이터 전송 시스템에서 전송 전류량을 증가시키는 방식을 배제하면서 수신단에서의 원신호의 복원시 오류율을 줄이는 방안을 2005년 4월 26일자에 출원된 대한민국 특허출원 제2005-34614호를 통해 제안한 바 있다.
종래기술(대한민국 특허출원 제2005-34614호)에 따른 차동 전류 구동 방식의 데이터 전송 시스템은 도 1에 도시된 바와 같이 송신부(100), 전송 선로(200), 수신부(300)로 구성된다.
송신부(100)는 전송신호(D)에 응답하여 차동 전송신호(D+, D-) 및 라인 제어신호(NT)를 출력하기 위한 라인구동 제어부와, 라인구동 제어부의 출력신호에 응답하여 여기 전류원(IDC) 및 기저 전류원(ICC)으로 전송 라인(TX+, TX-)을 구동하기 위한 라인 구동부를 구비한다.
한편, 수신부(300)는 전송 선로(200)를 통해 전달된 전송 전류(Irx+, Irx-)를 입력받아 전압 신호(Vd+, Vd-)로 변환하기 위한 I-V 변환부와, 전압 신호(Vd+, Vd-)를 비교하여 원신호(Dr)로서 복원하기 위한 비교부를 구비한다.
도 2는 도 1의 라인 구동 제어부의 타이밍 다이어그램이다. 도 2에서 라인 제어신호(NT)는 전송신호(D)의 천이를 검출하여 전송신호(D)의 단위 펄스폭의 반주기 동안은 활성화되고 나머지 반주기 동안은 비활성화되는 신호이다.
도 3은 도 1의 라인 구동부의 회로도이다.
도 3을 참조하면, 라인 구동부는, 기준 전류(Iref)를 미러링하여 여기 전류원(IDC) 및 기저 전류(ICC)를 생성하기 위한 트랜지스터 TR1, TR2, TR3, TR4와, 차동 전송신호(D+, D-)에 응답하여 여기 전류(IDC)를 차동 전송 라인(TX+, TX-)으로 선택적으로 스위칭하기 위한 제1 스위치(SW0)를 구성하는 트랜스미션 게이트(TR5, TR6 및 TR7, TR8)와, 라인 제어신호(NT+, NT-)에 응답하여 공통 모드 구간에서 차동 전송 라인(TX+, TX-)을 균등화하기 위한 제2 스위치(SW1)를 구성하는 트랜스미션 게이트(TR9, TR10)를 구비한다.
도 4는 도 3의 라인 구동부의 타이밍 다이어그램으로서, 라인 제어신호(NT)가 전송신호(D)의 단위 펄스폭(PT)의 반주기(PT/2) 동안 활성화되고 전송신호(D)의 다음 천이시점까지는 비활성화되어, 앞선 반주기 동안은 차동 전송 라인(TX+, TX-)을 통해 전송신호(D)의 극성에 따라 차동 전송 라인(TX+, TX-)을 ICC, ICC+IDC 레벨로 구동하고 전송신호(D)의 다음 천이시점까지 즉, 공통 모드(common mode) 구간에서는 차동 전송 라인(TX+, TX-)을 (2ICC+IDC)/2 레벨로 균등화시킨다.
도 5는 도 1의 I-V 변환부의 회로도이다.
도 5를 참조하면, I-V 변환부는, 전송라인(TX+, TX-)에 흐르는 전송 전류(Irx+, Irx-)를 미러링하여 미러링 전류(M×Irx+, M×Irx-)를 생성하기 위한 전류 미러(42, 44)와, 저항(R0, R1)의 저항비에 따라 미러링 전류(M×Irx+, M×Irx-)에 대응하는 전압 신호(Vd+, Vd-)를 출력하기 위한 전압 분배부(46, 48)를 구비한다.
이상에서 살펴본 바와 같이 종래기술에 따른 차동 전류 구동 방식의 데이터 전송 시스템은 송신부(100)에서 차동 전송 라인(TX+, TX-)이 동일한 구동 전류 레벨로 균등화되는 공통 모드 구간을 제공한다. 이 경우, 차동 전송 라인(TX+, TX-) 스위치에 의해 연결되어 있기 때문에 외부의 잡음이나 신호선 간의 간섭 현상에 있어서 두 전송선에 미치는 영향이 거의 동일하게 되는 장점이 있다. 또한, 신호의 천이시 중간 수준에서 천이를 하게 되므로, 일반적인 구동 방식에 비해 신호의 천이 시간이 줄어들게 되어 전송 속도를 높일 수 있는 장점을 가진다.
그러나, 이와 같은 기존의 차동 전류 구동 방식의 데이터 전송 시스템은 공 통 모드 구간에서 차동 전송 라인(TX+, TX-)이 동일한 구동 전류 레벨로 균등화되는데, 신호선 자체에 기생하는 인덕턴스 성분에 의한 자체 동요(fluctuation)가 발생하게 되고, 이러한 동요에 의해서 순간적으로 차등한 전압으로 변화할 수 있게 되어, 전송 신호의 왜곡 현상이 발생하는 문제점이 있었다.
또한, 수신부(300)의 I-V 변환 회로는 인가되는 전류를 전류 미러를 이용하여 채배하고, 이 채배된 전류를 전압으로 변환하게 되는데, 신호선 자체의 동요에 의해서 전압 변환시 오류를 유발하는 문제점이 있다. 한편, 전류 미러 회로는 자체적으로 전류 소모가 많다는 단점이 있기도 하다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 차동 신호선에 대한 공통 모드 구동시 전송 선로에 기생하는 인덕턴스에 의한 전송 신호의 왜곡 현상을 방지할 수 있는 차동 전류 구동 방식의 데이터 전송 시스템을 제공하는데 그 목적이 있다.
또한, 본 발명은 수신부에서의 I-V 변환시 오류 발생 및 전류 소모를 줄일 수 있는 차동 전류 구동 방식의 데이터 전송 시스템을 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 전송신호에 응답하여 차동 전송신호 및 공통모드 라인제어신호를 출력하기 위한 라인구동 제어수단; 여기 전류 및 기저 전류를 생성하고, 상기 기저전류로 정/부 전송 라인을 구동하기 위한 전류원; 상기 차동 전송신호에 응답하여 여기 전류를 상기 정/부 전송라인으로 선택적으로 스위칭하기 위한 제1 스위칭수단; 및 상기 공통모드 라인제어신호에 응답하여 공통모드 구간에서 상기 정/부 전송라인을 균등화하기 위한 제2 스위칭수단을 구비하며, 공통모드에서 상기 정/부 전송라인이 중간 전류 레벨과 예정된 공통모드 차전류만큼 상/하로 이격된 레벨로 구동되며, 상기 예정된 공통모드 차전류만큼의 이격된 레벨을 설정하기 위하여 상기 제2 스위칭수단의 턴온 저항값을 조절하는 것을 특징으로 하는 차동 전류 구동 방식의 데이터 전송 시스템이 제공된다.
또한, 본 발명의 다른 측면에 따르면, 정 전송라인을 통해 전달된 정 전송전류를 게이트 입력으로 하여 입력된 전송전류에 대응하는 정 전압신호를 출력하기 위한 제1 다이오드 접속된 MOS 트랜지스터; 부 전송라인을 통해 전달된 정 전송전류를 게이트 입력으로 하여 입력된 전송전류에 대응하는 부 전압신호를 출력하기 위한 제2 다이오드 접속된 MOS 트랜지스터; 상기 정/부 전압신호를 비교하여 원신호를 복원하기 위한 비교기; 및 바이어스 전압에 응답하여 상기 제1 및 제2 다이오드 접속된 MOS 트랜지스터의 전류 경로에 바이어스 전류를 공급하기 위한 바이어싱 수단을 구비하는 차동 전류 구동 방식의 데이터 전송 시스템이 제공된다.
또한, 본 발명의 또 다른 측면에 따르면, 전송신호에 응답하여 차동 전송신호 및 공통모드 라인제어신호를 출력하기 위한 라인구동 제어수단; 여기 전류 및 기저 전류를 생성하고, 상기 기저전류로 정/부 전송 라인을 구동하기 위한 전류원; 상기 차동 전송신호에 응답하여 여기 전류를 상기 정/부 전송라인으로 선택적으로 스위칭하기 위한 제1 스위칭수단; 상기 공통모드 라인제어신호에 응답하여 공통모드 구간에서 상기 정/부 전송라인을 균등화하기 위한 제2 스위칭수단; 정 전송라인을 통해 전달된 정 전송전류를 게이트 입력으로 하여 입력된 전송전류에 대응하는 정 전압신호를 출력하기 위한 제1 다이오드 접속된 MOS 트랜지스터; 부 전송라인을 통해 전달된 정 전송전류를 게이트 입력으로 하여 입력된 전송전류에 대응하는 부 전압신호를 출력하기 위한 제2 다이오드 접속된 MOS 트랜지스터; 및 상기 정/부 전압신호를 비교하여 원신호를 복원하기 위한 비교수단을 구비하며, 공통모드에서 상기 정/부 전송라인이 중간 전류 레벨과 예정된 공통모드 차전류만큼 상/하로 이격된 레벨로 구동되며, 상기 예정된 공통모드 차전류만큼의 이격된 레벨을 설정하기 위하여 상기 제2 스위칭수단의 턴온 저항값을 조절하는 것을 특징으로 하는 차동 전류 구동 방식의 데이터 전송 시스템이 제공된다.
본 발명에서는 전송 전류의 증가 없이 수신단의 원신호 복원시의 오류 최소화를 위하여 도입된 공통 모드 구동 구간을 가진 차동 전류 구동 방식의 데이터 전송 시스템을 설계함에 있어서, 공통 모드 구간에서의 두 신호선에 흐르는 전류량이 신호선 자체의 인덕턴스 성분에 의한 동요를 감안하여 의도적으로 최소한의 차이를 가지도록 한다. 이처럼 공통 모드 구간에서의 두 신호선에 흐르는 전류량이 의도적으로 최소한의 차이를 유지하기 위한 방안으로 라인 구동부의 균등화용 스위치의 턴온 저항을 키우는 방안을 생각할 수 있다. 한편, 종래에는 수신단에서 전류 미러를 이용하여 인가되는 전류를 채배하고 이를 다시 전압으로 전환하였으나, 본 발명에서는 이러한 전류 미러를 이용하지 않고 다이오드 접속된 트랜지스터를 이용하여 바로 전류를 전압으로 변환하고, 이 변환된 전압을 비교기에 인가하여 전송된 신호를 복원하는 방식을 제안한다. 이러한 I-V 변환 방식은 신호선 자체의 동요에 의해서 전압 변환시의 오류 발생을 줄임은 물론, 전류 미러를 이용하지 않기 때문에 전 류 소모를 줄일 수 있는 장점도 있다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
본 발명의 차동 전류 구동 방식의 데이터 전송 시스템은 기본적으로 공통 모드 구동을 수행하는 것을 전제로 하기 때문에, 이하에서 설명하는 본 발명의 일 실시예는 전술한 도 1 및 도 3의 라인 구동부의 구성과 동일한 구성을 가진다.
즉, 본 발명의 일 실시예에 따른 라인 구동부는, 도 3에 도시된 바와 같이 기준 전류(Iref)를 미러링하여 여기 전류(IDC) 및 기저 전류(ICC)을 생성하기 위한 전류원과, 차동 전송신호(D+, D-)에 응답하여 여기 전류(IDC)를 차동 전송 라인(TX+, TX-)으로 선택적으로 스위칭하기 위한 제1 스위치(SW0)와, 라인 제어신호(NT+, NT-)에 응답하여 공통 모드 구간에서 차동 전송 라인(TX+, TX-)을 균등화하기 위한 제2 스위치(SW1)를 구비한다.
다만, 본 발명의 일 실시예에 따른 라인 구동부는 제2 스위치(SW1)의 턴온 저항을 일정 레벨 이상으로 확보한다. 공통 모드에 진입하여 제2 스위치(SW1)가 턴온되면, 제1 스위치(SW0) 및 제2 스위치(SW1)에서 전류가 분배되는데, 제2 스위치(SW1)의 턴온 저항이 일정 레벨 이상으로 큰 경우에는 해당 라인이 중간 전류 레벨까지 구동되지 못하고 중간 전류 레벨로부터 ±△만큼의 차이를 유지하게 된다.
도 6은 본 발명의 일 실시예에 따른 라인 구동부의 타이밍 다이어그램이다.
도 6을 참조하면, 전송 신호(D)가 논리레벨 하이로 천이하면 제1 스위치(SW0)에서 여기 전류(IDC)를 전송 라인(TX+) 쪽으로 절체하고, 결국 전송 라인(TX+)은 ICC+IDD 레벨로 구동된다. 이때, 전송 라인(TX-)은 ICC 레벨로 구동된다.
한편, 전송 신호(D)의 천이에 의해 전송 신호(D)의 단위 펄스폭의 반주기 동안 논리레벨 하이로 활성화되었다가 다시 논리레벨 로우로 비활성화된 라인 제어신호(NT+)에 의해 제2 스위치(SW1)가 턴온되면, 전송 라인(TX+)은 중간 전류 레벨인 (2ICC+IDC)/2보다 공통 모드 차전류(△Icom)만큼 높은 레벨로 구동되고, 전송 라인(TX-)은 중간 전류 레벨인 (2ICC+IDC)/2보다 공통 모드 차전류(△Icom)만큼 낮은 레벨로 구동된다.
이와 같은 공통 모드 구동을 수행하면, 공통 모드에서도 두 전송 라인 각각의 기생 인덕턴스 성분에 의한 동요가 일어나더라도 순간적으로 전송 신호의 극성이 바뀌는 현상이 발생하지 않게 된다.
참고적으로, 공통 모드 차전류(△Icom)는 일정한 레벨이 있는 것이 아니라 시스템에 따라 다르게 적용되어야 할 값이다. 즉, 전송 선로 자체의 기생 인덕턴스가 큰 시스템에서는 공통 모드 차전류(△Icom)도 커져야 하고, 전송 선로 자체의 기생 인덕턴스가 작은 시스템에서는 공통 모드 차전류(△Icom)가 작아야 할 것이다. 따라서, 공통 모드 차전류(△Icom) 값은 해당 시스템에 대한 검증 과정을 통해 정해질 수 있으며, 공통 모드 차전류(△Icom) 값에 따라 제2 스위치(SW1)의 턴온 저항을 설계하면 된다.
도 7은 본 발명의 일 실시예에 따른 수신부의 회로도이다.
도 7을 참조하면, 본 발명의 일 실시예에 따른 수신부는, 전송 선로를 통해 전달된 전송 전류(Irx+, Irx-)를 입력받아 전압 신호(Vd+, Vd-)로 변환하기 위한 I-V 변환부와, 전압 신호(Vd+, Vd-)를 비교하여 원신호(Dr)로서 복원하기 위한 비교부를 구비한다. 이처럼 I-V 변환부와 비교부를 통해 원신호(Dr)를 복원하는 수신 방식은 종래와 다를 바 없다.
다만, 본 실시예에서는 I-V 변환부에서 전류 미러를 배제하고, 다이오드 접속된 MOS 트랜지스터(TR11, TR12, TR13, TR14)를 이용한다.
즉, 전송 선로를 통해 전달된 전송 전류(Irx+, Irx-)는 다이오드 접속된 MOS 트랜지스터(TR11, TR12, TR13, TR14)에 인가되어 전송된 전류량에 의해 비교부에 입력되는 전압 신호(Vd+, Vd-)의 전압차를 만들게 되고, 또한 비교부가 동작가능한 공통 레벨의 전압을 만들게 된다.
한편, 바이어스 전압(Vbias)을 인가받는 트랜지스터(TR15, TR16, TR17, TR18)는 일정한 바이어스 전류가 그라운드로 싱크되도록 하여 전송 선로를 통해 전달된 전송 전류(Irx+, Irx-)를 좀 더 용이하게 전달받을 수 있도록 하기 위한 것이다. 그리고, 저항 R0는 정전방전(ESD) 보호를 위한 저항이다.
도 8은 상기 도 5의 수신부의 타이밍 다이어그램이다.
도 8을 참조하면, 전송 선로를 통해 전달된 전송 전류(Irx+, Irx-)는 I-V 변환부의 다이오드 접속된 트랜지스터에 의해 전압 신호(Vd+, Vd-)로 변환되고, 비교부에서 이 전압 신호(Vd+, Vd-)의 전압차를 인식하여 원신호(Dr)를 복원하게 된다.
한편, 공통 모드 구간에서는 전송 전류(Irx+, Irx-)가 ±△Icom 만큼의 차이를 가지고 전달되며, 이때 비교부는 그 전의 신호를 유지하는 데이터 홀드(Data hold) 구간을 나타낸다. 이 데이터 홀드 구간에서는 복원된 원신호(DR)의 천이가 없기 때문에 전송 신호(D)의 온전한 단위 펄스폭만큼의 펄스폭을 가지는 원신호(DR)를 복원할 수 있다.
본 실시예에 따른 I-V 변환부에서는 각 전류 레벨에 따라 전압 신호(Vd+, Vd-)를 VTH, VCH, VCL, VTL의 4개 레벨로 출력한다. 여기서, VTH는 전송 전류의 레벨이 ICC+IDC로 최대인 경우의 변환 전압이며, 이때의 전압은 Vds_sat_tr16(Tr16의 포화 영역에서 동작시의 드레인과 소오스 사이에 걸리는 전압) + Vgs_tr11(ICC+IDC의 전류가 흐를 때의 TR11의 게이트와 소오스 사이에 걸리는 전압) + Irx·R0(R0에 인가되는 전압)에 해당한다. VTL은 전송 전류의 레벨이 ICC로 최저인 경우의 변환 전압이며, 이때의 전압은 Vds_sat_tr16 + Vgs_tr11(ICC의 전류가 흐를 때의 TR11의 게이트와 소오스 사이에 걸리는 전압) + Irx·R0에 해당한다. VCH는 공통 모드에서의 전송 전류 중 큰 전류를 전송할 때, 즉 Irx가 (2ICC+IDC)/2 +△Icom일 때의 Vds_sat_tr16 + Vgs_tr11 + Irx·R0에 해당한다. VCL는 공통 모드에서의 전송 전류 중 큰 전류를 전송할 때, 즉 Irx가 (2ICC+IDC)/2 -Icom일 때의 Vds_sat_tr16 + Vgs_tr11 + Irx·R0에 해당한다.
도 9은 전송신호(D)에 따른 송신부와 수신부를 모두 포함하는 본 발명의 차동 전류 구동 방식의 데이터 전송 시스템의 타이밍 다이어그램을 예시하였다. 각 신호의 파형은 이미 앞에서 언급한 것을 한데 모은 것이므로 더 이상의 설명은 생 략하기로 한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 전술한 실시예에서는 스위치를 트랜스미션 게이트로 구현하는 경우를 일례로 들어 설명하였으나, 단독 MOS 트랜지스터와 같이 다른 스위칭 소자를 사용하는 경우에도 본 발명은 적용된다. 도 10은 도 6의 라인 구동부의 제1 및 스위치(SW0, SW1)를 NMOS 트랜지스터만으로 구현한 경우를 나타내고 있다.
또한, 전술한 실시예에서는 I-V 변환부를 구현함에 있어서, 바이어스 트랜지스터와 다이오드 접속된 NMOS 트랜지스터를 쌍으로 사용하는 경우를 일례로 들어 설명하였으나, 이를 다르게 구현하는 경우에도 본 발명은 적용된다. 도 11은 I-V 변환부의 바이어스 트랜지스터와 다이오드 접속된 NMOS 트랜지스터를 싱글 NMOS 트랜지스터로 구현한 경우를 나타내고 있다. 물론 NMOS 트랜지스터를 사용한 전류 싱크 방식의 바이어싱이 아닌 PMOS 트랜지스터를 사용한 전류 소오스 방식의 바이어싱도 적용 가능하다.
전술한 본 발명은 구동 전류량의 증가 없이도 차동 전류 구동 방식의 데이터 전송 시스템에서의 전송 신호의 왜곡 현상을 방지할 수 있으며, 특히 수신부에서의 오류 발생 및 전류 소모를 줄일 수 있는 효과가 있다.

Claims (9)

  1. 삭제
  2. 전송신호에 응답하여 차동 전송신호 및 공통모드 라인제어신호를 출력하기 위한 라인구동 제어수단;
    여기 전류 및 기저 전류를 생성하고, 상기 기저전류로 정/부 전송 라인을 구동하기 위한 전류원;
    상기 차동 전송신호에 응답하여 여기 전류를 상기 정/부 전송라인으로 선택적으로 스위칭하기 위한 제1 스위칭수단; 및
    상기 공통모드 라인제어신호에 응답하여 공통모드 구간에서 상기 정/부 전송라인을 균등화하기 위한 제2 스위칭수단을 구비하며,
    공통모드에서 상기 정/부 전송라인이 중간 전류 레벨과 예정된 공통모드 차전류만큼 상/하로 이격된 레벨로 구동되며, 상기 예정된 공통모드 차전류만큼의 이격된 레벨을 설정하기 위하여 상기 제2 스위칭수단의 턴온 저항값을 조절하는 것을 특징으로 하는 차동 전류 구동 방식의 데이터 전송 시스템.
  3. 삭제
  4. 정 전송라인을 통해 전달된 정 전송전류를 게이트 입력으로 하여 입력된 전송전류에 대응하는 정 전압신호를 출력하기 위한 제1 다이오드 접속된 MOS 트랜지스터;
    부 전송라인을 통해 전달된 정 전송전류를 게이트 입력으로 하여 입력된 전송전류에 대응하는 부 전압신호를 출력하기 위한 제2 다이오드 접속된 MOS 트랜지스터;
    상기 정/부 전압신호를 비교하여 원신호를 복원하기 위한 비교기; 및
    바이어스 전압에 응답하여 상기 제1 및 제2 다이오드 접속된 MOS 트랜지스터의 전류 경로에 바이어스 전류를 공급하기 위한 바이어싱 수단
    을 구비하는 차동 전류 구동 방식의 데이터 전송 시스템.
  5. 제4항에 있어서,
    상기 정/부 전송라인과 상기 제1 및 제2 다이오드 접속된 MOS 트랜지스터 사이에 접속된 제1 및 제2 정전방전 보호용 저항을 더 구비하는 것을 특징으로 하는 차동 전류 구동 방식의 데이터 전송 시스템.
  6. 삭제
  7. 전송신호에 응답하여 차동 전송신호 및 공통모드 라인제어신호를 출력하기 위한 라인구동 제어수단;
    여기 전류 및 기저 전류를 생성하고, 상기 기저전류로 정/부 전송 라인을 구동하기 위한 전류원;
    상기 차동 전송신호에 응답하여 여기 전류를 상기 정/부 전송라인으로 선택적으로 스위칭하기 위한 제1 스위칭수단;
    상기 공통모드 라인제어신호에 응답하여 공통모드 구간에서 상기 정/부 전송라인을 균등화하기 위한 제2 스위칭수단;
    정 전송라인을 통해 전달된 정 전송전류를 게이트 입력으로 하여 입력된 전송전류에 대응하는 정 전압신호를 출력하기 위한 제1 다이오드 접속된 MOS 트랜지스터;
    부 전송라인을 통해 전달된 정 전송전류를 게이트 입력으로 하여 입력된 전송전류에 대응하는 부 전압신호를 출력하기 위한 제2 다이오드 접속된 MOS 트랜지스터; 및
    상기 정/부 전압신호를 비교하여 원신호를 복원하기 위한 비교수단을 구비하며,
    공통모드에서 상기 정/부 전송라인이 중간 전류 레벨과 예정된 공통모드 차전류만큼 상/하로 이격된 레벨로 구동되며, 상기 예정된 공통모드 차전류만큼의 이격된 레벨을 설정하기 위하여 상기 제2 스위칭수단의 턴온 저항값을 조절하는 것을 특징으로 하는 차동 전류 구동 방식의 데이터 전송 시스템.
  8. 제7항에 있어서,
    바이어스 전압에 응답하여 상기 제1 및 제2 다이오드 접속된 MOS 트랜지스터의 전류 경로에 바이어스 전류를 공급하기 위한 바이어싱 수단을 더 구비하는 것을 특징으로 하는 차동 전류 구동 방식의 데이터 전송 시스템.
  9. 제8항에 있어서,
    상기 정/부 전송라인과 상기 제1 및 제2 다이오드 접속된 MOS 트랜지스터 사이에 접속된 제1 및 제2 정전방전 보호용 저항을 더 구비하는 것을 특징으로 하는 차동 전류 구동 방식의 데이터 전송 시스템.
KR1020060132527A 2006-12-22 2006-12-22 차동 전류 구동 방식의 데이터 전송 시스템 KR100863127B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060132527A KR100863127B1 (ko) 2006-12-22 2006-12-22 차동 전류 구동 방식의 데이터 전송 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060132527A KR100863127B1 (ko) 2006-12-22 2006-12-22 차동 전류 구동 방식의 데이터 전송 시스템

Publications (2)

Publication Number Publication Date
KR20080058631A KR20080058631A (ko) 2008-06-26
KR100863127B1 true KR100863127B1 (ko) 2008-10-15

Family

ID=39803974

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060132527A KR100863127B1 (ko) 2006-12-22 2006-12-22 차동 전류 구동 방식의 데이터 전송 시스템

Country Status (1)

Country Link
KR (1) KR100863127B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100913528B1 (ko) * 2008-08-26 2009-08-21 주식회사 실리콘웍스 차동전류구동방식의 송신부, 차동전류구동방식의 수신부 및상기 송신부와 상기 수신부를 구비하는 차동전류구동방식의 인터페이스 시스템
US7800414B2 (en) 2008-09-12 2010-09-21 Magnachip Semiconductor Ltd. Differential current driving type data transmission system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11289355A (ja) 1998-01-29 1999-10-19 Fairchild Semiconductor Corp 差動ドライバ用クランプ
JP2004253859A (ja) * 2003-02-18 2004-09-09 Matsushita Electric Ind Co Ltd 電流ドライバ回路
JP2005191864A (ja) 2003-12-25 2005-07-14 Seiko Epson Corp 受信装置
JP2005260799A (ja) 2004-03-15 2005-09-22 Nec Electronics Corp 差動伝送回路
KR100588752B1 (ko) * 2005-04-26 2006-06-12 매그나칩 반도체 유한회사 차동 전류 구동 방식의 전송 시스템

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11289355A (ja) 1998-01-29 1999-10-19 Fairchild Semiconductor Corp 差動ドライバ用クランプ
JP2004253859A (ja) * 2003-02-18 2004-09-09 Matsushita Electric Ind Co Ltd 電流ドライバ回路
JP2005191864A (ja) 2003-12-25 2005-07-14 Seiko Epson Corp 受信装置
JP2005260799A (ja) 2004-03-15 2005-09-22 Nec Electronics Corp 差動伝送回路
KR100588752B1 (ko) * 2005-04-26 2006-06-12 매그나칩 반도체 유한회사 차동 전류 구동 방식의 전송 시스템

Also Published As

Publication number Publication date
KR20080058631A (ko) 2008-06-26

Similar Documents

Publication Publication Date Title
US7301371B2 (en) Transmitter of a semiconductor device
US7733128B2 (en) Transmitting apparatus
US7605610B2 (en) Differential current driving type transmission system
US20080024178A1 (en) Transmission line drivers and serial interface data transmission devices including the same
US7564270B1 (en) Differential output driver
KR100748462B1 (ko) 반도체 메모리 장치의 리시버 회로
US7863927B2 (en) Semiconductor device
US20080088365A1 (en) Semiconductor device and method for decreasing noise of output driver
US8884680B2 (en) Signal electric potential conversion circuit
TWI394372B (zh) 具有可控制之迴轉率的晶片外驅動器系統及其相關方法
US7068077B1 (en) LVDS output driver having low supply voltage capability
JP5632390B2 (ja) Ｃｏｇアプリケーションのためのインターフェースシステム
KR100863127B1 (ko) 차동 전류 구동 방식의 데이터 전송 시스템
US7466182B2 (en) Level shift circuit
US20080136465A1 (en) Semiconductor integrated circuit
US7436214B2 (en) Pseudo differential current mode receiver
US7518411B2 (en) Data receiving apparatus using semi-dual reference voltage
KR100897280B1 (ko) 리시버 회로
US7078935B2 (en) Simultaneous bi-directional transceiver
EP3826247B1 (en) Transmitter with equalization
JP2010187047A (ja) テスト回路、及びテスト方法
US7800414B2 (en) Differential current driving type data transmission system
KR100925366B1 (ko) 리시버 회로
KR20080075415A (ko) 증폭회로, 및 이를 구비하는 반도체 집적회로의 입력 장치
KR20090105051A (ko) 출력 드라이버

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140917

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150923

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160926

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 11