JP2005191864A

JP2005191864A - 受信装置

Info

Publication number: JP2005191864A
Application number: JP2003429996A
Authority: JP
Inventors: Akira Uematsu; 彰植松
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2003-12-25
Filing date: 2003-12-25
Publication date: 2005-07-14
Anticipated expiration: 2023-12-25
Also published as: US7176709B2; DE602004014238D1; EP1548944B1; CN1638279A; CN1317826C; JP4026593B2; EP1548944A2; EP1548944A3; US20050140424A1

Abstract

【課題】ＭＯＳトランジスタを用いて構成される受信装置であっても、受信装置の入力インピーダンスを伝送路の特性インピーダンスに整合させることを可能とする。
【解決手段】差動電流駆動方式のデータ転送の受信装置であって、差動電流信号を受信する受信ノードと、前記受信ノードからの差動電流信号に対応した電圧に変換する電流電圧変換手段と、前記受信ノードと前記電流電圧変換手段との間に設けられて、前記受信ノードの入力インピーダンスとして前記受信ノードに接続する送信側伝送路の特性インピーダンス以下の低いインピーダンスを生成可能な低インピーダンス回路手段を含み、前記入力インピーダンスを前記特性インピーダンスに整合させるインピーダンス整合手段と、前記電流電圧変換手段からの差動電圧信号が比較信号として入力され、その比較結果を出力データとするコンパレータと、を具備している。
【選択図】図１

Description

本発明は、電流を信号伝送手段として用いる差動電流駆動方式のデータ転送の受信装置に関する。

電子機器を構成する半導体集積回路や中央処理装置（ＣＰＵ）等の動作速度の高速化や処理する信号の大量化などに伴って、電子機器間、あるいは電子機器を構成する回路間において、伝送路を介して高速に信号を伝送する必要が生じてきている。

電子機器間、あるいは電子機器を構成する回路間において伝送路を介して信号を伝送する場合、最近では、電圧を信号伝送手段として用いた場合に伝送路の容量成分に起因した信号応答遅延などを生じる欠点を解決するために、電流を信号伝送手段として用いた高速インタフェース回路が開発されている。例えば、ＬＶＤＳ（低電圧差動信号、Low Voltage Differential Signalingの略）と呼ばれる技術が開発されている（例えば、特許文献１参照）。

このＬＶＤＳ技術は、互いに逆相で、低電圧（小振幅）で変化する２個の電圧で送信装置に設けられた定電流源を駆動して、２本の伝送路に差動電流を流し、受信装置に設けられた終端抵抗に流れる差動電流の変化を電圧の変化として取り出すことによって、受信するものである。

一方、回路間の信号の伝送する配線長が伝送する信号の高周波数成分の波長の１／４程度以上になると電磁波的性質が現われてきて信号の反射，放射等の現象が生じて波形が劣化する。これを防いで信号を波形劣化なく伝送するためには配線を伝送線路として設計構成し，その伝送線路の特性インピーダンスで送信回路側あるいは受信回路側，または両側を終端しインピーダンス整合をとる必要がある（例えば、特許文献２参照）。
特開２００１−５３５９８号公報特許第２９１９０１２号公報

ところで、上述したように、伝送線路の特性インピーダンスで送信回路側あるいは受信回路側，または両側を終端しインピーダンス整合をとる必要がある。しかしながら、特許文献１における差動電流駆動方式のデータ転送のインタフェース回路の受信部では、伝送路の終端部分に相当するＭＯＳトランジスタ３３及び３４はそのゲートは定電圧ＶBでバイアスされた電位に固定されているために、受信部の入力インピーダンスが２５０Ω〜５００Ωと高くなっている。因みに、ＬＶＤＳの送信装置と受信装置間の伝送路の特性インピーダンスＺ0は５０Ω程度である。一方、特許文献２に示されている整合回路は、パイポーラトランジスタを用いた構成であって、ＭＯＳトランジスタを用いた装置に関するものではなかった。従って、半導体集積回路のようなＭＯＳトランジスタを用いた装置では、インピーダンス整合しにくい状態にある。

そこで、本発明は、上記の問題に鑑み、ＭＯＳトランジスタを用いて構成される受信装置であっても、受信装置の入力インピーダンスを伝送路の特性インピーダンスに整合させることができる受信装置を提供することを目的とするものである。

本発明による受信装置は、差動電流駆動方式のデータ転送の受信装置であって、差動電流信号を受信する受信ノードと、前記受信ノードからの差動電流信号に対応した電圧に変換する電流電圧変換手段と、前記受信ノードと前記電流電圧変換手段との間に設けられて、前記受信ノードの入力インピーダンスとして前記受信ノードに接続する送信側伝送路の特性インピーダンス以下の低いインピーダンスを生成可能な低インピーダンス回路手段を含み、前記入力インピーダンスを前記送信側伝送路の特性インピーダンスに整合させるインピーダンス整合手段と、前記電流電圧変換手段からの差動電圧信号が比較信号として入力され、その比較結果を出力データとするコンパレータと、を具備したことを特徴とする。

この発明によれば、ＭＯＳトランジスタを用いて構成される受信装置であっても、受信装置の入力インピーダンスを伝送路の特性インピーダンスに整合させることが容易となる。

本発明において、前記低インピーダンス回路手段は、前記電流電圧変換手段と前記受信ノードとの間に流れる電流を制御する電流制御手段と、前記電流制御手段の出力端の電圧を反転し、その反転電圧を制御信号として前記電流制御手段に供給する電圧反転手段と、で構成されることを特徴とする。

本発明において、前記インピーダンス整合手段は、整合に必要なインピーダンスを、前記低インピーダンス回路手段によって整合に必要なインピーダンスより少ないインピーダンスを生成し、整合に必要な不足分のインピーダンスを抵抗で補う構成としたことを特徴とする。

この発明によれば、伝送線路の特性インピーダンスが若干異なる仕様の半導体装置であっても、抵抗にて調整が容易にできる。

本発明において、前記インピーダンス整合手段は、前記低インピーダンス回路手段によって生成されるインピーダンスをほぼ零とし、整合に必要なインピーダンスのほぼ全部を抵抗で補う構成としたことを特徴とする。

発明の実施の形態について図面を参照して説明する。

図１は本発明の実施例１の送受信装置を示す回路図である。
図１において、送受信装置は、送信装置と受信装置とも半導体集積回路で構成されている。入力端子１には‘１’，‘０’のデータ信号ＶINが入力され、インバータINV1を通して反転されたデータ信号がＮＭＯＳトランジスタＱN1，ＱN4のゲートに入力し、インバータINV1を通して反転されたデータ信号を更にインバータINV2で反転されたデータ信号がＮＭＯＳトランジスタＱN2，ＱN3のゲートに入力している。ＮＭＯＳトランジスタＱN1，ＱN3のソースは共に定電流源ＩHを介して低電位点（基準電位点）ＶEEに接続し、ＮＭＯＳトランジスタＱN2，ＱN4のソースは共に定電流源ＩLを介して低電位点（基準電位点）ＶEEに接続している。また、ＮＭＯＳトランジスタＱN1，ＱN2のドレインは共にラインＬ1を介して出力端子２に接続し、ＮＭＯＳトランジスタＱN3，ＱN４のドレインは共にラインＬ2を介して出力端子３に接続している。従って、インバータINV1の出力が‘１’のときＮＭＯＳトランジスタＱN1，ＱN4が同時にオンして、ラインＬ1には出力端子２から定電流ＩHをＮＭＯＳトランジスタＱN1を通して低電位点ＶEEへ流すことができ、ラインＬ2には出力端子３から定電流ＩLをＮＭＯＳトランジスタＱN4を通して低電位点ＶEEへ流すことができる。また、インバータINV1の出力が‘０’のときＮＭＯＳトランジスタＱN2，ＱN3が同時にオンして、ラインＬ2には出力端子３から定電流ＩLをＮＭＯＳトランジスタＱN2を通して低電位点ＶEEへ流すことができ、ラインＬ2には出力端子３から定電流ＩHをＮＭＯＳトランジスタＱN3を通して低電位点ＶEEへ流すことができる。すなわち、データ入力信号ＶINが‘０’のときには、ラインＬ1，Ｌ2（即ち伝送路４，５）にはそれぞれ定電流ＩH，ＩLを流すことができ、入力信号ＶINが‘１’のときには、ラインＬ1，Ｌ2（即ち伝送路４，５）にはそれぞれ定電流ＩL，ＩHを流すことができる。

送信装置の出力端子２，３はそれぞれ伝送路４，５を通して受信装置の入力端子６，７に接続している。受信装置の入力端子６，７は、互いに逆位相の差動電流信号を受信する受信ノード（受信端）として機能する。なお、受信装置から送信装置へ伝送路４，５をそれぞれ介して流れる一対の差動電流信号ＩH，ＩLは電流の向きは同じで（実際に流れる電流ＩH，ＩLの向きは何れも受信装置から送信装置へ向かう方向である）電流量が異なる信号である。例えばＩH＝５００μＡ，ＩL＝は１００μＡである。

受信装置は、差動電流駆動方式のデータ転送の受信装置であって、互いに逆位相の差動電流信号が受信される受信ノード６，７と、受信ノード６，７にそれぞれ接続した一対の正相側，負相側受信回路と、正相側，負相側受信回路からの各出力を入力し、比較することによって差動電流の変化を電圧の変化として取り出すコンパレータＣＯＭＰと、コンパレータ出力端子８と、を有している。

正相側，負相側受信回路とも同じ回路構成である。正相側受信回路は、正相電流信号を受信する受信ノード６と、受信ノード６からの正相電流信号に対応した電圧に変換する電流電圧変換機能を有するＰＭＯＳトランジスタＱP1と、受信ノード６と前記電流電圧変換機能を有するＰＭＯＳトランジスタＱP1との間に設けられて、受信ノード６の入力インピーダンスを受信ノード６に接続する送信側伝送路４の特性インピーダンスＺ0に整合させるインピーダンス整合手段１１と、高電位電源ＶDDのラインと、を有している。特性インピーダンスＺ0は例えば５０Ωである。

ＰＭＯＳトランジスタＱP1はゲートとドレインが共通に接続されており、ソースは高電位電源ＶDDに接続され、ドレイン電圧をＶRとし、ソース・ドレイン間に流れる電流をＩ、利得係数をβp、閾値をＶthpとすると、ＭＯＳトランジスタの飽和式から、Ｉ＝βp（ＶDD−ＶR−Ｖthp）^2／２（但し、^はべき乗を表す）と表される。これにより、Ｉ＝ＩH であるとそれに対応してＰＭＯＳトランジスタＱP1のドレイン電圧ＶRが決まってくる。即ち、ＩHという電流が流れると、それぞれに対応したＶHという電圧がドレインに出力として現れることになる。つまり、電流を電圧に変換することができる。

上記インピーダンス整合手段１１は、受信ノード６と前記電流電圧変換機能を有するＰＭＯＳトランジスタＱP1との間に設けられて、受信ノード６の入力インピーダンスとして、前記受信ノード６に接続する送信側伝送路４の特性インピーダンスＺ0以下の低いインピーダンスを生成可能な低インピーダンス回路手段１２と、整合に必要な不足分のインピーダンスを補うための抵抗Ｒ1とを含み、前記入力インピーダンスを前記伝送路４の特性インピーダンスＺ0に整合させるものである。

同様に、負相側受信回路は、負相電流信号を受信する受信ノード７と、受信ノード７からの負相電流信号に対応した電圧に変換する電流電圧変換機能を有するＰＭＯＳトランジスタＱP2と、受信ノード７と前記電流電圧変換機能を有するＰＭＯＳトランジスタＱP2との間に設けられて、受信ノード７の入力インピーダンスを受信ノード７に接続する送信側伝送路５の特性インピーダンスＺ0に整合させるインピーダンス整合手段１３と、高電位電源ＶDDのラインと、を有している。

上記インピーダンス整合手段１３は、受信ノード７と前記電流電圧変換機能を有するＰＭＯＳトランジスタＱP2との間に設けられて、受信ノード７の入力インピーダンスとして、前記受信ノード７に接続する送信側伝送路５の特性インピーダンスＺ0以下の低いインピーダンスを生成可能な低インピーダンス回路手段１４と、整合に必要な不足分のインピーダンスを補うための抵抗Ｒ2とを含み、前記入力インピーダンスを前記伝送路５の特性インピーダンスＺ0に整合させるものである。

コンパレータＣＯＭＰは、前記電流電圧変換機能を有するＰＭＯＳトランジスタＱP1，ＱP2の各ドレインからの電圧信号が比較信号として入力され、その比較結果を出力データとして出力端子８に出力する。

次に、低インピーダンス回路手段１２，１４について説明する。
低インピーダンス回路手段１２は、ゲートに供給される電圧によって前記電流電圧変換機能を有するＰＭＯＳトランジスタＱP1のドレイン（及びゲート）と前記受信ノード６との間に流れる電流を制御する電流制御機能を備えたＮＭＯＳトランジスタＱN5と、このＮＭＯＳトランジスタＱN5のソース側の電圧を反転し、その反転電圧を制御信号としてＮＭＯＳトランジスタＱN5のゲートにフィードバックする電圧反転手段としてのインバータＩＮＶ3と、で構成されている。

低インピーダンス回路手段１４は、ゲートに供給される電圧によって前記電流電圧変換機能を有するＰＭＯＳトランジスタＱP2のドレイン（及びゲート）と前記受信ノード７との間に流れる電流を制御する電流制御機能を備えたＮＭＯＳトランジスタＱN6と、このＮＭＯＳトランジスタＱN6のソース側の電圧を反転し、その反転電圧を制御信号としてＮＭＯＳトランジスタＱN6のゲートにフィードバックする電圧反転手段としてのインバータＩＮＶ4と、で構成されている。

なお、上記インピーダンス整合手段１１については、低インピーダンス回路手段１２によって、伝送路４とのインピーダンス整合に必要なインピーダンスが得られれば、抵抗Ｒ1は特に必要としない。同様に、上記インピーダンス整合手段１３についても、低インピーダンス回路手段１４によって、伝送路５とのインピーダンス整合に必要なインピーダンスが得られれば、抵抗Ｒ2は特に必要としない。

しかしながら、上記インピーダンス整合手段１１については、伝送路４とのインピーダンス整合に必要なインピーダンスのうち、伝送路４とのインピーダンス整合に必要なインピーダンスより少ないインピーダンスを前記低インピーダンス回路手段１２によって生成し、整合に必要な不足分（少ない分）のインピーダンスを抵抗Ｒ1で補う構成としてもよい。同様に、上記インピーダンス整合手段１３についても、伝送路５とのインピーダンス整合に必要なインピーダンスのうち、伝送路５とのインピーダンス整合に必要なインピーダンスより少ないインピーダンスを前記低インピーダンス回路手段１４によって生成し、整合に必要な不足分（少ない分）のインピーダンスを抵抗Ｒ2で補う構成としてもよい。

また、上記インピーダンス整合手段１１については、低インピーダンス回路手段１２によって生成されるインピーダンスをほぼ零とし、整合に必要なインピーダンスのほぼ全部を抵抗Ｒ1で補う構成としてもよい。同様に、上記インピーダンス整合手段１３についても、低インピーダンス回路手段１４によって生成されるインピーダンスをほぼ零とし、整合に必要なインピーダンスのほぼ全部を抵抗Ｒ2で補う（補填する）構成としてもよい。

図２乃至図４は、低インピーダンス回路手段１２（または１４）の構成例を示すものである。

図２は、電流制御機能を有するＮＭＯＳトランジスタＱN5のソース電圧を反転してＮＭＯＳトランジスタＱN5のゲートにフィードバックするインバータＩＮＶ3（またはＩＮＶ4）を、高電位電源ＶDDと低電位側電源ＶEEとの間に直列接続した２つのＮＭＯＳトランジスタＱN11，ＱN12で構成したものである。ＮＭＯＳトランジスタＱN11のドレインとゲートは共通接続されて高電位電源ＶDDに接続し、ＮＭＯＳトランジスタＱN11，ＱN12の接続点を前記ＮＭＯＳトランジスタＱN5のゲートに接続し、前記ＮＭＯＳトランジスタＱN5のソースをＮＭＯＳトランジスタＱN12のゲートに接続し、ＮＭＯＳトランジスタＱN12のソースを低電位側電源ＶEEに接続している。フィードバック制御信号ＶfはＱN5のソース電圧ＶSを反転した電圧信号である。

このような構成で実際に得られる受信ノード６，７における入力インピーダンスは、５０Ω〜１０Ω程度である。従って、伝送路４，５の特性インピーダンスＺ0が５０Ωであるときは、入力インピーダンスを例えば１０Ωにまで落とした場合には、抵抗Ｒ1，Ｒ2の抵抗値としてはそれぞれ４０Ωを設定すればよい。

図３に示す低インピーダンス回路手段１２は、図１のインバータＩＮＶ3に代えて、＋，−の入力端を有する差動アンプ１５を使用する構成としたものである。前記ＮＭＯＳトランジスタＱN5のソース電圧を差動アンプ１５の−端子に接続し、差動アンプ１５の＋端子は基準電位電源Ｖrefに接続し、差動アンプ１５の出力端を前記ＮＭＯＳトランジスタＱN5のゲートに接続する構成となっている。

図４に示す低インピーダンス回路手段１２は、図１のインバータＩＮＶ3に代えて、高電位電源ＶDDと低電位側電源ＶEEとの間にＰＭＯＳトランジスタＱP11とＮＭＯＳトランジスタＱN13を直列接続してなるＣＭＯＳインバータを使用する構成としたものである。前記ＮＭＯＳトランジスタＱN5のソース電圧をＣＭＯＳインバータを構成するＭＯＳトランジスタＱP11，ＱN13の共通接続ゲートに接続し、ＭＯＳトランジスタＱP11，ＱN13のドレイン同士の接続点（出力点）を前記ＮＭＯＳトランジスタＱN5のゲートに接続する構成となっている。

本発明の実施例１の受信装置によれば、ＭＯＳトランジスタを用いて構成される受信装置であっても、受信装置の入力インピーダンスを伝送路の特性インピーダンスに整合させることが可能となる。

図５は本発明の実施例２の送受信装置を示す回路図である。図1の実施例１と同一部分には同一符号を付してある。

図５に示す実施例２は、図１の実施例１におけるＮＭＯＳトランジスタＱN1〜ＱN6をＰＭＯＳトランジスタＱP21〜ＱP26に置き換え、実施例１におけるＰＭＯＳトランジスタＱP1，ＱP2をＮＭＯＳトランジスタＱN21，ＱN22に置き換えた構成としたものである。このトランジスタの置き換えに伴い、送信装置における定電流源ＩH，ＩLの配置が変わり、受信装置においては定電流源Ｉ01，Ｉ02が必要な構成となる。受信装置におけるインピーダンス整合手段１１Ａは、電流制御機能を有するＰＭＯＳトランジスタＱP25と電圧反転機能を有するインバータＩＮＶ3で構成され、インピーダンス整合手段１３Ａは電流制御機能を有するＰＭＯＳトランジスタＱP26と電圧反転機能を有するインバータＩＮＶ4で構成されている。ＱN21，ＱN22は電流電圧変換手段を構成するＮＭＯＳトランジスタである。

図５の実施例２の場合は、データ入力信号ＶINが‘０’のときには、伝送路４，５にはそれぞれ定電流ＩL，ＩHを流すことができ、入力信号ＶINが‘１’のときには、伝送路４，５にはそれぞれ定電流ＩH，ＩLを流すことができる。受信装置の入力端子６，７は、互いに逆位相の差動電流信号を受信する受信ノード（受信端）として機能するが、受信装置から送信装置へ伝送路４，５をそれぞれ介して流れる一対の差動電流信号ＩH，ＩLは電流の向きは同じで（実際に流れる電流ＩH，ＩLの向きは何れも送信装置から受信装置へ向かう方向である）電流量が異なる信号である。例えばＩH＝５００μＡ，ＩL＝は１００μＡである。

本発明の実施例２の受信装置によれば、実施例１と同様に、ＭＯＳトランジスタを用いて構成される受信装置であっても、受信装置の入力インピーダンスを伝送路の特性インピーダンスに整合させることが可能となる。

尚、以上述べたように実施例は何れも、ＭＯＳトランジスタを用いた半導体集積回路による構成例を示したが、バイポーラトランジスタを用いた半導体集積回路にて実現することも可能である。

本発明は、高速で且つ低電圧で駆動する半導体集積装置における送受信装置に用いて特に有効である。

本発明の実施例１の送受信装置を示す回路図。低インピーダンス回路手段の一構成例を示す回路図。低インピーダンス回路手段の他の構成例を示す回路図。低インピーダンス回路手段の他の構成例を示す回路図。本発明の実施例２の送受信装置を示す回路図。

符号の説明

６，７…受信ノード、１１，１１Ａ，１３，１３Ａ…インピーダンス整合手段、１２，１２Ａ，１４，１４Ａ…低インピーダンス回路手段、Ｒ1，Ｒ１…抵抗

Claims

差動電流駆動方式のデータ転送の受信装置であって、
差動電流信号を受信する受信ノードと、
前記受信ノードからの差動電流信号に対応した電圧に変換する電流電圧変換手段と、
前記受信ノードと前記電流電圧変換手段との間に設けられて、前記受信ノードの入力インピーダンスとして前記受信ノードに接続する送信側伝送路の特性インピーダンス以下の低いインピーダンスを生成可能な低インピーダンス回路手段を含み、前記入力インピーダンスを前記送信側伝送路の特性インピーダンスに整合させるインピーダンス整合手段と、
前記電流電圧変換手段からの差動電圧信号が比較信号として入力され、その比較結果を出力データとするコンパレータと、
を具備したことを特徴とする受信装置。
前記低インピーダンス回路手段は、
前記電流電圧変換手段と前記受信ノードとの間に流れる電流を制御する電流制御手段と、
前記電流制御手段の出力端の電圧を反転し、その反転電圧を制御信号として前記電流制御手段に供給する電圧反転手段と、
で構成されることを特徴とする請求項１記載の受信装置。
前記インピーダンス整合手段は、前記送信側伝送路とのインピーダンス整合に必要なインピーダンスのうち、整合に必要なインピーダンスより少ないインピーダンスを前記低インピーダンス回路手段によって生成し、整合に必要な不足分のインピーダンスを抵抗で補う構成としたことを特徴とする請求項１記載の受信装置。
前記インピーダンス整合手段は、前記低インピーダンス回路手段によって生成されるインピーダンスをほぼ零とし、整合に必要なインピーダンスのほぼ全部を抵抗で補う構成としたことを特徴とする請求項１記載の受信装置。