JPH0779231B2 - インタフェイス回路 - Google Patents
インタフェイス回路Info
- Publication number
- JPH0779231B2 JPH0779231B2 JP61144278A JP14427886A JPH0779231B2 JP H0779231 B2 JPH0779231 B2 JP H0779231B2 JP 61144278 A JP61144278 A JP 61144278A JP 14427886 A JP14427886 A JP 14427886A JP H0779231 B2 JPH0779231 B2 JP H0779231B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- base
- emitter
- transmission
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】 〔概 要〕 本発明は信号伝送路において、浮遊容量の影響によって
信号の伝送特性が悪化するのを解決するため、送端側の
出力回路を差動オープンコレクタ回路で構成し、受信側
の入力回路を該差動オープンコレクタ回路の各出力毎の
ベース接地回路で構成し、送信側と受信側とを接続する
伝送路に生ずる浮遊容量によって信号の伝送特性が悪化
するのを防止するようにしたものである。
信号の伝送特性が悪化するのを解決するため、送端側の
出力回路を差動オープンコレクタ回路で構成し、受信側
の入力回路を該差動オープンコレクタ回路の各出力毎の
ベース接地回路で構成し、送信側と受信側とを接続する
伝送路に生ずる浮遊容量によって信号の伝送特性が悪化
するのを防止するようにしたものである。
本発明はインタフェイス回路に係り、特に、通信システ
ムや計算機システムなどにおける高速信号の伝送を行な
うに好適なインタフェイス回路に関する。
ムや計算機システムなどにおける高速信号の伝送を行な
うに好適なインタフェイス回路に関する。
通信システムや計算機システムにおいては情報伝送の増
大に伴って信号の高速処理が必要となっている。このよ
うなシステムにおける信号の高速処理においては、信号
の高速特性を損なわずに信号の受授を行なう必要があ
る。
大に伴って信号の高速処理が必要となっている。このよ
うなシステムにおける信号の高速処理においては、信号
の高速特性を損なわずに信号の受授を行なう必要があ
る。
ところで、このようなシステムを構成するインタフェイ
ス回路においては、各回路間の配線は実装や漏話などの
関係で回路内配線と比較して通常長くなることが多く、
基板の電源やアースとの間に浮遊容量が付加されやす
い。又、集積回路などにおいては、多層配線の各層間や
サブストレートの間、あるいはボンディング用パッドな
どにおいて浮遊容量が発生し、回路の高速特性を劣化さ
せる要因となっている。このため、回路間の配線に付加
される浮遊容量に対して高速特性が劣化しにくいインタ
フェイス回路が必要とされている。
ス回路においては、各回路間の配線は実装や漏話などの
関係で回路内配線と比較して通常長くなることが多く、
基板の電源やアースとの間に浮遊容量が付加されやす
い。又、集積回路などにおいては、多層配線の各層間や
サブストレートの間、あるいはボンディング用パッドな
どにおいて浮遊容量が発生し、回路の高速特性を劣化さ
せる要因となっている。このため、回路間の配線に付加
される浮遊容量に対して高速特性が劣化しにくいインタ
フェイス回路が必要とされている。
高速用インタフェイス回路として、第５図及び第６図に
示されるものが知られている。第５図に示す回路はトラ
ンジスタ11をオープンコレクタ回路で構成したものであ
り、単一の信号を伝送するときに用いられている。又、
第６図に示す回路はトランジスタ11,12によって差動回
路を構成すると共にオープンコレクタ回路を構成し、差
動信号を伝送する場合に用いられている。なお、13は定
電流源を示し、14はエミッタ抵抗を示し、23,24はそれ
ぞれ負荷抵抗を示す。
示されるものが知られている。第５図に示す回路はトラ
ンジスタ11をオープンコレクタ回路で構成したものであ
り、単一の信号を伝送するときに用いられている。又、
第６図に示す回路はトランジスタ11,12によって差動回
路を構成すると共にオープンコレクタ回路を構成し、差
動信号を伝送する場合に用いられている。なお、13は定
電流源を示し、14はエミッタ抵抗を示し、23,24はそれ
ぞれ負荷抵抗を示す。
第５図及び第６図に示されるインタフェイス回路の場合
には、いずれも送信側の出力回路が高出力インピーダン
スで構成され、受信側の入力回路のインピーダンスが負
荷抵抗23,24によって決定されるようになっている。こ
のため、第５図及び第６図に示される回路の周波数帯域
は次の（１）式によって表される。
には、いずれも送信側の出力回路が高出力インピーダン
スで構成され、受信側の入力回路のインピーダンスが負
荷抵抗23,24によって決定されるようになっている。こ
のため、第５図及び第６図に示される回路の周波数帯域
は次の（１）式によって表される。
（１）式から負荷抵抗RLは十分小さいときには帯域が広
くなるが、負荷抵抗RLを小さくすると、利得が下がり損
失が多くなるため、負荷抵抗RLを小さくすることはでき
ない。このため、信号線100,102に浮遊容量Ｃが生じる
と、第７図に示されるように、浮遊容量Ｃの増加によっ
て周波数帯域が急激に劣化するという不具合が生じた。
くなるが、負荷抵抗RLを小さくすると、利得が下がり損
失が多くなるため、負荷抵抗RLを小さくすることはでき
ない。このため、信号線100,102に浮遊容量Ｃが生じる
と、第７図に示されるように、浮遊容量Ｃの増加によっ
て周波数帯域が急激に劣化するという不具合が生じた。
第６図において、端子25及び端子26を接地し、負荷抵抗
23,24を500Ωとし，定電流源13を電圧源Vee＝−5Vに接
続して定電流源13に4mAの電流を通電させた状態におい
て、トランジスタ11、12のベースに入力端子14、15から
ΔVin＝50mVppの電圧を印加したときの伝送路100,102
（その浮遊容量は1pとする。）に流れる電流変化は2mA
±1mAとなり、伝送路の電圧は1Vppの変化を示しつつ、
端子27、28間に現れる出力電圧はΔVout＝1Vppとなる。
23,24を500Ωとし，定電流源13を電圧源Vee＝−5Vに接
続して定電流源13に4mAの電流を通電させた状態におい
て、トランジスタ11、12のベースに入力端子14、15から
ΔVin＝50mVppの電圧を印加したときの伝送路100,102
（その浮遊容量は1pとする。）に流れる電流変化は2mA
±1mAとなり、伝送路の電圧は1Vppの変化を示しつつ、
端子27、28間に現れる出力電圧はΔVout＝1Vppとなる。
そこで、送信側の出力回路を、第８図に示されるよう
に、トランジスタ11をオープンエミッタ回路で構成した
り、あるいは第９図に示されるようにトランジスタ11を
エミッタホロア回路で構成したりするものが提案され
た。これらの回路によれば送信側の出力回路を電圧駆動
回路で構成することができ、送信側の出力インピーダン
スを低く、受信側の入力インピーダンスを高くすること
ができる。即ち、送信側の出力インピーダンスは、トラ
ンジスタ11のエミッタ抵抗reと等しいため、低出力イン
ピーダンスとなり、受信側の入力インピーダンスを高く
することができる。そしてこの回路方式における周波数
帯域は次の（２）式によって表される。
に、トランジスタ11をオープンエミッタ回路で構成した
り、あるいは第９図に示されるようにトランジスタ11を
エミッタホロア回路で構成したりするものが提案され
た。これらの回路によれば送信側の出力回路を電圧駆動
回路で構成することができ、送信側の出力インピーダン
スを低く、受信側の入力インピーダンスを高くすること
ができる。即ち、送信側の出力インピーダンスは、トラ
ンジスタ11のエミッタ抵抗reと等しいため、低出力イン
ピーダンスとなり、受信側の入力インピーダンスを高く
することができる。そしてこの回路方式における周波数
帯域は次の（２）式によって表される。
（２）式から、reは小さいので、周波数帯域は第10図に
示されるように、浮遊容量Ｃの増加によって劣化するの
を抑制することができる。
示されるように、浮遊容量Ｃの増加によって劣化するの
を抑制することができる。
しかしながら、オープンエミッタ回路及びエミッタホロ
ア回路では、トランジスタ11のエミッタに容量が付加さ
れるエミッタピーキングの構成となるため、第10図に示
されるように、浮遊容量Ｃによって発振やリンギングな
どが生じ信号の伝送特性に悪影響を及ぼすという不具合
があった。
ア回路では、トランジスタ11のエミッタに容量が付加さ
れるエミッタピーキングの構成となるため、第10図に示
されるように、浮遊容量Ｃによって発振やリンギングな
どが生じ信号の伝送特性に悪影響を及ぼすという不具合
があった。
本発明は、前記従来の課題に鑑みて為されたものであ
り、その目的は、浮遊容量の影響が信号の伝送特性に実
質的に現われないようにしたインタフェイス回路を提供
することにある。
り、その目的は、浮遊容量の影響が信号の伝送特性に実
質的に現われないようにしたインタフェイス回路を提供
することにある。
前記目的を達成するために本発明は、第１図に示される
ように、差動オープンコレクタ回路1Aのコレクタ1C1,1C
2の各々に対応する伝送路100,102の送端を接続し、各伝
送路100,102の受端を各別のベース接地回路2,4のエミッ
タ2E,4Eに接続し、各ベース接地回路2,4のコレクタ2C,4
C毎に負荷抵抗23,25を接続し、前記ベース接地回路2,4
を非飽和状態であって、且つベース−エミッタ間電圧対
エミッタ電流特性が直線性を呈する領域の最小エミッタ
電流を通電させるベース電圧を前記ベース接地回路2,4
のベースに供給するようにして構成される。
ように、差動オープンコレクタ回路1Aのコレクタ1C1,1C
2の各々に対応する伝送路100,102の送端を接続し、各伝
送路100,102の受端を各別のベース接地回路2,4のエミッ
タ2E,4Eに接続し、各ベース接地回路2,4のコレクタ2C,4
C毎に負荷抵抗23,25を接続し、前記ベース接地回路2,4
を非飽和状態であって、且つベース−エミッタ間電圧対
エミッタ電流特性が直線性を呈する領域の最小エミッタ
電流を通電させるベース電圧を前記ベース接地回路2,4
のベースに供給するようにして構成される。
［作 用］ 送端側の差動オープンコレクタ回路1Aから電流駆動によ
る信号が伝送路100,102を経て出力され、この信号がベ
ース接地回路2,4へ入力される。上記電流駆動回路1A
は、交流的に出力インピーダンスが高い一方、上記ベー
ス接地回路2,4は、上述のようなベース電圧がベースに
供給されているから、交流的に入力インピーダンスが低
く、そのインピーダンスはエミッタ抵抗に等しい。
る信号が伝送路100,102を経て出力され、この信号がベ
ース接地回路2,4へ入力される。上記電流駆動回路1A
は、交流的に出力インピーダンスが高い一方、上記ベー
ス接地回路2,4は、上述のようなベース電圧がベースに
供給されているから、交流的に入力インピーダンスが低
く、そのインピーダンスはエミッタ抵抗に等しい。
従って、信号伝送上浮遊容量Ｃは、負荷抵抗23,25との
電気的な結合がほぼ失われるから、浮遊容量の放電は抑
えられて伝送路の電位はほぼ一定に保持される。それ
故、伝送路に付加される浮遊容量が増加しても、信号の
伝送特性が損なわれることは無くなる。
電気的な結合がほぼ失われるから、浮遊容量の放電は抑
えられて伝送路の電位はほぼ一定に保持される。それ
故、伝送路に付加される浮遊容量が増加しても、信号の
伝送特性が損なわれることは無くなる。
第２図は、本発明の一実施例の構成を示す。
本実施例は、送信側の出力回路１を差動オープンコレク
タ回路（トランジスタ11,12）による高インピーダンス
の電流駆動回路で構成し、受信側の入力回路２をベース
接地トランジスタ21,22及び直流電源（ベース接地回
路）、並びに負荷抵抗23,24で構成したものである。即
ち、トランジスタ11,12の差動増幅回路によって高出力
インピーダンスの電流駆動回路を構成し、トランジスタ
21,22のベースを交流的に接地したベース接地回路で構
成し、送信側から受信側へ差動信号を伝送するようにし
たものである。
タ回路（トランジスタ11,12）による高インピーダンス
の電流駆動回路で構成し、受信側の入力回路２をベース
接地トランジスタ21,22及び直流電源（ベース接地回
路）、並びに負荷抵抗23,24で構成したものである。即
ち、トランジスタ11,12の差動増幅回路によって高出力
インピーダンスの電流駆動回路を構成し、トランジスタ
21,22のベースを交流的に接地したベース接地回路で構
成し、送信側から受信側へ差動信号を伝送するようにし
たものである。
本実施例によれば、送信側の出力回路１が高出力インピ
ーダンスで構成され、受信側の入力回路２がベース接地
回路を有して構成されているため、ベース接地回路は交
流的に低入力インピーダンスを呈し、信号伝送上浮遊容
量Ｃの影響が現れないように作用する。これを具体的に
説明すると、次のようになる。
ーダンスで構成され、受信側の入力回路２がベース接地
回路を有して構成されているため、ベース接地回路は交
流的に低入力インピーダンスを呈し、信号伝送上浮遊容
量Ｃの影響が現れないように作用する。これを具体的に
説明すると、次のようになる。
ベース接地回路は、ある程度以上の電流（例えば、Siト
ランジスタなどの場合は0.5mA）が流れ、トランジスタ2
1,22がオフにならない状態で使用される。この使用状態
におけるトランジスタのベース−エミッタ間電圧（Vb
e）は、第４図に示すように、エミッタ電流（Ie）に対
して非直線特性を示すから、ある程度以上のエミッタ電
流（Ie）（0.5mA）に対してはVbeの電圧変化は少なくな
る。
ランジスタなどの場合は0.5mA）が流れ、トランジスタ2
1,22がオフにならない状態で使用される。この使用状態
におけるトランジスタのベース−エミッタ間電圧（Vb
e）は、第４図に示すように、エミッタ電流（Ie）に対
して非直線特性を示すから、ある程度以上のエミッタ電
流（Ie）（0.5mA）に対してはVbeの電圧変化は少なくな
る。
換言すれば、ベース接地回路は、ある程度以上の電流が
流れている状態においては、その電流の大小に拘わら
ず、エミッタ電圧の変動は小さい。このように動作する
から、インタフェイス回路の周波数帯域は、前記（２）
式で与えられる。たとえ伝送路100,102に比較的に大き
な浮遊容量Ｃが付加されることとなったとしても、差動
オープンコレクタ回路１が駆動され、電流が伝送路100,
102を経て負荷抵抗23,24に流れると、負荷抵抗23,24に
電圧信号が発生し、信号の伝送を為し得る。
流れている状態においては、その電流の大小に拘わら
ず、エミッタ電圧の変動は小さい。このように動作する
から、インタフェイス回路の周波数帯域は、前記（２）
式で与えられる。たとえ伝送路100,102に比較的に大き
な浮遊容量Ｃが付加されることとなったとしても、差動
オープンコレクタ回路１が駆動され、電流が伝送路100,
102を経て負荷抵抗23,24に流れると、負荷抵抗23,24に
電圧信号が発生し、信号の伝送を為し得る。
従って、前述のような動作により、前記実施例の回路
は、伝送路の浮遊容量の影響を受けることなく、信号を
高速に伝送することができることになり、負荷抵抗23、
24に発生する出力信号の周波数帯域はその浮遊容量Ｃに
よって劣化することはなく、第３図に示されるように良
好な周波数特性となり、信号の伝送特性を劣化させてし
まうのを防止することができる。又さらに、前記実施例
においては、入力回路２のインピーダンスが負荷抵抗2
3、24の影響を受けず、負荷抵抗の設定により利得を持
たせることも可能である。
は、伝送路の浮遊容量の影響を受けることなく、信号を
高速に伝送することができることになり、負荷抵抗23、
24に発生する出力信号の周波数帯域はその浮遊容量Ｃに
よって劣化することはなく、第３図に示されるように良
好な周波数特性となり、信号の伝送特性を劣化させてし
まうのを防止することができる。又さらに、前記実施例
においては、入力回路２のインピーダンスが負荷抵抗2
3、24の影響を受けず、負荷抵抗の設定により利得を持
たせることも可能である。
又、伝送路に受遊容量が付加すると、伝送路インピーダ
ンスは小さくなるので、これに整合するインピーダンス
で終端することが望ましい。
ンスは小さくなるので、これに整合するインピーダンス
で終端することが望ましい。
前述したように、ベース接地トランジスタ21,22のエミ
ッタ電位の変動が電流の大小に拘わりなく小さいこと
は、換言すれば、ベース接地トランジスタ21,22のエミ
ッタ側から見たインピーダンスが小さいことを意味し、
これは前述の小さな伝送路のインピーダンスに整合させ
得ることを意味する。
ッタ電位の変動が電流の大小に拘わりなく小さいこと
は、換言すれば、ベース接地トランジスタ21,22のエミ
ッタ側から見たインピーダンスが小さいことを意味し、
これは前述の小さな伝送路のインピーダンスに整合させ
得ることを意味する。
本実施例の回路は、送信側回路を高インピーダンス駆動
の回路構成であるのに対して、受信側回路のみ整合させ
る片側終端としているので、送信側におけるインピーダ
ンス整合に若干の難点が残るが、本実施例の回路として
は、第３図に示すように周波数特性の劣化は少なく、本
発明の初期の効果は期待できる。
の回路構成であるのに対して、受信側回路のみ整合させ
る片側終端としているので、送信側におけるインピーダ
ンス整合に若干の難点が残るが、本実施例の回路として
は、第３図に示すように周波数特性の劣化は少なく、本
発明の初期の効果は期待できる。
第２図において、端子25及び端子26を接地し、負荷抵抗
23,24を500Ωとし、トランジスタ21、22のベースに−２
〜−3V程度の電圧源25を接続し、定電流源13を電圧源V
ee＝−5Vに接続して定電流源13に4mAの電流を通電させ
た状態において、トランジスタ11、12のベースに入力端
子14、15からΔVin＝50mVppの電圧を印加したときの伝
送路100,102（その浮遊容量は1pとする。）に流れる電
流変化は2mA±1mAとなり、伝送路の電圧は20〜30mVppの
変化を示しつつ、端子27、28間に現れる出力電圧はΔV
out＝1Vppとなる。従って、従来回路より伝送路上の電
圧変化は少なくなる。
23,24を500Ωとし、トランジスタ21、22のベースに−２
〜−3V程度の電圧源25を接続し、定電流源13を電圧源V
ee＝−5Vに接続して定電流源13に4mAの電流を通電させ
た状態において、トランジスタ11、12のベースに入力端
子14、15からΔVin＝50mVppの電圧を印加したときの伝
送路100,102（その浮遊容量は1pとする。）に流れる電
流変化は2mA±1mAとなり、伝送路の電圧は20〜30mVppの
変化を示しつつ、端子27、28間に現れる出力電圧はΔV
out＝1Vppとなる。従って、従来回路より伝送路上の電
圧変化は少なくなる。
又、本実施例によれば、本実施例におけるインタフェイ
ス回路を、ボンディングパッドの容量や基板のパターン
容量の大きな集積回路間のインタフェイス回路として用
いたり、配線パターン容量の大きい集積回路内部の各回
路間のインタフェイス回路として用いれば、より高速な
信号処理装置を構成することが可能となる。
ス回路を、ボンディングパッドの容量や基板のパターン
容量の大きな集積回路間のインタフェイス回路として用
いたり、配線パターン容量の大きい集積回路内部の各回
路間のインタフェイス回路として用いれば、より高速な
信号処理装置を構成することが可能となる。
以上説明したように本発明によれば、送信側の出力回路
を差動オープンコレクタ回路で構成し、受信側の入力回
路を低入力インピーダンスのベース接続回路で構成した
ため、送信側と受信側とを接続する信号線に浮遊容量が
付加されても周波数帯域の狭帯域化，伝送特性の劣化か
ら免れ得て、信号の伝送性能の向上に寄与することがで
きるという優れた効果が得られる。
を差動オープンコレクタ回路で構成し、受信側の入力回
路を低入力インピーダンスのベース接続回路で構成した
ため、送信側と受信側とを接続する信号線に浮遊容量が
付加されても周波数帯域の狭帯域化，伝送特性の劣化か
ら免れ得て、信号の伝送性能の向上に寄与することがで
きるという優れた効果が得られる。
第１図は本発明の原理ブロック図、 第２図は本発明の一実施例を示す回路図、 第３図は本実施例の周波数特性図、 第４図はベース−エミッタ間電圧対エミッタ電流特性を
示す図、 第５図は従来例の回路図、 第６図は他の従来例の回路図、 第７図は従来例の周波数特性図、 第８図はオープンエミッタ回路による従来例の回路図、 第９図はエミッタホロワ回路による従来例の回路図、 第10図は従来例の周波数特性図である。 第１図及び第２図において、 1Aは差動オープンコレクタ回路、 ２はベース接地回路、 ４はベース接地回路、 23は負荷抵抗、 24は負荷抵抗、 100は伝送路、 102は伝送路である。
示す図、 第５図は従来例の回路図、 第６図は他の従来例の回路図、 第７図は従来例の周波数特性図、 第８図はオープンエミッタ回路による従来例の回路図、 第９図はエミッタホロワ回路による従来例の回路図、 第10図は従来例の周波数特性図である。 第１図及び第２図において、 1Aは差動オープンコレクタ回路、 ２はベース接地回路、 ４はベース接地回路、 23は負荷抵抗、 24は負荷抵抗、 100は伝送路、 102は伝送路である。
フロントページの続き (72)発明者 北相模 博夫 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 雨宮 泉美 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 河合 正昭 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭60−70821（ＪＰ，Ａ) 実開 昭55−5615（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】差動オープンコレクタ回路（1A）のコレク
タ（1C1,1C2）の各々に対応する伝送路（100,102）の送
端を接続し、各伝送路（100,102）の受端を各別のベー
ス接地回路（2,4）のエミッタ（2E,4E）に接続し、各ベ
ース接地回路（2,4）のコレクタ（2C,4C）毎に負荷抵抗
（23,25）を接続し、前記ベース接地回路（2,4）を非飽
和状態に維持し、且つベース−エミッタ間電圧対エミッ
タ電流特性が直線性を呈する領域の最小エミッタ電流を
通電させるベース電圧を前記ベース接地回路（2,4）の
ベースに供給することを特徴とするインタフェイス回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61144278A JPH0779231B2 (ja) | 1986-06-20 | 1986-06-20 | インタフェイス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61144278A JPH0779231B2 (ja) | 1986-06-20 | 1986-06-20 | インタフェイス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS631211A JPS631211A (ja) | 1988-01-06 |
| JPH0779231B2 true JPH0779231B2 (ja) | 1995-08-23 |
Family
ID=15358364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61144278A Expired - Fee Related JPH0779231B2 (ja) | 1986-06-20 | 1986-06-20 | インタフェイス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0779231B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3829066A1 (en) * | 2019-11-29 | 2021-06-02 | Socionext Inc. | Clock distribution circuitry |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3854617T2 (de) * | 1987-07-29 | 1996-03-28 | Fujitsu Ltd | Elektronischer hochgeschwindigkeitsschaltkreis in kaskodenkonfiguration. |
| US4941153A (en) * | 1987-08-25 | 1990-07-10 | Hughes Aircraft Company | High-speed digital data communication system |
| FR2656186B1 (fr) * | 1988-07-01 | 1996-08-23 | Telecommunications Sa | Procede de liaison d'une plaquette refroidie de pretraitement de signaux et d'une plaquette de traitement et ensemble de traitement pour la mise en óoeuvre du procede. |
| US5220211A (en) * | 1991-10-28 | 1993-06-15 | International Business Machines Corporation | High speed bus transceiver with fault tolerant design for hot pluggable applications |
| JP4026593B2 (ja) | 2003-12-25 | 2007-12-26 | セイコーエプソン株式会社 | 受信装置 |
| WO2022018823A1 (ja) * | 2020-07-21 | 2022-01-27 | 日本電信電話株式会社 | ドライバ回路 |
-
1986
- 1986-06-20 JP JP61144278A patent/JPH0779231B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3829066A1 (en) * | 2019-11-29 | 2021-06-02 | Socionext Inc. | Clock distribution circuitry |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS631211A (ja) | 1988-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5977797A (en) | Method and apparatus for transferring data on a voltage biased data line | |
| US5111080A (en) | Complementary signal transmission circuit with impedance matching circuitry | |
| AU656956B2 (en) | Bi-directional signal transmission system and adapter for such a system | |
| JPH10190747A (ja) | 信号伝送方式及び伝送線路駆動回路 | |
| JPH05199239A (ja) | 同時双方向トランシーバ | |
| AU717718B2 (en) | Universal sender device | |
| KR100390386B1 (ko) | 범용수신장치 | |
| MXPA98000634A (en) | Univer issuing device | |
| EP1014615A2 (en) | Full duplex transmission | |
| JPH04218855A (ja) | スプリット・レベル・バス | |
| JPH0779231B2 (ja) | インタフェイス回路 | |
| JP2004522344A (ja) | 電流源出力とｒｆ信号に対する高い免疫性とを有するラインドライバ | |
| US6606177B1 (en) | Driver circuit and optical-transmission module | |
| JP3466717B2 (ja) | ラインドライバ‐スイッチング段 | |
| JP3312911B2 (ja) | 結合回路 | |
| JPH02501345A (ja) | 高速デジタルデータ通信システム | |
| US6426646B2 (en) | ECL terminating circuit | |
| US5075580A (en) | Circuit for converting an ECL signal into a CMOS signal | |
| US10564450B1 (en) | Electrical amplifier and electro-optical device comprising an electrical amplifier | |
| US3983324A (en) | Full duplex driver/receiver | |
| JP2919012B2 (ja) | 整合回路 | |
| JPS59183522A (ja) | 電気信号処理装置 | |
| US4434497A (en) | Response time bidirectional circuitry | |
| JP3407848B2 (ja) | 信号伝送用インタフェース回路 | |
| JPH0628073A (ja) | 終端抵抗回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |