JPH0628073A - 終端抵抗回路 - Google Patents
終端抵抗回路Info
- Publication number
- JPH0628073A JPH0628073A JP4205959A JP20595992A JPH0628073A JP H0628073 A JPH0628073 A JP H0628073A JP 4205959 A JP4205959 A JP 4205959A JP 20595992 A JP20595992 A JP 20595992A JP H0628073 A JPH0628073 A JP H0628073A
- Authority
- JP
- Japan
- Prior art keywords
- line
- signal
- regulator
- signal line
- terminating resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/18—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using Zener diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/28—Impedance matching networks
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【目的】正確に信号を伝送でき、しかもドライバー等の
コントローラを破壊することがない終端抵抗回路を提供
する。 【構成】コンピュータ機器１、２間の、電源ライン３ａ
と、信号ライン３ｂと、アースライン３ｃとが、それぞ
れ終端抵抗６を介して接続されたバスライン３における
終端抵抗回路であって、電源ライン３ａにレギュレータ
７の入力端７ａを接続し、レギュレータ７の出力端７ｂ
と信号ライン３ｂとの間に、終端抵抗６を接続し、レギ
ュレータ７の出力端７ｂとアースライン３ｃとの間にツ
ェナーダイオード９を、そのカソード端子９ａがレギュ
レータ７の出力端７ｂ側に、そのアノード端子９ｂがア
ースライン３ｃ側にそれぞれ向くようにして接続した。
コントローラを破壊することがない終端抵抗回路を提供
する。 【構成】コンピュータ機器１、２間の、電源ライン３ａ
と、信号ライン３ｂと、アースライン３ｃとが、それぞ
れ終端抵抗６を介して接続されたバスライン３における
終端抵抗回路であって、電源ライン３ａにレギュレータ
７の入力端７ａを接続し、レギュレータ７の出力端７ｂ
と信号ライン３ｂとの間に、終端抵抗６を接続し、レギ
ュレータ７の出力端７ｂとアースライン３ｃとの間にツ
ェナーダイオード９を、そのカソード端子９ａがレギュ
レータ７の出力端７ｂ側に、そのアノード端子９ｂがア
ースライン３ｃ側にそれぞれ向くようにして接続した。
Description
【０００１】
【産業上の利用分野】本発明は、ＳＣＳＩ（Ｓｍａｌｌ
Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃ
ｅ）システム、特にバージョンアップされたＳＣＳＩ−
２システムを用いたコンピュータ機器間のバスラインに
おける終端抵抗回路に関する。
Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃ
ｅ）システム、特にバージョンアップされたＳＣＳＩ−
２システムを用いたコンピュータ機器間のバスラインに
おける終端抵抗回路に関する。
【０００２】
【従来の技術】従来、ＳＣＳＩ−２等のコンピュータ機
器のバスラインの接続については、特願平３−３５０８
９０に記載してある通りである。すなわち、ＳＣＳＩ−
２の接続例を図４に示す。この図は、ＳＣＳＩ−２対応
のシステムの接続例で、シングルエンデットＴＹＰＥと
呼ばれている。この図において、２１はホストコンピュ
ータ等のイニシエータ、２２はＣＤ−ＲＯＭ装置等のタ
ーゲット、２３はイニシエータ２１とターゲット２２を
接続するＳＣＳＩのバスラインである。このバスライン
２３は端子数５０本又は６８本のコネクタ付きケーブル
が用いられる。このバスライン２３には、電源ライン２
３ａ、信号ライン２３ｂ、アースライン２３ｃが通って
いる。この電源ライン２３ａは、一本のラインで、通常
５Ｖが印加される。信号ライン２３ｂは、一本のライン
しか図示していないが、実際は１８本の信号ラインが存
在する。アースライン２３ｃも実際は複数本存在する。
２４および２５は、信号ライン２３ｂの信号を送受する
ためのドライバーおよびレシーバーである。
器のバスラインの接続については、特願平３−３５０８
９０に記載してある通りである。すなわち、ＳＣＳＩ−
２の接続例を図４に示す。この図は、ＳＣＳＩ−２対応
のシステムの接続例で、シングルエンデットＴＹＰＥと
呼ばれている。この図において、２１はホストコンピュ
ータ等のイニシエータ、２２はＣＤ−ＲＯＭ装置等のタ
ーゲット、２３はイニシエータ２１とターゲット２２を
接続するＳＣＳＩのバスラインである。このバスライン
２３は端子数５０本又は６８本のコネクタ付きケーブル
が用いられる。このバスライン２３には、電源ライン２
３ａ、信号ライン２３ｂ、アースライン２３ｃが通って
いる。この電源ライン２３ａは、一本のラインで、通常
５Ｖが印加される。信号ライン２３ｂは、一本のライン
しか図示していないが、実際は１８本の信号ラインが存
在する。アースライン２３ｃも実際は複数本存在する。
２４および２５は、信号ライン２３ｂの信号を送受する
ためのドライバーおよびレシーバーである。
【０００３】２６は信号ライン２３ｂに接続されている
終端抵抗（ターミネータ）であり、これは、イニシエー
タ２１、ターゲット２２等のＳＣＳＩデバイス間の０、
１信号を正確な矩形波として伝送するためにバスケーブ
ルとのインピーダンスの整合を取るためのものであり、
末端のイニシエータ２１およびターゲット２２等のＳＣ
ＳＩデバイスにそれぞれ設ける必要があるものである。
この終端抵抗２６は、シングルエンデットＴＹＰＥの回
路の場合で、各デバイスにつき信号ライン２３ｂの数、
すなわち１８個設ける必要があり、また、その抵抗値
は、１１０Ωである。２７は、その入力端２７ａが電源
ライン２３ａ側に、出力端２７ｂが終端抵抗２６側にそ
れぞれ接続されたレギュレータであり、電源ライン２３
ａの通常５Ｖの電圧を２．８５Ｖに調節し、終端抵抗２
６に定電圧を供給するためのものである。２８はレギュ
レータ２７の近傍とアースライン２３ｃとの間に設けら
れたコンデンサであり、電源ライン２３ａ上やレギュレ
ータ２７の出力側のノイズやリップルを除去するための
ものである。
終端抵抗（ターミネータ）であり、これは、イニシエー
タ２１、ターゲット２２等のＳＣＳＩデバイス間の０、
１信号を正確な矩形波として伝送するためにバスケーブ
ルとのインピーダンスの整合を取るためのものであり、
末端のイニシエータ２１およびターゲット２２等のＳＣ
ＳＩデバイスにそれぞれ設ける必要があるものである。
この終端抵抗２６は、シングルエンデットＴＹＰＥの回
路の場合で、各デバイスにつき信号ライン２３ｂの数、
すなわち１８個設ける必要があり、また、その抵抗値
は、１１０Ωである。２７は、その入力端２７ａが電源
ライン２３ａ側に、出力端２７ｂが終端抵抗２６側にそ
れぞれ接続されたレギュレータであり、電源ライン２３
ａの通常５Ｖの電圧を２．８５Ｖに調節し、終端抵抗２
６に定電圧を供給するためのものである。２８はレギュ
レータ２７の近傍とアースライン２３ｃとの間に設けら
れたコンデンサであり、電源ライン２３ａ上やレギュレ
ータ２７の出力側のノイズやリップルを除去するための
ものである。
【０００４】この終端抵抗回路における終端抵抗２６の
バスライン２３に対する着脱を行うため、終端抵抗２６
とレギュレータ２７の出力端２７ｂとの間、すなわちＢ
点に能動素子からなる複数のスイッチング素子（図示せ
ず。）が設けられている。終端抵抗２６は信号ライン２
３ｂの数分設ける必要があるため、このスイッチング素
子もそれに対応した数が設けられている。
バスライン２３に対する着脱を行うため、終端抵抗２６
とレギュレータ２７の出力端２７ｂとの間、すなわちＢ
点に能動素子からなる複数のスイッチング素子（図示せ
ず。）が設けられている。終端抵抗２６は信号ライン２
３ｂの数分設ける必要があるため、このスイッチング素
子もそれに対応した数が設けられている。
【０００５】上記終端抵抗回路を構成する終端抵抗２
６、レギュレータ２７、コンデンサ２８等をスイッチン
グ素子とともに集積化するのが一般的で、その例を図５
に示す。この図のＣ点、Ｄ点、Ｅ点は図４のＣ点、Ｄ
点、Ｅ点に対応している。この図において、２９は、終
端抵抗２６とレギュレータ２７との間に設けられたスイ
ッチング素子であり、２つのＰＮＰ型のトランジスタで
構成したものである。３０はスイッチング素子２９にバ
イアスをかけるためのバイアス抵抗であり、３１（点線
で囲ってある箇所）は、スイッチング素子で抵抗内蔵型
トランジスタである。このスイッチング素子３１は外部
の信号によりスイッチング素子２９をオン、オフするた
めのスイッチとして機能するものである。終端抵抗２６
は、この図では図面の簡略化のために９個しか図示して
いないが、実際は信号ラインの数、すなわち１８個必要
である。なお、この図のように終端抵抗２６を９個しか
設けない場合は、この集積化された終端抵抗回路を２個
用いればよい。
６、レギュレータ２７、コンデンサ２８等をスイッチン
グ素子とともに集積化するのが一般的で、その例を図５
に示す。この図のＣ点、Ｄ点、Ｅ点は図４のＣ点、Ｄ
点、Ｅ点に対応している。この図において、２９は、終
端抵抗２６とレギュレータ２７との間に設けられたスイ
ッチング素子であり、２つのＰＮＰ型のトランジスタで
構成したものである。３０はスイッチング素子２９にバ
イアスをかけるためのバイアス抵抗であり、３１（点線
で囲ってある箇所）は、スイッチング素子で抵抗内蔵型
トランジスタである。このスイッチング素子３１は外部
の信号によりスイッチング素子２９をオン、オフするた
めのスイッチとして機能するものである。終端抵抗２６
は、この図では図面の簡略化のために９個しか図示して
いないが、実際は信号ラインの数、すなわち１８個必要
である。なお、この図のように終端抵抗２６を９個しか
設けない場合は、この集積化された終端抵抗回路を２個
用いればよい。
【０００６】次に、信号の伝送について説明する。図６
は、図４に示すドライバー２４にオープンコレクタタイ
プドライバー２４ａを用いた場合の終端抵抗回路の要部
を示す図である。この図のＶref は図４に示すレギュレ
ータ２７からの出力電圧２．８５Ｖを示している。ま
た、ドライバー２４ａは、主に１つのＮＰＮ型トランジ
スタで構成されており、信号ライン２３ｂにおける信号
に応じた信号がベースに入力される。この信号ライン２
３ｂの信号は、たとえば、図７に示すようなレベルが０
〜２．８５Ｖの矩形波で、上記トランジスタは図７の破
線に示すしきい値のレベルでオン、オフする。したがっ
て、図６において、トランジスタがオンの場合、信号ラ
イン２３ｂはアースに接続されるため、ローレベルの信
号が伝送され、逆にトランジスタがオフの場合は、信号
ライン２３ｂはアースに接続されないため、ハイレベル
の信号が伝送される。
は、図４に示すドライバー２４にオープンコレクタタイ
プドライバー２４ａを用いた場合の終端抵抗回路の要部
を示す図である。この図のＶref は図４に示すレギュレ
ータ２７からの出力電圧２．８５Ｖを示している。ま
た、ドライバー２４ａは、主に１つのＮＰＮ型トランジ
スタで構成されており、信号ライン２３ｂにおける信号
に応じた信号がベースに入力される。この信号ライン２
３ｂの信号は、たとえば、図７に示すようなレベルが０
〜２．８５Ｖの矩形波で、上記トランジスタは図７の破
線に示すしきい値のレベルでオン、オフする。したがっ
て、図６において、トランジスタがオンの場合、信号ラ
イン２３ｂはアースに接続されるため、ローレベルの信
号が伝送され、逆にトランジスタがオフの場合は、信号
ライン２３ｂはアースに接続されないため、ハイレベル
の信号が伝送される。
【０００７】
【発明が解決しようとする課題】しかしながら、上記の
ドライバー２４ａを用いた場合、バスライン２３のケー
ブルが長い場合や高周波の信号を伝送する場合は、信号
ライン２３ｂのハイレベルの信号レベルである約２．８
５Ｖがたとえば１Ｖ程下がることがあり、他のターゲッ
トにおけるレシバーのトランジスタがハイレベルの判定
ができなくなる。その結果、信号を正確に伝送できない
という問題があった。
ドライバー２４ａを用いた場合、バスライン２３のケー
ブルが長い場合や高周波の信号を伝送する場合は、信号
ライン２３ｂのハイレベルの信号レベルである約２．８
５Ｖがたとえば１Ｖ程下がることがあり、他のターゲッ
トにおけるレシバーのトランジスタがハイレベルの判定
ができなくなる。その結果、信号を正確に伝送できない
という問題があった。
【０００８】そこで、図８に示すように、ドライバーに
アクティブネゲーションドライバー２４ｂを用いれば、
上記の問題が解決できる。このドライバー２４ｂは、主
に２つのＮＰＮ型のトランジスタ３１ａ、３１ｂと５Ｖ
を供給する電源とから構成されている。このトランジス
タ３１ａ、３１ｂのベースには、信号ライン２３ｂの信
号に応じた信号で、それぞれ互いに反転する信号が入力
され、トランジスタ３１ａがオフ、トランジスタ３１ｂ
がオンの時は、信号ライン２３ｂはアースに接続され、
信号ライン２３ｂはローレベルになり、逆に、トランジ
スタ３１ａがオン、トランジスタ３１ｂがオフの時は、
５Ｖ電源が信号ライン２３ｂに供給され、信号ライン２
３ｂはハイレベルになる。このように、ドライバー２４
ｂを用いた場合には、ドライバー２４ａに比べてハイレ
ベルが５Ｖと高いため、上記のようにレベルが１Ｖ程下
がっても誤判定されることがない。
アクティブネゲーションドライバー２４ｂを用いれば、
上記の問題が解決できる。このドライバー２４ｂは、主
に２つのＮＰＮ型のトランジスタ３１ａ、３１ｂと５Ｖ
を供給する電源とから構成されている。このトランジス
タ３１ａ、３１ｂのベースには、信号ライン２３ｂの信
号に応じた信号で、それぞれ互いに反転する信号が入力
され、トランジスタ３１ａがオフ、トランジスタ３１ｂ
がオンの時は、信号ライン２３ｂはアースに接続され、
信号ライン２３ｂはローレベルになり、逆に、トランジ
スタ３１ａがオン、トランジスタ３１ｂがオフの時は、
５Ｖ電源が信号ライン２３ｂに供給され、信号ライン２
３ｂはハイレベルになる。このように、ドライバー２４
ｂを用いた場合には、ドライバー２４ａに比べてハイレ
ベルが５Ｖと高いため、上記のようにレベルが１Ｖ程下
がっても誤判定されることがない。
【０００９】しかしながら、図９に示すように、上記の
ドライバー２４ｂは、各信号ライン２３ｂ毎に設る必要
があり、信号ライン２３ｂがハイレベルの場合は５Ｖが
レギレータ２７側にかかり、ローレベルの信号ライン側
に電流が流れる。たとえば、図５に示すような、９本の
信号ラインに接続される終端抵抗回路では、８本の信号
ラインの信号がハイレベルである場合には、残り一本の
ローレベルの信号ラインに接続されるドライバーに約４
４ｍＡの過電流が流れることになる。その結果、ドライ
バーを破壊するという不都合があった。
ドライバー２４ｂは、各信号ライン２３ｂ毎に設る必要
があり、信号ライン２３ｂがハイレベルの場合は５Ｖが
レギレータ２７側にかかり、ローレベルの信号ライン側
に電流が流れる。たとえば、図５に示すような、９本の
信号ラインに接続される終端抵抗回路では、８本の信号
ラインの信号がハイレベルである場合には、残り一本の
ローレベルの信号ラインに接続されるドライバーに約４
４ｍＡの過電流が流れることになる。その結果、ドライ
バーを破壊するという不都合があった。
【００１０】本発明は、上記問題点に鑑みてなされたも
のであって、正確に信号を伝送でき、しかもドライバー
等のコントローラを破壊することがない終端抵抗回路を
提供することを目的にしている。
のであって、正確に信号を伝送でき、しかもドライバー
等のコントローラを破壊することがない終端抵抗回路を
提供することを目的にしている。
【００１１】
【課題を解決するための手段】本発明の終端抵抗回路
は、上記目的を達成するために、コンピュータ機器間
の、電源ラインと、信号ラインと、アースラインとが、
それぞれ終端抵抗を介して接続されたバスラインにおけ
る終端抵抗回路であって、電源ラインにレギュレータの
入力端を接続し、レギュレータの出力端と信号ラインと
の間に、終端抵抗を接続し、レギュレータの出力端とア
ースラインとの間にツェナーダイオードを、そのカソー
ド端子がレギュレータの出力端側に、そのアノード端子
がアースライン側にそれぞれ向くようにして接続したこ
とを特徴とする。
は、上記目的を達成するために、コンピュータ機器間
の、電源ラインと、信号ラインと、アースラインとが、
それぞれ終端抵抗を介して接続されたバスラインにおけ
る終端抵抗回路であって、電源ラインにレギュレータの
入力端を接続し、レギュレータの出力端と信号ラインと
の間に、終端抵抗を接続し、レギュレータの出力端とア
ースラインとの間にツェナーダイオードを、そのカソー
ド端子がレギュレータの出力端側に、そのアノード端子
がアースライン側にそれぞれ向くようにして接続したこ
とを特徴とする。
【００１２】
【作用】本発明の終端抵抗回路は、上記のように、レギ
ュレータの出力端とアースラインとの間にツェナーダイ
オードを接続したことにより、たとえば、ツェナー電圧
が約３Ｖのツェナーダイオードを選択すれば、信号ライ
ンの信号がハイレベルで５Ｖの電圧が終端抵抗にかかっ
たとしても、終端抵抗のレギレータ側の電圧は約３Ｖと
なり、ローレベルの信号ラインに接続されたドライバー
やレシーバー等のコントローラに過電流が流れることが
ことがない。そのため、コントローラを破壊することが
ない。
ュレータの出力端とアースラインとの間にツェナーダイ
オードを接続したことにより、たとえば、ツェナー電圧
が約３Ｖのツェナーダイオードを選択すれば、信号ライ
ンの信号がハイレベルで５Ｖの電圧が終端抵抗にかかっ
たとしても、終端抵抗のレギレータ側の電圧は約３Ｖと
なり、ローレベルの信号ラインに接続されたドライバー
やレシーバー等のコントローラに過電流が流れることが
ことがない。そのため、コントローラを破壊することが
ない。
【００１３】
【実施例】以下、本発明の実施例を図面を参照しつつ詳
述する。図１にコンピュータ機器の接続例を示す。この
図は、従来例と同様のＳＣＳＩ−２対応のシステムの接
続例で、シングルエンデットＴＹＰＥと呼ばれている。
この図において、１はホストコンピュータ等のイニシエ
ータ、２はＣＤ−ＲＯＭ装置等のターゲット、３はイニ
シエータ１とターゲット２を接続するＳＣＳＩのバスラ
インである。このバスライン３は端子数５０本又は６８
本のコネクタ付きケーブルが用いられる。このバスライ
ン３には、電源ライン３ａ、信号ライン３ｂ、アースラ
イン３ｃが通っている。この電源ライン３ａは、一本の
ラインで、通常５Ｖが印加される。信号ライン３ｂは、
一本のラインしか図示していないが、実際は１８本の信
号ラインが存在する。アースライン３ｃも実際は複数本
存在する。４および５は、信号ライン３ｂの信号を送受
するためのドライバーおよびレシーバーである。
述する。図１にコンピュータ機器の接続例を示す。この
図は、従来例と同様のＳＣＳＩ−２対応のシステムの接
続例で、シングルエンデットＴＹＰＥと呼ばれている。
この図において、１はホストコンピュータ等のイニシエ
ータ、２はＣＤ−ＲＯＭ装置等のターゲット、３はイニ
シエータ１とターゲット２を接続するＳＣＳＩのバスラ
インである。このバスライン３は端子数５０本又は６８
本のコネクタ付きケーブルが用いられる。このバスライ
ン３には、電源ライン３ａ、信号ライン３ｂ、アースラ
イン３ｃが通っている。この電源ライン３ａは、一本の
ラインで、通常５Ｖが印加される。信号ライン３ｂは、
一本のラインしか図示していないが、実際は１８本の信
号ラインが存在する。アースライン３ｃも実際は複数本
存在する。４および５は、信号ライン３ｂの信号を送受
するためのドライバーおよびレシーバーである。
【００１４】６は信号ライン３ｂに接続されている終端
抵抗（ターミネータ）であり、これは、イニシエータ
１、ターゲット２等のＳＣＳＩデバイス間の０、１信号
を正確な矩形波として伝送するためにバスケーブルとの
インピーダンスの整合を取るためのものであり、末端の
イニシエータ１およびターゲット２等のＳＣＳＩデバイ
スにそれぞれ設ける必要があるものである。この終端抵
抗６は、シングルエンデットＴＹＰＥの回路の場合で、
各デバイスにつき信号ライン３ｂの数、すなわち１８個
設ける必要があり、また、その抵抗値は、１１０Ωであ
る。７は、その入力端７ａが電源ライン３ａ側に、その
出力端７ｂが終端抵抗６側にそれぞれ接続されたレギュ
レータであり、電源ライン３ａの通常５Ｖの電圧を２．
８５Ｖに調節し、終端抵抗６に定電圧を供給するための
ものである。８はレギュレータ７の近傍とアースライン
３ｃとの間に設けられたコンデンサであり、電源ライン
３ａ上やレギュレータ７の出力側のノイズやリップルを
除去するためのものである。９は、そのカソード端子９
ａがレギュレータ７の出力端７ａに、そのアノード端９
ｂがアースライン３ｃに接続されたツェナーダイオード
である。このツェナーダイオード９は、この例ではツェ
ナー電圧が約３Ｖのもので、ツェナー電圧がレギュレー
タ７の出力電圧（Ｖref)に近い値のものを用いるのが望
ましいが、Ｖrefより高いものを用いる必要がある。こ
れは、ツェナー電圧がＶrefよりも低いときは、レギュ
レータ７からツェナーダイオード９へ絶えず電流が流
れ、レギュレータ７およびツェナーダイオード９の信頼
性が低下するためである。この終端抵抗回路における終
端抵抗６のバスライン３に対する着脱を行うため、終端
抵抗６とレギュレータ７の出力端７ｂとの間、すなわち
Ｂ点に能動素子からなる複数のスイッチング素子（ここ
では、図示せず。）が設けられている。終端抵抗６は信
号ライン３ｂの数分設ける必要があるため、このスイッ
チング素子もそれに対応した数が設けられている。
抵抗（ターミネータ）であり、これは、イニシエータ
１、ターゲット２等のＳＣＳＩデバイス間の０、１信号
を正確な矩形波として伝送するためにバスケーブルとの
インピーダンスの整合を取るためのものであり、末端の
イニシエータ１およびターゲット２等のＳＣＳＩデバイ
スにそれぞれ設ける必要があるものである。この終端抵
抗６は、シングルエンデットＴＹＰＥの回路の場合で、
各デバイスにつき信号ライン３ｂの数、すなわち１８個
設ける必要があり、また、その抵抗値は、１１０Ωであ
る。７は、その入力端７ａが電源ライン３ａ側に、その
出力端７ｂが終端抵抗６側にそれぞれ接続されたレギュ
レータであり、電源ライン３ａの通常５Ｖの電圧を２．
８５Ｖに調節し、終端抵抗６に定電圧を供給するための
ものである。８はレギュレータ７の近傍とアースライン
３ｃとの間に設けられたコンデンサであり、電源ライン
３ａ上やレギュレータ７の出力側のノイズやリップルを
除去するためのものである。９は、そのカソード端子９
ａがレギュレータ７の出力端７ａに、そのアノード端９
ｂがアースライン３ｃに接続されたツェナーダイオード
である。このツェナーダイオード９は、この例ではツェ
ナー電圧が約３Ｖのもので、ツェナー電圧がレギュレー
タ７の出力電圧（Ｖref)に近い値のものを用いるのが望
ましいが、Ｖrefより高いものを用いる必要がある。こ
れは、ツェナー電圧がＶrefよりも低いときは、レギュ
レータ７からツェナーダイオード９へ絶えず電流が流
れ、レギュレータ７およびツェナーダイオード９の信頼
性が低下するためである。この終端抵抗回路における終
端抵抗６のバスライン３に対する着脱を行うため、終端
抵抗６とレギュレータ７の出力端７ｂとの間、すなわち
Ｂ点に能動素子からなる複数のスイッチング素子（ここ
では、図示せず。）が設けられている。終端抵抗６は信
号ライン３ｂの数分設ける必要があるため、このスイッ
チング素子もそれに対応した数が設けられている。
【００１５】上記終端抵抗回路を構成する終端抵抗６、
レギュレータ７、コンデンサ８、ツェナーダイオード９
等をスイッチング素子とともに集積化するのが一般的
で、その例を図２に示す。この図のＣ点、Ｄ点、Ｅ点は
図１のＣ点、Ｄ点、Ｅ点に対応している。この図におい
て、１０は、終端抵抗６とレギュレータ７との間に設け
られたスイッチング素子であり、２つのＰＮＰ型のトラ
ンジスタで構成したものである。１１はスイッチング素
子１０にバイアスをかけるためのバイアス抵抗であり、
１２（点線で囲ってある箇所）は、別のスイッチング素
子で抵抗内蔵型トランジスタである。このスイッチング
素子１２は外部の信号によりスイッチング素子１０をオ
ン、オフするためのスイッチとして機能するものであ
る。終端抵抗６は、この図では図面の簡略化のために９
個しか図示していないが、実際は信号ラインの数、すな
わち１８個必要である。したがって、集積化された終端
抵抗回路が、図２に示すように終端抵抗６を実際に９個
しか備えていない場合は、そのような集積化された終端
抵抗回路が２回路必要となる。
レギュレータ７、コンデンサ８、ツェナーダイオード９
等をスイッチング素子とともに集積化するのが一般的
で、その例を図２に示す。この図のＣ点、Ｄ点、Ｅ点は
図１のＣ点、Ｄ点、Ｅ点に対応している。この図におい
て、１０は、終端抵抗６とレギュレータ７との間に設け
られたスイッチング素子であり、２つのＰＮＰ型のトラ
ンジスタで構成したものである。１１はスイッチング素
子１０にバイアスをかけるためのバイアス抵抗であり、
１２（点線で囲ってある箇所）は、別のスイッチング素
子で抵抗内蔵型トランジスタである。このスイッチング
素子１２は外部の信号によりスイッチング素子１０をオ
ン、オフするためのスイッチとして機能するものであ
る。終端抵抗６は、この図では図面の簡略化のために９
個しか図示していないが、実際は信号ラインの数、すな
わち１８個必要である。したがって、集積化された終端
抵抗回路が、図２に示すように終端抵抗６を実際に９個
しか備えていない場合は、そのような集積化された終端
抵抗回路が２回路必要となる。
【００１６】なお、図２の終端抵抗回路は一例に過ぎ
ず、所期の目的が達せられるものであればいかなるもの
でもよい。たとえば、終端抵抗回路を基板上に集積化す
る場合は、これらの図におけるスイッチング素子１０、
スイッチング素子１２、コンデンサ８等は別の基板に設
けてもよく、また終端抵抗６を電気的に着脱しない場合
は、スイッチング素子１０、１２は必ずしも必要としな
い。また、本実施例のようなシングルエンデッドタイプ
に限らず、図３のように、ディファレンシャルのものに
も適用できる。さらに、本実施例の終端抵抗回路は、ハ
イブリッドＩＣ技術を用いて製造されることが望ましい
が、モノルシックＩＣ技術等の他の技術を用いて製造さ
れてもよい。
ず、所期の目的が達せられるものであればいかなるもの
でもよい。たとえば、終端抵抗回路を基板上に集積化す
る場合は、これらの図におけるスイッチング素子１０、
スイッチング素子１２、コンデンサ８等は別の基板に設
けてもよく、また終端抵抗６を電気的に着脱しない場合
は、スイッチング素子１０、１２は必ずしも必要としな
い。また、本実施例のようなシングルエンデッドタイプ
に限らず、図３のように、ディファレンシャルのものに
も適用できる。さらに、本実施例の終端抵抗回路は、ハ
イブリッドＩＣ技術を用いて製造されることが望ましい
が、モノルシックＩＣ技術等の他の技術を用いて製造さ
れてもよい。
【００１７】
【発明の効果】本発明の終端抵抗回路は、以上説明した
ように、レギュレータの出力端とアースラインとの間に
ツェナーダイオードを接続したことにより、コントロー
ラに過電流が流れることがことがなく、コントローラを
破壊することがないという効果を奏するものである。
ように、レギュレータの出力端とアースラインとの間に
ツェナーダイオードを接続したことにより、コントロー
ラに過電流が流れることがことがなく、コントローラを
破壊することがないという効果を奏するものである。
【図１】本発明を適用するコンピュータ機器の接続例を
説明するための内部接続図である。
説明するための内部接続図である。
【図２】本発明を実施するための終端抵抗回路である。
【図３】本発明を実施するための他の終端抵抗回路であ
る。
る。
【図４】従来のコンピュータ機器の接続例を説明するた
めの内部接続図である。
めの内部接続図である。
【図５】従来の終端抵抗回路である。
【図６】信号ラインに接続されるドライバーを示す回路
図である。
図である。
【図７】信号ラインの信号波形を示す図である。
【図８】信号ラインに接続されるドライバーを示す回路
図である。
図である。
【図９】終端抵抗回路の要部概略図。
１ ターゲット ２ イニシエータ ３ バスライン ３ａ 電源ライン ３ｂ 信号ライン ３ｃ アースライン ４ ドライバー ５ レシーバー ６ 終端抵抗 ７ レギュレータ ７ａ 入力端 ７ｂ 出力端 ８ コンデンサ ９ ツェナーダイオード ９ａ カソード端子 ９ｂ アノード端子 １０ スイッチング素子 １１ バイアス抵抗 １２ スイッチング素子
Claims (1)
- 【請求項１】コンピュータ機器（１）、（２）間の、電
源ライン（３ａ）と、信号ライン（３ｂ）と、アースラ
イン（３ｃ）とが、それぞれ終端抵抗（６）を介して接
続されたバスライン（３）における終端抵抗回路であっ
て、 電源ライン（３ａ）にレギュレータ（７）の入力端（７
ａ）を接続し、レギュレータ（７）の出力端（７ｂ）と
信号ライン（３ｂ）との間に、終端抵抗（６）を接続
し、レギュレータ（７）の出力端（７ｂ）とアースライ
ン（３ｃ）との間にツェナーダイオード（９）を、その
カソード端子（９ａ）がレギュレータ（７）の出力端
（７ｂ）側に、そのアノード端子（９ｂ）がアースライ
ン（３ｃ）側にそれぞれ向くようにして接続したことを
特徴とする終端抵抗回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20595992A JP3250264B2 (ja) | 1992-07-08 | 1992-07-08 | 終端抵抗回路 |
| GB9313972A GB2269031B (en) | 1992-07-08 | 1993-07-06 | Terminating resistance circuit |
| DE4322658A DE4322658C2 (de) | 1992-07-08 | 1993-07-07 | Abschlußwiderstandsschaltkreis |
| US08/726,547 US5936389A (en) | 1992-07-08 | 1996-10-07 | Terminating resistance circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20595992A JP3250264B2 (ja) | 1992-07-08 | 1992-07-08 | 終端抵抗回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0628073A true JPH0628073A (ja) | 1994-02-04 |
| JP3250264B2 JP3250264B2 (ja) | 2002-01-28 |
Family
ID=16515543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20595992A Expired - Fee Related JP3250264B2 (ja) | 1992-07-08 | 1992-07-08 | 終端抵抗回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5936389A (ja) |
| JP (1) | JP3250264B2 (ja) |
| DE (1) | DE4322658C2 (ja) |
| GB (1) | GB2269031B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5570037A (en) * | 1994-07-20 | 1996-10-29 | Methode Electronics | Switchable differential terminator |
| GB9824482D0 (en) | 1998-11-09 | 1999-01-06 | Nokia Mobile Phones Ltd | Portable controller |
| DE10053831C1 (de) * | 2000-10-30 | 2002-05-08 | Infineon Technologies Ag | Spannungsversorgungsanordnung für Halbleiterspeicheranordnung |
| FR2838600B1 (fr) * | 2002-04-15 | 2004-05-28 | Schneider Automation | Dispositif d'automatisation modulaire |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2622270C3 (de) * | 1976-05-19 | 1980-10-23 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Einrichtung zur Sicherung des Informationsaustausches bei der Linienzugbeeinflussung |
| GB2117143B (en) * | 1982-03-26 | 1985-12-04 | Lucas Ind Plc | Apparatus for supplying a regulated d.c.voltage |
| DE3612323A1 (de) * | 1986-04-11 | 1987-10-15 | Diehl Gmbh & Co | Stabilisierungsschaltung fuer einen mikrocomputer |
| US5122724A (en) * | 1991-07-12 | 1992-06-16 | The Boeing Company | Inrush current limiter |
| US5309569A (en) * | 1992-04-24 | 1994-05-03 | Digital Equipment Corporation | Self-configuring bus termination component |
| DE4306361A1 (de) * | 1993-03-02 | 1994-09-08 | Daimler Benz Ag | Datenkommunikationssystem |
-
1992
- 1992-07-08 JP JP20595992A patent/JP3250264B2/ja not_active Expired - Fee Related
-
1993
- 1993-07-06 GB GB9313972A patent/GB2269031B/en not_active Expired - Fee Related
- 1993-07-07 DE DE4322658A patent/DE4322658C2/de not_active Expired - Fee Related
-
1996
- 1996-10-07 US US08/726,547 patent/US5936389A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB9313972D0 (en) | 1993-08-18 |
| US5936389A (en) | 1999-08-10 |
| DE4322658C2 (de) | 1996-07-18 |
| JP3250264B2 (ja) | 2002-01-28 |
| GB2269031A (en) | 1994-01-26 |
| DE4322658A1 (de) | 1994-01-13 |
| GB2269031B (en) | 1996-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5553250A (en) | Bus terminating circuit | |
| US5570037A (en) | Switchable differential terminator | |
| US6720801B2 (en) | RS-232 bus data tap apparatus | |
| JP3250264B2 (ja) | 終端抵抗回路 | |
| US5142168A (en) | Emitter-coupled logic balanced signal transmission circuit | |
| US20040161042A1 (en) | Signal transmitting receiving apparatus | |
| US6651177B1 (en) | Circuit and method of providing power to an external peripheral | |
| JPH0775346B2 (ja) | データバスシステム | |
| US6553499B1 (en) | Low power circuit for waking from a sleep mode by using a remote power-on signal | |
| US3983324A (en) | Full duplex driver/receiver | |
| JP2000307413A (ja) | 電圧変換回路及び通信回路網 | |
| JP3089804B2 (ja) | 終端抵抗回路および終端抵抗の着脱方法 | |
| JPH01259442A (ja) | 電子機器 | |
| JP3089803B2 (ja) | 終端抵抗回路および終端抵抗の着脱方法 | |
| JP2833310B2 (ja) | 終端抵抗回路および終端抵抗の着脱方法 | |
| JP3245951B2 (ja) | 終端抵抗回路および終端抵抗の着脱方法 | |
| JPH098851A (ja) | 信号伝送システム及び信号終端回路 | |
| JP2590658B2 (ja) | バスライン | |
| JP3611980B2 (ja) | インターフェース回路 | |
| US5596470A (en) | Fault current protection circuit for an auxiliary device in a digital telephone system | |
| JPH0246043A (ja) | 送信回路 | |
| EP0486985B1 (en) | Comparator | |
| EP0520634A1 (en) | Communications medium having a dual active/passive bus | |
| JPH0546291A (ja) | 終端抵抗の着脱方法 | |
| US6130812A (en) | Protection circuit for high speed communication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071116 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081116 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091116 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |