JP3245951B2 - 終端抵抗回路および終端抵抗の着脱方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＳＣＳＩ（Ｓｍａｌｌ
Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃ
ｅ）システムにおける終端抵抗回路および終端抵抗の着
脱方法に関し、特にディファレンシャルＴＹＰＥのＳＣ
ＳＩシステムにおけるコンピュータ機器間のバスライン
における終端抵抗回路および終端抵抗の着脱方法に関す
る。

【０００２】

【従来の技術】まず、コンピュータ機器のインターフェ
ースについて簡単に説明する。従来、小型コンピュータ
の標準的なインターフェースとして、自動計測用のＧＰ
−ＩＢ、通信用のＲＳ−２３２Ｃなどが知られている。
これらは、ホストコンピュータに組み込まれたり、また
はオプションとしてボ−ドに付加された形で使用され
る。各々のインターフェースは、その要求される機能に
よって、電気的な仕様と実行手順が決められており、ホ
ストとはバスラインを介して接続される。

【０００３】ＳＣＳＩ仕様のインターフェースもホスト
との接続は同様であり、ホストアダプタを介してＳＣＳ
Ｉバスラインにアクセスするものである。ＳＣＳＩで
は、ホストコンピュータなどのコマンドを送出する装置
をイニシエータと呼び、ハードディスク、プリンタなど
のコマンドを実行する装置をターゲットと呼んでいる。
しかし、ＳＣＳＩシステムにおいては、ある場合にはイ
ニシエータがターゲットになり、逆にターゲットがイニ
シエータになることも許容されている。イニシエータと
ターゲットはＳＣＳＩバスと呼ばれるバスラインによっ
て接続される。このＳＣＳＩバス上に存在する機器は、
イニシエータ、ターゲットの区別無くＳＣＳＩデバイス
と呼ばれるが、ＳＣＳＩバス上には８台までのＳＣＳＩ
デバイスが接続可能である。

【０００４】ＳＣＳＩバスの信号は、シングルエンデッ
トＴＹＰＥの場合の例で図４のように構成されている。
この図において、２１はイニシエータ、２２はターゲッ
トである。この図に示すように、ＳＣＳＩバスの信号
は、上側９本のデータ信号（奇数パリティビット１本を
含む）と下側９本の制御信号の合わせて１８本の信号ラ
インから構成されている。これらの信号はすべて０、１
信号で扱われている。本実施例で説明するディファレン
シャルＴＹＰＥは、この１８本の信号ライン上の信号と
反転する信号を伝送する他の１８本の信号ラインが設け
られたものである。このように、反転する信号を伝送す
る他の信号ラインを設けることにより、たとえば信号ラ
インにノイズが入ったとしても２つの信号ラインによっ
てノイズをキャンセルすることができ、安定して信号を
伝送することができるのである。

【０００５】ディファレンシャルＴＹＰＥのイニシエー
タ２１とターゲット２２との接続例を図５に示す。この
図に示すように、イニシエータ２１とターゲット２２は
バスライン２３で接続されている。この図において、２
４ａは電源ラインで、通常＋５Ｖが印加される。２４ｂ
は信号ラインで、１本のラインしか図示していないが実
際は１８本のラインから構成されている。２４ｃは図４
に示す信号ラインの信号と反転する信号を伝送するため
の信号ラインで、これも１本のラインしか図示していな
いが実際は１８本のラインが存在する。２４ｄはアース
ラインで、これも実際は複数本存在する。この電源ライ
ン２４ａ、信号ライン２４ｂ、２４ｃ、アースライン２
４ｄを合わせてバスラインと呼んでいる。２５は終端抵
抗（ターミネータ）であり、これは、ＳＣＳＩデバイス
間の０、１信号を正確な矩形波として転送するためにバ
スラインケーブルにおけるインピーダンスの整合を取る
ためのものであり、両端のＳＣＳＩデバイスにそれぞれ
設ける必要があるものである。ＳＣＳＩシステムにおい
ては、この終端抵抗２５は、両端の各デバイスにつき信
号ラインごとに設ける必要があり、また、その抵抗値は
図５の回路の場合で、２５ａおよび２５ｂは３３０Ω、
２５ｃは１５０Ωと規定されている。

【０００６】次に、ＳＣＳＩシステムの具体的な構成例
を図６に示す。この図において、２２ａ、２２ｂ、２２
ｃ、２２ｄは、たとえばＣＤ−ＲＯＭ装置、光ディスク
装置、スキャナー、プリンター等のターゲットである。
この図に示すようにＳＣＳＩデバイス（ターゲット２
２）を複数個接続する場合は、ＳＣＳＩシステムの規格
上、ＳＣＳＩバスに接続された両端のデバイス（この図
の場合、イニシエータ２１、ターゲット２２ｄ）間に接
続されたデバイス（この図の場合、ターゲット２２ａ、
２２ｂ、２２ｃ）の終端抵抗を取り外さなければならな
いことになっている。従来、この終端抵抗の取り外し、
または取り付けについては、たとえば以下の２つの方法
が考えられる。（１） 図５のたとえばＡ、Ｂ、Ｃの位置にＤＩＰスイッ
チ等の機械式スイッチを設けて、このスイッチをオン、
オフすることによって行う。（２） 終端抵抗（図５ではＣ−Ｄ間）を内蔵したコネク
タ、あるいは抵抗モジュールのデバイスへの取り付けお
よび取り外しによって行う。

【０００７】

【発明が解決しようとする課題】しかしながら、（１）
の方法では、スイッチの接点の数は、各ＳＣＳＩデバイ
スについて信号ラインの数（上記の例の場合で合わせて
５４個）だけ必要であり、この複数個のスイッチを１つ
１つ切り替える必要がある。また、（２）の方法では、
抵抗内蔵コネクタや抵抗モジュールを付属品という形で
保管するというメンテナンスが必要であり、上記コネク
タやモジュールが紛失する等の問題が考えられる。ま
た、人為的にこのコネクタやモジュールの取り付け、取
り外しのメンテナンスも必要であるという不都合も生ず
る。たとえば、ＳＣＳＩシステムにおいては、最大で８
個までのデバイスが接続可能であるが、複数のデバイス
を複雑に接続しなければならない近年の状況では、上記
のコネクタやモジュールの取り付け、取り外しを頻繁に
行わなければならず、このメンテナンスがシステムの組
み替えの際に大きな支障をきたすことになる。

【０００８】本発明は、上記問題点に鑑みてなされたも
のであって、外部のスイッチ信号によって、終端抵抗の
着脱を可能とし、保管や取り付け、取り外しのメンテナ
ンスフリーを実現することができる終端抵抗回路および
終端抵抗の着脱方法を提供することを目的にしている。

【０００９】

【課題を解決するための手段】本発明の終端抵抗回路
は、上記目的を達成するために、複数のコンピュータ機
器間を接続するための、電源ラインと、第１の信号ライ
ンと、第１の信号ラインの信号と反転する信号を伝送す
る第２の信号ラインと、アースラインとを含むバスライ
ンが、第１、第２および第３の抵抗から構成された終端
抵抗を介して接続される終端抵抗回路であって、電源ラ
インと第１の信号ラインとの間に第１の抵抗とこの第１
の抵抗と直列接続した能動素子からなる第１の単方向ス
イッチング素子とを設け、アースラインと第２の信号ラ
インとの間に第２の抵抗とこの第２の抵抗と直列接続し
た能動素子からなる第２の単方向スイッチング素子とを
設け、第１の信号ラインと第２の信号ラインとの間に第
３の抵抗とこの第３の抵抗と直列接続した能動素子から
なる双方向スイッチング素子とを設けたことを特徴とす
る。

【００１０】また、本発明の終端抵抗の着脱方法は、上
記終端抵抗回路において、外部のスイッチ信号によって
第１、第２の単方向スイッチング素子および双方向スイ
ッチング素子を同時にオン、オフさせることにより、バ
スラインに対する第１、第２および第３の抵抗の着脱を
おこなうことを特徴とする。

【００１１】

【作用】上記のように、電源ラインと第１の信号ライン
との間およびアースラインと第２の信号ラインとの間に
それぞれ能動素子からなる第１および第２の単方向スイ
ッチング素子を設け、さらに第１および第２の信号ライ
ン間に能動素子からなる双方向スイッチング素子を設る
ことにより、外部からたとえばオンの信号が入力された
場合、第１および第２の単方向スイッチング素子はオン
になり、また第１および第２の信号ラインの信号のレベ
ルに応じて双方向スイッチング素子のどちらか一方のス
イッチング素子がオンするため、終端抵抗がバスライン
に取り付けられた状態になる。また、外部からオフの信
号が入力された場合、上記の第１および第２の単方向お
よび双方向スイッチング素子がすべてオフになり、終端
抵抗がバスラインから取り外された状態になる。そのた
め、外部のスイッチ信号によって終端抵抗の着脱が可能
となる。したがって、終端抵抗と第１および第２の単方
向スイッチング素子および双方向スイッチング素子とを
デバイスに内蔵することにより、抵抗内蔵コネクタや抵
抗モジュールの保管および取り付け、取り外しのメンテ
ナンスをする必要がなくなる。

【００１２】

【実施例】以下、本発明の実施例を図面を参照しつつ詳
述する。まず、図１は本発明の一実施例に係る終端抵抗
回路および終端抵抗の着脱方法を説明するための図であ
る。この図において、（ａ）はＳＣＳＩシステムにおけ
るコンピュータ機器の接続例で、ディファレンシャルＴ
ＹＰＥと呼ばれている。１はイニシエータ、２はＣＤ−
ＲＯＭ装置等のターゲット、３はイニシエータ１とター
ゲット２を接続するＳＣＳＩのバスラインである。この
バスライン３は端子数５０本又は６８本のコネクタ付き
ケーブルが用いられる。このバスライン３は、電源ライ
ン４ａ、第１の信号ライン４ｂ、第２の信号ライン４
ｃ、アースライン４ｄを含んでいる。この電源ライン４
ａは、通常＋５Ｖが印加される。第１の信号ライン４ｂ
は図４に示す信号ラインで、１本のラインしか図示して
いないが実際は１８本のラインから構成されている。第
２の信号ライン４ｃは図４に示す信号ラインの信号と反
転する信号を伝送するための信号ラインで、これも１本
のラインしか図示していないが実際は１８本のラインが
存在する。この第１および第２の信号ライン４ｂ、４ｃ
における信号は、第１の信号ライン４ｂの信号がハイレ
ベルのときは第２の信号ライン４ｃの信号がローレベル
となり、第１の信号ライン４ｂの信号がローレベルのと
きは第２の信号ライン４ｃの信号がハイレベルとなるよ
うに互いに反転し、例えば、第１の信号ライン４ｂの信
号がハイレベルで第２の信号ライン４ｃの信号がローレ
ベルのときは１と判定され、第１の信号ライン４ｂの信
号がローレベルで第２の信号ライン４ｃの信号がハイレ
ベルのときは０と判定されるものである。なお、アース
ライン４ｄも実際は複数本存在する。

【００１３】５は第１、第２および第３の抵抗５ａ、５
ｂ、５ｃから構成された終端抵抗（ターミネータ）であ
り、電源ライン４ａと第１の信号ライン４ｂとの間、第
２の信号ライン４ｃとアースライン４ｄとの間、第１の
信号ライン４ｂと第２の信号ライン４ｃとの間にそれぞ
れ第１、第２および第３の抵抗５ａ、５ｂ、５ｃが設け
られており、その抵抗値はそれぞれ３３０Ω、３３０
Ω、１５０Ωと規定されている。この終端抵抗５は、イ
ニシエータ１、ターゲット２等のＳＣＳＩデバイス間の
０、１信号を正確な矩形波として転送するために各ライ
ン間におけるインピーダンスの整合を取るためのもので
あり、両端のイニシエータ１およびターゲット２等のＳ
ＣＳＩデバイスにそれぞれ設ける必要があるものであ
る。この終端抵抗５は、ディファレンシャルＴＹＰＥの
回路の場合で、各デバイスにつき第１および第２の信号
ライン４ｂ、４ｃの数だけ設ける必要がある。

【００１４】本発明においては、終端抵抗回路における
電源ライン４ａと第１の信号ライン４ｂとの間のたとえ
ばＥ点、および第２の信号ライン４ｃとアースライン４
ｄとの間のたとえばＦ点に能動素子からなる第１および
第２の単方向スイッチング素子をそれぞれ設け、さらに
第１の信号ライン４ｂと第２の信号ライン４ｃ間のたと
えばＧ点に能動素子からなる双方向スイッチング素子を
設けるが、終端抵抗５は第１および第２の信号ライン４
ｂ、４ｃの数だけ設ける必要があるため、これらのスイ
ッチング素子もそれに対応した数が設けられている。こ
こでは、この複数の終端抵抗、スイッチング素子等を集
積化して一体化する。その例を図１の（ｂ）に示す。

【００１５】図１（ｂ）は、集積回路の等価回路図であ
る。この図において、６および７（点線で囲ってある箇
所）は、それぞれ図１（ａ）のＥ点およびＦ点に設けら
れた第１および第２の単方向スイッチング素子であり、
たとえば、抵抗内蔵型トランジスタである。この第１の
単方向スイッチング素子６は、第１の抵抗５ａに接続し
たＰＮＰ型トランジスタで構成され、第２の単方向スイ
ッチング素子７は、第２の抵抗５ｂに接続したＮＰＮ型
トランジスタで構成されたものである。８は、図１
（ａ）のＨ点、Ｉ点間である第１および第２の信号ライ
ン４ｂ、４ｃ間に設けられた双方向スイッチング素子で
あり、第３の抵抗５ｃに接続した２個のＰＮＰ型のトラ
ンジスタを組み合わせて構成されたものである。この双
方向スイッチング素子８のうち、８ａはＩ点の第１の信
号ライン４ｂ側からＨ点の第２の信号ライン４ｃ側へ電
流が流れる方向のスイッチング素子で、８ｂはＨ点の第
２の信号ライン４ｃ側からＩ点の第１の信号ライン４ｂ
側へ電流が流れる方向のスイッチング素子である。９は
双方向スイッチング素子８にバイアスをかけるためのバ
イアス抵抗である。この第１および第２の単方向スイッ
チング素子６、７、および双方向スイッチング素子８
は、外部端子１０から与えられる外部信号によってオン
またはオフされるスイッチとして機能するものである。

【００１６】外部端子１０に入力される制御信号（オン
信号またはオフ信号）がそのまま第１の単方向スイッチ
ング素子６（トランジスタのベース）に印加されるとと
もに、スイッチング素子１１（点線で囲ってある箇所）
に与えられる。このスイッチング素子１１は、第１の単
方向スイッチング素子６と同様に抵抗内蔵型のＰＮＰ型
トランジスタで構成され、外部端子１０からの信号を反
転して第２の単方向スイッチング素子７（トランジスタ
のベース）に印加するものである。この図のＨ点、Ｉ
点、Ｊ点、Ｋ点は、図１（ａ）のＨ点、Ｉ点、Ｊ点、Ｋ
点に接続される。この集積回路においては、第１、第２
および第３の抵抗５ａ、５ｂ、５ｃ、第１および第２の
単方向スイッチング素子６、７、双方向スイッチング素
子８、バイアス抵抗９で構成される一連の回路が（符号
ＣＨで示す）９回路接続されている。

【００１７】図１（ｂ）の回路動作について説明する。
図１（ｂ）のＨ点、Ｉ点、Ｊ点、Ｋ点が上記所定位置に
接続されている場合、外部端子１０からローレベルのオ
ン信号が入力される（外部端子１０とアースとの間に接
続されたスイッチが閉じる。）と第１の抵抗５ａに接続
した第１の単方向スイッチング素子６がオンするととも
に、スイッチング素子１１からハイレベル信号が出力さ
れるため、第２の抵抗５ｂに接続した第２の単方向スイ
ッチング素子７もオンする。したがって、双方向スイッ
チング素子を構成する２つのスイッチング素子８ａおよ
び８ｂにともにベースバイアスが印加される。もし、Ｉ
点の信号レベルがＨ点の信号レベルより高い時はスイッ
チング素子８ａがオンする。逆に、Ｈ点の信号レベルが
Ｉ点の信号レベルより高い時はスイッチング素子８ｂが
オンする。したがって、第１の信号ライン４ｂまたは第
２の信号ライン４ｃの信号レベルにかかわらず、いずれ
か一方のスイッチング素子８ａまたは８ｂがオンする。
この様にして、終端抵抗５（第１、第２および第３の抵
抗５ａ、５ｂ、５ｃ）がバスライン３に取り付けられた
状態になる。

【００１８】また、外部端子１０からハイレベルのオフ
信号が入力される（外部端子１０とアースとの間に接続
されたスイッチが開く）と第１の抵抗５ａに接続した第
１の単方向スイッチング素子６および双方向スイッチン
グ素子８を構成するスイッチング素子８ａおよび８ｂが
ともにオフする。同時に、スイッチング素子１１からロ
ーレベル信号が出力されるため、第２の抵抗５ｂに接続
した第２の単方向スイッチング素子７もオフする。この
様にして、終端抵抗５（第１、第２および第３の抵抗５
ａ、５ｂ、５ｃ）がバスライン３から取り外された状態
になる。

【００１９】図１（ｂ）の実施例では、外部端子１０か
らローレベルのオン信号またはハイレベルのオフ信号を
与えるようにした。しかしながら、このオン信号および
オフ信号のレベルは、逆にされてもよい。この場合は、
図２で示す実施例が用いられる。図２の実施例では、外
部端子１０からの制御信号を反転するスイッチング素子
１１がＮＰＮ型トランジスタで構成され、このスイッチ
ング素子１１の出力が第１の単方向スイッチング素子６
のベースに与えられる。第２の単方向スイッチング素子
７のベースには外部端子１０からの制御信号がそのまま
与えられる。

【００２０】図２の回路動作について説明する。外部端
子１０からハイレベルのオン信号が入力される（外部端
子１０に接続された電源をオン、オフするスイッチが閉
じて電源がオンされる。）と、スイッチング素子１１か
らローレベル信号が出力されるため、第１の抵抗５ａに
接続した第１の単方向スイッチング素子６がオンする。
同時に、第２の抵抗５ｂに接続した第２の単方向スイッ
チング素子７もオンする。もし、Ｉ点の信号レベルがＨ
点の信号レベルより高い時はスイッチング素子８ａがオ
ンする。逆に、Ｈ点の信号レベルがＩ点の信号レベルよ
り高い時はスイッチング素子８ｂがオンする。したがっ
て、第１の信号ライン４ｂまたは第２の信号ライン４ｃ
の信号レベルにかかわらず、いずれか一方のスイッチン
グ素子８ａまたは８ｂがオンする。この様にして、終端
抵抗５（第１、第２および第３の抵抗５ａ、５ｂ、５
ｃ）がバスライン３に取り付けられた状態になる。

【００２１】また、外部端子１０からローレベルのオフ
信号が入力される（外部端子１０に接続された電源をオ
ン、オフするスイッチが開いて電源がオフされる。）
と、第２の抵抗５ｂに接続した第２の単方向スイッチン
グ素子７および双方向スイッチング素子８を構成するス
イッチング素子８ａおよび８ｂがともにオフする。同時
に、スイッチング素子１１からハイレベル信号が出力さ
れるため、第１の抵抗５ａに接続した第１の単方向スイ
ッチング素子６もオフする。この様にして、終端抵抗５
（第１、第２および第３の抵抗５ａ、５ｂ、５ｃ）がバ
スライン３から取り外された状態になる。

【００２２】図１（ｂ）、図２に示す集積回路はハイブ
リッドＩＣ技術を用いて製造されることが望ましいが、
半導体ＩＣ技術等の他の技術を用いて製造してもよいこ
とはいうまでもない。また、図１（ｂ）および図２にお
ける第１および第２の単方向スイッチング素子６、７に
ついて、図示のものとは逆の型（ＮＰＮ型またはＰＮＰ
型）のものを用いることも可能である。

【００２３】図３は、図１（ａ）のターゲット２におい
て複数のターゲット２ａ、２ｂ、２ｃ、２ｄを取り付け
た時の外部の概略図である。この図に示すイニシエータ
１およびターゲット２ａ、２ｂ、２ｃ、２ｄには、図１
（ｂ）や図２に示す集積回路が内蔵されている。このよ
うに、イニシエータ、ターゲットを問わず、すべてのデ
バイスに図１（ｂ）や図２に示す回路を内蔵しておく
と、それらの接続位置に制約を受けることがないので実
用上有利である。図１（ｂ）や図２に示す集積回路にお
いて、終端抵抗５（第１、第２および第３の抵抗５ａ、
５ｂ、５ｃ）の数が９セットであるため、デバイスにこ
の集積回路を２個内蔵する必要がある。この図３におい
て、１２、１３ａ、１３ｂ、１３ｃ、１３ｄは、たとえ
ば図１（ｂ）の外部端子１０への信号を入力するための
外部に取り付けられた切り替えスイッチである。この図
に示すように、複数のターゲット２ａ、２ｂ、２ｃ、２
ｄを取り付ける場合、例えば、スイッチ１２、１３ｄを
オンとし、スイッチ１３ａ、１３ｂ、１３ｃをオフとす
るだけで、末端に位置するイニシエータ１とターゲット
２ｄの終端抵抗を取り付けた状態とし、中間に位置する
ターゲット２ａ、２ｂ、２ｃの終端抵抗を取り外した状
態にすることができる。

【００２４】なお、図１（ｂ）、図２の終端抵抗回路は
一例に過ぎず、所期の目的が達せられるものであればい
かなるものでもよい。たとえば、これらの図において、
第１および第２の単方向スイッチング素子６、７、双方
向スイッチング素子８、スイッチング素子１１、はトラ
ンジスタに代えて、他のＩＣを用いてもよい。また、ス
イッチング素子１１は必ずしも必要としない。また、第
１の抵抗５ａと第１の単方向スイッチング素子６、第２
の抵抗５ｂと第２の単方向スイッチング素子７、第３の
抵抗５ｃと双方向スイッチング素子８を設ける位置は、
それぞれ、実施例に限定されるものではない。要は、電
源ライン４ａと第１の信号ライン４ｂとの間に第１の抵
抗５ａと第１の単方向スイッチング素子６との直列回路
が、アースライン４ｄと第２の信号ライン４ｃとの間に
第２の抵抗５ｂと第２の単方向スイッチング素子７との
直列回路が、第１の信号ライン４ｂと第２の信号ライン
４ｃとの間に第３の抵抗５ｃと双方向スイッチング素子
８との直列回路が、それぞれ設けられていればよい。ま
た、図１（ｂ）、図２の終端抵抗回路では、終端抵抗５
の数を９個設けているが、１つの終端抵抗回路における
終端抵抗５の数は上記のものに限らない。さらに、図３
に示すスイッチ１２、１３ａ、１３ｂ、１３ｃ、１３ｄ
は本実施例のものに限られるものではなく、このスイッ
チのオン、オフ動作をソフトウェア等で電子的に行わせ
てもよい。

【００２５】

【発明の効果】本発明の終端抵抗回路においては、電源
ラインと第１の信号ラインとの間およびアースラインと
第２の信号ラインとの間にそれぞれ第１および第２の抵
抗と第１および第２の単方向スイッチング素子とが設け
られ、さらに第１および第２の信号ライン間に第３の抵
抗と双方向スイッチング素子が設けられているため、外
部のスイッチ信号によって第１および第２の単方向スイ
ッチング素子および双方向スイッチング素子を同時にオ
ン、オフさせることにより、第１、第２および第３の抵
抗からなる終端抵抗の着脱が可能となる。したがって、
終端抵抗、第１および第２の単方向スイッチング素子、
双方向スイッチング素子をデバイスに内蔵することによ
り、抵抗内蔵コネクタや抵抗モジュールの保管および取
り付け、取り外しのメンテナンスをする必要がなくな
る。また、終端抵抗と上記のスイッチング素子をハイブ
リッドＩＣ技術等を用いて集積化すればＳＣＳＩ等の装
置への取り付けが容易になる。

【図面の簡単な説明】

【図１】本発明の終端抵抗回路および終端抵抗の着脱方
法を説明するための図であり、（ａ）は本発明を適用す
るコンピュータ機器の接続例を説明するための内部接続
図であり、（ｂ）は本発明を実施するための終端抵抗回
路の等価回路図である。

【図２】本発明を実施するための他の終端抵抗回路の等
価回路図である。

【図３】本発明を適用するコンピュータ機器の接続例の
外部概略図である。

【図４】ＳＣＳＩバスの信号の概略図である。

【図５】従来のコンピュータ機器の接続例を説明するた
めの内部接続図である。

【図６】従来のコンピュータ機器の接続例の外部概略図
である。

【符号の説明】 １ ターゲット ２ イニシエータ ３ バスライン ４ａ 電源ライン ４ｂ 第１の信号ライン ４ｃ 第２の信号ライン ４ｄ アースライン ５ 終端抵抗 ５ａ 第１の抵抗 ５ｂ 第２の抵抗 ５ｃ 第３の抵抗 ６ 第１の単方向スイッチング素子 ７ 第２の単方向スイッチング素子 ８ 双方向スイッチング素子 ８ａ スイッチング素子 ８ｂ スイッチング素子 ９ バイアス抵抗 １０ 外部端子 １１ スイッチング素子 １２ スイッチ １３ａ スイッチ １３ｂ スイッチ １３ｃ スイッチ １３ｄ スイッチ

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−116215（ＪＰ，Ａ) 特開 昭50−82954（ＪＰ，Ａ) 実開 平１−105241（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 3/00

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 複数のコンピュータ機器間を接続するた
   めの、電源ラインと、第１の信号ラインと、第１の信号
   ラインの信号と反転する信号を伝送する第２の信号ライ
   ンと、アースラインとを含むバスラインが、第１、第２
   および第３の抵抗から構成された終端抵抗を介して接続
   される終端抵抗回路であって、 電源ラインと第１の信号ラインとの間に第１の抵抗とこ
   の第１の抵抗と直列接続した能動素子からなる第１の単
   方向スイッチング素子とを設け、アースラインと第２の
   信号ラインとの間に第２の抵抗とこの第２の抵抗と直列
   接続した能動素子からなる第２の単方向スイッチング素
   子とを設け、第１の信号ラインと第２の信号ラインとの
   間に第３の抵抗とこの第３の抵抗と直列接続した能動素
   子からなる双方向スイッチング素子とを設けたことを特
   徴とする終端抵抗回路。
2. 【請求項２】 請求項１記載の終端抵抗回路における終
   端抵抗の着脱方法であって、外部のスイッチ信号によっ
   て第１、第２の単方向スイッチング素子および双方向ス
   イッチング素子を同時にオン、オフさせることにより、
   バスラインに対する第１、第２および第３の抵抗の着脱
   をおこなうことを特徴とする終端抵抗の着脱方法。