JPH01259442A

JPH01259442A - 電子機器

Info

Publication number: JPH01259442A
Application number: JP8732788A
Authority: JP
Inventors: Kenichiro Ono; 研一郎小野
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1988-04-11
Filing date: 1988-04-11
Publication date: 1989-10-17

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は電子機器、特に複数の装置を並列に接続すると
ともにその両端に終端抵抗を接続する信号バスを介して
接続される電子機器に関するものである。

［従来の技術］従来より、コンピュータシステムなどのデータ処理にお
いて、コンピュータどうしあるいはコンピュータと周辺
装置を接続するためのバスの規格として、ＧＰＩＢバス
、５Ｃ３Ｉ（スモール舎コンピュータ・システム・イン
タフェース）バスなどが知られている。

特に、ＳＣ３Ｉバスはパーソナルコンピュータおよび周
辺機器（ハードディスクなど）の接続などに広く利用さ
れている。５Ｃ５Ｉバスでは、バスの各信号線は必ず両
端、すなわち接続される２つの機器において終端抵抗を
接続しなければならない。

［発明が解決しようとする課題］従って、すでに２つのデバイスが接続されており、バス
の両端が終端抵抗と接続されている場合に、もう１台デ
バイスをバスに並列接続する場合には、真中に接続され
るデバイスの終端抵抗をバスから切り離す必要がある。

ところが、従来ではこの終端抵抗の切り離しはプリント
基板の抵抗の切断や取りはずし、またはデイツプスイッ
チの切換など、面倒な作業を必要とするという問題があ
った。

本発明の課題は以上の問題を解決することである。

［課題を解決するための手段］以上の課題を解決するために、本発明においては、複数
の装置を並列に接続するとともにその両端に終端抵抗を
接続する信号バスを介して接続される電子機器において
、所定の制御状態において装置がバスの端部に接続され
ているか否かにより変化する前記信号バスの電圧を検出
する手段と、終端抵抗を信号バスに接続するかまたは信
号バスから切り離すスイッチ手段と、前記検出手段の出
力に応じて前記スイッチ手段を制御し装置が信号バスの
端部に接続されている場合にのみ前記終端抵抗をバスに
接続する制御手段を設けた構成を採用した。

［作　用］以上の構成によれば、装置が信号バスの端部に接続され
ているかどうかをバスの電圧検出により認知し、装置が
信号バスの端部に接続されている場合にのみその装置の
終端抵抗をバスに接続することができる。

［実施例］以下、図面に示す実施例に基づき、本発明の詳細な説明
する。

第１図は本発明を採用した電子機器の構造を示している
。第１図では符号Ａ−Ｃで示される３つノテバイス（パ
ーソナルコンピュータやその周辺装置など）が図示され
ており、これらのデバイスＡ−ＣはＳＣＳ　Ｉバスによ
って接続できるようになっている。ここでは各デバイス
の主要なデータ処理部の図示は省略した。

通常はデバイスＡ、Ｂがすでに接続されており、これに
対してコネクタＤを介してオプション機器などとして設
定されたデバイスＣを接続するようになっている。この
ような構成では、デバイスＣを接続する場合には、前述
のように真中に接続されるデバイスＢの終端抵抗を切り
離さなければならない、このため、デバイスＢには後述
のような終端抵抗の自動制御回路を設ける。

以下、装置の各部について順に説明する。

デバイスＡ、Ｃは５ＣＳＩバス１の信号線１１．１２（
ここでは２本のみ図示）に対して、終端抵抗としてプル
アップ抵抗２１．９１およびプルダウン抵抗２２．９２
を有する。これらの抵抗は抵抗アレイ（集積抵抗）から
構成する。すなわち、ゾルアップ抵抗２１．９１は信号
線ｌｌ、１２をそれぞれ装置の電源電圧（＋５Ｖ）に、
またプルダウン抵抗２２．９２は信号線１１．１２を接
地電位に接続する。

一方、デバイスＢでは終端抵抗としてプルアップ抵抗４
１、プルダウン抵抗４２が設けられる。

この抵抗４１．４２はデバイスＡ、Ｃのものと同様に抵
抗アレイなどによって構成されるが、図示のように直接
信号線１１．１２には接続されていない、すなわち、プ
ルアップ抵抗２１．４工の場合には、電源電圧（＋５Ｖ
）との間にトランジスタ５１のコレフタルエミッタが接
続され、またプルダウン抵抗４２の側では接地電位との
間に、同様にトランジスタ５２のコレフタルエミッタが
接続される。また、バスｌの各信号線１１．１２どの間
に逆流防止用のダイオード６１〜６４がそれぞれ図示の
向きで接続される。さらに、ダイオード６１と信号線１
１の間にはトランジスタ５３のコレフタルエミッタが接
続される。

トランジスタ５１〜５３はドライバＩＣなどのインター
フェース回路により構成された制御回路８２によって独
立してオン、オフ制御される。トランジスタ５１〜５３
のオン、オフ制御は、デバイスＢのＣＰＵ８３により行
われる。ＣＰＵ８３はコンパレータ８１を介して５Ｃ５
Ｉバス１１．１２の電圧を測定し、この測定電圧に基づ
いてトランジスタ５１〜５３を制御する。

コンパレータ８１の一入力端子は抵抗７３を介して信号
線１１に接続され、一方、十入力端子は抵抗７４を介し
て信号線１２に接続される。抵抗７４の入力端において
、この信号線は図示のように抵抗７１．７２によってプ
ルアップ、プルダウンされている。

次に、以−トの構成における動作について説明する。

ＳＣ３Ｉバスでは、プルアップ抵抗２１．４１．９１の
値は２２０Ω、プルダウン抵抗２２．４２．９２の値は
３３０Ωに設定されている。また、コンパレータ８１の
十入力端子、すなわち基準電位側に接続された抵抗７１
．７２の値は上記の終端抵抗に比べて充分大きい値、例
えば数百にΩのオーダーとする。

コンパレータ８１は信号線ｌｚ側の電圧を基準電圧とし
て信号線１１側の電圧を測定することによってデバイス
Ｃの有無を検出するが、基準電圧を一定に制御するため
、抵抗７１．７２は次のように設定する。

信号線１２がハイインピーダンスの場合には、デバイス
Ｃの有無に関わらず信号線１２の電圧は３ｖとなるため
、これを分圧し、十入力端子に２．３２Ｖの基準電圧を
得るため、抵抗７１は例えば５８．６にΩ、抵抗７２は
２００にΩと設定する。

このような定数設定を行った場合のＣＰＵ８３の制御動
作は、次のようになる。ＣＰＵ８３の制御手順は第２図
に示しである。第２図の手順はＣＰＵ８３に接続された
ＲＯＭ８３ａなどの記憶媒体に格納しておく、以下、第
２図を参照して説明する。

まず、デバイスＡ、Ｂのみが接続されている場合の動作
について示す、データ処理の進行に伴ってバスの全て、
すなわち信号線１１．１２が全てハイインピーダンス状
態になるタイミングが存在するが、ＣＰＵ８３は、第２
図のステップＳ１においてこのタイミングを検出すると
、ステップＳ２において制御回路８２を介してトランジ
スタ５１．５２をオンとし、トランジスタ５３をオフと
する。これによって、信号線ｌｌ側のゾルアップ抵抗４
１が切り離される。

前記のように、コンパレータ８１の十入力側の入力電圧
は２．３２Ｖであるが、信号線１１の電圧は抵抗２１．
２２．４１によって定められる。前記の定数設定によっ
て信号線１１の電圧は２．１４Ｖとなり、信号線１２の
電圧２．３２Ｖよりも小さいため、コンパレータ８１の
出力はハイレベルとなる。

ＣＰＵ８３はステップＳ３において、このハイレベルを
検出すると、ステップＳ４に移行し、制御回路８２を介
してトランジスタ５１〜５３の全てを導通させる。これ
によって、プルアップ抵抗４１、プルダウン抵抗４２が
信号線１１．１２に接続される。

次にデバイスＣがコネクタＤを介して接続された場合、
ＣＰＵ８３は前記と同様に、ステップＳｌにおいてバス
のハイインピーダンス状態を検出すると、ステップＳ２
において制御回路８２を介してトランジスタ５１．５２
をオン、トランジスタ５３をオフに制御する。

信号線１２の電圧は前記と同様に２．３２Ｖとなるが、
信号線１１側の電圧は信号線１１に接続された抵抗２１
．２２．４２．９１．９２によって定まり、前記の定数
設定から２．５Ｖとなる。

これによって、コンパレータ８１の一入力端子の電圧が
０．１８Ｖだけ大きくなるため、コンパレータ８１の出
力はローレベルとなる。ＣＰＵ８３はステップＳ３にお
いてこのローレベルを検出すると、ステップＳ４に移行
し、制御回路８２を介してトランジスタ５１〜５３を全
てオフの状態に制御する。

以上のように、本実施例によれば、バスの１本の信号線
の電圧を基準電位とし、他方の信号線に接続された終端
抵抗の１つを切り離して両者の電圧を比較することによ
って、３つ目のデバイスが接続されているかどうかを検
出することができ、この検出結果に基づいて終端抵抗を
接続するかしないかを決定することができる。

従って、自動的に適切な終端抵抗の接続状態を形成する
ことができ、５Ｃ３Ｉバスを規格に基づいて適切に駆動
することができる。特に、第１図の構成によればプルア
ップ抵抗４１、プルダウン抵抗４２を抵抗アレイを用い
て構成しているので、各プルアップ／ダウン抵抗４１．
４２のバラツキを小さく抑えることができ、個別の抵抗
を用いる場合に比べて判別精度を向−ヒすることができ
るという利点がある。

以上の実施例では３台のデバイスを示したが、デバイス
ＣにデバイスＢと同じ回路を設けることで、４台目のデ
バイスの有無を同様の動作によって判定することができ
る。それ以降に接続される装置にも、同様の回路を設け
ることによって５Ｃ５Ｉバスの一ト限の８台までデバイ
スを接続でき、終端抵抗を適切に制御することができる
。

以上では５Ｃ５Ｉバスを例示したが、終端抵抗を用いる
他の方式のバスにおいても同様の構成が可能なのはいう
までもない。

［発明の効果１以りから明らかなように、本発明によれば、複数の装置
を並列に接続するとともにその両端に終端抵抗を接続す
る信号バスを介して接続される電子機器において、所定
の制御状態において装置がバスの端部に接続されている
か否かにより変化す−る前記信号バスの電圧を検出する
手段と、終端抵抗を信号バスに接続するかまたは信号バ
スから切り離すスイッチ手段と、前記検出手段の出力に
応じて前記スイッチ手段を制御し装とが信号バスの端部
に接続されている場合にのみ前記終端抵抗をバスに接続
する制御手段を設けた構成を採用しているので、装置が
信号バスの端部に接続されているかどうかをバスの電圧
検出により認知し、’ＡＦＩが信号バスの端部に接続さ
れている場合にのみその装置の終端抵抗をバスに接続す
ることができ、従来のように面倒な手動による切り換え
、回路の変更を行なうことなく自動的に適切な終端抵抗
の状態を選択できるという優れた効果がある。

【図面の簡単な説明】

第１図は本発明を採用した電子機器の構成を示した回路
図、第２図は第１図のＣＰＵ８３の制御手順を示したフ
ローチャート図である。１１．１２・・・５Ｃ３Ｉバス２１．２２．４１．４２．８１．９２・・・終端抵抗５
１〜５３・・・トランジスタ６１〜６４・・・ダイオード８１・・・コンパレータ　　８２・・・制御回路８３・
・・ＣＰＵ代理人　　弁理士　加　藤　卓　！、、、　：、、、：
、、、ｉ矛多く等ギ６菊を市＋ｌ＠、し−Ａヒ〉ｔフロ
ー子で−）−ｆｆｉ第２図

Claims

【特許請求の範囲】

１）複数の装置を並列に接続するとともにその両端に終
端抵抗を接続する信号バスを介して接続される電子機器
において、所定の制御状態において装置がバスの端部に
接続されているか否かにより変化する前記信号バスの電
圧を検出する手段と、終端抵抗を信号バスに接続するか
または信号バスから切り離すスイッチ手段と、前記検出
手段の出力に応じて前記スイッチ手段を制御し装置が信
号バスの端部に接続されている場合にのみ前記終端抵抗
をバスに接続する制御手段を設けたことを特徴とする電
子機器。