KR950004007A - 레벨 세팅 회로를 갖는 데이타 버스 콘트롤러 - Google Patents

레벨 세팅 회로를 갖는 데이타 버스 콘트롤러 Download PDF

Info

Publication number
KR950004007A
KR950004007A KR1019940013982A KR19940013982A KR950004007A KR 950004007 A KR950004007 A KR 950004007A KR 1019940013982 A KR1019940013982 A KR 1019940013982A KR 19940013982 A KR19940013982 A KR 19940013982A KR 950004007 A KR950004007 A KR 950004007A
Authority
KR
South Korea
Prior art keywords
data
processing device
data processing
supplied
buses
Prior art date
Application number
KR1019940013982A
Other languages
English (en)
Other versions
KR0121804B1 (ko
Inventor
히토시 오가와
Original Assignee
세키자와 다다시
후지쓰 가부시키가이샤
하니 도시유키
후지쓰 브이 엘 에스 아이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세키자와 다다시, 후지쓰 가부시키가이샤, 하니 도시유키, 후지쓰 브이 엘 에스 아이 가부시키가이샤 filed Critical 세키자와 다다시
Publication of KR950004007A publication Critical patent/KR950004007A/ko
Application granted granted Critical
Publication of KR0121804B1 publication Critical patent/KR0121804B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4009—Coupling between buses with data restructuring
    • G06F13/4018—Coupling between buses with data restructuring with data-width conversion

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명은 SCSI와 중앙 디지탈 데이타 처리 장치 사이에 결합된 터미널 저항기를 필요로 하지 않으면서 중앙 디지탈 데이타 처리 장치와 외부 장치사이에 데이타를 전송할 수 있는 소형 컴퓨터 시스템 인터페이스장치에 관한 것이다. 데이타 라인의 수가 동일한 한 쌍의 데이타 버스는 데이타를 프로토콜 콘트롤러에 공급하는데, 이 프로토콜 콘트롤러는 데이타 전송에 사용되는 데이타 라인의 수를 식별한 후 상기 버스 쌍에 의해 공급되는 총 데이타 라인 수를 사용해 디스크 드라이브 유닛에 상기 공급된 데이타를 전송한다. 사용되는 버스 라인의 수가 두 버스에 의해 공급되는 수보다 작은 경우, 프로토콜 콘트롤러는 레벨 세팅 회로가 중앙 디지탈 처리 장치로부터 데이타를 전송하는데 있어서 사용되지 않는 다수의 버스 라인을 비활성 상태로 세팅하도록 하여 디지탈 처리 장치, SCSI 및 디스크 드라이브 유닛 사이에 전체적인 데이타 전송을 가능하게 하다.

Description

레벨 세팅 회로를 갖는 데이타 버스 콘트롤러
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 정보 처리 시스템의 블럭도, 제3도는 본 발명의 실시예에 따른 정보 처리 시스템의 블럭도, 제4도는 제3도의 개인용 컴퓨터 및 SCSI 유닛을 나타내는 블럭도.

Claims (15)

  1. 한 데이타 라인에 각각 접속되도록 배열되는 복수의 터미널을 일정 전압 레벨에서 세팅할 수 있고, 상기 데이타 라인에 터미널이 접속되지 않은 경우 적어도 하나의 터미널을 상기 일정 전압 레벨로 세팅하도록 작동되는 레벨 세팅 회로.
  2. 제1항에 있어서, 상기 레벨 세팅 회로는 상기 터미널을 포함하는 것을 특징으로 하는 레벨 세팅 회로.
  3. 제2항에 있어서, 상기 레벨 세팅 회로는 제1데이타 처리 장치의 출력단에서 공급되는 데이타 라인의 수에 따라 상기 제1데이타 처리 장치와 데이타 기억 장치간의 디지탈 데이타 전송을 제어하는 인터페이스 장치에 포함되는 것을 특징으로 하는 레벨 세팅 회로.
  4. 제1데이타 처리 장치의 출력단에서 공급되는 데이타 라인의 수에 따라 상기 제1데이타 처리 장치와 데이타 기억 장치간의 디지탈 데이타 전송을 제어하는 인터페이스 장치에 있어서, 상기 제1데이타 처리 장치에 접속 가능하고 데이타 비트 라인의 수가 서로 동일한 상위 데이타 버스 및 하위 데이타 버스와; 상기 상위 및 하위 데이타 버스에 의해 공급되는 데이타에 응답하여, 상기 제1데이타 처리 장치의 출력단에서 사용되는 버스 라인의 수를 검출하고, 상기 상위 및 하위 데이타 버스에 의해 공급되는 총 데이타 라인 수로써 상기 검출된 수를 상기 데이타 기억 장치에 표시하며, 상기 제1데이타 처리 장치에 의해 사용되는 데이타 라인의 수를 표시하는 제1신호를 공급하기 위한 프로토콜 콘트롤러와; 상기 제1신호에 응답하여 상기 프로토콜 콘트롤러와 상기 상위 및 하위 데이타 버스 사이에 결합되고, 상기 제1데이타 처리 장치에 의해 사용되는 데이타 라인의 수가 상위 및 하위의 두 데이타 버스에 의해 공급되는 데이타 라인의 수보다 작은 경우 상기 상위 및 하위 데이타 버스중 하나의 전압 레벨을 비활성 레벨로 세팅하여, 상기 인터페이스 장치와 상기 데이타 처리장치 간의 데이타 전송에 사용되는 데이타 라인의 수가 상기 제1데이타 처리 장치의 출력단에서 공급되는 데이타 라인의 수와 동일하게 하기 위한 레벨 세팅 회로를 포함하는 것을 특징으로 하는 인터페이스 장치.
  5. 제4항에 있어서, 상기 상위 및 하위 데이타 버스는 상기 제1데이타 처리 장치에 선택적으로 결합되는 복수의 입력/출력(I/O) 터미널을 각각 포함하고, 상기 레벨 세팅 회로와 상기 복수의 I/O 터미널간에 데이타를 전송하기 위해 상기 레벨 세팅 회로에 결합되는 한 I/O 터미널을 각각 포함하는 것을 특징으로 하는 인터페이스 장치.
  6. 제5항에 있어서, 상기 상위 및 하위 데이타 버스중 적어도 하나에 의해 공급되는 데이타를 주변의 제2데이타 처리 장치에 전송하기 위해 주변의 상기 제2데이타 처리 장치에 선택적으로 결합되는 두 I/O 터미널을 추가로 포함하는 것을 특징으로 하는 인터페이스 장치.
  7. 제6항에 있어서, 상기 상위 및 하위 데이타 버스중 선택된 하나를 통해 상기 데이타 처리 장치로부터 데이타가 전송되는 경우 상기 두 I/O 터미널로부터 터미널 저항기를 추가로 포함하는데, 상기 선택된 버스 라인의 전압 레벨은 상기 터미널 저항기에 의해 리셋되어 상기 데이타 처리 장치와 상기 인터페이스장치간의 데이타 전송을 가능하게 하는 것을 특징으로 하는 인터페이스 장치.
  8. 제4항에 있어서, 상기 레벨 세팅 회로는 상기 상위 및 하위 데이타 버스에 통신 가능하게 결합되는 버스 구동기/수신기를 포함하는데, 상기 버스 구동기/수신기는 상기 프로토콜 콘트롤러와 상기 상위 및 하위 데이타 버스 사이에 각각 통신 가능하게 결합되는 제1 및 제2입력 및 출력 버퍼 그룹을 추가로 포함하고, 상기 제1데이타 처리 장치의 출력단에서 다수의 데이타 라인에 의해 공급되고 데이타 라인의 수를 표시하는 데이타는 상기 프로토콜 콘트롤러에 공급되어, 상기 제1 및 제2입력 버퍼 그룹에 데이타를 공급하기 위해 사용되는 데이타 라인의 수가 상기 상위 및 하위 데이타 버스에 의해 공급되는 총 데이타 라인의 수보다 작은 경우 상기 프로토콜 콘트롤러가 상기 제1 및 제2출력 버퍼 그룹중 하나를 소정의 전압 레벨상태에 있도록 하여 상기 제1데이타 처리 장치와 상기 상위 및 하위 데이타 버스중 하나의 사이 및 상기 인터페이스 장치와 상기 제2데이타 처리 장치 사이의 데이타 전송을 모두 가능하게 하는 것을 특징으로 하는 인터페이스 장치.
  9. 제4항에 있어서, 상기 상위 및 하위 데이타 버스는 각각 8개의 데이타 라인을 포함하는 것을 특징으로 하는 인터페이스 장치.
  10. 제4항에 있어서, 상기 제1데이타 처리 장치는 개인용 컴퓨터를 포함하는 것을 특징으로 하는 인터페이스 장치.
  11. 제8항에 있어서, 상기 제1 및 제2 I/O/ 버퍼 그룹은 상기 상위 및 하위 데이타 버스중 하나에 구비된 데이타 라인에 각각 결합되는 복수의 I/O/ 버퍼를 포함하는 것을 특징으로 하는 인터페이스 장치.
  12. 제8항에 있어서, 상기 버스 콘트롤러는 상기 상위 및 하위 데이타 버스에 의해 공급되는 데이타 라인에 해당하는 복수의 서브 회로를 추가로 포함하는데, 상기 서브 회로는 한 쌍의 OR 게이트를 각각 구비하는 것을 특징으로 하는 인터페이스 장치.
  13. 제5항에 있어서, 상기 제1신호는 상기 프로토콜 콘트롤러 및 상기 버스 콘트롤러에 결합된 레지스터에 저장되는 것을 특징으로 하는 인터페이스 장치.
  14. 제4항에 있어서, 상기 데이타 기억 장치는 디스크 드라이브 유닛을 포함하는 것을 특징으로 하는 인터페이스 장치.
  15. 중앙 데이타 처리 장치의 출력단에서 공급되는 데이타 라인의 수에 따라 상기 중앙 데이타 처리 장치와 디스크 드라이브 유닛 사이의 디지탈 데이타 전송 과정을 제어하는 소형 컴퓨터 시스템 인터페이스 장치에 있어서, 상기 제1데이타 처리 장치에 접속 가능하고 데이타 비트 라인의 수가 서로 동일한 상위 데이타 버스 및 하위 데이타 버스와; 상기 상위 및 하위 데이타 버스에 의해 공급되는 데이타에 응답하여, 상기 제1데이타 처리 장치의 출력단에서 사용되는 버스 라인의 수를 검출하고, 상기 상위 및 하위 데이타 버스에 의해 공급되는 총 데이타 라인 수로써 상기 검출된 수를 상기 디스크 드라이브 유닛에 표시하며, 상기 중앙 데이타 처리 장치에 의해 사용되는 데이타 라인의 수를 표시하는 제1신호를 공급하기 위한 프로토콜 콘트롤러와; 상기 제1신호에 응답하여 상기 프로토콜 콘트롤러와 상기 상위 및 하위 데이타 버스 사이에 결합되고, 상기 중앙 데이타 처리 장치에 의해 사용되는 데이타 라인의 수가 상위 및 하위의 두 데이타 버스에 의해 공급되는 데이타 라인의 수보다 작은 경우 상기 상위 및 하위 데이타 버스중 하나의 전압 레벨을 비활성 레벨로 세팅하여, 상기 소형 컴퓨터 시스템 인터페이스 장치와 상기 중앙 데이타 처리 장치 간의 데이타 전송에 사용되는 데이타 라인의 수가 상기 중앙 데이타 처리 장치의 출력단에서 공급되는 데이타 라인의 수와 동일하게 하기 위한 레벨 세팅 회로를 포함하는 것을 특징으로 하는 소형 컴퓨터 시스템 인터페이스 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940013982A 1993-07-20 1994-06-21 레벨 설정 회로를 갖는 데이타 버스 콘트롤러 KR0121804B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP17939693A JP3483594B2 (ja) 1993-07-20 1993-07-20 半導体装置
JP93-179396 1993-07-20

Publications (2)

Publication Number Publication Date
KR950004007A true KR950004007A (ko) 1995-02-17
KR0121804B1 KR0121804B1 (ko) 1997-11-22

Family

ID=16065138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940013982A KR0121804B1 (ko) 1993-07-20 1994-06-21 레벨 설정 회로를 갖는 데이타 버스 콘트롤러

Country Status (5)

Country Link
US (1) US5841995A (ko)
EP (1) EP0635791B1 (ko)
JP (1) JP3483594B2 (ko)
KR (1) KR0121804B1 (ko)
DE (1) DE69428645T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100760727B1 (ko) * 2003-09-30 2007-09-21 인피니언 테크놀로지스 아게 회로 시스템

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09204243A (ja) * 1996-01-29 1997-08-05 Fujitsu Ltd データ転送方法
JP3033550B2 (ja) * 1998-01-13 2000-04-17 三菱電機株式会社 Ｓｃｓｉインタフェース接続装置、ｓｃｓｉコントローラ、ｓｃｓｉケーブル及びｓｃｓｉバックプレーン
JP2006197374A (ja) * 2005-01-14 2006-07-27 Fujitsu Ltd データバス回路
US10425361B2 (en) 2017-03-16 2019-09-24 Trane International Inc. Dynamic allocation of termination resistors in a communication network

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4450370A (en) * 1979-01-31 1984-05-22 Phillips Petroleum Company Active termination for a transmission line
JPS56116147A (en) * 1980-02-20 1981-09-11 Hitachi Ltd Digital semiconductor integrated circuit and digital control system using it
JPS61139866A (ja) * 1984-12-11 1986-06-27 Toshiba Corp マイクロプロセツサ
US4788693A (en) * 1985-09-30 1988-11-29 American Telephone And Telegraph Company, At&T Bell Laboratories Data communication replicator
US4748426A (en) * 1986-11-07 1988-05-31 Rodime Plc Active termination circuit for computer interface use
US4866309A (en) * 1988-07-18 1989-09-12 Western Digital Corporation Multiplexed bus architecture for configuration sensing
US5119498A (en) * 1989-06-12 1992-06-02 International Business Machines Corporation Feature board with automatic adjustment to one of two bus widths based on sensing power level at one connection contact
JPH04318612A (ja) * 1991-04-18 1992-11-10 Hitachi Ltd バス制御方式
US5120909A (en) * 1991-04-26 1992-06-09 Ag Communication Systems Corporation Terminating devices detection and verification circuit
US5382841A (en) * 1991-12-23 1995-01-17 Motorola, Inc. Switchable active bus termination circuit
US5381034A (en) * 1992-04-27 1995-01-10 Dallas Semiconductor Corporation SCSI terminator
US5313595A (en) * 1992-12-10 1994-05-17 Digital Equipment Corporation Automatic signal termination system for a computer bus
US5434516A (en) * 1993-07-09 1995-07-18 Future Domain Corporation Automatic SCSI termination circuit
US5422580A (en) * 1993-10-14 1995-06-06 Aps Technologies Switchable active termination for SCSI peripheral devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100760727B1 (ko) * 2003-09-30 2007-09-21 인피니언 테크놀로지스 아게 회로 시스템

Also Published As

Publication number Publication date
EP0635791A3 (en) 1995-03-01
DE69428645D1 (de) 2001-11-22
EP0635791A2 (en) 1995-01-25
EP0635791B1 (en) 2001-10-17
DE69428645T2 (de) 2002-04-25
JP3483594B2 (ja) 2004-01-06
KR0121804B1 (ko) 1997-11-22
US5841995A (en) 1998-11-24
JPH0736826A (ja) 1995-02-07

Similar Documents

Publication Publication Date Title
US6141719A (en) USB selector switch
US6292859B1 (en) Automatic selection of an upgrade controller in an expansion slot of a computer system motherboard having an existing on-board controller
KR930016888A (ko) 컴퓨터 시스템 및 시스템 메모리 액세스 제어방법
WO1991000572A1 (en) Bus tie-down without pull-up resistors
EP0118368B1 (en) Participate register for automatic test systems
KR950004007A (ko) 레벨 세팅 회로를 갖는 데이타 버스 콘트롤러
US5919252A (en) Process and apparatus for adaptive bus termination
US4685769A (en) Display drive circuit
KR860007584A (ko) 비디오 변환기장치
US6148351A (en) Method for data width conversion between a DMA controller and an interface unit with a bus width that is an integer multiple of the DMAC bus width
KR890015108A (ko) 데이타 전송 제어 시스템
KR930010723A (ko) 콤퓨터 시스템
KR880009306A (ko) 직접 메모리 엑세스 제어 장치
KR960008323B1 (ko) 병렬 데이타 포트 선택 장치
KR0135895B1 (ko) 다수개의 아이 디 이 포트를 이용한 인터페이스 장치
KR960018117A (ko) 집적회로의 랜덤 액세스 메모리 및 이를 테스팅하는 방법
US5732226A (en) Apparatus for granting either a CPU data bus or a memory data bus or a memory data bus access to a PCI bus
JPH01259442A (ja) 電子機器
KR940022287A (ko) 다중 버스인터페이스장치
JPH0553923A (ja) 主記憶装置制御回路
KR100242690B1 (ko) 어드레스 라인을 이용한 하위 장치 제어 장치
JPH0547657Y2 (ko)
KR19980050668U (ko) 입출력 제어 장치의 비트별 데이타 입출력 제어 회로
KR0151687B1 (ko) 8n 비트 데이타 전달 장치
DE69508295D1 (de) Digitale Verarbeitungsschaltung mit Prüfregistern

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050824

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee