KR960018117A - 집적회로의 랜덤 액세스 메모리 및 이를 테스팅하는 방법 - Google Patents

집적회로의 랜덤 액세스 메모리 및 이를 테스팅하는 방법 Download PDF

Info

Publication number
KR960018117A
KR960018117A KR1019950043797A KR19950043797A KR960018117A KR 960018117 A KR960018117 A KR 960018117A KR 1019950043797 A KR1019950043797 A KR 1019950043797A KR 19950043797 A KR19950043797 A KR 19950043797A KR 960018117 A KR960018117 A KR 960018117A
Authority
KR
South Korea
Prior art keywords
testing
ram
access memory
data
random access
Prior art date
Application number
KR1019950043797A
Other languages
English (en)
Other versions
KR100429095B1 (ko
Inventor
배너지 프래딥
티. 추앙 패트릭
브이. 기아 에툴
Original Assignee
숀 맥클린톡
소니 일렉트로닉스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 숀 맥클린톡, 소니 일렉트로닉스 인코포레이티드 filed Critical 숀 맥클린톡
Publication of KR960018117A publication Critical patent/KR960018117A/ko
Application granted granted Critical
Publication of KR100429095B1 publication Critical patent/KR100429095B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명의 장치 및 방법은 테스킹 장치와 랜덤 액세스 메모리(RAM)간의 인터페이스를 제공한다. 램은 태그램 및 데이타 램으로 구성된다. 정상 동작에서, 태그 램은 램의 임의의 외부 장치에 결합된다. 이리하여, 태그램을 테스팅하기 위해, 상기 테스팅 장치와 태그 램을 결합시키는 수단이 제공되어야 한다. 상기 태그 램과 상기 테스팅 장치를 인터페이싱하는 한 구성은 상기 테스팅 장치의 각 출력 핀에 대해 상기 테이팅 장치로부터 상기 태그 램으로의 라인을 전용화하는 것이며, 이로써, 칩 크기가 상당히 증가한다. 이러한 크기 증가를 감소시키기 위해, 본 발명에 따라, 상기 테스팅 장치로부터의 기록 라인들은 정상 동작동안 상기 태그 램에 의해 사용된 버스를 공유하는 것이다. 멀티플렉스는 상기 테스팅 데이타와 일반 어드레스 데이타를 선택하여 버스를 통해 데이타를 보존한다.
본 발명에 따라 라인을 공유함으로써, 태그 램은 칩 크기가 최소로 확장된 테스팅 장치와 인터페이싱한다.

Description

집적회로의 랜덤 액세스 메모리 및 이를 테스팅하는 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 태그 램(TAG RAM) 및 데이타 램(data RAM)을 갖춘 랜덤 액세스 메모리(RAM)를 포함하는 컴퓨터 시스템의 블럭도,
제2도는 태그 램과 테스팅 장치를 인터페이싱하는 한 회로 구성도,
제3도는 태그 램과 테스팅 장치를 인터페이싱하는 본 발명에 따른 회로 구성도.

Claims (15)

  1. 테스팅 장치에 의해 테이팅 될 수 있는 집적된 랜덤 랙세스 메모리(RAM)에 있어서, 최소한 한개의 데이타 블럭을 갖는 데이타 램과, 최소한 한개의 데이타 블럭을 갖는 태그 램과, 어드레스 버스와, 상기 테스팅 장치에 결합된 기록 테스팅 버스 및 최소한 두개의 입력을 가지며 그 한 입력은 상기 기록 테스팅 버스에 결합되고 또다른 한 입력은 상기 어드레스 버스에 결합되며, 그 출력은 상기 태그 램의 최소한 한 블럭에 결합된은 제1멀티를렉서를 구비하는 것을 특징으로 하는 집적된 회로 램덤 액세스 메모리.
  2. 제1항에 있어서, 상기 테스팅 장치 및 상기 기록 테스팅 버스에 결합된 입력/출력 장치를 더 구비하는 것을 특징으로 하는 집적된 회로 랜덤 액세서 메모리.
  3. 제2항에 있어서, 상기 태그 램의 최소한 한 블러 및 상기 테스팅 장치에 결합된 판독 테스팅 버스를 더 포함하는 것을 특징으로 하는 집적된 회로 랜덤 액세스 메모리.
  4. 제3항에 있어서, 상기 판독 테스팅 버스는 상기 입력/출력 장치를 통해 상기 테스팅 장치에 결합되는 것을 특징으로 하는 집적된 회로 랜덤 액세스 메모리.
  5. 제4항에 있어서, 상기 테스팅 장치 및 상기 태그 램의 최소한 한 블럭에 결합된 양방향 판독/기록 버스를 더 포함하는 것을 특징으로 하는 집적된 회로 랜덤 액세스 메모리.
  6. 제1항에 있어서, 상기 제1멀티플렉서의 선택 입력에 결합되어 상기 테스팅 장치에 의해 제공된 테스팅 데이타를 선택하도록 신호를 공급하는 제어기를 더 구비하는 것을 특징으로 하는 집적된 회로 랜덤 액세스 메모리.
  7. 제1항에 있어서, 최소한 두개의 입력을 가지며, 그 한 입력은 상기 데이타 램에 결합되고 또다른 한 입력은 상기 테스팅 장치에 결합되며, 그 출력은 상기 입력/출력 장치에 결합되는 것을 특징으로 하는 집적된 회로 램덤 액세스 메모리.
  8. 테스팅 장치에 이해 테스팅 될 수 있는 집적된 회로 랜덤 액세스 메모리(RAM)에 있어서, 최소한 두개의 데이타 블럭을 갖는 태그 램과, 최소한 두개의 데이타 블럭을 갖는 데이타 램 및, 상기 테스킹 장치 및 상기 태그 램의 최소한 두개의 데이타 블럭에 결합된 판독 테스팅 버스를 구비하는 것을 특징으로 하는 집적된 회로 랜덤 액세스 메모리.
  9. 제8항에 있어서, 상기 테스팅 장치 및 상기 태그 램의 최소한 두개의 데이타 블럭에 결합된 양방향 판독/기록 버스를 더 포함하는 것을 특징으로 하는 집적된 회로 랜덤 액세스 메모리.
  10. 제8항에 있어서, 상기 태그 램의 최소한 두개의 데이타 블럭 및 상기 테스팅 장치에 결합된 기록 버스를 더 포함하는 것을 특징으로 하는 집적된 회로 랜덤 액세스 메모리.
  11. 최소한 한개의 데이타 블럭을 갖는 태그 램 및 최소한 한개의 데이타 블럭을 갖는 데이타 램을 갖춘 집적된 회로 랜덤 액세스 메모리(RAM)테스팅 방법에 있어서, 테스팅 장치로부터 선택된 장치로 기록 테스트 데이타를 공급하는 단계와, 기록 테스트 데이타와 어드레스 데이타를 선택하는 단계 및, 상기 기록 테스트 데이타를 상기 태그 램의 최소한 한 블럭에 공급하는 단계를 포함하는 것을 특징으로 하는 랜덤 액세스 메모리 테스팅 방법.
  12. 제11항에 있어서, 상기 선택 장치는 멀티플렉스를 포함하는 것을 특징으로 하는 랜덤 액세스 메모리 테스팅 방법.
  13. 제12항에 있어서, 상기 테스팅 장치로부터 제어기에 제어 신호를 공급하는 단계 및, 상기 기록 테스트 데이타를 선택하기 위해 상기 제어기로부터 상기 선택 장치로 선택 신호를 공급하는 단계를 더 포함하는 것을 특징으로 하는 랜덤 액세스 메모리 테스팅 방법.
  14. 제11항에 있어서, 상기 태그 램은 최소한 두개의 블럭을 갖추며, 상기 테스팅 방법은 상기 테스팅 장치로부터 제어기에 제어 신호를 공급하는 단계 및, 상기 제어기로부터 상기 태그 램으로 제어 신호를 공급하여 판독 또는 기록 동작동안 상기 태그 램의 블럭을 선택하는 단계를 포함하는 것을 특징으로 하는 랜덤 액세스 메모리 테스팅 방법.
  15. 제14항에 있어서, 상기 태그 램 내의 제1다수 비트에 대해 판독 또는 기록 동작을 실행하는 단계 및, 상기 태그 램 내의 제2다수 비트에 판독 또는 기록 동작을 실행하는 단계를 더 포함하는 것을 특징으로 하는 랜덤 액세스 메모리 테스팅 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950043797A 1994-11-30 1995-11-27 집적회로의랜덤액세스메모리및이를테스트하는방법 KR100429095B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US346,740 1994-11-30
US08/346,740 US5537355A (en) 1994-11-30 1994-11-30 Scheme to test/repair multiple large RAM blocks

Publications (2)

Publication Number Publication Date
KR960018117A true KR960018117A (ko) 1996-06-17
KR100429095B1 KR100429095B1 (ko) 2004-07-30

Family

ID=23360844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950043797A KR100429095B1 (ko) 1994-11-30 1995-11-27 집적회로의랜덤액세스메모리및이를테스트하는방법

Country Status (3)

Country Link
US (1) US5537355A (ko)
JP (1) JPH08235900A (ko)
KR (1) KR100429095B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09258998A (ja) * 1996-03-22 1997-10-03 Sharp Corp テストおよび診断メカニズム
DE19807354A1 (de) 1998-02-21 1999-08-26 Aesculap Ag & Co Kg Vorrichtung zum Einsetzen eines rohrstückförmigen Implantats in ein Gefäß
US6240532B1 (en) * 1998-04-06 2001-05-29 Rise Technology Company Programmable hit and write policy for cache memory test
US6357018B1 (en) 1999-01-26 2002-03-12 Dell Usa, L.P. Method and apparatus for determining continuity and integrity of a RAMBUS channel in a computer system
KR100377165B1 (ko) * 2000-12-30 2003-03-26 주식회사 하이닉스반도체 억세스 시간의 선택적 조정 기능을 갖는 램 억세스 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5276833A (en) * 1990-07-02 1994-01-04 Chips And Technologies, Inc. Data cache management system with test mode using index registers and CAS disable and posted write disable
US5414827A (en) * 1991-12-19 1995-05-09 Opti, Inc. Automatic cache flush

Also Published As

Publication number Publication date
KR100429095B1 (ko) 2004-07-30
JPH08235900A (ja) 1996-09-13
US5537355A (en) 1996-07-16

Similar Documents

Publication Publication Date Title
KR950024114A (ko) 그래픽용 영상 데이터를 처리하는 영상처리 회로, 그 영상처리 회로를 포함하는 반도체 집적회로 장치, 그 반도체 집적회로 장치를 포함하는 영상처리 시스템, 및 그 반도체 집적회로 장치를 테스트하는 방법
EP0385591A3 (en) Serial testing technique for embedded memories
KR970051455A (ko) 리던던트셀 테스트 제어회로를 구비하는 반도체 메모리장치
KR840001729A (ko) 디지탈 테스터 국부 메모리 데이타 저장 시스템
KR950015397A (ko) 반도체 메모리장치의 멀티비트 테스트회로 및 그 방법
KR930020678A (ko) 반도체 기억 장치
KR950704741A (ko) 윈도우잉 동작용으로 설계된 프레임 버퍼 시스템(frame buffer system designed for windowing operations)
KR870003431A (ko) 데이타 처리장치
EP0134968A2 (en) Memory access system in a computer accommodating an add-on memory
GB2364581A (en) Reduced bus lines between operational blocks of an integrated circuit
KR960018117A (ko) 집적회로의 랜덤 액세스 메모리 및 이를 테스팅하는 방법
KR860007584A (ko) 비디오 변환기장치
US4706214A (en) Interface circuit for programmed controller
JP3189816B2 (ja) 半導体記憶装置
KR910014825A (ko) 데이타 처리 시스템 및 메모리 어레이 테스팅 처리 방법
US5530934A (en) Dynamic memory address line decoding
US5991903A (en) Parallel bit test circuit for testing a semiconductor device in parallel bits
US5821798A (en) Method for determining whether bi-directional or unidirectional data line circuits are used
KR970022355A (ko) 집적 회로내의 입출력 장치
KR19990009107A (ko) 테스트 패드 병합수단을 구비하는 복합 반도체장치
MY127438A (en) Electronic device, unit using the same, and system.
KR970002413B1 (ko) 버스정보처리기의 정보저장장치(Trace memory module in the Bus Information Processing Unit)
JPH0249520B2 (ko)
JPS63172389A (ja) Ｉｃメモリカ−ド
JPH05264673A (ja) 半導体集積回路装置における内蔵ｒａｍの試験方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130405

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140404

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee