KR970051455A - 리던던트셀 테스트 제어회로를 구비하는 반도체 메모리장치 - Google Patents

리던던트셀 테스트 제어회로를 구비하는 반도체 메모리장치 Download PDF

Info

Publication number
KR970051455A
KR970051455A KR1019950069724A KR19950069724A KR970051455A KR 970051455 A KR970051455 A KR 970051455A KR 1019950069724 A KR1019950069724 A KR 1019950069724A KR 19950069724 A KR19950069724 A KR 19950069724A KR 970051455 A KR970051455 A KR 970051455A
Authority
KR
South Korea
Prior art keywords
bank
redundant cell
level
control circuit
redundant
Prior art date
Application number
KR1019950069724A
Other languages
English (en)
Other versions
KR0170271B1 (ko
Inventor
김철수
이호철
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950069724A priority Critical patent/KR0170271B1/ko
Priority to US08/769,615 priority patent/US5808948A/en
Priority to JP34327496A priority patent/JP3643666B2/ja
Priority to TW085116236A priority patent/TW331007B/zh
Publication of KR970051455A publication Critical patent/KR970051455A/ko
Application granted granted Critical
Publication of KR0170271B1 publication Critical patent/KR0170271B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

리던던트셀 테스트 제어회로를 구비하는 반도체 메모리장치가 포함되어 있다. 본 발명은, 일반 메모리 어레이와, 리던던트 메모리 어레이를 갖는 반도체 메모리장치 에 있어서, 상기 일반 메모리셀 어레이 및 리던던트셀 메모리 어레이를 테스트하기 위해, 모드 레지스터 셋트 싸이클동안 입력 패드를 통해 외부에서 입력되는 뱅크선택 어드레스 비트에 따라 뱅크가 선택된 후, 엑티브 싸이클동안 상기 동일한 입력 패드를 통해 외부에서 입력되는 어드레스 비트에 따라 일반셀 또는 리던던트셀을 선택하는 리던던트셀 테스트 제어회로를 구비하는 것을 특징으로 한다. 따라서 본 발명은 추가되는 패드없이 뱅크선택에 사용되는 동일한 입력패드를 사용해, 일반셀 또는 리던던트셀을 순차적으로 선택하여 테스트할 수 있는 장점이 있다.

Description

리던던트셀 테스트 제어회로를 구비하는 반도체 메모리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 리던던트셀 테스트를 구현하기 위한 메모리장치의 개략적인 블럭도.
제3도는 제2도에서의 메모리셀 어레이의 어드레스 코딩을 도시한 도면.
제4도는 제2도에서의 모드 레지스터 셋트 블럭에 포함되는 리던던트셀 테스트 제어회로의 구체회로도.

Claims (6)

  1. 일반 메모리 어레이와, 리던던트 메모리 어레이를 갖는 반도체 메모리장치에 있어서, 상기 일반 메모리셀 어레이 및 리던던트셀 메모리 어레이를 테스트하기 위해, 모드 레지스터 셋트 싸이클동안 입력 패드를 통해 외부에서 입력되는 뱅크선택 어드레스 비트에 따라 뱅크가 선택된 후, 엑티브 싸이클동안 상기 동일한 입력 패드를 통해 외부에서 입력되는 어드레스 비트에 따라 일반셀 또는 리던던트셀을 선택한는 리던던트셀 테스트 제어회로를 구비하는 반도체 메모리장치.
  2. 제1항에 있어서, 상기 모드 레지스터 셋트 싸이클은, 외부에서 칩선택 신호(), 로우어드레스 스트로브 신호(), 칼럼어드레스 스트로브 신호(), 라이트 인에이블 신호()가 모두 "로우"레벨 상태로 입력될 때, 외부에서 입력되는 어드레스의 조합으로 셋팅되는 것을 특징으로 하는 리던던트셀 테스트 제어회로를 구비하는 반도체 메모리 장치.
  3. 제1항에 있어서, 상기 모드 레지스터 셋트 싸이클동안에 입력되는 상기 뱅크선택 어드레스 비트가 "하이"레벨이면 제1뱅크가 선택되고, 상기 뱅크선택 어드레스 비트가 "로우"레벨이면 제2뱅크가 선택되는 것을 특징으로 하는 리던던트셀 테스트 제어회로를 구비하는 반도체 메모리장치.
  4. 제1항에 있어서, 상기 엑티브 싸이클은, 외부에서 칩선택 신호()가 "로우"레벨, 로우어드레스 스트로브 신호()가 "로우"레벨, 칼럼어드레스 스트로브 신호() 및 라이트 인에이블 신호()가 모두 "하이" 레벨 상태로 입력될 때 셋팅 되는 것을 특징으로 하는 리던던트셀 테스트 제어회로를 구성하는 반도체 메모리장치.
  5. 제1항에 있어서, 상기 모드 레지스터 셋트 싸이클동안에 제1뱅크가 선택될 경우, 상기 엑티브 싸이클 동안에 상기 입력 패드를 통해 입력되는 어드레스 비트가 "로우"레벨이면 상기 제1뱅크의 일반셀이 선택되고, 상기 액티브 싸이클 동안 입력되는 상기 어드레스 비트가 "하이"레벨이면 상기 제1뱅크의 리던던트셀이 선택되는 것을 특징으로 하는 리던던트셀 테스트 제어회로를 구비하는 반도체 메모리장치.
  6. 제1항에 있어서, 상기 모드 레지스터 셋트 싸이클동안에 제2뱅크가 선택될 경우, 상기 액티브 싸이클 동안에 상기 동일한 입력 패드를 통해 입력되는 어드레스 비트가 "로우"레벨이면 상기 제2뱅크의 리던던트셀이 선택되고, 상기 액티브 싸이클 동안 입력되는 상기 어드레스 비트가 "하이"레벨이면 상기 제2뱅크의 일반셀이 선택되는 것을 특징으로 하는 리던던트셀 테스트 제어회로를 구비하는 반도체 메모리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950069724A 1995-12-30 1995-12-30 리던던트셀 테스트 제어회로를 구비하는 반도체 메모리장치 KR0170271B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950069724A KR0170271B1 (ko) 1995-12-30 1995-12-30 리던던트셀 테스트 제어회로를 구비하는 반도체 메모리장치
US08/769,615 US5808948A (en) 1995-12-30 1996-12-18 Semiconductor memory device
JP34327496A JP3643666B2 (ja) 1995-12-30 1996-12-24 半導体メモリ装置
TW085116236A TW331007B (en) 1995-12-30 1996-12-28 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950069724A KR0170271B1 (ko) 1995-12-30 1995-12-30 리던던트셀 테스트 제어회로를 구비하는 반도체 메모리장치

Publications (2)

Publication Number Publication Date
KR970051455A true KR970051455A (ko) 1997-07-29
KR0170271B1 KR0170271B1 (ko) 1999-03-30

Family

ID=19448551

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950069724A KR0170271B1 (ko) 1995-12-30 1995-12-30 리던던트셀 테스트 제어회로를 구비하는 반도체 메모리장치

Country Status (4)

Country Link
US (1) US5808948A (ko)
JP (1) JP3643666B2 (ko)
KR (1) KR0170271B1 (ko)
TW (1) TW331007B (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100255959B1 (ko) * 1997-02-22 2000-05-01 윤종용 리던던시 회로를 구비하는 반도체 메모리 장치
JPH10275493A (ja) * 1997-03-31 1998-10-13 Nec Corp 半導体記憶装置
JP3737276B2 (ja) * 1997-04-25 2006-01-18 富士通株式会社 半導体記憶装置
US6078534A (en) * 1997-09-25 2000-06-20 Siemens Aktiengesellschaft Semiconductor memory having redundancy circuit
JPH11144497A (ja) * 1997-11-13 1999-05-28 Mitsubishi Electric Corp 同期型半導体記憶装置
KR100266665B1 (ko) * 1998-02-11 2000-10-02 김영환 반도체 메모리의 퓨즈 리페어회로
JPH11250691A (ja) * 1998-02-27 1999-09-17 Toshiba Corp 半導体記憶装置
US6262923B1 (en) * 1998-03-16 2001-07-17 Nec Corporation Semiconductor memory device with redundancy function
US6122206A (en) * 1998-03-16 2000-09-19 Nec Corporation Semiconductor memory device having means for outputting redundancy replacement selection signal for each bank
KR100621265B1 (ko) * 1998-04-17 2006-09-13 인피니언 테크놀로지스 아게 리던던트 기억 셀을 갖는 메모리 장치 및 리던던트 기억 셀에 액세스하기 위한 방법
US6049505A (en) * 1998-05-22 2000-04-11 Micron Technology, Inc. Method and apparatus for generating memory addresses for testing memory devices
KR100310538B1 (ko) * 1998-05-29 2001-12-17 박종섭 리던던시 회로
KR100319713B1 (ko) * 1998-07-31 2002-04-22 윤종용 동기형반도체메모리장치의프로그램가능한모드레지스터
US6208570B1 (en) * 1998-08-13 2001-03-27 Texas Instruments Incorporated Redundancy test method for a semiconductor memory
JP3868130B2 (ja) * 1998-11-13 2007-01-17 松下電器産業株式会社 半導体記憶装置
KR100312942B1 (ko) * 1998-12-23 2001-12-28 김영환 반도체메모리
DE10011180B4 (de) * 2000-03-08 2006-02-23 Infineon Technologies Ag Digitale Speicherschaltung
US6728910B1 (en) * 2000-09-20 2004-04-27 Lsi Logic Corporation Memory testing for built-in self-repair system
JP2002269993A (ja) * 2001-03-13 2002-09-20 Mitsubishi Electric Corp 半導体記憶装置
KR100919575B1 (ko) * 2001-12-21 2009-10-01 주식회사 하이닉스반도체 반도체 메모리 소자의 병렬 테스트회로
JP2004063023A (ja) * 2002-07-30 2004-02-26 Renesas Technology Corp 半導体記憶装置
DE10311373B4 (de) * 2003-03-14 2005-02-24 Infineon Technologies Ag Integrierter Speicher mit redundanten Einheiten von Speicherzellen und Verfahren zum Test eines integrierten Speichers
KR100624297B1 (ko) * 2004-11-15 2006-09-19 주식회사 하이닉스반도체 반도체 메모리 장치의 소프트웨어 레지스터 업데이트 방법및 회로
KR100827659B1 (ko) * 2006-09-20 2008-05-07 삼성전자주식회사 반도체 메모리 장치
US20080192543A1 (en) * 2007-02-12 2008-08-14 Qimonda North America Corp. Method and Apparatus for Selecting Redundant Memory Cells
US9759745B2 (en) * 2014-04-29 2017-09-12 Taiwan Semiconductor Manufacturing Company Ltd. Probe card
CN112634960A (zh) * 2019-09-24 2021-04-09 长鑫存储技术有限公司 存储器及其寻址方法
CN115620772B (zh) * 2022-12-05 2023-05-09 浙江力积存储科技有限公司 访问字线的方法及字线解码电路结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960016807B1 (ko) * 1994-06-30 1996-12-21 삼성전자 주식회사 반도체 메모리 장치의 리던던시 회로
US5619460A (en) * 1995-06-07 1997-04-08 International Business Machines Corporation Method of testing a random access memory

Also Published As

Publication number Publication date
JP3643666B2 (ja) 2005-04-27
JPH09198896A (ja) 1997-07-31
TW331007B (en) 1998-05-01
US5808948A (en) 1998-09-15
KR0170271B1 (ko) 1999-03-30

Similar Documents

Publication Publication Date Title
KR970051455A (ko) 리던던트셀 테스트 제어회로를 구비하는 반도체 메모리장치
KR950004854B1 (ko) 반도체 메모리 장치
KR970051141A (ko) 단일 ras 신호에 의해 동시 동작이 가능한 이중뱅크를 갖는 반도체 메모리장치
KR870010551A (ko) 다이나믹 ram
KR870002582A (ko) 테스트 패턴 발생회로를 갖는 반도체 기억장치
KR970067348A (ko) 향상된 동기식 판독 및 기록 가능한 반도체 메모리
KR920013472A (ko) 반도체 기억장치
KR920001552A (ko) 반도체 메모리 장치의 다중 비트 병렬 테스트방법
KR870009384A (ko) 반도체 기억 장치
KR930020678A (ko) 반도체 기억 장치
KR950015399A (ko) 비트 단위 데이타의 입력 및 출력용 반도체 메모리 장치
KR950009279A (ko) 메모리 시험을 실시하는 반도체 메모리 장치
KR960012032A (ko) 반도체 기억장치
KR880000960A (ko) 반도체 메모리
KR910013285A (ko) 불휘발성 반도체메모리
KR900013621A (ko) 반도체장치
TW375826B (en) Merged DQ circuit of semiconductor device and method thereof
KR970051456A (ko) Dq 채널 수를 감소시킬 수 있는 반도체 메모리장치
KR970023452A (ko) 플래쉬 메모리 장치
KR100269319B1 (ko) 동시칼럼선택라인활성화회로를구비하는반도체메모리장치및칼럼선택라인제어방법
KR900008517A (ko) 다이나믹형 반도체기억장치와 그 기능 테스트장치 및 테스트 방법
KR970051423A (ko) 반도체 메모리의 셀프 번인(Burn-in)회로
KR950006876A (ko) 롤콜 회로
KR960012497A (ko) 반도체 집적회로
KR960006008A (ko) 병렬 테스트 회로를 포함한 메모리 소자

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110930

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee