KR880000960A - 반도체 메모리 - Google Patents
반도체 메모리 Download PDFInfo
- Publication number
- KR880000960A KR880000960A KR870005926A KR870005926A KR880000960A KR 880000960 A KR880000960 A KR 880000960A KR 870005926 A KR870005926 A KR 870005926A KR 870005926 A KR870005926 A KR 870005926A KR 880000960 A KR880000960 A KR 880000960A
- Authority
- KR
- South Korea
- Prior art keywords
- parity check
- parity
- semiconductor memory
- outputting
- stored data
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
- G06F11/1032—Simple parity
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 적용된 스테이틱형 RAM을 포함하는 메모리 시스템의 1실시예를 도시한 접속도. 제2도는 제1도의 스테이틱형 RAM의 1실시예를 도시한 블럭도. 제3도는 제2도의 스테이틱형 RAM의 패리티 검사회로의 1실시예를 도시한 회로도.
Claims (6)
- 기억 데이타의 각각은, 패리티 비트를 포함하는 여러개 비트를 가지며, 이 여러개 비트 단위에서 기억 데이타를 한번에 적어도 1개의 기억 데이타를 출력하는 메모리 어레이와, 상기 메모리 어레이에서 출력되는 기억 데이타의 패리티 검사를 행하고, 한번에 적어도 1개의 기억 데이타에 대해서 패리티 검사를 행하는 제 1 의 패리티 검사 회로와, 상기 패리티 검사의 결과를 출력하기 위한 의부단자를 포함하는 반도체 메모리.
- 특허 청구의 범위 제1항에 있어서, 반도체 메모리는 또, 상기 메모리 어레이에 상기 여러개 비트 단위에서 라이트 되고, 1개의 입력 데이타는 상기 기억 데이타와 마찬가지로 패리티 비트를 포함하는 여러개 비트를 갖는 입력 데이타의 패리티 검사를 행하고, 제1의 패리티 검사 회로와 마찬가지로 한번에 적어도 1개의 입력 데이타에 대해서 패리티 검사를 행하는 제2의 패리티 검사 회로를 포함하는 반도체 메모리.
- 특허 청구의 범위 제2항에 있어서, 상기 제1의 패리티 검사 회로는, 상기 제2의 패리티 검사 회로로서 겸용되는 반도체 메모리.
- 특허 청구의 범위 제3항에 있어서, 패리티 에러가 발생한 경우, 상기 메모리 어레이에 대한 상기 입력 데이타의 라이트 동작을 금지하는 기능을 갖는 반도체 메모리.
- 특허 청구의 범위 4항에 있어서, 상기 패리티 비트는 상기 반도체 메모리의 외부에 마련되는 장치에 의해서 부가되는 반도체 메모리.
- 특허 청구의 범위 제5항에 있어서, 상기 패리티 검사의 결과를 출력하기 위한 외부단자는, 상기 패리티 비트를 입출력하기 위한 외부단자와 겸용되고, 그 레벨은 패리티 검사의 결과가 정상일 경우에 패리티 검사의 레벨에 따라서 저레벨 또는 고레벨로 되고, 패리티 에러가 검출된 경우에 고임피던스 상태로 되는 반도체 메모리.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61135915A JPS62293599A (ja) | 1986-06-13 | 1986-06-13 | 半導体記憶装置 |
JP135915 | 1986-06-13 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR880000960A true KR880000960A (ko) | 1988-03-30 |
Family
ID=15162813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR870005926A KR880000960A (ko) | 1986-06-13 | 1987-06-11 | 반도체 메모리 |
Country Status (3)
Country | Link |
---|---|
US (1) | US4928281A (ko) |
JP (1) | JPS62293599A (ko) |
KR (1) | KR880000960A (ko) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5357627A (en) * | 1989-03-28 | 1994-10-18 | Olympus Optical Co., Ltd. | Microcomputer having a program correction function |
US5177747A (en) * | 1989-10-16 | 1993-01-05 | International Business Machines Corp. | Personal computer memory bank parity error indicator |
US5117428A (en) * | 1989-11-22 | 1992-05-26 | Unisys Corporation | System for memory data integrity |
US5367526A (en) * | 1993-06-22 | 1994-11-22 | Kong Edmund Y | Memory module, parity bit emulator, and associated method for parity bit emulation |
US5355377A (en) * | 1993-11-23 | 1994-10-11 | Tetra Assoc. Inc. | Auto-selectable self-parity generator |
US5838631A (en) | 1996-04-19 | 1998-11-17 | Integrated Device Technology, Inc. | Fully synchronous pipelined ram |
US5870347A (en) | 1997-03-11 | 1999-02-09 | Micron Technology, Inc. | Multi-bank memory input/output line selection |
US6014759A (en) | 1997-06-13 | 2000-01-11 | Micron Technology, Inc. | Method and apparatus for transferring test data from a memory array |
US6044429A (en) | 1997-07-10 | 2000-03-28 | Micron Technology, Inc. | Method and apparatus for collision-free data transfers in a memory device with selectable data or address paths |
US5923594A (en) * | 1998-02-17 | 1999-07-13 | Micron Technology, Inc. | Method and apparatus for coupling data from a memory device using a single ended read data path |
US6115320A (en) | 1998-02-23 | 2000-09-05 | Integrated Device Technology, Inc. | Separate byte control on fully synchronous pipelined SRAM |
US6405280B1 (en) | 1998-06-05 | 2002-06-11 | Micron Technology, Inc. | Packet-oriented synchronous DRAM interface supporting a plurality of orderings for data block transfers within a burst sequence |
KR100576482B1 (ko) * | 1998-12-24 | 2006-09-27 | 주식회사 하이닉스반도체 | 멀티비트 데이터 테스트 장치 |
US7069406B2 (en) * | 1999-07-02 | 2006-06-27 | Integrated Device Technology, Inc. | Double data rate synchronous SRAM with 100% bus utilization |
US10067827B2 (en) * | 2016-06-29 | 2018-09-04 | Micron Technology, Inc. | Error correction code event detection |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3245040A (en) * | 1958-04-21 | 1966-04-05 | Bell Telephone Labor Inc | Data receiving circuit |
US3789204A (en) * | 1972-06-06 | 1974-01-29 | Honeywell Inf Systems | Self-checking digital storage system |
US4016409A (en) * | 1976-03-01 | 1977-04-05 | Burroughs Corporation | Longitudinal parity generator for use with a memory |
US4295219A (en) * | 1980-03-31 | 1981-10-13 | Bell Telephone Laboratories, Incorporated | Memory write error detection circuit |
JPS5853097A (ja) * | 1981-09-24 | 1983-03-29 | Fujitsu Ltd | キ−記憶のエラ−処理方式 |
US4472805A (en) * | 1982-03-26 | 1984-09-18 | Rca Corporation | Memory system with error storage |
US4528666A (en) * | 1983-01-03 | 1985-07-09 | Texas Instruments Incorporated | Memory system with built in parity |
US4596015A (en) * | 1983-02-18 | 1986-06-17 | Gte Automatic Electric Inc. | Failure detection apparatus for use with digital pads |
DE3328893A1 (de) * | 1983-08-10 | 1985-02-21 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung fuer fernmeldeanlagen, insbesondere fernsprechvermittlungsanlagen, mit datensicherung durch paritaetsbits |
US4692893A (en) * | 1984-12-24 | 1987-09-08 | International Business Machines Corp. | Buffer system using parity checking of address counter bit for detection of read/write failures |
US4740971A (en) * | 1986-02-28 | 1988-04-26 | Advanced Micro Devices, Inc. | Tag buffer with testing capability |
-
1986
- 1986-06-13 JP JP61135915A patent/JPS62293599A/ja active Pending
-
1987
- 1987-06-10 US US07/060,331 patent/US4928281A/en not_active Expired - Fee Related
- 1987-06-11 KR KR870005926A patent/KR880000960A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
JPS62293599A (ja) | 1987-12-21 |
US4928281A (en) | 1990-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100488822B1 (ko) | 에러정정메모리 | |
KR900008526A (ko) | 반도체 기억장치 | |
KR880000960A (ko) | 반도체 메모리 | |
KR970051455A (ko) | 리던던트셀 테스트 제어회로를 구비하는 반도체 메모리장치 | |
KR920008768A (ko) | 반도체기억장치 | |
KR890012323A (ko) | 에러정정회로를 갖는 반도체 메모리 | |
KR880010422A (ko) | 반도체 기억장치 | |
KR930020678A (ko) | 반도체 기억 장치 | |
KR920001552A (ko) | 반도체 메모리 장치의 다중 비트 병렬 테스트방법 | |
KR950009279A (ko) | 메모리 시험을 실시하는 반도체 메모리 장치 | |
KR950015399A (ko) | 비트 단위 데이타의 입력 및 출력용 반도체 메모리 장치 | |
KR870002594A (ko) | 반도체 기억장치 | |
US4103823A (en) | Parity checking scheme for detecting word line failure in multiple byte arrays | |
KR870008320A (ko) | 상이형 메모리셀로 구성되는 반도체 메모리장치 | |
KR890004326A (ko) | 반도체 메모리장치 | |
KR910008730A (ko) | 반도체 기억장치 | |
KR930017042A (ko) | 병렬 검사 기능을 갖는 용장 메모리 셀을 구비한 반도체 메모리 장치 | |
KR910006994A (ko) | 센스 앰프회로 | |
KR920003314A (ko) | 반도체 메모리장치 | |
KR930005036A (ko) | 반도체 메모리 장치의 리던던트 셀어레이 배열방법 | |
KR920008774A (ko) | 반도체 집적회로 | |
KR960029806A (ko) | 반도체 메모리 | |
KR950004796A (ko) | 시스템 상호접속을 위한 주사 프로그램가능한 검사 행렬 | |
JPS623520B2 (ko) | ||
KR900010778A (ko) | 반도체 메모리장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |