KR100576482B1 - 멀티비트 데이터 테스트 장치 - Google Patents

멀티비트 데이터 테스트 장치 Download PDF

Info

Publication number
KR100576482B1
KR100576482B1 KR1019980058643A KR19980058643A KR100576482B1 KR 100576482 B1 KR100576482 B1 KR 100576482B1 KR 1019980058643 A KR1019980058643 A KR 1019980058643A KR 19980058643 A KR19980058643 A KR 19980058643A KR 100576482 B1 KR100576482 B1 KR 100576482B1
Authority
KR
South Korea
Prior art keywords
pull
output
data
low
detector
Prior art date
Application number
KR1019980058643A
Other languages
English (en)
Other versions
KR20000042476A (ko
Inventor
강병주
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019980058643A priority Critical patent/KR100576482B1/ko
Publication of KR20000042476A publication Critical patent/KR20000042476A/ko
Application granted granted Critical
Publication of KR100576482B1 publication Critical patent/KR100576482B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G11C29/28—Dependent multiple arrays, e.g. multi-bit arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G11C2029/2602—Concurrent test

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 반도체 메모리 소자의 멀티비트 데이터 테스트 장치에 관한 것으로, 특히 다이나믹 로직을 이용하여 멀티입력을 병렬로 받아들이고 하이-임피던스 버퍼를 사용하여 출력을 3가지 상태로 내보내므로써 확실한 테스트를 보장한 것으로, 종래의 익스크루시브-오아방식이 갖는 문제점을 완벽하게 해결하므로써 Test시 정확한 데이터를 판별해 낼 수 있어 빠른 시간에 많은 비트의 데이터를 동시에 Test 할 수 있으며, 익스크루시브-오아방식이 아닌 다이나믹 로직을 이용하여 멀티 입력을 병렬로 받아 하이-임피던스 버퍼를 써서 출력을 세가지 상태로 내보내므로써 확실한 Test를 보장함과 아울러 Test 타임을 줄임으로써 비용절감 효과가 있다.

Description

멀티비트 데이터 테스트 장치
본 발명은 반도체 메모리 소자의 멀티비트 데이터 테스트 장치에 관한 것으로, 특히 다이나믹 로직을 이용하여 멀티입력을 병렬로 받아들이고 하이-임피던스 버퍼를 사용하여 출력을 3가지 상태로 내보내므로써 확실한 테스트를 보장한 것이다.
종래기술은 도 1에 도시된 바와 같이 익스크루시브-오아(Exclusive-OR) 방식을 사용하여 8개의 입/출력라인의 입력을 받아 패스(Pass)면 하이(High), 페일(Fail)이면 로우(Low)를 내보낸다. 참고로 익스크루시브-오아는 두 개의 입력이 같으면 로우(Low), 틀리면 하이(High)를 출력한다.
기존의 회로에서는 데이터를 써넣을 때 rwd0-10b와 rwd0-10 한 쌍에는 같은 데이터가 실린다. 나머지 rwd1-10b/rwd1-10, rwd2-10b/rwd2-10, rwd3-10b/rwd3-10도 같은 데이터가 실린다(여기서 비교기는 8개의 입/출력라인에 같은 데이터를 라이트한 후 리드시 써준 데이터를 비교하는 것임).
같은 데이터를 써주었기 때문에 이 4쌍의 입력을 받아 비교할 때는 우선 각각의 쌍을 익스크루시브-오아로 비교하여 같으면 로우(Low)를 출력하고 틀리면 하이(High)를 출력한다.
본 발명은 모든 rwd에 같은 데이터를 써주었다가 비교하는 것을 전제로 하므로 모든 rwd에 하이(High) 데이터가 써져서 읽혀오는 것(데이터가 제대로 쓰여져서 온 것, 즉 Pass)이라면 4개의 익스크루시브-오아를 거친 출력노드 1, 2, 3, 4는 모두 로우(Low)가 된다.
노드 3, 4가 로우(Low)이므로 노아 게이트(NO4)를 거친 노드 6은 하이(High)가 되고, 노드 1, 2가 로우(Low)이므로 노아 게이트(NO3)를 거친 노드 5는 하이(High)가 된다.
노드 5,6이 모두 하이(High)이므로 낸드 게이트(NA2)를 거친 노드 7은 로우(Low)가 0된다.
보통 이런 Test에 쓰는 비교기는 정상적인 리드/라이트 동작과는 무관한 것으로, 이 동작을 활성화시키는 enableb(Test시 활성화되는 신호)라는 신호가 로우(Low)로 활성화될 때 피모스 P1과 엔모스 N2가 열려있다. 그러므로 노드 7이 로우(Low)이면 피모스 P2를 열고 엔모스 N1을 닫아 출력은 하이(High)가 된다.
이것은 모두 로우(Low)로 쓰여졌을 때도 마찬가지로 동작한다.
만약 8개의 입력중 하나가 Fail(하이(High)를 써주었는데 셀에 Leakage가 생겨 데이터를 상실해서 로우(Low)가 되었다면)이라면, 예를들어 모두 하이(High)인데 rwd2-10b가 로우(Low)이면 익스크루시브-오아에 의해 노드 3은 하이(High)가 된다.
노아 게이트(NO4)는 입력중 어느 하나가 하이(High)이면 다른 입력에 관계 없이 로우(Low)를 출력하므로, 노드 6은 로우(Low)가 되고 낸드 게이트(NA2)는 마찬가지로 입력중 어느 하나가 로우(Low)이면 다른 입력에 관계없이 하이(High)를 출력하므로 노드 7은 하이(High)가 된다.
enableb가 로우(Low)이므로 피모스 P1과 엔모스 N2가 열려 있으므로 출력은 로우(Low)가 된다.
도 3을 보면 비교기와 함께 데이터 출력버퍼가 연결되어 있다.
정상적인 Read 동작시에서는 enableb가 하이(High)이므로 normal data pin으로 데이터가 들어오고, 본 발명의 비교기가 쓰이는 Test 조건에서는 enableb가 로우(Low)로 활성화되어 있으므로 Transmission Tr.인 T1이 닫혀 normal data는 들어오지 못한다.
여기서 데이터 출력버퍼 인에이블신호(doe)는 Read 동작에서는 하이(High)가 된다.
x4-x8-x16 신호는 어구성(data width: x4/x8/x16 모드) 신호로 본 발명의 비교기를 여러개 사용할 때 어구성의 필요에 따라 데이터 출력버퍼를 활성화 혹은 비활성화하기 위한 신호이다. 여기서는 하이(High)로 본다.
앞에서 기술한 바와 같이 Test시 Pass이면 노드 10이 하이(High)이고, Fail이면 노드 10은 로우(Low)이다.
우선 하이(High)라면 낸드 게이트(NR3)를 거친 노드 12는 로우(Low)가 된다.
Dout Buffer는 외부로 Charge와 Discharge를 위해 풀업 트랜지스터(P17)와 풀다운 트랜지스터(N17)를 쓰는데, 이때 외부전원전압(Vext : 내부전원보다 높은 전압)을 쓰며 Vext에서 Vint로의 Current Path를 막기 위해 Level Shifter(500, 501)를 사용한다.
노드 12가 로우(Low), 노드 13이 하이(High)이고 N13, N14의 게이트에 걸리는 전압의 차에 의해 노드 pu가 결정된다.
여기서는 노드 12가 로우(Low)이고, 노드 13이 하이(High)이므로 N13이 N14보다 많이 빼주어 노드 pu는 로우(Low)가 된다.
마찬가지로 노드 10이 하이(High)이므로 노드 11은 로우(Low)가 된다.
낸드 게이트(NA4)를 거친 노드 14는 하이(High), 노드 15는 로우(Low)가 되므로 같은 원리에 의해 노드 16은 하이(High)가 된다.
결국 노드 pu와 노드 pd가 로우(Low)가 되어, 풀업 트랜지스터인 P17을 열고 풀다운 트랜지스터인 N17은 닫혀 dq로 하이(High)가 나온다.
같은 방식으로 노드 10이 로우(Low)이면 노드 pu는 하이(High)가 되어 P17을 닫고, 노드 pd도 하이(High)가 되어 N17을 열어 로우(Low)가 나온다.
결국 종래의 Scheme은 최초에 익스크루시브-오아에 의해 비교되는 것이 서로 같을 때만 Pass를 판정하는 것으로, 써준 데이터가 모두 하이(High)이거나 모두 로우(Low)라도 dq의 출력 데이터는 하이(High)이다.
만약 100, 101, 102, 103 어디라도 두 입력이 모두 Fail이면 익스크루시브-오아의 특성상 같은 데이터로 인식하므로 Fail임에도 불구하고 Pass 판정을 내리는 문제점을 갖고 있다.
본 발명은 전술한 바와 같은 종래기술의 문제점을 해결하기 위하여 창안된 것으로, 다이나믹 로직을 사용하여 입/출력라인을 병렬로 받아들여 하이일 때는 병렬연결된 엔모스에, 로우일때는 병렬로 연결된 피모스에 연결하므로서 하이 데이터일 때는 풀업을 로우로, 로우 데이터일 때는 풀다운을 하이로 만들어 최종적으로 데이터 출력버퍼의 출력을 3가지 상태(하이, 로우, 하이-임피던스)로 만들어주므로서 페일시 패스 데이터와 구분한다.
상기 목적 달성을 위한 본 발명의 멀티비트 데이터 테스트 장치는, 리드/라이트 데이터 라인으로부터 인가되는 데이타가 동일한지의 여부를 판별하여 패스시 풀업 감지부 또는 풀다운 감지부 중 하나를 선택적으로 턴온시키고, 패일시 풀업 감지부와 풀다운 감지부를 모두 턴온시키며, 풀업 감지부와 풀다운 감지부의 출력을 래치하는 비교기; 정상동작시 노말 데이터를 출력하고, 테스트 동작시 비교기의 출력을 선택하여 출력하는 스위치부; 및 스위치부의 출력을 레벨 쉬프팅하여 패스시 하이 또는 로우신호를 출력하고, 패일시 하이-임피던스 신호를 출력하는 버퍼부를 구비함을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.
이하, 첨부도면을 참조하여 본 발명의 실시예를 설명한다.
도 2에서 보듯이 다이나믹 로직을 사용하여 입/출력 라인을 병렬로 받아들여 하이일 때는 병렬로 연결된 엔모스에, 로우일 때는 병렬로 연결된 피모스에 연결하므로써 하이 데이터일 때는 풀업을 로우로, 로우 데이터일 때는 풀다운을 하이로 만들어 최종적으로 데이터 출력버퍼의 dq 출력을 3가지(하이, 로우, 하이-임피던스)로 내보낸다.
이렇게하므로서 데이터가 써준 것 그대로 나왔는지를 확인할 수 있으며, 페일이 나면 출력을 하이-임피던스로 내보내므로써 패스 데이터와 구분할 수가 있다.
또한 리드 데이터 라인을 병렬로 각 피모스와 엔모스 게이트에 연결하여 한 쌍의 입/출력의 두 입력이 페일이 나서 생기는 에러도 잡을 수가 있다.
도 4와 같이 본 발명은 다이나믹 로직을 이용한 비교기와, 정상동작과 Test동작을 나누는 스위치 그리고 데이터 출력버퍼로 구성된다.
비교기는 활성화 신호를 받아 P3, N3, P4, N4를 열어두고, rwd 라인으로 들어오는 데이터에 따라 하이(High)이면 풀업 감지부를 열어 데이터 출력버퍼의 노드 pu를 열고 노드 pd를 닫아 하이(High)를 내보내고, 로우(Low)이면 풀다운 감지부를 열어 노드 pu를 닫고 노드 pd를 열어 로우(Low)를 내보낸다.
이때 주의할 것은 노드 pu와 pd중 어느 한쪽이 활성화되면 P18, N18에 의해 dq로 하이(High) 아니면 로우(Low)를 내보낸다.
만약 모두 같은 데이터여야 할 rwd 라인에 하나라도 다른 데이터(Fail난 데이터)가 들어오면 풀업 감지부의 트랜지스터와 풀다운 감지부의 트랜지스터가 모두 열려 데이터 출력버퍼의 노드 pu와 노드 pd가 모두 활성화되어 dq로는 하이(High)-임피던스가 출력된다.
본 발명의 기본 동작을 설명하기 위해 도 5를 참조한다.
일단 정상동작에서 enableb가 하이(High)이므로 P3와 N4를 턴온시켜 노드 8을 하이(High)로, 노드 9를 로우(Low)로 잡고 있다.
그러나 전달 트랜지스터 T2와 T4가 닫혀 노드 10과 노드 17로는 전달이 안되고, 대신 T3와 T5가 턴온되어 정상데이터가 들어온다.
만약 정상 데이터가 하이(High)라면 노드 10은 하이(High)이고 노드 17은 로우(Low)이다.
이미 doe와 x4-x8-x16이 하이(High)이면 낸드 게이트(NA3)에 의해 노드 12는 로우(Low)이고 노드 13은 하이(High)이다.
전술한 Level Shifter의 동작에 의해 N13이 N14보다 많이 빼주어 pu는 로우(Low)가 되어 P17을 턴온시키고 N18을 오프시킨다.
노드 17이 로우(Low)이므로 낸드 게이트(NA4)에 의해 노드 14는 하이(High), 노드 15는 로우(Low)이다. 그러므로 N16이 N15보다 많이 빼주므로 노드 16은 하이(High)가 되고 결국 노드 pd는 로우(Low)가 되어 N17을 오프시키고 P18을 온시킨다.
결국 P17, P18이 턴온되고 N17, N18이 턴오프되어 dq로 하이(High) 데이터가 나온다.
정상 데이터가 로우(Low)일 때도 노드 10이 로우(Low), 노드 17이 하이(High)가 되어 같은 원리에 의해 노드 pu가 하이(High), 노드 pd가 하이(High)가 되어 dq로는 로우(Low) 데이터가 나간다.
Test 동작을 보면 다음과 같다.
enableb가 로우(Low)로 활성화되면 일단 전달 트랜지스터 T2와 T4가 열리고, T3와 T5가 닫힌다.
IN4, IN5, IN6, IN7의 래치에 의해 노드 8, 9는 각각 하이(High)와 로우(Low)로 되어 있고 P3와 N4가 턴오프되고 P4, N3가 턴온되어 있다.
rwd의 모든 데이터가 하이(High)를 갖으면 N5∼N12가 모두 턴온되고, P5∼P12가 턴오프되어 노드 8은 로우(Low)를, 노드 9는 원래 래치된 로우(Low)를 갖는다.
이후 동작은 앞에서 기술한 정상동작에서의 노드 10과 노드 17이 각각 하이(High), 로우(Low)일 때의 동작과 같아 노드 pu가 로우(Low), 노드 pd가 하이(High)가 되어 dq로 하이(High)를 내보낸다.
결국 쓰여진 데이터가 하이(High)이고 변한 데이터가 없으므로 나온 데이터도 하이(High)가 나온다.
rwd의 데이터가 모두 로우(Low)일 때는 P5∼P12가 턴온되어 노드 9는 하이(High)가 되고, N5∼N12가 모두 턴오프되어 IN4, IN5에 의해 래치된 데이터가 하이(High)를 갖는다.
그러므로 노드 10은 로우(Low), 노드 17은 하이(High)를 갖아 정상동작에서 정상데이타가 로우(Low)를 갖을 때와 같은 동작을 하여 dq로 로우(Low)데이터를 내보낸다.
그러면 Fail된 동작을 보자.
P5∼P12, N5∼N12가 각각 병렬로 연결되어 있으므로 어느 rwd 한쌍중의 하나가 Fail되거나 익스크루시브-오아에서 처럼 한 쌍의 rwd가 동시에 Fail되어도 감지된다.
rwd 라인은 시모스의 피모스와 엔모스에 연결되어 있으므로 어떤 형태의 Fail이라도 나면 P5∼P12에서 최소한 하나 이상, N5∼N12에서 최소한 하나 이상이 턴온되어 노드 8, 9는 각각 로우(Low), 하이(High)가 되고 노드 10은 하이(High), 노드 17도 하이(High)가 된다.
그래서 노드 pu는 로우(Low)가 되어 P17을 턴온시키고 N18을 턴오프시키며, 마찬가지로 노드 16이 로우(Low)가 되어 pd는 하이(High)가 되고 N17을 턴온시키고 P18을 턴오프시켜, 결국 dq는 하이(High)-임피던스 상태가 된다.
그러므로 Test시에 이 dq로 하이(High) 데이터를 써서 데이터 입력버퍼를 통해 비교기로 들어오는 모든 rwd 라인에 한 데이터를 써넣은 후 이들을 읽어 데이터를 비교하는 Scheme에 본발명의 비교기와 데이터 출력버퍼 Scheme을 사용하면 dq로의 출력상태를 하이(High), 로우(Low), 하이-임피던스의 3가지 상태로 모니터링할 수 있다.
또한 Pass시에도 써준 데이터를 그대로 볼수 있으며, 익스크루시브-오아에서와 같이 한쌍의 rwd에서의 동시에 Fail난 것도 감지할 수 있다.
또한 병렬로 rwd의 입력을 받으므로 조건이 더 허용한다면 더 많은 입력을 받아 들일 수 있다.
이상에서 살펴본 바와 같이 본 발명은 종래의 익스크루시브-오아방식이 갖는 문제점을 완벽하게 해결하므로써 Test시 정확한 데이터를 판별해 낼 수 있어 빠른 시간에 많은 비트의 데이터를 동시에 Test 할 수 있으며, 익스크루시브-오아방식이 아닌 다이나믹 로직을 이용하여 멀티 입력을 병렬로 받아 하이-임피던스 버퍼를 써서 출력을 세가지 상태로 내보내므로써 확실한 Test를 보장함과 아울러 Test 타임을 줄임으로써 비용절감 효과를 가져온다.
본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로 당업자라면 첨부된 특허청구의 범위에 개시된 본 발명의 사상과 범위를 통해 각종 수정, 변경, 대체 및 부가가 가능할 것이다.
도 1은 종래기술에 따른 익스크루시브-오아(Exclusive-OR) 방식을 사용한 비교기.
도 2는 본 발명의 일실시예에 따른 다이나믹 로직(Dynamic Logic) 방식을 사용한 비교기.
도 3은 종래기술에 따른 멀티 데이터 테스트 회로도.
도 4는 본 발명의 일실시예에 따른 다이나믹 로직을 이용한 멀티 데이터 테스트 블록도.
도 5는 본 발명의 일실시예에 따른 다이나믹 로직을 이용한 멀티 데이터 테스트 회로도.
〈도면의 주요부분에 대한 부호의 설명〉
100, 101, 102, 103 : 익스크루시브-오아 200, 201 : 다이나믹 로직
1000 : 비교기 1001 : 스위치부
300 : 풀업 감지부 301 : 풀다운 감지부
doe : 데이터 출력버퍼 인에이블신호
x4-x8-x16 : 어구성(data width: x4/x8/x16 모드) 신호로 비교기를 여러개 사용할 때 어구성의 필요에 따라 데이터 출력버퍼를 활성화 혹은 비활성화하기 위한 신호.

Claims (3)

  1. 리드/라이트 데이터 라인으로부터 인가되는 데이터가 동일한지의 여부를 판별하여 패스시 풀업 감지부 또는 풀다운 감지부 중 하나를 선택적으로 턴온시키고, 패일시 상기 풀업 감지부와 풀다운 감지부를 모두 턴온시키며, 상기 풀업 감지부와 상기 풀다운 감지부의 출력을 래치하는 비교기;
    정상동작시 노말 데이터를 출력하고, 테스트 동작시 상기 비교기의 출력을 선택하여 출력하는 스위치부; 및
    상기 스위치부의 출력을 레벨 쉬프팅하여 상기 패스시 하이 또는 로우신호를 출력하고, 상기 패일시 하이-임피던스 신호를 출력하는 버퍼부를 구비함을 특징으로 하는 멀티비트 데이터 테스트 장치.
  2. 제 1 항에 있어서, 상기 비교기는
    상기 정상동작시 상기 풀업 감지부와 상기 풀다운 감지부를 각각 하이 또는 로우로 프리차지시키고, 상기 테스트 동작시 상기 풀업 감지부와 상기 풀다운 감지부를 레벨을 반전시키는 다이나믹 로직;
    상기 데이터가 하이일 경우 상기 다이나믹 로직의 출력단에 각각 병렬 접속된 엔모스가 턴온되고, 상기 데이터가 로우일 경우 상기 다이나믹 로직의 출력단에 각각 병렬 접속된 피모스가 턴온되며, 상기 데이터가 서로 상이한 경우 상기 엔모드와 상기 피모스가 모두 턴온되는 상기 풀업 감지부 및 상기 풀다운 감지부; 및
    상기 풀업 감지부와 상기 풀다운 감지부의 출력을 일정시간 래치하는 래치부를 구비함을 특징으로 하는 멀티비트 데이터 테스트 장치.
  3. 제 1 항에 있어서, 상기 버퍼부는
    상기 풀업 감지부의 출력을 레벨 쉬프팅하여 풀업신호를 출력하는 제 1레벨쉬프터;
    상기 풀다운 감지부의 출력을 레벨 쉬프팅하여 풀다운신호를 출력하는 제 2레벨쉬프터;
    전원전압단과 출력단 사이에 직렬 연결되어 게이트 단자를 통해 각각 상기 풀업신호와 반전된 상기 풀다운 신호가 인가되는 제 1 및 제 2피모스 트랜지스터; 및
    상기 출력단과 접지전압단 사이에 직렬 연결되어 게이트 단자를 통해 각각 상기 반전된 풀다운 신호와 상기 풀업신호가 인가되는 제 1 및 제 2엔모스 트랜지스터를 구비함을 특징으로 하는 멀티비트 데이터 테스트 장치.
KR1019980058643A 1998-12-24 1998-12-24 멀티비트 데이터 테스트 장치 KR100576482B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980058643A KR100576482B1 (ko) 1998-12-24 1998-12-24 멀티비트 데이터 테스트 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980058643A KR100576482B1 (ko) 1998-12-24 1998-12-24 멀티비트 데이터 테스트 장치

Publications (2)

Publication Number Publication Date
KR20000042476A KR20000042476A (ko) 2000-07-15
KR100576482B1 true KR100576482B1 (ko) 2006-09-27

Family

ID=19565723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980058643A KR100576482B1 (ko) 1998-12-24 1998-12-24 멀티비트 데이터 테스트 장치

Country Status (1)

Country Link
KR (1) KR100576482B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100732738B1 (ko) * 2001-02-22 2007-06-27 주식회사 하이닉스반도체 데이터 패쓰 압축 모드의 오류 판정 회로
KR100869217B1 (ko) * 2002-07-19 2008-11-18 매그나칩 반도체 유한회사 평판표시소자 드라이버의 디스플레이 데이터비트 체크회로

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62293599A (ja) * 1986-06-13 1987-12-21 Hitachi Ltd 半導体記憶装置
JPH06223596A (ja) * 1993-01-25 1994-08-12 Nec Corp 並列テスト回路
KR970051420A (ko) * 1995-12-23 1997-07-29 김광호 반도체 메모리장치의 병렬테스트회로
KR19980042770A (ko) * 1997-11-26 1998-08-17 윌리엄비.켐플러 메모리 어레이 테스트 회로
KR20000003615A (ko) * 1998-06-29 2000-01-15 김영환 3상태 출력 테스트장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62293599A (ja) * 1986-06-13 1987-12-21 Hitachi Ltd 半導体記憶装置
JPH06223596A (ja) * 1993-01-25 1994-08-12 Nec Corp 並列テスト回路
KR970051420A (ko) * 1995-12-23 1997-07-29 김광호 반도체 메모리장치의 병렬테스트회로
KR19980042770A (ko) * 1997-11-26 1998-08-17 윌리엄비.켐플러 메모리 어레이 테스트 회로
KR20000003615A (ko) * 1998-06-29 2000-01-15 김영환 3상태 출력 테스트장치

Also Published As

Publication number Publication date
KR20000042476A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
US6816422B2 (en) Semiconductor memory device having multi-bit testing function
KR100205445B1 (ko) 테스트 모드 진입을 위해 복수의 클럭킹을 가진 반도체 메모리
US6501692B1 (en) Circuit and method for stress testing a static random access memory (SRAM) device
US20020060934A1 (en) Semiconductor memory device and method of identifying programmed defective address thereof
JP2921505B2 (ja) 半導体記憶装置
KR100576482B1 (ko) 멀티비트 데이터 테스트 장치
US5983375A (en) Multi-bit test circuit and method thereof
KR100391068B1 (ko) 반도체 집적회로
JPH0329193A (ja) 置換アドレス判定回路
US5574857A (en) Error detection circuit for power up initialization of a memory array
US6317368B1 (en) Semiconductor integrated circuit device tested in batches
KR100603872B1 (ko) 기대값을 비교하는 기능을 갖는 불휘발성 반도체 기억 장치
KR100697896B1 (ko) 발생기 시스템 제어기 및 제어 방법
US6158029A (en) Method of testing an integrated circuit having a memory and a test circuit
KR20070066185A (ko) 데이터 라인을 공유하는 반도체 메모리 장치의 병렬 비트테스트 회로
KR100378684B1 (ko) 병렬 테스트 회로
US6320805B1 (en) Semiconductor device with external pins
KR20000003615A (ko) 3상태 출력 테스트장치
US8310881B2 (en) Semiconductor device testing memory cells and test method
JP2804212B2 (ja) 半導体記憶装置
KR100513797B1 (ko) 정상동작과 동일한 데이터 패스를 가지는 반도체 소자의 압축테스트 회로
KR100318429B1 (ko) 테스트 동작시 다양한 출력신호를 갖는 반도체메모리장치
KR0164397B1 (ko) 데이타 변경회로를 구비한 반도체 메모리장치의 멀티 비트 테스트 회로
US6470465B1 (en) Parallel test circuit of semiconductor memory device
KR0172762B1 (ko) 다중 입출력 테스트 기능을 가지는 다 비트 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee