KR920008774A - 반도체 집적회로 - Google Patents

반도체 집적회로 Download PDF

Info

Publication number
KR920008774A
KR920008774A KR1019910017452A KR910017452A KR920008774A KR 920008774 A KR920008774 A KR 920008774A KR 1019910017452 A KR1019910017452 A KR 1019910017452A KR 910017452 A KR910017452 A KR 910017452A KR 920008774 A KR920008774 A KR 920008774A
Authority
KR
South Korea
Prior art keywords
data
bit
check
read
cell
Prior art date
Application number
KR1019910017452A
Other languages
English (en)
Other versions
KR950008678B1 (ko
Inventor
가쯔라 다까미사와
유끼히로 니시구찌
Original Assignee
세끼모또 다다히로
니뽄 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 다다히로, 니뽄 덴끼 가부시끼가이샤 filed Critical 세끼모또 다다히로
Publication of KR920008774A publication Critical patent/KR920008774A/ko
Application granted granted Critical
Publication of KR950008678B1 publication Critical patent/KR950008678B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

내용 없음

Description

반도체 집적회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1및 제2의 실시예를 도시하는 블럭도,
제2도는 상기 제1의 실시예에 있어서 검사 비트 생성 회로의 회로도.

Claims (5)

  1. 에러 정정 기능을 갖는 프로그램 가능한 독출 전용 메모리를 내장하는 반도체 집적회로에 있어서, 상기 프로 그램 가능한 독출 전용 메모리의 번지를 지정하는 어드레스 입력수단과, 외부에서 입력되는 데이타를 격납하는 한조의 데이타. 비트. 셀과, 데이타 에러를 정정하기 위해, 상기 한조의 데이타. 비트. 셀의 내용에 대응하는 검사 비트를 격납하는 한조의 검사 비트.셀을 각각 복수개 포함하는 상기 프로그램 가능한 독출 전용 메모리와, 상기 한조의 데이타.비트.샐에 프로그램되는 데이타가, 상기 프로그램 가능한 독출 전용 메모리의 데이타 소거 상태와 동값이였던 경우, 상기 데이타의 프로그램시에, 상기 데이타 소거 상태와 동값의 검사 비트를 생성하여, 상기 한조의 검사 비트.셀에 프로그램하는 검사 비트 생성 수단과, 데이타 에러발생시, 상기 어드레서 입력수단의 입력수단의 지정에 따라서, 상기 한조의 데이타.비트.셀 및 한조의 검사비트, 셀로부터, 각각 동시에 독출되는 데이타.비트 및 검사 비트를 거쳐서, 데이타 에러를 정정하는 에러 정정 수단을 구비하는 것을 특징으로 하는 반도체 집적회로.
  2. 제1항에 있어서, 상기 검사 비트 발생 수단은 각각의 검사 비트 셀 셋에 검사 비트 넘버로서 같은 넘버의 다수의 배타적 NOR 게이트를 포함하며, 상기 배타적 NOR 게이트는 각각의 배타적 NOR 게이트하 검사 비트의 대응 셋에 대해 하나의 검사 비트를 발생하도록, 상기 프로그램 가능한 판독 전용 메모리로 프로그램될 데이타 셋에 포함된 데이타 비트의 다른 쌍을 수신하기 위해 접속되는 것을 특징으로 하는 반도체 집적회로.
  3. 제2항에 있어서, 상기 에러 정정 수단은 상기 어드레서 입력 수단에 의해 설계된 어드레스에 따라 에러 발생시 데이타 비트셀의 판독비트와 검사 비트셀의 판독 셋중 반전 비트에 기초하여 에러 정정을 위해 검사 비트셀의 하나의 셋으로부터 판독되는 검사비트셋을 반전시키기 위해 구성되는 것을 특징으로 하는 반도체 집적회로.
  4. 에러 정정 기능을 갖는 프로그램 가능한 독출 전용 메모리를 내장하는 반도체 집적회로에 있어서, 상기 프로그램 가능한 독출 전용 메모리의 번지를 지정하는 어드레스 입력수단과, 상기 어드레스 입력 수단을 거쳐서 번지 지정되어, 외부에서 입력되는 데이타를 격납한는 한조의 데이타.비트.샐과, 데이타 에러를 정정하기 위해, 상기 어드레서 입력수단을 거쳐서 번지 지정되어, 상기 한조의 데이타.비트.샐의 내용에 대응하는 검사 비트를 격납하는 한조의 검사 비트.셀을 각각 복수개 포함하는 상기 프로그램 가능한 독출 전용 메모리와, 상기 한조의 데이티.비트.샐에 프로그램되는 데이타가, 상기 프로그램 가능한 독출 전용 메모리의 데이타 소거 상태와 동값이였던 경우, 상기 데이타의 프로그램시에, 외부에서 입력되아, 상기 데이타 소거 상태와, 동값의 검사 비트를, 상기 어드레서 입력수단의 지정하는 검사 셀에 프로그램하는 검사 비트 생성수단과, 데이타 에러 발생시, 상기 어드레스 입력 수단의 지정에 따라서, 상기 한조의 데이티.비트.셀 및 한조의 검사비트.셀로부터 각각 동시에 독출되는 데이타.비트 및 검사 비트를 거쳐서, 데이타 에러를 정정하는 에러 정정수단을 구비하는 것을 특징으로 하는 반도체 집적회로.
  5. 제4항에 있어서, 상기 에러 정정 수단은 상기 어드레서 입력 수단에 의해 설계된 어드레스에 따라 에러 발생시 데이타 비트셀의 판독셋과 검사 비트 셀의 판독 셋중 반전 비트를 기초로 에러를 정정하기 위해 검사 비트셀의 하나의 셋으로부터 판독되는 검사 비트 셋을 반전시키기 위하 구성되는 것을 특징으로 하는 반도체 집적회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임
KR1019910017452A 1990-10-01 1991-10-01 반도체 집적 회로 KR950008678B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP90-264407 1990-10-01
JP2264407A JPH04141900A (ja) 1990-10-01 1990-10-01 半導体集積回路

Publications (2)

Publication Number Publication Date
KR920008774A true KR920008774A (ko) 1992-05-28
KR950008678B1 KR950008678B1 (ko) 1995-08-04

Family

ID=17402733

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910017452A KR950008678B1 (ko) 1990-10-01 1991-10-01 반도체 집적 회로

Country Status (3)

Country Link
US (1) US5337317A (ko)
JP (1) JPH04141900A (ko)
KR (1) KR950008678B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065094A (ja) * 1992-06-17 1994-01-14 Toshiba Corp 不揮発性半導体記憶装置
US5553277A (en) * 1992-12-29 1996-09-03 Fujitsu Limited Image search method for searching and retrieving desired image from memory device
SE503589C2 (sv) * 1994-02-10 1996-07-15 Ericsson Telefon Ab L M Förfarande och anordning för övervakning av ett minne
JP4074029B2 (ja) * 1999-06-28 2008-04-09 株式会社東芝 フラッシュメモリ
JP4180757B2 (ja) * 1999-11-05 2008-11-12 株式会社東芝 シミュレーション装置
JP3750477B2 (ja) * 2000-03-23 2006-03-01 トヨタ自動車株式会社 データ書込装置及びデータ破壊検出装置
US6973404B1 (en) * 2000-09-11 2005-12-06 Agilent Technologies, Inc. Method and apparatus for administering inversion property in a memory tester
US7506226B2 (en) * 2006-05-23 2009-03-17 Micron Technology, Inc. System and method for more efficiently using error correction codes to facilitate memory device testing

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4295219A (en) * 1980-03-31 1981-10-13 Bell Telephone Laboratories, Incorporated Memory write error detection circuit
US4334309A (en) * 1980-06-30 1982-06-08 International Business Machines Corporation Error correcting code system
US4612640A (en) * 1984-02-21 1986-09-16 Seeq Technology, Inc. Error checking and correction circuitry for use with an electrically-programmable and electrically-erasable memory array
DE3473365D1 (en) * 1984-05-26 1988-09-15 Honeywell Bull Spa Single error correction circuit for system memory
US4730320A (en) * 1985-02-07 1988-03-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device
JP2509297B2 (ja) * 1987-08-31 1996-06-19 沖電気工業株式会社 自己訂正機能付半導体記憶装置及びマイクロコンピュ―タ
JPH01171199A (ja) * 1987-12-25 1989-07-06 Mitsubishi Electric Corp 半導体メモリ
JP2583547B2 (ja) * 1988-01-13 1997-02-19 株式会社日立製作所 半導体メモリ
JPH01201736A (ja) * 1988-02-08 1989-08-14 Mitsubishi Electric Corp マイクロコンピュータ
JPH02152100A (ja) * 1988-12-02 1990-06-12 Mitsubishi Electric Corp 半導体記憶装置
JPH02154697A (ja) * 1988-12-07 1990-06-14 Toyo Jozo Co Ltd 微生物の培養検出方法
US5117428A (en) * 1989-11-22 1992-05-26 Unisys Corporation System for memory data integrity

Also Published As

Publication number Publication date
KR950008678B1 (ko) 1995-08-04
JPH04141900A (ja) 1992-05-15
US5337317A (en) 1994-08-09

Similar Documents

Publication Publication Date Title
US7526709B2 (en) Error detection and correction in a CAM
US5491703A (en) Cam with additional row cells connected to match line
KR940000901B1 (ko) 마스크 rom을 구비한 반도체 메모리 장치
DE3587145D1 (de) Puffersystem mit erkennung von lese- oder schreibschaltungsfehlern.
KR940004820A (ko) 반도체 메모리 장치
DE69421925D1 (de) Speichergerät mit Fehlerdetektion und -korrektur und Verfahren zum Schreiben und Löschen des Speichergeräts
JPS61267846A (ja) メモリを有する集積回路装置
EP0364110B1 (en) Semiconductor memory device having a serial access memory
KR920020522A (ko) 반도체 집적 회로
KR950009736A (ko) 패리티에 의해 에러를 수정할수 있는 반도체 기억장치
US4893281A (en) Semiconductor memory system with programmable address decoder
KR940022578A (ko) 비휘발성 반도체 메모리 장치를 소거하고 검증하기 위한 방법 및 장치
KR840007190A (ko) 버퍼기억장치의 단일비트 에러처리 시스템
US4016409A (en) Longitudinal parity generator for use with a memory
KR920008774A (ko) 반도체 집적회로
KR940005697B1 (ko) 용장 메모리 셀을 갖는 반도체 메모리 장치
KR880000960A (ko) 반도체 메모리
US5986965A (en) Method and device for writing data in non-volatile memory circuit
KR970051327A (ko) 데이타 기억 영역의 속성 데이타를 기억하는 속성 데이타 영역과 데이타 기억 영역을 갖는 비휘발성메모리
JPS6130301B2 (ko)
KR950004796A (ko) 시스템 상호접속을 위한 주사 프로그램가능한 검사 행렬
JPH01295349A (ja) 半導体不揮発性メモリー装置
KR920018770A (ko) 반도체 메모리
JPS5532110A (en) Check circuit for error correcting circuit
JPS55153196A (en) Semiconductor memory

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050722

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee