KR920020522A - 반도체 집적 회로 - Google Patents
반도체 집적 회로Info
- Publication number
- KR920020522A KR920020522A KR1019920006254A KR920006254A KR920020522A KR 920020522 A KR920020522 A KR 920020522A KR 1019920006254 A KR1019920006254 A KR 1019920006254A KR 920006254 A KR920006254 A KR 920006254A KR 920020522 A KR920020522 A KR 920020522A
- Authority
- KR
- South Korea
- Prior art keywords
- data bit
- memory cell
- bit information
- data
- test
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2215—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test error correction or detection circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 집적 회로의 일실시예에 대한 블럭선도.
Claims (2)
- 반도체 집적 회로에 있어서, 전기적으로 기록가능한 다수의 비휘발성 반도체 메로리셀로 구성되며, 소정 비트수의 단위로 데이터 비트 정보(DBD)를 기억하기 위한 데이터 비트 메로리 셀부(1)와, 전기적으로 기록 가능한 다수의 비휘발성 반도체 메모리셀로 구성되며 상기 데이터 비트 메모리셀부(1)에 기억된 데이터 비트 정보의 각각의 기억 유닛에 상응하는 검사 비트정보(CBD)를 기억하기 위한 검사 비트 메모리셀부(2)와, 상기 데이터 비트 메모리셀부(1)로부터 판독 출력된 데이터 비트정보(DBDr) 및 상기 검사 비트 메모리셀부(2)로부터 판독 출력된 상응하는 검사 비트 정보(DBDr)를 수신하는 에러 검출 및 보정회로(3)와, 상기 에러 검출 및 보정 회로(3)는, 상기 판독 출력된 데이터 비트정보(DBDr)에 에러의 존재 유무를 검출하여 에러가 존재하면 보정된 데이터 비트정보(CRD)를 발생하여 검출된 에러를 보정할 수 있으며, 또한 상기 에러 검출 및 보정 회로(3)는 수신된 판독 출력 데이터 비트 정보(DBDr)를 에러가 없는 경우에는 변형없이 출력하며, 전기적으로 기록 가능한 최소한 하나이상의 비휘발성 반도체 메모리셀로 구성되며 출력 선택 메모리셀부에 저장된 내용에 상응하는 레벨의 제1선택 신호를 자체적으로 출력시키는 출력 선택 메모리셀부와, 레지스터 셋팅 신호(RS)에 따라 셋트되어 제2선택된신호(R)를 출력하기 위한 출력 선택 레지스터(6)와, 이 제2선택 신호(R)의 레벨은 상기 출력 선택 레지스터(6) 자체에 기억된 내용과 상응하며, 상기 제1 및 제2신호(S) 및 (R)을 수신하며 테스트 신호(TS)에 의해 제어되어, 상기 제1 및 제2신호(S) 및 (R)중 상기 테스트 신호(TS)에 의해 지정된 어느 한 신호로 형성된 데이터 선택 신호(DS)를 출력하기 위한 선택 신호 스위칭 회로(7)와, 상기 데이터 비트 메모리셀부(1)로부터 판독 출력된 상기 데이터 비트 정보(DBDr) 및 상기 에러 검출 및 보정회로(3)의 상기 출력(CRD/DBDr)을 수신하고 상기 데이터 선택신호(DS)에 의해 제어되어, 상기 데이터 비트 메모리셀부(1)로부턴 판독 출력된 상기 데이터 비트 정보중하나와 그리고 데이터 선택 신호(DS)에 의해 지정되는 에러 검출 및 보정회로의 출력을 출력 데이터(OD)로서 출력시키는 데이터 선택회로(5)를 구비하는 반도체 집적회로.
- 제1항에 있어서, 상기 데이터 비트 메모리셀부(1)는 한 단위의 제1보정 데이터 비트를 기억하는 제1테스트 데이터 비트 영역(8A)과, 제2보정 데이터 비트 정보의 소정 비트 또는 비트들을 에러 비트 또는 비트들로 대체시킴으로써 형성된 한 단위의 에러 데이터 비트 정보를 기억하는 제2테스트 데이터 비트 영역(8B)으로 최소한 구성된 테스트 데이터 영역(8)을 포함하며, 상기 검사 비트 메모리셀부(2)는 상기 제1테스트 데이터 비트 영역(8A)에 기억된 상기 제1보정 데이터 비트 정보에 상응하는 검사 비트 정보를 기억하는 제1테스트 검사비트 영역(9A)과, 상기 제2테스트 테이타 비트 영역(8B)에 기억된 상기 에러 데이터 비트 정보가 생성되어진 것에 따라 상기 제2보정데이타 비트 정보에 상응하는 검사 비트 정보를 기억하는 제2테스트 검사 비트 영역(9B)으로 적어도 구성된 테스트 검사 비트 영역(9)을 포함하는 반도체 집적 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP91-082135 | 1991-04-15 | ||
JP91-82135 | 1991-04-15 | ||
JP3082135A JP2821278B2 (ja) | 1991-04-15 | 1991-04-15 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920020522A true KR920020522A (ko) | 1992-11-21 |
KR950002730B1 KR950002730B1 (ko) | 1995-03-24 |
Family
ID=13765978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920006254A KR950002730B1 (ko) | 1991-04-15 | 1992-04-12 | 반도체 집적 회로 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5263031A (ko) |
EP (1) | EP0509485B1 (ko) |
JP (1) | JP2821278B2 (ko) |
KR (1) | KR950002730B1 (ko) |
DE (1) | DE69214190T2 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100290295B1 (ko) * | 1997-12-31 | 2001-05-15 | 박종섭 | 메모리빌트인셀프테스트의에러검출방법및회로 |
KR20020045500A (ko) * | 2000-12-08 | 2002-06-19 | 다니구찌 이찌로오, 기타오카 다카시 | 반도체 집적 회로 및 반도체 집적 회로의 제조 방법 |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69526789T2 (de) * | 1995-09-29 | 2002-11-21 | Stmicroelectronics S.R.L., Agrate Brianza | Speicheranordnung mit verbessertem Ergebnis und verbesserter Zuverlässigkeit |
JP3106947B2 (ja) * | 1996-02-28 | 2000-11-06 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
KR100477916B1 (ko) * | 1997-12-31 | 2005-06-10 | 주식회사 하이닉스반도체 | 테스트모드회로 |
JP3093723B2 (ja) * | 1998-04-22 | 2000-10-03 | 日本電気アイシーマイコンシステム株式会社 | 半導体集積回路 |
JP4074029B2 (ja) | 1999-06-28 | 2008-04-09 | 株式会社東芝 | フラッシュメモリ |
US7020811B2 (en) * | 2001-04-24 | 2006-03-28 | Sun Microsystems, Inc. | System and method for verifying error detection/correction logic |
US6621284B2 (en) * | 2001-08-09 | 2003-09-16 | Advanced Analogic Technologies, Inc. | Post-package trimming of analog integrated circuits |
US20040237001A1 (en) * | 2003-05-21 | 2004-11-25 | Sun Microsystems, Inc. | Memory integrated circuit including an error detection mechanism for detecting errors in address and control signals |
JP4534639B2 (ja) * | 2004-07-15 | 2010-09-01 | ソニー株式会社 | 半導体記憶装置 |
JP2006209900A (ja) * | 2005-01-31 | 2006-08-10 | Matsushita Electric Ind Co Ltd | メモリ回路 |
KR100799109B1 (ko) * | 2006-06-30 | 2008-01-29 | 주식회사 하이닉스반도체 | 반도체 소자 |
KR100757932B1 (ko) * | 2006-07-18 | 2007-09-11 | 주식회사 하이닉스반도체 | 반도체 집적 회로의 테스트 신호 생성 장치 및 방법 |
JP5052070B2 (ja) * | 2006-08-23 | 2012-10-17 | ルネサスエレクトロニクス株式会社 | データ読み出し回路及びデータ読み出し方法 |
KR100845774B1 (ko) * | 2006-10-13 | 2008-07-14 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 이를 이용한 전압 제어 방법 |
KR100862994B1 (ko) * | 2006-12-07 | 2008-10-13 | 주식회사 하이닉스반도체 | 테스트 모드 구동 회로를 포함한 반도체 메모리 장치 및테스트 모드 구동 방법 |
KR100803373B1 (ko) * | 2007-02-09 | 2008-02-13 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 데이터 에러 측정 회로 |
KR100885489B1 (ko) * | 2007-03-05 | 2009-02-24 | 주식회사 하이닉스반도체 | 반도체장치의 내부전압 생성회로 및 그 내부전압 생성방법. |
US7710102B2 (en) * | 2007-03-08 | 2010-05-04 | Hynix Semiconductor Inc. | Clock test apparatus and method for semiconductor integrated circuit |
KR100889312B1 (ko) * | 2007-06-08 | 2009-03-18 | 주식회사 하이닉스반도체 | 반도체 소자의 문턱전압 검출부 및 검출방법, 이를 이용한내부전압 생성회로 |
KR100907929B1 (ko) * | 2007-06-26 | 2009-07-16 | 주식회사 하이닉스반도체 | 반도체 칩의 푸르브 테스트장치 및 테스트방법 |
KR100897274B1 (ko) * | 2007-06-28 | 2009-05-14 | 주식회사 하이닉스반도체 | 테스트 제어 회로 및 이를 포함하는 기준 전압 생성 회로 |
KR100907930B1 (ko) * | 2007-07-03 | 2009-07-16 | 주식회사 하이닉스반도체 | 테스트 시간을 줄일 수 있는 반도체 메모리 장치 |
KR100913960B1 (ko) * | 2007-12-14 | 2009-08-26 | 주식회사 하이닉스반도체 | 빌트인 셀프 스트레스 제어 퓨즈장치 및 그 제어방법 |
KR101069674B1 (ko) * | 2009-06-08 | 2011-10-04 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 이의 테스트 방법 |
KR101094903B1 (ko) * | 2009-07-30 | 2011-12-15 | 주식회사 하이닉스반도체 | 반도체 집적 회로의 테스트 장치 |
KR101143442B1 (ko) * | 2009-09-30 | 2012-05-22 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 이를 이용한 테스트 방법 |
KR101124293B1 (ko) * | 2009-12-28 | 2012-03-28 | 주식회사 하이닉스반도체 | 테스트 모드 신호 생성장치 및 방법 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62251949A (ja) * | 1986-04-25 | 1987-11-02 | Mitsubishi Electric Corp | 記憶装置の誤り訂正方法 |
JPS63129600A (ja) * | 1986-11-19 | 1988-06-01 | Nec Corp | 誤り検出・訂正回路付半導体記憶装置 |
JPH01260699A (ja) * | 1988-04-12 | 1989-10-17 | Nec Corp | 記憶回路 |
JPH0212445A (ja) * | 1988-06-30 | 1990-01-17 | Mitsubishi Electric Corp | 記憶装置 |
US4965828A (en) * | 1989-04-05 | 1990-10-23 | Quadri Corporation | Non-volatile semiconductor memory with SCRAM hold cycle prior to SCRAM-to-E2 PROM backup transfer |
-
1991
- 1991-04-15 JP JP3082135A patent/JP2821278B2/ja not_active Expired - Fee Related
-
1992
- 1992-04-12 KR KR1019920006254A patent/KR950002730B1/ko not_active IP Right Cessation
- 1992-04-15 US US07/868,830 patent/US5263031A/en not_active Expired - Fee Related
- 1992-04-15 DE DE69214190T patent/DE69214190T2/de not_active Expired - Fee Related
- 1992-04-15 EP EP92106532A patent/EP0509485B1/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100290295B1 (ko) * | 1997-12-31 | 2001-05-15 | 박종섭 | 메모리빌트인셀프테스트의에러검출방법및회로 |
KR20020045500A (ko) * | 2000-12-08 | 2002-06-19 | 다니구찌 이찌로오, 기타오카 다카시 | 반도체 집적 회로 및 반도체 집적 회로의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR950002730B1 (ko) | 1995-03-24 |
EP0509485B1 (en) | 1996-10-02 |
DE69214190T2 (de) | 1997-05-22 |
JP2821278B2 (ja) | 1998-11-05 |
EP0509485A1 (en) | 1992-10-21 |
US5263031A (en) | 1993-11-16 |
DE69214190D1 (de) | 1996-11-07 |
JPH04315898A (ja) | 1992-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920020522A (ko) | 반도체 집적 회로 | |
KR900008637B1 (ko) | 여분의 회로부를 가지는 반도체 메모리 장치 | |
KR930020467A (ko) | 불휘발성 반도체 기억장치 | |
DE3587145D1 (de) | Puffersystem mit erkennung von lese- oder schreibschaltungsfehlern. | |
KR920005798A (ko) | 반도체 집적회로 | |
KR900014997A (ko) | 고장 방지 컴퓨터 메모리 시스템 | |
KR840008073A (ko) | 반도체 기억장치 | |
KR910010534A (ko) | 반도체 기억장치의 용장회로 | |
JPS6476596A (en) | Error of eeprom detecting device | |
KR830008281A (ko) | 시간축 보정장치 | |
DE3587143D1 (de) | Halbleiterspeichergeraet mit fehlererkennung/korrekturfunktion. | |
KR940004820A (ko) | 반도체 메모리 장치 | |
DE69126057D1 (de) | Ein Informationsverarbeitungsgerät mit einer Fehlerprüf- und Korrekturschaltung | |
KR850000793A (ko) | 반도체(rom) | |
KR920013472A (ko) | 반도체 기억장치 | |
KR910020733A (ko) | 스태틱형 메모리 | |
KR850007159A (ko) | 비트 에러 검출기능을 갖는 반도체 메모리장치 | |
KR910005322A (ko) | 용장 메모리 셀을 갖는 반도체 메모리 장치 | |
KR880000859A (ko) | 마이크로 프로세서 | |
KR910010308A (ko) | Eeprom의 에러정정회로 | |
KR900014998A (ko) | 고장 방지 컴퓨터 메모리 시스템 | |
KR970051327A (ko) | 데이타 기억 영역의 속성 데이타를 기억하는 속성 데이타 영역과 데이타 기억 영역을 갖는 비휘발성메모리 | |
KR920008774A (ko) | 반도체 집적회로 | |
KR950009707A (ko) | 반도체 기억장치 | |
JPH05128895A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20020313 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |