KR100907929B1

KR100907929B1 - 반도체 칩의 푸르브 테스트장치 및 테스트방법

Info

Publication number: KR100907929B1
Application number: KR1020070063309A
Authority: KR
Inventors: 김기호; 장지은
Original assignee: 주식회사 하이닉스반도체
Priority date: 2007-06-26
Filing date: 2007-06-26
Publication date: 2009-07-16
Also published as: US20090002003A1; KR20080114082A; US7737712B2

Abstract

본 발명은 웨이퍼상에서 반도체 칩의 온 다이 터미네이션을 위한 캘리브래이션 테스트를 가능하게 해 주는 푸르브 테스트장치 및 반도체 칩의 푸르브 테스트방법에 관한 것으로, 본 발명에 따른 푸르브 테스트장치는, 반도체칩의 패드들로 원하는 입력을 가하기 위한 다수개의 푸르부팁들을 포함하며, 상기 푸루부팁들 중 온 다이 터미네이션을 위한 캘리브래이션 패드에 연결되는 푸르브팁은 자신에 연결된 캘리브래이션을 위한 저항을 포함하는 것을 특징으로 한다.

반도체, 푸르브테스트, 온 다이 터미네이션

Description

반도체 칩의 푸르브 테스트장치 및 테스트방법{Device and Method for Probe testing of Semiconductor Device}

도 1은 종래의 온 다이 터미네이션 장치에서 ZQ캘리브래이션 동작을 수행하는 부분(캘리브래이션 회로)에 대한 구성도.

도 2는 도 1의 캘리브래이션 회로에서 생성한 캘리브래이션 코드(PCODE<0:N>, NCODE<0:N>)를 이용해 반도체 메모리장치의 출력드라이버의 터미네이션 저항값을 결정하는 것을 나타내는 도면.

도 3은 종래의 푸르브 테스트장치를 나타내는 도면.

도 4는 본 발명에 따른 푸르브 테스트장치의 푸르브 팁들 중 하나를 도시한 일실시예 도면.

*도면의 주요 부분에 대한 부호의 설명

ZQ: ZQ패드 401: 캘리브래이션용 외부저항

402: 푸르브팁

본 발명은 반도체 메모리장치와 같은 각종 반도체 집적회로에 사용되는 온 다이 터미네이션(On Die Termination)을 위한 캘리브래이션의 테스트에 관한 것으로, 더욱 자세하게는 웨이퍼 단계에서 캘리브래이션 동작의 테스트를 가능하게 하기 위한 것이다.

CPU, 메모리 및 게이트 어레이 등과 같이 집적회로 칩으로 구현되는 다양한 반도체장치들(Semiconductor Devices)은 퍼스널 컴퓨터, 서버 또는 워크스테이션과 같은 다양한 전기적 제품(electrical products) 내로 합체되어 진다. 대부분의 경우에, 상기 반도체장치는 외부(outside world)에서 전송되는 각종 신호들을 입력 패드를 통해 수신하기 위한 수신회로와 내부의 신호를 출력 패드를 통해 외부로 제공하기 위한 출력회로를 가지고 있다.

한편, 전기적 제품의 동작 스피드가 고속화 됨에 따라 상기 반도체 장치들간에 인터페이스되는 신호의 스윙폭은 점차로 줄어들고 있다. 그 이유는 신호전달에 걸리는 지연시간을 최소화하기 위해서이다. 그러나 신호의 스윙 폭이 줄어들수록 외부 노이즈에 대한 영향은 증가되고, 인터페이스단에서 임피던스 미스매칭(impedance mismatching, '부정합' 이라고도 함)에 따른 신호의 반사도 심각해 진다. 상기 임피던스 미스매칭은 외부 노이즈나 전원전압의 변동, 동작온도의 변화, 제조공정의 변화등에 기인하여 발생된다. 임피던스 미스매칭이 발생되면 데이터의 고속전송이 어렵게 되고 반도체장치의 데이터 출력단으로부터 출력되는 출력 데이터가 왜곡될 수 있다. 따라서, 수신 측의 반도체장치가 상기 왜곡된 출력신호를 입력단으로 수신할 경우 셋업/홀드 페일(setup/hold fail) 또는 입력레벨의 판단미스 등의 문제들이 빈번히 야기될 수 있다.

특히, 동작스피드의 고속화가 요구되는 메모리장치는 상술한 문제들의 해결을 위해 온 다이 터미네이션이라 불리우는 임피던스 매칭회로를 집적회로 칩내의 패드 근방에 채용하고 있다. 통상적으로 온 다이 터미네이션 스킴에 있어서, 전송측에서는 출력회로에 의한 소오스 터미네이션(Source Termination)이 행해지고, 수신측에서는 상기 입력 패드에 연결된 수신회로에 대하여 병렬로 연결되어진 터미네이션 회로에 의해 병렬 터미네이션이 행해진다.

ZQ캘리브래이션(ZQ calibration)이란 PVT(Process, Voltage, Temperature: 프로세스, 전압 , 온도)조건이 변함에 변화하는 풀업 및 풀다운 코드를 생성하는 과정을 말하는데, ZQ캘리브래이션 결과로 생성된 상기 코드들을 이용하여 온 다이 터미네이션 장치의 저항값(메모리장치의 경우에는 DQ패드 쪽의 터미네이션 저항값)을 조정하게 된다.(캘리브래이션을 위한 노드인 ZQ노드를 이용해서 캘리브래이션이 이루어지기 때문에 ZQ캘리브래이션이라 한다.)

이하, 온 다이 터미네이션 장치에서 행해지는 ZQ캘리브래이션에 대해 알아본다.

도 1은 종래의 온 다이 터미네이션 장치에서 ZQ캘리브래이션 동작을 수행하는 부분(캘리브래이션 회로)에 대한 구성도이다.

도면에 도시된 바와 같이, 종래의 온 다이 터미네이션 장치는 제1캘리브래이 션 저항부(110), 제2캘리브래이션 저항부(120+130), 기준전압 발생기(102), 비교기(103, 104), 카운터(105, 106)를 포함하여 ZQ 캘리브래이션 동작을 수행한다. 제1캘리브래이션 저항부(110)는 풀업 캘리브래이션 코드(PCODE<0:N>)를 입력받아 온/오프되는 다수의 풀업저항을 포함해 구성된다. 그리고 제2캘리브래이션 저항부(120+130)는 풀업 캘리브래이션 저항부(120)와 풀다운 캘리브래이션 저항부(130)를 포함하여 구성되는데, 풀업 캘리브래이션 저항부(120)는 제1캘리브래이션 저항부(110)와 동일하게 구성되며, 풀다운 캘리브래이션 저항부(130)는 풀다운 캘리브래이션 코드(NCODE<0:N>)를 입력받아 온/오프되는 다수의 풀다운저항을 포함해 구성된다.

제1캘리브래이션 저항부(110)는 ZQ노드에 연결된 외부저항(101)과 캘리브래이션 되면서 1차적인 캘리브래이션 코드(PCODE<0:N>)를 생성하기 위한 것이며, 제2캘리브래이션 저항부(120+130)는 제1캘리브래이션 저항부(110)를 통해 생성된 캘리브래이션 코드(PCODE<0:N>)를 이용하여 두번째의 캘리브래이션 코드(NCODE<0:N>)를 생성하기 위한 것이다.

그 동작을 보면, 비교기(comparator)(103)는 ZQ핀(ZQ노드의 칩 외부)에 연결된 외부저항(101)(일반적으로 240Ω)과 제1캘리브래이션 저항부(110)를 연결하여 생성되는 ZQ노드의 전압과 내부의 기준전압 발생기(102)에서 생성되는 기준전압(VREF, 일반적으로 VDDQ/2로 설정됨)을 비교하여 업/다운(UP/DOWN) 신호를 생성한다.

풀업카운터(105)는 상기 업/다운 신호를 받아서 이진코드(PCODE<0:N>)를 생 성하는데, 생성된 이진코드(PCODE<0:N>)로 제1캘리브래이션 저항부(110)의 병렬로 연결된 저항들을 온/오프하여 저항값을 조정한다. 조정된 제1캘리브래이션 저항부(110)의 저항값은 다시 ZQ노드의 전압에 영향을 주고 상기한 바와 같은 동작이 반복된다. 즉, 제1캘리브래이션 저항부(110)의 전체 저항값이 외부저항(101)(일반적으로 240Ω)의 저항값과 같아지도록 제1캘리브래이션 저항부(110)가 캘리브래이션(calibration) 된다.(풀업 캘리브래이션)

상술한 풀업 캘리브래이션 과정 중에 생성되는 이진코드(PCODE<0:N>, 풀업 캘리브래이션 코드)는 제2캘리브래이션 저항부(120+130)의 풀업 캘리브래이션 저항부(120)에 입력되어 풀업 캘리브래이션 저항부(120)의 전체 저항값을 결정하게 된다. 이제 풀다운 캘리브래이션 동작이 시작되는데 풀업 캘리브래이션의 경우와 비슷하게, 비교기(104)와 풀다운카운터(106)를 사용하여 a노드의 전압이 기준전압(VREF)과 같아지도록, 즉 풀다운 캘리브래이션 저항부(130)의 전체 저항값이 풀업 캘리브래이션 저항부(120)의 전체 저항값과 같아지도록 캘리브래이션 된다.(풀다운 캘리브래이션)

상술한 ZQ캘리브래이션(풀업 및 풀다운 캘리브래이션)의 결과로 생성된 이진코드들(PCODE<0:N>, NCODE<0:N>)은, 도 1의 캘리브래이션 회로의 풀업 및 풀다운 캘리브래이션 저항부와 동일하게 레이아웃 되어있는 입/출력 패드 측의 풀업 및 풀다운저항(터미네이션 저항)에 입력되어 온 다이 터미네이션 장치의 저항값을 결정하게 된다.(메모리장치의 경우에는 DQ패드 측에 있는 풀업 및 풀다운 터미네이션 저항값을 결정)

도 2는 도 1의 캘리브래이션 회로에서 생성한 캘리브래이션 코드(PCODE<0:N>, NCODE<0:N>)를 이용해 반도체 메모리장치의 출력드라이버의 터미네이션 저항값을 결정하는 것을 나타내는 도면이다.

출력드라이버(output driver)는 반도체 메모리장치에서 데이터를 출력하는 곳으로 도면과 같이, 업/다운에 구비된 프리드라이버(pre-driver)(210, 220)와 데이터를 출력하기 위한 풀업 터미네이션 저항부(230)와 풀다운 터미네이션 저항부(240)를 포함하여 구성된다.

그 동작을 간략히 보면, 업/다운에 구비된 프리드라이버(210, 220)는 풀업 터미네이션 저항부(230)와 풀다운 터미네이션 저항부(240)를 각각 제어하는데, '하이'데이터를 출력할 때는 풀업 터미네이션 저항부(230)가 턴온되어 데이터 핀(DQ)을 '하이'상태로 만들고, '로우'데이터를 출력할 때는 풀다운 터미네이션 저항부(240)가 턴온되어 데이터 핀(DQ)을 '로우' 상태로 만든다. 즉, 풀업 또는 풀다운으로 터미네이션을 시켜서 '하이'또는 '로우'의 데이터를 출력한다.

이때 턴온되는 풀업 터미네이션 저항부(230)와 풀다운 터미네이션 저항부(240) 내의 저항의 갯수는 풀업 캘리브래이션 코드(PCODE<0:N>)와 풀다운 캘리브래이션 코드(NCODE<0:N>)에 의해 결정된다. 즉, 풀업 터미네이션 저항부(230)를 턴온하는지 풀다운 터미네이션 저항부(240)를 턴온하는지의 여부는 출력하는 데이터의 논리상태에 따라 결정되지만, 턴온되는 터미네이션 저항부(230, 240) 내의 저항 하나하나의 온/오프는 캘리브래이션 코드(PCODE<0:N>, NCODE<0:N>)에 의해 결정된다.

참고로, 풀업 터미네이션 저항부(230)와 풀다운 터미네이션 저항부(230)의 타겟(target) 값은 반드시 캘리브래이션 저항부(도 1의 110, 120, 130)의 저항값(240Ω)과 동일한 것이 아니라 240Ω의 1/2 또는 1/4인 120Ω, 60Ω 등의 값을 가지게 된다. 도면의 프리드라이버(210, 220)로 입력되는 DQp_CTRL, DQn_CTRL은 프리드라이버(210, 220)로 입력되는 여러 제어신호들을 묶어서 나타낸 것이다.

도 3은 종래의 푸르브 테스트장치를 나타내는 도면이다.

일반적인 리드 온 센터 규칙(leads on center rule)에 따라 만들어진 푸르브 (probe) 테스트장치(카드 형태가 많아 probe card라고도 한다)의 예로, 반도체 칩의 각 패드(pad)에 원하는 입력을 가하고, 가해진 입력에 따라 출력되는 출력신호를 측정하여 반도체 칩이 정상적으로 동작하는지 테스트하게 된다.

도면과 같이 푸르브 테스트장치는 다수개의 푸르브팁(probe tip)을 포함하는데, 이러한 푸르브팁은 VDD/VDDQ등의 전원을 공급하는 파워 팁(power tip), 그라운드 팁(ground tip), 신호를 입/출력하는 신호 팁(signal tip)으로 나뉘어진다.

상술한 바와 같이, 반도체 장치의 온 다이 터미네이션을 위한 캘리브래이션 동작은 ZQ패드에 연결된 외부저항을 기준으로 이루어진다. 그런데 웨이퍼 상에서 푸르브 테스트를 할 때, ZQ패드는 전원을 공급받는 패드도 아니고 신호를 입/출력하는 패드도 아니어서 그라운드 팁이 연결된다. 그러므로 푸르브 테스트 상에서는 ZQ패드에 외부저항이 연결되지 않아 ZQ캘리브래이션 동작에 대한 테스트를 할 수 없다는 문제점이 있다.

뿐만 아니라 그라운드 팁이 아닌 신호 팁, 파워 팁들과 ZQ패드를 연결하여도 그라운드에 연결한 것과 마찬가지로 외부저항에 대한 정보를 볼 수 없어 ZQ캘리브래이션 동작의 테스트는 불가능하다.

따라서 웨이퍼 단계에서 푸르브 테스트를 통해 ZQ캘리브래이션 동작을 검증하는 것이 불가능하며, 패키지 단계 이후에만 테스트가 가능하다는 문제점이 있다.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 웨이퍼 상에서 이루어지는 푸르브 테스트에서도 온 다이 터미네이션을 위한 캘리브래이션 동작을 테스트하는 것이 가능하게 하기 위한 것이다.

상기한 목적을 달성하기 위한 본 발명에 따른 푸르브 테스트장치는, 반도체칩의 패드들로 원하는 입력을 가하기 위한 다수개의 푸르부팁들을 포함하며, 상기 푸루부팁들 중 온 다이 터미네이션을 위한 캘리브래이션 패드에 연결되는 푸르브팁은 자신에 연결된 캘리브래이션을 위한 저항을 포함하는 것을 특징으로 한다.

또한, 본 발명에 따른 푸르브 테스트장치는, 반도체칩의 패드들로 원하는 입력을 가하기 위한 다수개의 푸르브팁들을 포함하며, 상기 푸루부팁들 중 온 다이 터미네이션을 위한 캘리브래이션 패드에 연결되는 푸루브팁은 캘리브래이션을 위한 저항과 동일한 저항값을 갖는 것을 특징으로 할 수도 있다.

본 발명에 따른 반도체 칩의 푸르브 테스트방법은, 반도체 칩의 패드들에 다 수의 푸르브팁들을 연결하는 단계; 상기 푸르브팁들 중 온 다이 터미네이션을 위한 캘리브래이션 패드에 연결되는 푸르브팁에 캘리브래이션을 위한 저항을 연결하는 단계를 포함한다.

이하 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.

도 4는 본 발명에 따른 푸르브 테스트장치의 푸르브 팁들 중 하나를 도시한 일실시예 도면이다.

본 발명에 따른 푸르브 테스트장치는, 도 3과 같이 반도체칩의 패드들로 원하는 입력을 가하기 위한 다수개의 푸르브팁들을 포함하며, 상기 푸르브팁들 중 온 다이 터미네이션을 위한 캘리브래이션 패드(ZQ)에 연결되는 푸르브팁(402)은 도 4와 같이 자신에 연결된 캘리브래이션을 위한 저항(401)을 포함하는 것을 특징으로 한다.

상기 저항(401)은 캘리브래이션 목표치에 따라 여러가지 값의 저항이 사용될 수 있으나 현재는 일반적으로 240Ω의 저항이 사용되고 있으며, 캘리브래이션 패드(ZQ)는 ZQ패드라 부르고 있다.

상세하게 본래의 외부저항은 도 1과 같이 접지되어 있으므로, 도 4의 외부저항(401)도 한 끝단을 접지시키면 된다. 또한, 도면에는 도면상으로 푸르브팁(402)의 하단에 외부저항(401)을 연결하여 외부저항(401)을 접지시켜 놓은 것으로 도시하였으나 외부저항(401)을 푸르브팁(402)의 상단에 연결한 경우에는 외부저항(401) 이 아닌 푸르브팁(402)의 한 끝단을 접지시키면 된다.

또한, 도 4에는 외부저항(401)을 접지시킨 실시예에 대해 도시하였는데, 이는 캘리브래이션 동작의 기준이 되는 외부저항(401)을 풀다운(pull-down) 저항으로 사용하는 것이 현재의 일반적인 실시형태이기 때문이다. 만약, 캘리브래이션 동작의 기준이 되는 외부저항(401)을 풀업(pull-up) 저항의 형태로 실시하게 된다면 도면에 도시된 외부저항(401)을 접지시키지 않고 전원전압(VDDQ or VDD)에 연결하면 된다. 이 경우에는 캘리브래이션 회로가 풀다운 캘리브래이션을 먼저 실시하고(NCODE<0:N> 생성), 이를 바탕으로 풀업 캘리브래이션 동작(PCODE<0:N> 생성)을 수행하게 될 것이다.

또한, 본 발명의 다른 실시예로 푸르브팁(402)에 외부저항(401)을 연결하지 않고, 푸르브팁(402) 자체가 외부저항(401)과 동일한 값을 가지는 경우가 있을 수 있다. 이 경우에 본 발명에 따른 푸르브 테스트장치는 반도체칩의 패드들로 원하는 입력을 가하기 위한 다수개의 푸르브팁들을 포함하며, 상기 푸루부팁들 중 온 다이 터미네이션을 위한 캘리브래이션 패드에 연결되는 푸루브팁(401)은 캘리브래이션을 위한 저항과 동일한 저항값(예 240Ω)을 갖는 것을 특징으로 한다. 이 역시 푸르브팁(401)의 한 끝단은 접지되는 것을 특징으로 할 수 있다.

본 발명의 동작을 보면, 푸르브 테스트시 ZQ패드에 외부저항(401)이 연결되기 때문에, 제1캘리브래이션 저항부(도 1의 110참조)가 외부저항(401)과 동일한 값을 갖도록 캘리브래이션 되면서 풀업 캘리브래이션 코드(PCODE<0:N>)를 생성하는 것이 가능해진다. 그리고 생성된 풀업 캘리브래이션 코드(PCODE<0:N>)를 기초로 제 2캘리브래이션 저항부(도 1의 120, 130참조)를 통해서 풀다운 캘리브래이션 코드(NCODE<0:N>)가 생성된다.

도 4를 다시 참조하면, 본 발명에 따른 반도체 칩의 푸르브 테스트방법은 반도체 칩의 패드들에 다수의 푸르브팁들을 연결하는 단계; 및 상기 푸르브팁들 중 온 다이 터미네이션을 위한 캘리브래이션 패드(ZQ)에 연결되는 푸르브팁(402)에 캘리브래이션을 위한 저항(401)을 연결하는 단계를 포함한다. 그리고, 상기 저항(401)의 한 끝단을 접지시키는 단계를 더 포함할 수 있다.

이 경우 푸르브팁(402) 자체의 저항도 캘리브래이션 동작에 영향을 미칠 수 있으므로, 푸르브팁(402) 제조사 측에서는 푸르브팁(402)이 얼마만큼의 저항을 가지는지를 명시해 주는 것이 바람직할 것이다.

본 발명의 기술 사상은 상기 바람직한 일실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

상술한 본 발명은, 캘리브래이션용 패드에 연결되는 푸르브팁에 저항을 연결하여 웨이퍼 상의 푸르브 테스트에서도 온 다이 터미네이션을 위한 캘리브래이션 테스트를 가능하게 한다. 따라서 캘리브래이션 동작의 검증을 더욱 용이하게 할 수 있으며, 패키지화되기 전단계에서도 불량을 조기에 검출할 수 있다는 장점이 있다.

Claims

반도체칩의 패드들로 원하는 입력을 가하기 위한 다수개의 푸르부팁들을 포함하며,

상기 푸루부팁들 중 온 다이 터미네이션을 위한 캘리브래이션 패드에 연결되는 푸르브팁은 자신에 연결된 캘리브래이션을 위한 저항을 포함하는 것을 특징으로 하는 푸르브 테스트장치.
제 1항에 있어서,

상기 캘리브래이션 패드는,

ZQ패드인 것을 특징으로 하는 푸르브 테스트장치.
제 1항에 있어서,

상기 저항의 끝단은,

접지되어 있는 것을 특징으로 하는 푸르브 테스트장치.
제 1항에 있어서,

상기 저항이 연결된 푸르브팁의 끝단은,

접지되어 있는 것을 특징으로 하는 푸르브 테스트장치.
반도체칩의 패드들로 원하는 입력을 가하기 위한 다수개의 푸르브팁들을 포함하며,

상기 푸루부팁들 중 온 다이 터미네이션을 위한 캘리브래이션 패드에 연결되는 푸루브팁은 캘리브래이션을 위한 저항과 동일한 저항값을 갖는 것을 특징으로 하는 푸르브 테스트장치.
제 5항에 있어서,

상기 캘리브래이션 페드에 연결되는 푸르브팁은,

한쪽 끝단이 접지되어 있는 것을 특징으로 하는 푸르브 테스트장치.
반도체 칩의 패드들에 다수의 푸르브팁들을 연결하는 단계; 및

상기 푸르브팁들 중 온 다이 터미네이션을 위한 캘리브래이션 패드에 연결되는 푸르브팁에 캘리브래이션을 위한 저항을 연결하는 단계

를 포함하는 반도체칩의 푸르브 테스트방법.
제 7항에 있어서,

상기 푸르브 테스트방법은,

상기 저항의 한 끝단을 접지시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 칩의 푸르브 테스트방법.